WO2015068667A1 - リニアイメージセンサ - Google Patents

リニアイメージセンサ Download PDF

Info

Publication number
WO2015068667A1
WO2015068667A1 PCT/JP2014/079140 JP2014079140W WO2015068667A1 WO 2015068667 A1 WO2015068667 A1 WO 2015068667A1 JP 2014079140 W JP2014079140 W JP 2014079140W WO 2015068667 A1 WO2015068667 A1 WO 2015068667A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
photoelectric conversion
charge
potential
transfer
Prior art date
Application number
PCT/JP2014/079140
Other languages
English (en)
French (fr)
Inventor
慎一郎 ▲高▼木
康人 米田
久則 鈴木
村松　雅治
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to CN201480059141.9A priority Critical patent/CN105684150B/zh
Priority to US15/032,130 priority patent/US10403677B2/en
Priority to KR1020167013940A priority patent/KR102236597B1/ko
Priority to EP14860704.7A priority patent/EP3067934B1/en
Publication of WO2015068667A1 publication Critical patent/WO2015068667A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers

Definitions

  • the electronic shutter that removes the charge removes the charge by flowing the charge immediately before reaching the region immediately below the transfer gate electrode from the photoelectric conversion region to the drain.
  • FIG. 19A is a plan view of one pixel vicinity structure in such a case.
  • a reset gate electrode ARG is disposed between the charge storage region and the drain region, and a clock signal having a predetermined time width is applied to the reset gate electrode ARG.
  • the clock signal is input to the reset gate electrode ARG, the channel region immediately below the reset gate electrode ARG is turned on, charge flows from the charge accumulation region to the drain region ARD, and a shutter function is achieved.
  • a long drain region ARD is provided in the side of the photoelectric conversion region where the resistive gate electrode R is provided, and charge flows into the drain region ARD. Then, the charge generated in any region in the photoelectric conversion region can immediately flow into the drain region ARD.
  • the reset gate electrode ARG and the drain region ARD are provided with capacitors or the like. Even if a parasitic element is configured and a high-speed clock signal is applied to the reset gate electrode ARG, the response of the channel region immediately below the reset gate electrode ARG is slow, and high-speed ON / OFF control cannot be performed. Therefore, the speed of the electronic shutter is not increased.
  • the present invention has been made in view of such problems, and an object thereof is to provide a linear image sensor capable of increasing the speed of an electronic shutter.
  • FIG. 1 is a diagram illustrating a planar configuration of a solid-state imaging device including a charge coupled device.
  • 2 is a cross-sectional view (II-II arrow cross-section) of the linear image sensor shown in FIG.
  • FIG. 3 is a cross-sectional view (III-III arrow cross-section) of the linear image sensor shown in FIG.
  • FIG. 4 is a diagram for explaining a potential change in the light detection unit in the vertical direction.
  • FIG. 5 is a chart showing changes in potential of each signal.
  • FIG. 6 is a plan view of the resistive gate electrode.
  • FIG. 7 is a plan view of the photoelectric conversion region of the first embodiment.
  • FIG. 8 is a plan view of the photoelectric conversion region of the second form.
  • FIG. 16 is a cross-sectional view of the vicinity of the transfer electrode of the linear image sensor when the transfer electrode is shared.
  • FIG. 17 is a diagram for explaining an impurity implantation method.
  • FIG. 18 is a plan view of a conventional linear image sensor.
  • FIG. 19 is a plan view (A) and (B) of one pixel vicinity structure.
  • the linear image sensor 100 has a plurality of light detection units (pixel columns) AR arranged in the row direction (X-axis direction). Each photodetection section AR is divided so as to have a plurality of pixel regions PX (PX (1) and PX (2) in FIG. 2) aligned along the column direction (Y-axis direction). The charges generated in the region PX are transferred along the column direction.
  • Each pixel region PX includes a photoelectric conversion region S1 that photoelectrically converts incident energy rays, and a gradient potential formation that forms a potential gradient that promotes charge transfer along the column direction (Y axis) in the photoelectric conversion region S1.
  • Means resistive gate electrode R
  • a drain region adjacent to the charge accumulation region S2 via a channel region B2 see FIG. 11
  • An ARD and a reset gate electrode ARG (see FIG. 11) disposed on the channel region B2 are provided to control the amount of charge flowing through the channel region B2.
  • the resistive gate electrode R When using the resistive gate electrode R, the resistive gate electrode R is disposed on the insulating film 20 and a fixed voltage is applied between both ends thereof, thereby creating a potential gradient in the semiconductor region immediately below the resistive gate electrode. be able to.
  • the potential RGL is applied to the preceding stage of the resistive gate electrode R in the electron transfer direction, and the potential RGH (> RGL) is applied to the subsequent stage. These potentials become voltages with respect to the ground. Since the latter stage has a higher potential, electrons having a negative charge flow to the latter stage having a higher potential. Therefore, even when a pixel with a large area is used, it is possible to transfer charges sufficiently.
  • Resistive gate electrode R can sufficiently transfer charges generated in the photoelectric conversion region in one direction even when the pixel size is large.
  • the transferred charge is transferred to the charge storage region S2 through the barrier region B.
  • the potential (potential) of the barrier region B and the charge storage region S2 in the non-bias state varies depending on the impurity concentration difference, and the charge storage region S2 is deeper and charges are easily stored.
  • the same bias is applied to the barrier region B and the charge storage region S2 through the insulating film 20 by the electrically connected first transfer electrode T1 and second transfer electrode T2. Therefore, by increasing or decreasing the applied potential (transfer signal PV) to the first transfer electrode T1 and the second transfer electrode T2, charges are accumulated in the charge accumulation region S2 via the barrier region B (first state). The charged charges can be transferred to the subsequent pixel (second state).
  • the drive circuit 101 is controlled by the control device 102.
  • the control device 102 is configured by a microcomputer or the like, and sends a pre-programmed clock signal to the drive circuit 101 in accordance with a control input to the control device 102.
  • a predetermined clock signal is input to the drive circuit 101
  • the drive circuit 101 When a predetermined clock signal is input to the drive circuit 101, the drive circuit 101 generates constant voltages RGL and RGH and a one-phase transfer signal PV.
  • the drive circuit 101 detects the start of input of the clock signal, generates constant voltages RGL and RGH for a predetermined time, divides the clock signal as necessary, and divides the clock signal.
  • the potential of the transfer signal PV is increased at the rising timing of the signal, and the potential of the transfer signal PV is decreased at the falling timing.
  • the solid-state imaging device includes a linear image sensor 100, a drive circuit 101 that drives the linear image sensor 100, and a control device 102 that controls the drive circuit 101.
  • the control device 102 includes the first transfer electrode T1 and the first transfer electrode T1.
  • the drive circuit 101 is controlled so that the potential of the second transfer electrode T2 simultaneously vibrates up and down by the application of the transfer signal PV.
  • first state and second state can be created alternately by increasing and decreasing the potential.
  • the electrons transferred to the end of the vertical photodetection unit AR are accumulated in the charge accumulation region S2 via the barrier region B of the last pixel region PX (last).
  • the linear image sensor includes a transfer electrode STG formed on the insulating film 20 and provided on the last barrier region B and the charge storage region S2.
  • a transfer gate electrode TG is disposed next to the transfer electrode STG, and the accumulated charges are transferred to an area immediately below the transfer electrode PH in the horizontal direction via the N-type channel region B3 immediately below the transfer gate electrode TG. Can flow in.
  • the transfer signal TGV given to the transfer gate electrode TG is a signal for performing a binning operation.
  • the binning operation is performed as follows.
  • the transfer signal TGV is at a potential lower than the reference value, and the channel region B3 immediately below the transfer gate electrode TG functions as a potential barrier for the charge storage region S2, and charges are stored in the charge storage region S2.
  • the potential of the transfer signal TGV is increased to reduce the potential barrier with respect to the charge storage region S2, and from the charge storage region S2 in the last pixel region to the channel region B3 and the horizontal register barrier region B * .
  • charges are transferred to the charge accumulation region S2 * of the horizontal register.
  • the charge in the pixel area in the previous stage is gradually transferred toward the charge accumulation area S2 * of the horizontal register. And accumulated.
  • all charges in one vertical pixel region flow into the charge storage region S2 * of the horizontal register and are integrated, and then a low voltage is applied to the transfer signal TGV to form a potential barrier. The charge transfer immediately below the horizontal transfer electrode PH is completed.
  • the charges accumulated in the charge accumulation region S2 * of the horizontal register are transferred in the horizontal direction by applying a horizontal transfer signal HV to the horizontal transfer electrode PH provided on the insulating film 20.
  • the transfer signal HV and the transfer signal TGV applied to the transfer gate electrode TG are also generated by the drive circuit 101 in accordance with an instruction from the control device 102.
  • FIG. 4 is a diagram for explaining a potential change in a pixel row in the vertical direction
  • FIG. 5 is a chart showing a potential change of each signal.
  • the potential is indicated by ⁇ , and the downward direction in the figure is the positive direction.
  • a drain region ARD is adjacent to each charge storage region S2 through a channel region B2. Whether or not charges can pass through the channel region B2 depends on the potential applied to the reset gate electrode ARG thereon. That is, when a potential higher than the reference is applied to the reset gate electrode ARG to turn on the channel region B2, charges flow from the charge storage region S2 to the drain region ARD through the channel region B2.
  • one photodetection unit is divided into a plurality of photoelectric conversion regions, and the drain region ARD is adjacent to each other through the channel region B2. Can be discharged.
  • the time constant around the drain region is reduced by the above division, it is possible to easily switch the channel ON / OFF by supplying a high-frequency clock signal to each reset gate electrode ARG.
  • FIG. 12 is a partial plan view of the linear image sensor when the planar shape of each photoelectric conversion region S1 (resistive gate electrode R) is deformed.
  • the cross-sectional structure in the X-axis direction passing through the transfer electrode STG is the same as that shown in FIG. Further, the planar shape of the resistive gate electrode R and the planar shape of the photoelectric conversion region S1 immediately below the resistive gate electrode R are the same.
  • FIG. 15 is a partial cross-sectional view of a back-illuminated linear image sensor.
  • the semiconductor substrate main body 10A is etched from the back side to form a thin film, and the incident light L1 is incident from the back side.
  • the thickness of the peripheral portion of the semiconductor substrate body 10A is larger than the thickness of the central portion, and the thickness of the central portion is set to, for example, 5 ⁇ m or more and 100 ⁇ m or less. In the case of this structure, since there is no electrode that obstructs the incidence of light on the photoelectric conversion region S1, high-sensitivity imaging can be performed.
  • the first transfer electrode T1 and the second transfer electrode T2 can be constituted by one common electrode STG. In this case, there is an effect that the structure is simplified.
  • the barrier region B can also be formed by using a method that does not perform carrier compensation. However, in this case, since self-alignment by opening of the resistance layer cannot be used, In comparison, the formation accuracy of the barrier region is not high.
  • the opening position of the resistance layer R and the opening position of the mask M2 are shifted, and the mask M2 is arranged so that only a part of the opening overlaps.
  • a low concentration N-type impurity is injected and added into the P-type region 10 ′ that is not the N-type semiconductor region to form the N-type barrier region B.
  • the position of the barrier region B is not accurate as compared with the above method.
  • SYMBOLS 10 Semiconductor substrate, B ... Barrier area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　光検出部ＡＲは、列方向に沿って整列する複数の画素領域ＰＸを有するように分割されている。複数の画素領域ＰＸからの信号は、それぞれの光検出部ＡＲ毎に積算され、一次元的な光像に対応する電気信号として時系列に出力される。個々の画素領域ＰＸは、光電変換領域内の電荷の転送を促進する抵抗性ゲート電極Ｒと電荷蓄積領域Ｓ２とを備えており、電荷蓄積領域Ｓ２にはチャネル領域を介してドレイン領域ＡＲＤが隣接している。

Description

リニアイメージセンサ
　本発明は、入射したエネルギー線（光／Ｘ線）を電荷（電子）に変換し、半導体内部のポテンシャルを変化させることにより、変換された電荷を転送するリニアイメージセンサに関する。
　電荷結合素子（ＣＣＤ）などのリニアイメージセンサは、これに入射した一次元的な光像を光電変換した後、光電変換により生成された電気信号を時系列に出力する固体撮像素子である。従来のイメージセンサは、例えば、特許文献１～３に記載されている。このようなイメージセンサの中で、リニアイメージセンサ（１次元ＣＣＤ）は、２次元のイメージセンサとは異なる用途に用いられており、異なる特性が要求されている。
　図１８は、従来のリニアイメージセンサを示している。光感応領域には、行方向に複数の画素が並んでおり、列方向には１つの画素のみが存在している。エネルギー線の入射に応じて、各画素において発生した電荷は、転送ゲート電極の直下の領域を介して、水平レジスタに転送される。水平レジスタに入力された電荷は、水平方向に転送され、アンプを介して外部に出力される。
　このようなリニアイメージセンサは、微弱光を検出する分光分析に用いられる。高いＳ／Ｎ比を実現するには、１画素の受光部面積を大きくして、１画素に入射する信号光子数を増やすのが好ましい。この場合、１つの画素の光電変換領域における長さ方向（電荷転送方向）のサイズを大きくする。
　なお、ＣＣＤにおいては、フリンジング電界というポテンシャル傾斜を利用して、発生した電荷を転送しているが、画素サイズが大きくなると、画素の中央部において、ポテンシャルが位置に対してフラットになり、電荷が転送されにくくなる傾向がある。そこで、長さ方向のサイズが大きな光電変換領域を有するリニアイメージセンサでは、光電変換領域上に、絶縁膜を介して抵抗性ゲート電極を配置し、光電変換領域内にポテンシャル傾斜を意図的に形成している。
　一方、レーザー誘起ブレークダウン分析（ＬＩＢＳ）をはじめとする発光分光分析法（ＯＥＳ）用のリニアイメージセンサには、高速シャッター機能が要求されている。分光した光像をリニアイメージセンサで検出すれば、分光分析を行うことができる。
　発光分光分析法では、被検査体に強い励起光（レーザーなど）を照射し、被検査体から放射される輝線スペクトルの分光分析を行うことで、被検査体に含まれる元素の分布、状態を同定することができる。
特開２００４－３０３９８２号公報 特開２０１２－１５１３６４号公報 特開平６－２８３７０４号公報
　しかしながら、励起光によって被検査体表面で発生したプラズマにより、照射直後はプラズマ自身の背景光を多く含むため、検出したい元素固有の輝線スペクトルが、これに埋もれてしまう。そのため、精度の高い分光分析を行うためには、当該強い励起光の照射によって被検査体表面で発生した照射直後のプラズマ自身の背景光を多く含む信号は電子シャッターにより除去し、照射後一定時間経過し、元素固有の輝線スペクトルを多く含む信号を選択的に検出することが好ましい。励起光は、その発生直後から単調に減衰し、１０μ秒程度で消失するため、電子シャッターによる信号の除去時間は、数μ秒以下の期間に設定する。
　リニアイメージセンサは、入射光を電子（正孔）に変換し、変換されたキャリアを終端部まで転送して、読み出している。例えば、時刻０秒から撮像を始め、時刻ｔ１までに蓄積された電荷は除去し、時刻ｔ１から時刻ｔ２までに蓄積された電荷を水平レジスタに転送する。
　ここで、電荷の除去を行う電子シャッターは、光電変換領域から転送ゲート電極直下の領域に至る直前の電荷を、ドレインに流すことで、電荷を除去する。
　図１９の（Ａ）は、このような場合の１つの画素近傍構造の平面図である。
　光感応領域に設けられた抵抗性ゲート電極Ｒの作り出す電界によって、垂直方向に電荷が転送され、第１転送電極ＳＴＧの直下に蓄積された電荷は、電子シャッター用のリセットゲート電極ＡＲＧに所定電位を加えることにより、この直下の電荷が、ドレイン領域ＡＲＤに流れ込み、外部に破棄される。破棄されなかったタイミングで終端の転送電極ＴＧがＯＮすると、電荷は水平方向の転送電極ＰＨの直下の領域に流れ込み、水平レジスタを介して読み出されることになる。
　詳説すれば、ドレイン領域ＡＲＤに電荷を流すためには、電荷蓄積領域とドレイン領域との間にリセットゲート電極ＡＲＧを配置し、このリセットゲート電極ＡＲＧに所定時間幅のクロック信号を与える。クロック信号がリセットゲート電極ＡＲＧに入力されることで、リセットゲート電極ＡＲＧの直下のチャネル領域がＯＮし、電荷蓄積領域からドレイン領域ＡＲＤに電荷が流れ、シャッター機能が奏される。
　ところが、電荷転送方向に沿った光電変換領域の寸法は、長いため、光電変換領域の一方端に移動した電荷を電荷蓄積領域内に蓄積する時刻と、他方端における電荷を転送して電荷蓄積領域内に蓄積する時刻との間には時間的な遅延がある。すなわち、このような構造のリニアイメージセンサにおいては、この遅延分の時間が経過した後に、電荷蓄積領域内に蓄積された電荷をドレイン領域に流すことになる。換言すれば、このようなタイプのリニアイメージセンサにおいては、ドレイン領域への電荷の転送時刻が遅くなり、したがって、電子シャッター期間を短くすることができない。
　一方、図１９の（Ｂ）に示すように、抵抗性ゲート電極Ｒが設けられた光電変換領域の側方に併設して長尺のドレイン領域ＡＲＤを設け、当該ドレイン領域ＡＲＤに電荷を流し込む構造にすると、光電変換領域におけるどの領域において発生した電荷でも、ドレイン領域ＡＲＤまですぐに流れ込むことができる。しかしながら、電荷をドレイン領域ＡＲＤに排出するためには、長尺のドレイン領域に併設して、長尺のリセットゲート電極ＡＲＧを配置する必要があり、リセットゲート電極ＡＲＧやドレイン領域ＡＲＤがキャパシタなどの寄生素子を構成し、リセットゲート電極ＡＲＧに高速のクロック信号を与えても、リセットゲート電極ＡＲＧ直下のチャネル領域の応答が遅く、高速でのＯＮ／ＯＦＦの制御ができない。したがって、電子シャッターが高速化しない。
　本発明は、このような課題に鑑みてなされたものであり、電子シャッターの高速化が可能なリニアイメージセンサを提供することを目的とする。
　上述の課題を解決するため、本発明に係るリニアイメージセンサは、行方向に並んだ複数の光検出部を有し、それぞれの光検出部が、列方向に沿って整列する複数の画素領域を有するように分割され、複数の画素領域からの信号を、それぞれの光検出部毎に積算し、一次元的な光像に対応する電気信号を時系列に出力するリニアイメージセンサであって、個々の画素領域は、入射したエネルギー線を光電変換する光電変換領域と、光電変換領域内において列方向に沿った電荷の転送を促進するポテンシャル傾斜を形成する傾斜ポテンシャル形成手段と、個々の光電変換領域で発生した電荷をそれぞれ蓄積する電荷蓄積領域と、電荷蓄積領域にチャネル領域を介して隣接したドレイン領域と、チャネル領域を流れる電荷量を制御するよう、チャネル領域上に配置されたリセットゲート電極とを備えることを特徴とする。
　傾斜ポテンシャル形成手段により、光電変換領域内において発生した電荷を、列方向に高速に転送することができる。転送された電荷は、バリア領域を介して、電荷蓄積領域に転送される。
　個々の電荷蓄積領域には、チャネル領域を介して、ドレイン領域が隣接している。チャネル領域を電荷が通過できるかどうかは、その上のリセットゲート電極に与えられる電位に依存する。すなわち、リセットゲート電極に電位を与えて、チャネル領域をＯＮにすれば、電荷蓄積領域から、チャネル領域を介してドレイン領域に電荷が流れる。
　このリニアイメージセンサによれば、１つの画素が、複数の光電変換領域に分割され、それぞれにチャネル領域を介して、ドレイン領域が隣接しているので、高速に電荷をドレインに排出することができる。また、上記分割によって、ドレイン領域周辺の時定数が小さくなるため、各リセットゲート電極にも高い周波数のクロック信号を与えて、チャネル領域のＯＮ／ＯＦＦの切り替えを容易に行うことが可能となる。
　また、ある画素領域における前記電荷蓄積領域と、この画素領域の後段に隣接する画素領域における前記光電変換領域との間に、前記光電変換領域よりも不純物濃度が低いポテンシャル障壁領域が形成されていることを特徴とする。このように、不純物濃度が低いポテンシャル障壁領域が存在する場合、後段の画素領域から、対象の画素領域の電荷蓄積領域への電荷の逆流を防止することができる。
　本発明のリニアイメージセンサによれば、電子シャッターの高速化が可能であるため、これを発光分光分析法などに利用することで、従来では不可能であった精密な分析も可能となる。
図１は、電荷結合素子を備えた固体撮像装置の平面構成を示す図である。 図２は、図１に示したリニアイメージセンサの断面図（ＩＩ－ＩＩ矢印線断面）である。 図３は、図１に示したリニアイメージセンサの断面図（ＩＩＩ－ＩＩＩ矢印線断面）である。 図４は、垂直方向の光検出部におけるポテンシャル変化を説明するための図である。 図５は、各信号のポテンシャルの変化を示す図表である。 図６は、抵抗性ゲート電極の平面図である。 図７は、第１形態の光電変換領域の平面図である。 図８は、第２形態の光電変換領域の平面図である。 図９は、第３形態の光電変換領域の平面図である。 図１０は、リニアイメージセンサの部分的な平面図である。 図１１は、図１０に示した電荷結合素子の断面図（Ａ－Ａ矢印線断面）（Ａ），この断面のＸ軸方向に沿ったポテンシャル図（Ｂ），（Ｃ）である。 図１２は、リニアイメージセンサの部分的な平面図である。 図１３は、変形した構造に係るリニアイメージセンサの断面図である。 図１４は、垂直方向の画素列におけるポテンシャル変化を説明するための図である。 図１５は、裏面照射型のリニアイメージセンサの部分的な断面図である。 図１６は、転送電極を共通した場合におけるリニアイメージセンサの転送電極近傍の断面図である。 図１７は、不純物の注入方法について説明するための図である。 図１８は、従来のリニアイメージセンサの平面図である。 図１９は、１つの画素近傍構造の平面図（Ａ），（Ｂ）である。
　以下、実施の形態に係るリニアイメージセンサについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
　図１は、電荷結合素子から構成されるリニアイメージセンサ１００を備えた固体撮像装置の平面構成を示す図、図２は、図１に示したリニアイメージセンサの断面図（ＩＩ－ＩＩ矢印線断面）である。
　このリニアイメージセンサ１００は、行方向（Ｘ軸方向）に並んだ複数の光検出部（画素列）ＡＲを有している。それぞれの光検出部ＡＲは、列方向（Ｙ軸方向）に沿って整列する複数の画素領域ＰＸ（図２ではＰＸ（１）、ＰＸ（２））を有するように分割されており、各画素領域ＰＸにおいて発生した電荷は、列方向に沿って転送される。
　リニアイメージセンサ１００は、複数の画素領域ＰＸからの信号を、それぞれの光検出部ＡＲ毎に積算し、光検出部ＡＲに入射した一次元的な光像に対応する電気信号を時系列に出力する。
　個々の画素領域ＰＸは、入射したエネルギー線を光電変換する光電変換領域Ｓ１と、光電変換領域Ｓ１内において列方向（Ｙ軸）に沿った電荷の転送を促進するポテンシャル傾斜を形成する傾斜ポテンシャル形成手段（抵抗性ゲート電極Ｒ）と、個々の光電変換領域Ｓ１で発生した電荷をそれぞれ蓄積する電荷蓄積領域Ｓ２と、電荷蓄積領域Ｓ２にチャネル領域Ｂ２（図１１参照）を介して隣接したドレイン領域ＡＲＤと、チャネル領域Ｂ２を流れる電荷量を制御するよう、チャネル領域Ｂ２上に配置されたリセットゲート電極ＡＲＧ（図１１参照）と備えている。
　傾斜ポテンシャル形成手段により、光電変換領域Ｓ１内において発生した電荷を、列方向（Ｙ軸）に高速に転送することができる。転送された電荷は、バリア領域Ｂ（図２参照）を介して、電荷蓄積領域Ｓ２に転送される。
　図２に示すように、このリニアイメージセンサ１００は、Ｙ軸方向（一方向）に整列した複数の画素領域ＰＸ（ＰＸ（１）、ＰＸ（２））を有する半導体基板１０と、半導体基板１０上に設けられた絶縁膜２０とを備えている。Ｐ型（第１導電型）の半導体基板１０の表面側には、半導体基板本体１０Ａよりも高濃度に不純物（Ｐ型）が添加されたコンタクト領域Ｃ１が形成され、コンタクト領域Ｃ１には電極Ｅ１（図１参照）が接触して電気的に接続されている。半導体基板１０の表面側にはラインセンサの撮像領域を構成する複数の光検出部ＡＲ（図１参照）が形成されており、各光検出部ＡＲは、Ｙ軸方向に整列した複数の画素領域ＰＸを備えている。なお、図２のコンタクト領域Ｃ１は、半導体基板１０の外縁を囲むように形成してもよい。
　図１に示すように、各光検出部ＡＲの終端部には、電子の通過を制御する転送ゲート電極ＴＧが設けられており、転送ゲート電極ＴＧを介して、水平レジスタＨＲが配置されている。水平レジスタは転送ゲート電極ＴＧを介して、流入した電子を水平方向（Ｘ軸負方向）に転送する。転送された電子は、アンプＡに入力され、電圧に変換されて、外部に出力される。
　図２に示すように、個々の画素領域ＰＸは、入射したエネルギー線を光電変換するＮ型（第２導電型）の光電変換領域Ｓ１（なお、空乏層が広がるＰＮ接合は、光電変換領域Ｓ１と半導体基板本体１０Ａとの界面に形成される）と、光電変換領域Ｓ１内において一方向に沿ったポテンシャル傾斜を形成する抵抗性ゲート電極Ｒ（傾斜ポテンシャル形成手段）とを備えている。また、個々の画素領域ＰＸは、絶縁膜２０上に設けられた第１転送電極Ｔ１と、絶縁膜２０上に設けられ、第１転送電極Ｔ１と、この画素領域ＰＸ（１）に隣接する画素領域ＰＸ（２）との間に配置された第２転送電極Ｔ２とを備えている。更に、個々の画素領域ＰＸは、半導体基板１０における第１転送電極Ｔ１直下に位置するバリア領域Ｂと、半導体基板１０における第２転送電極Ｔ２直下に位置する電荷蓄積領域Ｓ２とを備えている。
　ここで、バリア領域Ｂの不純物濃度（第２導電型：Ｎ型）は、電荷蓄積領域Ｓ２の不純物濃度（Ｎ型）よりも低く、第１転送電極Ｔ１と第２転送電極Ｔ２とは、電気的に接続されている。
　なお、本例では、傾斜ポテンシャル形成手段は、光電変換領域Ｓ１の直上に位置し、絶縁膜２０上に設けられた抵抗性ゲート電極Ｒであり、図１に示す駆動回路１０１から抵抗性ゲート電極ＲのＹ軸方向の両端間には所定の固定電圧が印加されるが、半導体基板表面の二次元不純物濃度分布を用いても、傾斜ポテンシャル形成手段は構成することができる。傾斜ポテンシャル形成手段は、電荷転送方向（Ｙ軸）に沿った電荷の転送を促進する。
　抵抗性ゲート電極Ｒを用いる場合、絶縁膜２０上に抵抗性ゲート電極Ｒを配置して、その両端間に固定電圧を印加することにより、抵抗性ゲート電極直下の半導体領域において、ポテンシャル傾斜を作り出すことができる。ここでは、抵抗性ゲート電極Ｒにおける電子転送方向の前段に電位ＲＧＬを加え、後段に電位ＲＧＨ（＞ＲＧＬ）を加える。なお、これらの電位はグランドを基準にすれば電圧となる。後段の方が、電位が高いため、負の電荷を有する電子は、電位の高い後段へと流れていく。したがって、大面積の画素を用いた場合においても、十分に電荷を転送することが可能となる。
　抵抗性ゲート電極Ｒにより、例え画素サイズが大きな場合においても、光電変換領域内において発生した電荷を、一方向に十分に転送することができる。転送された電荷は、バリア領域Ｂを介して、電荷蓄積領域Ｓ２に転送される。バリア領域Ｂ及び電荷蓄積領域Ｓ２の無バイアス状態でのポテンシャル（電位）は、これらの不純物濃度差により異なっており、電荷蓄積領域Ｓ２の方が深く、電荷を蓄積しやすくなっている。一方、これらのバリア領域Ｂ及び電荷蓄積領域Ｓ２には、電気的に接続された第１転送電極Ｔ１及び第２転送電極Ｔ２により、絶縁膜２０を介して、同一のバイアスが与えられる。したがって、第１転送電極Ｔ１及び第２転送電極Ｔ２への印加電位（転送信号ＰＶ）を上下させることにより、バリア領域Ｂを介して電荷蓄積領域Ｓ２に電荷を蓄積し（第１状態）、蓄積された電荷を、後段の画素へ転送する（第２状態）ことが可能となる。
　抵抗性ゲート電極Ｒや転送電極Ｔ１，Ｔ２には、駆動回路１０１からポテンシャルを与えることができる。駆動回路１０１は制御装置１０２によって制御される。制御装置１０２は、マイクロコンピュータなどから構成され、制御装置１０２への制御入力に応じて、予めプログラムされたクロック信号を駆動回路１０１へと送出する。駆動回路１０１に、所定のクロック信号が入力されると、駆動回路１０１は、定電圧ＲＧＬ，ＲＧＨと、１相の転送信号ＰＶを生成する。例えば、駆動回路１０１は、クロック信号の入力開始を検知して、一定時間の間、一定の電圧ＲＧＬ，ＲＧＨを発生すると共に、クロック信号を必要に応じて分周し、分周されたクロック信号の立ち上がりのタイミングで、転送信号ＰＶの電位を上昇させ、立下りのタイミングで転送信号ＰＶの電位を低下させる。
　すなわち、この固体撮像装置は、リニアイメージセンサ１００と、リニアイメージセンサ１００を駆動する駆動回路１０１と、駆動回路１０１を制御する制御装置１０２とを備え、制御装置１０２は、第１転送電極Ｔ１及び第２転送電極Ｔ２の電位が、転送信号ＰＶの印加によって、同時に上下振動するように、駆動回路１０１を制御する。この場合、電位の上下により、上述の「第１状態」及び「第２状態」を交互に作り出すことが可能となる。
　なお、第１転送電極Ｔ１及び第２転送電極Ｔ２は、図１８に示すように共通化することができる。共通化された転送電極をＳＴＧとする。
　図３は、図１に示したリニアイメージセンサの断面図（ＩＩＩ－ＩＩＩ矢印線断面）である。
　垂直方向の光検出部ＡＲの終端まで転送された電子は、最後の画素領域ＰＸ（ｌａｓｔ）のバリア領域Ｂを介して、その電荷蓄積領域Ｓ２に蓄積される。リニアイメージセンサは、絶縁膜２０上に形成され、最後のバリア領域Ｂ及び電荷蓄積領域Ｓ２上に設けられた転送電極ＳＴＧを備えている。転送電極ＳＴＧの隣には転送ゲート電極ＴＧが配置されており、転送ゲート電極ＴＧ直下のＮ型のチャネル領域Ｂ３を介して，蓄積された電荷は、水平方向の転送電極ＰＨの直下の領域に流れ込むことができる。
　水平方向の転送電極ＰＨの直下の構造も、転送電極ＳＴＧの直下の構造と同一であり、Ｙ軸方向に隣接したバリア領域Ｂ＊と電荷蓄積領域Ｓ２＊を備えている。なお、チャネル領域Ｂ３の不純物濃度は、電荷蓄積領域Ｓ２よりも低く設定されており、電荷蓄積領域Ｓ２に電荷が蓄積されやすい構造になっている。なお、バリア領域Ｂ＊及び電荷蓄積領域Ｓ２＊の構造は、バリア領域Ｂ及び電荷蓄積領域Ｓ２と同一である。
　ここで、転送ゲート電極ＴＧに与えられる転送信号ＴＧＶは、ビニング動作を行うための信号である。ビニング動作は、以下のように行われる。第１段階では、転送信号ＴＧＶは基準値よりも低い電位であり、転送ゲート電極ＴＧ直下のチャネル領域Ｂ３を、電荷蓄積領域Ｓ２に対するポテンシャル障壁として機能させ、電荷蓄積領域Ｓ２に電荷を蓄積する。第２段階では、転送信号ＴＧＶの電位を高くして、電荷蓄積領域Ｓ２に対するポテンシャル障壁を減少させて、最後の画素領域における電荷蓄積領域Ｓ２からチャネル領域Ｂ３及び水平レジスタのバリア領域Ｂ＊を介して、水平レジスタの電荷蓄積領域Ｓ２＊に電荷を転送する。第３段階では、転送信号ＴＧＶに高い電圧を与えたまま、前述の第１状態、第２状態を繰り返すことで、前段の画素領域の電荷が漸次、水平レジスタの電荷蓄積領域Ｓ２＊に向け転送され、積算される。第４段階では、１つの垂直方向の画素領域の電荷が、全て、水平レジスタの電荷蓄積領域Ｓ２＊に流れ込んで積算された後、転送信号ＴＧＶに低い電圧を与えて、ポテンシャル障壁を形成し、水平方向の転送電極ＰＨの直下への電荷転送を終了する。
　水平レジスタの電荷蓄積領域Ｓ２＊に蓄積された電荷は、絶縁膜２０上に設けられた水平方向の転送電極ＰＨに水平方向の転送信号ＨＶを印加することで、水平方向に転送されるが、この転送信号ＨＶ及び転送ゲート電極ＴＧに印加される転送信号ＴＧＶも、制御装置１０２の指示により、駆動回路１０１によって生成される。
　図４は、垂直方向の画素列におけるポテンシャル変化を説明するための図であり、図５は、各信号のポテンシャルの変化を示す図表である。なお、以下のグラフでは、ポテンシャルはφで示され、図面下向きが正方向である。
　電荷転送を行う期間においては、全ての期間ｔ１～ｔ２（図５参照）において、抵抗性ゲート電極Ｒの両端に印加される電位ＲＧＬ，ＲＧＨは一定である。もちろん、電位ＲＧＬ，ＲＧＨを印加しておき、光電変換を行いながら、光電変換領域内における電荷転送を行ってもよいが、光電変換時に抵抗性ゲート電極Ｒの両端間には電圧を与えないで電子を蓄積し、しかる後、電荷転送時のみに電圧を与えてもよい。
　第１の期間ｔ１では、図４の（Ａ）に示すように、抵抗性ゲート電極Ｒの配置される光電変換領域Ｓ１のポテンシャルは、電子（黒丸）の転送方向（図面右側：図１のＹ軸負方向）に進むにしたがって深くなり、第１転送電極Ｔ１の直下のバリア領域Ｂのポテンシャルは大きく深くなり、第２転送電極Ｔ２直下の電荷蓄積領域Ｓ２では、更に深くなる。電荷蓄積領域Ｓ２は、これに隣接するバリア領域Ｂと後段の光電変換領域Ｓ１とに挟まれて、ポテンシャル井戸を形成している。（Ａ）の状態の場合、この第１転送電極Ｔ１及び第２転送電極Ｔ２には、共に、転送信号ＰＶにより、基準値よりも高いポテンシャルが加えられている。
　第２の期間ｔ２では、図４の（Ｂ）に示すように、抵抗性ゲート電極Ｒの配置される光電変換領域Ｓ１のポテンシャルに変化はないが、第１転送電極Ｔ１の直下のバリア領域Ｂのポテンシャルが、光電変換領域Ｓ１のポテンシャルよりも小さくなり、ポテンシャル障壁を構成する。バリア領域Ｂよりも電荷蓄積領域Ｓ２のポテンシャルは深く、後段の光電変換領域Ｓ１よりも浅いため、電荷蓄積領域Ｓ２に蓄積された電子は、後段の光電変換領域に流れ込むが、バリア領域Ｂ（バッファ領域）によって形成されるポテンシャル障壁により電子はブロックされ、光電変換領域Ｓ１の図面の右端で一時的に蓄積される。
　以後、これらの第１の期間ｔ１と第２の期間ｔ２の動作を繰り返す。すなわち、図４の（Ｂ）の期間の後、第１の期間ｔ１となる。この場合、図４の（Ｃ）に示すように、抵抗性ゲート電極Ｒの配置される光電変換領域Ｓ１のポテンシャルに変化はないが、バリア領域Ｂ及び光電変換領域Ｓ１のポテンシャルが、第１の期間ｔ１と同じ状態に変化し、これと同一の動作が行われる。更に、次の期間では、第２の期間ｔ２と同じ状態に変化し、これと同一の動作が行われる。
　次に、傾斜ポテンシャル形成手段について説明する。
　図６は、傾斜ポテンシャル形成手段としての抵抗性ゲート電極Ｒの平面図である。抵抗性ゲート電極Ｒは、例えば、光電変換領域Ｓ１よりも低い抵抗率を有するポリシリコンなどからなる。抵抗Ｒの両端間の好適な抵抗値は、１ｋΩ以上１０ＭΩ以下に設定することができる。抵抗性ゲート電極Ｒは、ＸＹ平面内において長方形を構成しているが、台形などの他の多角形形状とすることも可能である。抵抗性ゲート電極Ｒの両端には、電位ＲＧＬ，ＲＧＨが与えられ、電荷転送方向への電荷の転送を促進するポテンシャル傾斜が形成される。
　図７は、傾斜ポテンシャル形成手段としての第１形態の光電変換領域Ｓ１の平面図である。すなわち、本例は、上述の抵抗性ゲート電極Ｒを用いずに、光電変換領域Ｓ１の不純物濃度を変化させ、同様に傾斜ポテンシャルを形成したものである。電子は図面の右方向に転送されるが、電荷転送の前段側領域Ｓ１１の不純物濃度よりも、後段側領域Ｓ１２の不純物濃度の方が高く設定されている。この場合も、後段側領域Ｓ１２のポテンシャルが前段側領域Ｓ１１よりも深くなり、前段側領域Ｓ１１と後段側領域Ｓ１２との境界近傍に傾斜したフリンジング電界が形成される。すなわち、電荷転送方向への電荷の転送を促進するポテンシャル傾斜が形成される。
　図８は、傾斜ポテンシャル形成手段としての第２形態の光電変換領域の平面図である。すなわち、本例でも、上述の抵抗性ゲート電極Ｒを用いずに、光電変換領域Ｓ１の不純物濃度を変化させ、同様に傾斜ポテンシャルを形成したものである。電子は図面の右方向に転送されるが、電荷転送方向（Ｙ方向）とは逆に向かうにしたがって、Ｘ軸方向幅が狭くなる台形状のテーパー領域Ｓ１２＊が、残余の光電変換領域Ｓ１１＊をＹ軸方向に横切るように延びている。テーパー領域Ｓ１２＊の不純物濃度は、光電変換領域Ｓ１１＊の不純物濃度よりも高く設定されている。この場合も、幅方向の平均ポテンシャルが、電荷転送方向の後段側領域において、前段側領域よりも深くなり、光電変換領域Ｓ１内において電荷転送方向への電荷の転送を促進するポテンシャル傾斜が形成される。
　図９は、傾斜ポテンシャル形成手段としての第３形態の光電変換領域の平面図である。すなわち、本例でも、上述の抵抗性ゲート電極Ｒを用いずに、光電変換領域Ｓ１の不純物濃度を変化させ、同様に傾斜ポテンシャルを形成したものである。本例の光電変換領域Ｓ１は、第２形態におけるテーパー領域Ｓ１２＊を、複数の微小半導体領域Ｓ１２＊＊に置換したものであり、個々の微小半導体領域Ｓ１２＊＊の形状は長方形などの多角形であるが、複数の微小半導体領域Ｓ１２＊＊の幅方向（Ｘ軸方向）両端間の距離の最大値は、電荷転送方向とは逆方向（Ｙ軸正方向）に向かうにしたがって、小さくなっている。
　微小半導体領域Ｓ１２＊＊の不純物濃度は、残余の光電変換領域Ｓ１１＊の不純物濃度よりも高く設定されている。この場合も、幅方向の平均ポテンシャルが、電荷転送方向の後段側領域において、前段側領域よりも深くなり、光電変換領域Ｓ１内において電荷転送方向への電荷の転送を促進するポテンシャル傾斜が形成される。
　図１０は、垂直方向の画素列の終端部を説明するためのリニアイメージセンサの部分的な平面図である。
　複数の画素領域ＰＸからなる光検出部の終端には、上述の転送電極ＳＴＧ、転送ゲート電極ＴＧ、水平方向の転送電極ＰＨが、Ｙ軸の負方向に沿って、並んでいる。各画素領域ＰＸにおいて、Ｘ軸方向には転送電極ＳＴＧ、リセットゲート電極ＡＲＧ、ドレイン領域ＡＲＤが並んでいる。各画素領域における転送電極ＳＴＧ直下の領域に蓄積された電荷は、リセットゲート電極ＡＲＧ直下のチャネル領域を介して、ドレイン領域ＡＲＤに流すことができる。
　図１１は、図１０に示したリニアイメージセンサの１つの画素領域のＸ軸方向に沿った断面図（Ａ－Ａ矢印線断面）（図１１（Ａ）），この断面のＸ軸方向に沿ったポテンシャル図（Ｂ），（Ｃ）である。全ての画素領域の構造は、これと同一であるため、電荷蓄積領域の符号としてＳ２を用いることとする。
　転送電極ＳＴＧのＸ軸方向に隣接して、絶縁膜２０上には、リセットゲート電極ＡＲＧが形成されている。リセットゲート電極ＡＲＧの直下には、電荷蓄積領域Ｓ２に隣接し、これよりも低い不純物濃度を有するチャネル領域Ｂ２が形成されており、チャネル領域Ｂ２に隣接して、ドレイン領域ＡＲＤが形成されている。ドレイン領域ＡＲＤの不純物濃度は電荷蓄積領域Ｓ２よりも高い。リセットゲート電極ＡＲＧに基準より低い電位を与えた場合（Ｂ）、チャネル領域Ｂ２においてポテンシャル障壁が形成され、電子は電荷蓄積領域Ｓ２に蓄積されているが、基準より高い電位を与えた場合（Ｃ）、ポテンシャル障壁は消失し、電子（黒丸）は、ドレイン領域ＡＲＤへと流れる。リセットゲート電極ＡＲＧに高い電位を与えるタイミングは、電子シャッターをかけるタイミングである。
　個々の電荷蓄積領域Ｓ２には、チャネル領域Ｂ２を介して、ドレイン領域ＡＲＤが隣接している。チャネル領域Ｂ２を電荷が通過できるかどうかは、その上のリセットゲート電極ＡＲＧに与えられる電位に依存する。すなわち、リセットゲート電極ＡＲＧに基準より高い電位を与えて、チャネル領域Ｂ２をＯＮにすれば、電荷蓄積領域Ｓ２から、チャネル領域Ｂ２を介してドレイン領域ＡＲＤに電荷が流れる。
　このリニアイメージセンサによれば、１つの光検出部が、複数の光電変換領域に分割され、それぞれにチャネル領域Ｂ２を介して、ドレイン領域ＡＲＤが隣接しているので、高速に電荷をドレイン領域ＡＲＤに排出することができる。また、上記分割によって、ドレイン領域周辺の時定数が小さくなるため、各リセットゲート電極ＡＲＧにも高い周波数のクロック信号を与えて、チャネルのＯＮ／ＯＦＦの切り替えを容易に行うことが可能となる。
　図１２は、各光電変換領域Ｓ１（抵抗性ゲート電極Ｒ）の平面形状を変形した場合のリニアイメージセンサの部分的な平面図である。転送電極ＳＴＧを通るＸ軸方向の断面構造は、図１１に示したものと同一である。また、抵抗性ゲート電極Ｒの平面形状と、その直下の光電変換領域Ｓ１の平面形状は同一である。
　図１０に示したものとの相違点は、各画素領域ＰＸにおける各光電変換領域Ｓ１（抵抗性ゲート電極Ｒ）の平面形状のみであり、その他の構成は、図１０のものと同一である。画素領域ＰＸにおける抵抗性ゲート電極ＲのＸＹ平面形状は、長方形の２つの隅を切り取った形状であり、抵抗性ゲート電極Ｒの両端部において、幅が狭くなっている。これにより、転送されてきた電荷を、ドレイン領域ＡＲＤに導くことなく、転送電極ＳＴＧの直下の領域に転送することができる。
　図１３は、変形した構造に係るリニアイメージセンサの断面図であり、図１４は、垂直方向の光検出部におけるポテンシャル変化を説明するための図である。図１３に示す構造の図２に示したものとの相違点は、光電変換領域Ｓ１の電荷転送方向の前段側に、低不純物濃度のポテンシャル障壁領域ＢＲを設けた点であり、その他の構成は同一である。
　すなわち、ある画素領域ＰＸ（１）における電荷蓄積領域Ｓ２と、この画素領域の後段に隣接する画素領域ＰＸ（２）における光電変換領域Ｓ１との間に、光電変換領域Ｓ１よりも不純物濃度が低いＮ型のポテンシャル障壁領域ＢＲが形成されている。このように、不純物濃度が低いポテンシャル障壁領域ＢＲが存在する場合、後段の画素領域ＰＸ（２）から、対象の画素領域の電荷蓄積領域Ｓ２への電荷の逆流を防止することができる。
　すなわち、図１４の（Ａ）、（Ｂ），（Ｃ）は、それぞれ、図２の（Ａ）、（Ｂ），（Ｃ）の状態に対応する図であるが、ポテンシャル障壁領域ＢＲは、（Ａ）の状態においては、次段の画素領域ＰＸ（２）への電子（黒丸）の不要な転送を抑制し、また、（Ｃ）の状態から（Ａ）の状態に戻る場合において、電子の逆流を防止している。
　図１５は、裏面照射型のリニアイメージセンサの部分的な断面図である。
　本例の図２に示したものとの相違点は、半導体基板本体１０Ａを裏面側からエッチングして薄膜化し、入射光Ｌ１を裏面から入射させる構成とした点である。半導体基板本体１０Ａの周辺部の厚みは、中央部の厚みよりも厚く、中央部の厚みは例えば５μｍ以上１００μｍ以下に設定される。この構造の場合、光電変換領域Ｓ１への光の入射を邪魔する電極がないため、高感度な撮像を行うことができる。
　図１６は、転送電極を共通した場合におけるリニアイメージセンサの転送電極近傍の断面図である。
　すなわち、上述のように、第１転送電極Ｔ１及び第２転送電極Ｔ２は、１つの共通電極ＳＴＧから構成することができる。この場合、構造が簡単化されるという効果がある。
　上記共通電極ＳＴＧを備える電荷結合素子を製造する電荷結合素子の製造方法においては、バリア領域Ｂは、Ｎ型（第２導電型）の半導体領域に、Ｐ型（第１導電型）の不純物を添加し、キャリア補償を行って形成することができる。すなわち、キャリアの補償により、低濃度のバリア領域Ｂを容易に形成することができる。以下、詳説する。
　図１７は、不純物の注入方法について説明するための図である。
　まず、Ｐ型の半導体基板１０の表面の全面にＮ型の不純物をイオン注入して添加し、Ｎ型の半導体領域Ｓを形成する（Ａ１）。次に、Ｎ型半導体領域Ｓ上にポリシリコン等からなる抵抗層Ｒを形成する。この形成にはスパッタ法などを用いることができる。次に、抵抗層Ｒ上に開口を有するマスクＭ１を形成し、このマスクＭ１を用いて、抵抗層Ｒをエッチングしてパターニングする（Ｂ１）。更に、別のマスクＭ２を用意し、抵抗層Ｒの開口位置と、マスクＭ２の開口位置をずらして、開口の一部のみが重なるようにマスクＭ２を配置し、このマスクＭ２の開口エッジと抵抗層Ｒの開口エッジ（セルフアライメント）を用いてＰ型の不純物をＮ型の半導体領域Ｓ内に注入して添加し、添加された領域のキャリアを補償して、上述のバリア領域Ｂを形成する（Ｃ１）。また、半導体基板上の絶縁膜２０は、抵抗層Ｒの形成前に形成してあり、抵抗層及び上述の電極は絶縁膜２０上に通常の方法でパターニングされるが、図１７では記載を省略している。
　また、キャリア補償を行わない方法を用いても、バリア領域Ｂを形成することはできるが、この場合には、抵抗層の開口によるセルフアライメントを用いることができないため、キャリア補償を用いた方法と比較して、バリア領域の形成位置精度が高くない。
　キャリア補償を用いない方法の場合、まず、Ｐ型の半導体基板１０の表面側に、マスクＭ０を配置し、Ｎ型の不純物を注入して添加し、Ｎ型の半導体領域Ｓを形成する（Ａ２）。マスクＭ０の存在している直下の領域１０’には不純物は添加されない。次に、半導体基板１０の全面上にポリシリコン等からなる抵抗層Ｒを形成し、抵抗層Ｒ上に開口を有するマスクＭ１を配置し、このマスクＭ１を用いて、抵抗層Ｒをエッチングし、パターニングを行う。この場合、パターニングされた抵抗層Ｒの開口位置と、半導体基板１０の表面の不純物が添加されていない領域１０’は、マスクＭ１の合わせ精度に起因して、微妙に位置がずれることになる。
　次に、別のマスクＭ２を用意し、抵抗層Ｒの開口位置と、マスクＭ２の開口位置をずらして、開口の一部のみが重なるようにマスクＭ２を配置し、このマスクＭ２の開口と抵抗層Ｒの開口（セルフアライメント）を用いて、低濃度のＮ型の不純物を、Ｎ型半導体領域でないＰ型の領域１０’内に注入して添加し、Ｎ型のバリア領域Ｂを形成する。この場合、バリア領域Ｂの位置が、上記方法に比較して、正確でなくなる。
　すなわち、上記工程（Ｂ２）において、マスクＭ１の開口の左エッジの位置が、領域１０’の左エッジよりも右側にずれた場合、（Ｃ２）に示すように、バリア領域Ｂの左側にＮ型不純物が添加されない領域ＬＤが形成される。
　一方、上記工程（Ｂ２）において、マスクＭ１の開口の左エッジの位置が、領域１０’の左エッジよりも左側にずれた場合（（Ｂ３）として示す）、（Ｃ３）に示すように、バリア領域Ｂの右側にＮ型不純物が高濃度に添加された領域ＨＤが形成される。
　最後に、材料について説明する。
　上述の半導体基板１０はシリコン（Ｓｉ）からなり、バリア領域、電荷蓄積領域に添加されるＮ型不純物はＮ，Ｐ又はＡｓ、Ｐ型不純物はＢ又はＡｌとすることができる。それぞれの不純物濃度／厚みの好適値は、以下の通りである。
・半導体基板本体１０Ａ：
１０１３以上１０１9以下（ｃｍ－３）／５００００以上８０００００以下（ｎｍ）
・光電変換領域Ｓ１：
１０１２以上１０１７以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・バリア領域Ｂ：
１０１１以上１０１７以下（ｃｍ－３）／１００以上０００以下（ｎｍ）
・電荷蓄積領域Ｓ２：
１０１２以上１０１７以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１１：
１０１２以上１０１８以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１２：
１０１３以上１０１９以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１１＊：
１０１２以上１０１８以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１２＊：
１０１３以上１０１９以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１２＊＊：
１０１３以上１０１９以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・テーパー領域Ｓ１２＊：
１０１２以上１０１８以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・チャネル領域Ｂ２：
１０１１以上１０１７以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・ドレイン領域ＡＲＤ：
１０１７以上１０２０以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
・ポテンシャル障壁領域ＢＲ：
１０１１以上１０１７以下（ｃｍ－３）／１００以上５０００以下（ｎｍ）
　以上、説明したように、上述のリニアイメージセンサによれば、リセットゲート電極に数μ秒で変化するクロックパルスを与えることができ、高速シャッターを実現することができ、また、各光検出部の画素領域の面積も大きなものを用いることができるため、Ｓ／Ｎ比も向上させることができる。
　１０…半導体基板、Ｂ…バリア領域、Ｓ１…光電変換領域、Ｓ２…電荷蓄積領域、Ｒ…抵抗性ゲート電極（傾斜ポテンシャル形成手段）、ＡＲＤ…ドレイン領域、ＡＲＧ…リセットゲート電極。

Claims (2)

  1. 　行方向に並んだ複数の光検出部を有し、それぞれの前記光検出部が、列方向に沿って整列する複数の画素領域を有するように分割され、複数の画素領域からの信号を、それぞれの前記光検出部毎に積算し、一次元的な光像に対応する電気信号を時系列に出力するリニアイメージセンサであって、
    　個々の前記画素領域は、
    　入射したエネルギー線を光電変換する光電変換領域と、
    　前記光電変換領域内において前記列方向に沿った電荷の転送を促進するポテンシャル傾斜を形成する傾斜ポテンシャル形成手段と、
    　個々の前記光電変換領域で発生した電荷をそれぞれ蓄積する電荷蓄積領域と、
    　前記電荷蓄積領域にチャネル領域を介して隣接したドレイン領域と、
    　前記チャネル領域を流れる電荷量を制御するよう、前記チャネル領域上に配置されたリセットゲート電極と、
    を備えることを特徴とするリニアイメージセンサ。
  2. 　ある画素領域における前記電荷蓄積領域と、この画素領域の後段に隣接する画素領域における前記光電変換領域との間に、前記光電変換領域よりも不純物濃度が低いポテンシャル障壁領域が形成されている、
    ことを特徴とする請求項１に記載のリニアイメージセンサ。
PCT/JP2014/079140 2013-11-05 2014-10-31 リニアイメージセンサ WO2015068667A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201480059141.9A CN105684150B (zh) 2013-11-05 2014-10-31 线性图像传感器
US15/032,130 US10403677B2 (en) 2013-11-05 2014-10-31 Linear image sensor
KR1020167013940A KR102236597B1 (ko) 2013-11-05 2014-10-31 리니어 이미지 센서
EP14860704.7A EP3067934B1 (en) 2013-11-05 2014-10-31 Linear image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-229745 2013-11-05
JP2013229745A JP6211898B2 (ja) 2013-11-05 2013-11-05 リニアイメージセンサ

Publications (1)

Publication Number Publication Date
WO2015068667A1 true WO2015068667A1 (ja) 2015-05-14

Family

ID=53041444

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/079140 WO2015068667A1 (ja) 2013-11-05 2014-10-31 リニアイメージセンサ

Country Status (7)

Country Link
US (1) US10403677B2 (ja)
EP (1) EP3067934B1 (ja)
JP (1) JP6211898B2 (ja)
KR (1) KR102236597B1 (ja)
CN (1) CN105684150B (ja)
TW (1) TWI642173B (ja)
WO (1) WO2015068667A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6739891B2 (ja) 2014-09-01 2020-08-12 浜松ホトニクス株式会社 固体撮像装置
JP6932580B2 (ja) * 2017-08-04 2021-09-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP6925206B2 (ja) * 2017-09-04 2021-08-25 浜松ホトニクス株式会社 固体撮像装置
JP7504559B2 (ja) * 2017-09-04 2024-06-24 浜松ホトニクス株式会社 固体撮像装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149472A (ja) * 1984-08-17 1986-03-11 Matsushita Electronics Corp 電荷転送装置
JPH06283704A (ja) 1993-03-24 1994-10-07 Sony Corp Ｃｃｄ型固体撮像素子
JPH08149379A (ja) * 1994-11-24 1996-06-07 Nec Corp イメージセンサ及びその駆動方法
JPH1132166A (ja) * 1997-07-09 1999-02-02 Canon Inc イメージセンサと画像読み取り装置
US6465820B1 (en) * 1998-09-16 2002-10-15 Dalsa, Inc. CMOS compatible single phase CCD charge transfer device
JP2003332557A (ja) * 2002-05-08 2003-11-21 Nec Electronics Corp カラーイメージセンサ及びカラーイメージセンサの駆動方法
JP2004303982A (ja) 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 固体撮像素子
WO2008066067A1 (fr) * 2006-11-28 2008-06-05 Hamamatsu Photonics K.K. Élément d'imagerie à l'état solide
JP2009302348A (ja) * 2008-06-13 2009-12-24 Sharp Corp 固体撮像素子および電子情報機器
JP2012151364A (ja) 2011-01-20 2012-08-09 Hamamatsu Photonics Kk 固体撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217399A (ja) * 2001-01-22 2002-08-02 Fuji Photo Film Co Ltd 電荷読出方法および固体撮像装置
JP4231327B2 (ja) * 2003-04-23 2009-02-25 浜松ホトニクス株式会社 固体撮像装置
JP5350659B2 (ja) * 2008-03-25 2013-11-27 浜松ホトニクス株式会社 固体撮像装置
JP5134427B2 (ja) * 2008-04-30 2013-01-30 浜松ホトニクス株式会社 固体撮像装置
JP5485919B2 (ja) * 2011-01-14 2014-05-07 浜松ホトニクス株式会社 固体撮像装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149472A (ja) * 1984-08-17 1986-03-11 Matsushita Electronics Corp 電荷転送装置
JPH06283704A (ja) 1993-03-24 1994-10-07 Sony Corp Ｃｃｄ型固体撮像素子
JPH08149379A (ja) * 1994-11-24 1996-06-07 Nec Corp イメージセンサ及びその駆動方法
JPH1132166A (ja) * 1997-07-09 1999-02-02 Canon Inc イメージセンサと画像読み取り装置
US6465820B1 (en) * 1998-09-16 2002-10-15 Dalsa, Inc. CMOS compatible single phase CCD charge transfer device
JP2003332557A (ja) * 2002-05-08 2003-11-21 Nec Electronics Corp カラーイメージセンサ及びカラーイメージセンサの駆動方法
JP2004303982A (ja) 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 固体撮像素子
WO2008066067A1 (fr) * 2006-11-28 2008-06-05 Hamamatsu Photonics K.K. Élément d'imagerie à l'état solide
JP2009302348A (ja) * 2008-06-13 2009-12-24 Sharp Corp 固体撮像素子および電子情報機器
JP2012151364A (ja) 2011-01-20 2012-08-09 Hamamatsu Photonics Kk 固体撮像装置

Also Published As

Publication number Publication date
CN105684150B (zh) 2019-02-19
EP3067934A4 (en) 2017-07-05
TWI642173B (zh) 2018-11-21
KR20160082683A (ko) 2016-07-08
US20160268334A1 (en) 2016-09-15
TW201523858A (zh) 2015-06-16
EP3067934A1 (en) 2016-09-14
JP2015090907A (ja) 2015-05-11
JP6211898B2 (ja) 2017-10-11
US10403677B2 (en) 2019-09-03
KR102236597B1 (ko) 2021-04-06
EP3067934B1 (en) 2021-03-24
CN105684150A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
JP6967755B2 (ja) 光検出器
WO2017094362A1 (ja) 固体撮像素子および撮像装置
JP5441438B2 (ja) ２進光信号を利用したイメージセンサー及び駆動方法
JP5297276B2 (ja) フォトダイオードアレイ
JP2007533130A (ja) 信号電荷を増幅するための増倍レジスタ
WO2015068667A1 (ja) リニアイメージセンサ
WO2015068668A1 (ja) 電荷結合素子及びその製造方法、並びに固体撮像装置
JP3587131B2 (ja) フォトセンサアレイおよびその製造方法
US8049171B2 (en) Variable aperture sensor
WO2021149650A1 (ja) フォトセンサ及び距離測定システム
US20190230305A1 (en) Image sensor
WO2021225036A1 (ja) 光検出装置、及び光センサの駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14860704

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15032130

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2014860704

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014860704

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20167013940

Country of ref document: KR

Kind code of ref document: A