WO2021225036A1 - 光検出装置、及び光センサの駆動方法 - Google Patents

光検出装置、及び光センサの駆動方法 Download PDF

Info

Publication number
WO2021225036A1
WO2021225036A1 PCT/JP2021/010873 JP2021010873W WO2021225036A1 WO 2021225036 A1 WO2021225036 A1 WO 2021225036A1 JP 2021010873 W JP2021010873 W JP 2021010873W WO 2021225036 A1 WO2021225036 A1 WO 2021225036A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
charge
potential
gate electrode
directly below
Prior art date
Application number
PCT/JP2021/010873
Other languages
English (en)
French (fr)
Inventor
光人 間瀬
優 中野
純 平光
明洋 島田
博明 石井
聡典 伊藤
祐馬 田中
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to CN202180033470.6A priority Critical patent/CN115516635A/zh
Priority to KR1020227040443A priority patent/KR20230009400A/ko
Priority to US17/922,806 priority patent/US20230171522A1/en
Priority to DE112021002774.3T priority patent/DE112021002774T5/de
Publication of WO2021225036A1 publication Critical patent/WO2021225036A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • a photodetector capable of both increasing the saturated charge amount and improving the charge transfer efficiency, and a driving method of the optical sensor.
  • the charge collecting electrode 41 is arranged on the charge storage region 24. More specifically, the charge collecting electrode 41 is arranged on the charge storage region 24 via the intervening region 25 and the insulating film 49. The charge collecting electrode 41 overlaps the charge storage region 24 in the Z direction.
  • the transfer gate electrode 42 is arranged on the region between the charge storage region 24 and the charge transfer region 26 in the well region 31.
  • the overflow gate electrode 43 is arranged on the region between the charge storage region 24 and the overflow region 27 in the well region 31.
  • the charge accumulation process (first step) for accumulating the charges generated in the charge generation region 29 in the charge accumulation region 24 is executed (time T2, FIG. 6B). ..
  • the potential ⁇ 41 in the region directly below the charge collection electrode 41 becomes a low level (first level) lower than the above-mentioned high level (second level), and the region directly below the transfer gate electrode 42.
  • the potentials of the charge collecting electrode 41 and the transfer gate electrode 42 are controlled so that the potential ⁇ 42 of the above is higher than the potential ⁇ 41.
  • the potential ⁇ 41 is set to a low level at the time of charge accumulation, so that the potential well in the charge accumulation region 24 is deepened. And the amount of saturated charge in the charge storage region 24 can be increased. Further, the potential gradient range A formed at the edge of the charge storage region 24 can be widened, and as a result, the moving speed of the charge flowing into the charge storage region 24 can be increased. Further, as shown in FIG. 12B, since the potential ⁇ 41 is set to a high level at the time of charge transfer, the difference in potential between the charge storage region 24 and the charge transfer region 26 can be increased. The charge transfer efficiency can be improved.
  • the present disclosure is not limited to the above embodiment.
  • the material and shape of each configuration not only the above-mentioned material and shape but also various materials and shapes can be adopted.
  • the charge transferred to the overflow region 27 does not necessarily have to be discharged.
  • the electric charge may be accumulated in the overflow region 27, and the accumulated electric charge may be read out.
  • apart from the overflow region 27, a charge discharge region for discharging the charge remaining in the charge storage region 24 to the outside may be provided.
  • the intervening region 25 may not be provided.
  • the charge storage region 24 may reach the first surface 2a of the semiconductor layer 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

光検出装置は、光センサと制御部とを備える。光センサは、電荷発生領域と、電荷蓄積領域と、電荷転送領域と、電荷蓄積領域上に配置された電荷収集電極と、電荷蓄積領域と電荷転送領域との間の領域上に配置された転送ゲート電極と、を有する。制御部は、第１期間においては、電荷収集電極の直下の領域のポテンシャルが第１レベルとなり、且つ転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも高くなるように、第１期間の後の第２期間においては、電荷収集電極の直下の領域のポテンシャルが第１レベルよりも高い第２レベルとなり、且つ転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも低くなるように、電荷収集電極及び転送ゲート電極の電位を制御する。

Description

光検出装置、及び光センサの駆動方法
　本開示の一側面は、光検出装置、及び光センサの駆動方法に関する。
　光センサとして、入射光に応じて電荷を発生させる電荷発生領域と、電荷発生領域で発生した電荷が蓄積される電荷蓄積領域と、電荷蓄積領域から電荷が転送される電荷転送領域と、電荷蓄積領域と電荷転送領域との間の領域上に配置された転送ゲート電極と、を備えるものが知られている。（例えば特許文献１参照）。このような光センサでは、電荷蓄積領域から電荷転送領域に電荷を高速に転送することができる。
特開２０１５－５７５２号公報
　上述したような光センサには、電荷蓄積領域の飽和電荷量を増加させることに加えて、電荷蓄積領域から電荷転送領域への電荷転送の効率を向上することが求められる。
　本開示の一側面は、飽和電荷量の増加及び電荷転送効率の向上の両方を実現することができる光検出装置、及び光センサの駆動方法を提供することを目的とする。
　本開示の一側面に係る光検出装置は、光センサと、光センサを制御する制御部と、を備え、光センサは、入射光に応じて電荷を発生させる電荷発生領域と、電荷発生領域で発生した電荷が蓄積される電荷蓄積領域と、電荷蓄積領域から電荷が転送される電荷転送領域と、電荷蓄積領域上に配置された電荷収集電極と、電荷蓄積領域と電荷転送領域との間の領域上に配置された転送ゲート電極と、を有し、制御部は、第１期間においては、電荷収集電極の直下の領域のポテンシャルが第１レベルとなり、且つ転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも高くなるように、電荷収集電極及び転送ゲート電極の電位を制御し、第１期間の後の第２期間においては、電荷収集電極の直下の領域のポテンシャルが第１レベルよりも高い第２レベルとなり、且つ転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも低くなるように、電荷収集電極及び転送ゲート電極の電位を制御する。
　この光検出装置では、第１期間においては、転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも高くされ、電荷発生領域で発生した電荷が電荷蓄積領域に蓄積される。第２期間においては、転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも低くされ、電荷蓄積領域から電荷転送領域に電荷が転送される。この光検出装置では、第１期間においては、電荷収集電極の直下の領域のポテンシャルが、第２レベルよりも低い第１レベルとされる。これにより、電荷蓄積領域のポテンシャル井戸を深くすることができ、電荷蓄積領域の飽和電荷量を増加させることができる。一方、第２期間においては、電荷収集電極の直下の領域のポテンシャルが、第１レベルよりも高い第２レベルとされる。これにより、電荷蓄積領域と電荷転送領域との間のポテンシャルの差を大きくすることができ、電荷転送効率を向上することができる。よって、この光検出装置によれば、飽和電荷量の増加及び電荷転送効率の向上の両方を実現することができる。
　電荷発生領域は、アバランシェ増倍領域を含んでいてもよい。この場合、電荷発生領域においてアバランシェ増倍を引き起こすことができ、検出感度を高めることができる。一方、この場合、電荷発生領域において発生する電荷量が極めて多くなるが、この光検出装置では、上述したとおり飽和電荷量が増加されていることから、そのような場合でも、容量の飽和を抑制することができる。
　光センサは、オーバーフロー領域と、電荷蓄積領域とオーバーフロー領域との間の領域上に配置されたオーバーフローゲート電極と、を更に有し、制御部は、第１期間においては、オーバーフローゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも高く且つ転送ゲート電極の直下の領域のポテンシャルよりも低くなるように、電荷収集電極、転送ゲート電極及びオーバーフローゲート電極の電位を制御してもよい。この場合、第１期間中に電荷蓄積領域から溢れた電荷をオーバーフロー領域に移動させることができる。
　光センサは、電荷蓄積領域とは異なる導電型を有し、電荷蓄積領域と電荷収集電極との間に配置された介在領域を更に有してもよい。この場合、電荷収集電極の近傍における暗電流の発生を抑制することができる。
　本開示の一側面に係る光センサの駆動方法では、光センサは、入射光に応じて電荷を発生させる電荷発生領域と、電荷発生領域で発生した電荷が蓄積される電荷蓄積領域と、電荷蓄積領域から電荷が転送される電荷転送領域と、電荷蓄積領域上に配置された電荷収集電極と、電荷蓄積領域と電荷転送領域との間の領域上に配置された転送ゲート電極と、を備え、光センサの駆動方法は、電荷収集電極の直下の領域のポテンシャルが第１レベルとなり、且つ転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも高くなるように、電荷収集電極及び転送ゲート電極の電位を制御する第１ステップと、第１ステップの後に、電荷収集電極の直下の領域のポテンシャルが第１レベルよりも高い第２レベルとなり、且つ転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも低くなるように、電荷収集電極及び転送ゲート電極の電位を制御する第２ステップと、を含む。
　この光センサの駆動方法の第１ステップでは、転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも高くされ、電荷蓄積領域に電荷が蓄積される。第２ステップでは、転送ゲート電極の直下の領域のポテンシャルが電荷収集電極の直下の領域のポテンシャルよりも低くされ、電荷蓄積領域から電荷転送領域に電荷が転送される。第１ステップでは、電荷収集電極の直下の領域のポテンシャルが、第２レベルよりも低い第１レベルとされる。これにより、電荷蓄積領域のポテンシャル井戸を深くすることができ、電荷蓄積領域の飽和電荷量を増加させることができる。一方、第２ステップでは、電荷収集電極の直下の領域のポテンシャルが、第１レベルよりも高い第２レベルとされる。これにより、電荷蓄積領域と電荷転送領域との間のポテンシャルの差を大きくすることができ、電荷転送効率を向上することができる。よって、この光センサの駆動方法によれば、飽和電荷量の増加及び電荷転送効率の向上の両方を実現することができる。
　本開示の一側面によれば、飽和電荷量の増加及び電荷転送効率の向上の両方を実現することができる光検出装置、及び光センサの駆動方法を提供することが可能となる。
実施形態に係る光検出装置の構成図である。 図１に示されるII－II線に沿ってのイメージセンサの断面図である。 イメージセンサの接続態様を示す図である。 イメージセンサの回路図である。 イメージセンサの動作例を示すタイミングチャートである。 （ａ）及び（ｂ）は、イメージセンサの動作例を説明するためのポテンシャル分布図である。 （ａ）及び（ｂ）は、イメージセンサの動作例を説明するためのポテンシャル分布図である。 （ａ）及び（ｂ）は、イメージセンサの動作例を説明するためのポテンシャル分布図である。 は、イメージセンサの動作例を説明するためのポテンシャル分布図である。 （ａ）及び（ｂ）は、比較例に係るイメージセンサの第１動作例を説明するためのポテンシャル分布図である。 （ａ）及び（ｂ）は、比較例に係るイメージセンサの第２動作例を説明するためのポテンシャル分布図である。 （ａ）及び（ｂ）は、実施形態に係るイメージセンサの動作例を説明するためのポテンシャル分布図である。
　以下、本開示の一実施形態について、図面を参照しつつ詳細に説明する。以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を省略する。
［光検出装置の構成］
　図１に示されるように、光検出装置１００は、イメージセンサ（光センサ）１と、制御部６０と、を備えている。制御部６０は、イメージセンサ１を制御する。制御部６０は、例えば、イメージセンサ１を構成する半導体基板上に搭載されたオンチップの集積回路によって構成されている。
　図１及び図２に示されるように、イメージセンサ１は、半導体層２及び電極層４を備えている。半導体層２は、第１表面２ａ及び第２表面２ｂを有している。第２表面２ｂは、半導体層２における第１表面２ａとは反対側の表面である。半導体層２は、第１表面２ａに沿って配置された複数の画素２０を含んでいる。複数の画素２０は、第１表面２ａに沿って２次元に配列されている。以下、半導体層２の厚さ方向をＺ方向といい、Ｚ方向に垂直な一方向をＸ方向といい、Ｚ方向及びＸ方向の両方に垂直な方向をＹ方向という。また、Ｚ方向における一方側を第１側といい、Ｚ方向における他方側（第１側とは反対側）を第２側という。図１では、電極層４の一部の図示が省略されている。
　各画素２０は、半導体層２において、半導体領域２１と、半導体領域２２と、アバランシェ増倍領域２３と、電荷蓄積領域２４と、介在領域２５と、電荷転送領域２６と、オーバーフロー領域２７と、ウェル領域３１と、を有している。各領域２１～２７，３１は、半導体基板（例えばシリコン基板）に対して各種処理（例えば、エッチング、成膜、不純物注入等）を実施することにより形成される。
　半導体領域２１は、ｐ型（第１導電型）の領域であって、半導体層２において第２表面２ｂに沿って層状に形成されている。半導体領域２１のキャリア濃度は、半導体領域２２のキャリア濃度よりも高い。半導体領域２１の厚さは、できるだけ薄いことが望ましい。一例として、半導体領域２１は、１×１０１６ｃｍ－３以上のキャリア濃度を有するｐ型の領域であり、その厚さは、１μｍ程度である。なお、半導体領域２１は、第２表面２ｂ上に絶縁膜を介して形成された透明電極によるアキュムレーションによって形成されてもよい。
　半導体領域２２は、ｐ型の領域であって、半導体層２において層状に形成され、半導体領域２１に対して第１側に位置している。一例として、半導体領域２２は、１×１０１５ｃｍ－３以下のキャリア濃度を有するｐ型の領域であり、その厚さは、２μｍ以上であり、一例としては１０μｍ程度である。
　アバランシェ増倍領域２３は、第１増倍領域２３ａ及び第２増倍領域２３ｂを含んでいる。第１増倍領域２３ａは、ｐ型の領域であって、半導体層２において層状に形成され、半導体領域２２に対して第１側に位置している。一例として、第１増倍領域２３ａは、１×１０１６ｃｍ－３以上のキャリア濃度を有するｐ型の領域であり、その厚さは、１μｍ程度である。第２増倍領域２３ｂは、ｎ型（第２導電型）の領域であって、半導体層２において層状に形成され、第１増倍領域２３ａに対して第１側に位置している。一例として、第２増倍領域２３ｂは、１×１０１６ｃｍ－３以上のキャリア濃度を有するｎ型の領域であり、その厚さは、１μｍ程度である。第１増倍領域２３ａ及び第２増倍領域２３ｂは、ｐｎ接合を形成している。半導体領域２１，２２及びアバランシェ増倍領域２３は、入射光に応じて電荷を発生させる電荷発生領域（光吸収領域、光電変換領域）２９として機能する。
　電荷蓄積領域２４は、ｎ型の領域であって、半導体層２において層状に形成され、第２増倍領域２３ｂに対して第１側に位置している。この例では、電荷蓄積領域２４は、Ｚ方向に垂直な平面に沿って延在している。一例として、電荷蓄積領域２４は、５×１０１５～１×１０１６ｃｍ－３のキャリア濃度を有するｎ型の領域であり、その厚さは、１μｍ程度である。
　介在領域２５は、ｐ型の領域であって、半導体層２において第１表面２ａに沿って層状に形成されている。介在領域２５は、電荷蓄積領域２４と後述する電荷収集電極４１との間に配置されている。半導体領域２１、半導体領域２２、第１増倍領域２３ａ、第２増倍領域２３ｂ、電荷蓄積領域２４及び介在領域２５は、Ｚ方向に沿ってこの順序で並んでいる。一例として、介在領域２５は、１×１０１５ｃｍ－３以上のキャリア濃度を有するｐ型の領域であり、その厚さは、０．２μｍ程度である。
　電荷転送領域２６は、ｎ型の領域であって、半導体層２において第１表面２ａに沿って形成されている。電荷転送領域２６は、ウェル領域３１内に配置され、第２増倍領域２３ｂに対して第１側に位置している。電荷転送領域２６は、Ｘ方向において電荷蓄積領域２４と並んでいる。一例として、電荷転送領域２６は、１×１０１８ｃｍ－３以上のキャリア濃度を有するｎ型の領域であり、その厚さは、０．２μｍ程度である。
　オーバーフロー領域２７は、ｎ型の領域であって、半導体層２において第１表面２ａに沿って形成されている。オーバーフロー領域２７は、ウェル領域３１内に配置され、第２増倍領域２３ｂに対して第１側に位置している。オーバーフロー領域２７は、Ｘ方向において電荷蓄積領域２４に対して電荷転送領域２６とは反対側に位置している。一例として、オーバーフロー領域２７は、１×１０１８ｃｍ－３以上のキャリア濃度を有するｎ型の領域であり、その厚さは、０．２μｍ程度である。
　ウェル領域３１は、ｐ型の領域であって、半導体層２において第１表面２ａに沿って層状に形成されている。ウェル領域３１は、第２増倍領域２３ｂに対して第１側に位置している。一例として、ウェル領域３１は、１×１０１６～５×１０１７ｃｍ－３のキャリア濃度を有するｐ型の領域であり、その厚さは、１μｍ程度である。
　ウェル領域３１には、電荷転送領域２６及びオーバーフロー領域２７に加えて、チャネル領域３２，３３，３４、接地領域３５，３６及びＬＯＣＯＳ（Local　Oxidation　of　Silicon）領域３７が形成されている。チャネル領域３２～３４は、ｎ型の領域であり、接地領域３５，３６は、ｐ型の領域である。電荷転送領域２６、チャネル領域３２～３４、接地領域３５は、Ｘ方向に沿ってこの順序で並んでいる。接地領域３６は、Ｘ方向においてオーバーフロー領域２７に対して電荷蓄積領域２４とは反対側に位置している。ＬＯＣＯＳ領域３７は、絶縁領域であって、接地領域３５，３６を囲むように設けられている。
　電極層４は、半導体層２の第１表面２ａ上に設けられている。各画素２０は、電極層４において、電荷収集電極４１と、転送ゲート電極４２と、オーバーフローゲート電極４３と、を有している。電荷収集電極４１及びゲート電極４２，４３は、電極層４に形成され、絶縁膜４９を介して半導体層２の第１表面２ａ上に配置されている。絶縁膜４９は、例えば、シリコン窒化膜、シリコン酸化膜等である。
　電荷収集電極４１及びゲート電極４２，４３は、導電性及び光透過性を有する材料（例えばポリシリコン）によって形成されている。一例として、電荷収集電極４１及びゲート電極４２，４３の各々は、Ｚ方向から見た場合に、Ｘ方向において向かい合う２辺、及びＹ方向において向かい合う２辺を有する矩形状を呈している。
　電荷収集電極４１は、電荷蓄積領域２４上に配置されている。より具体的には、電荷収集電極４１は、介在領域２５及び絶縁膜４９を介して電荷蓄積領域２４上に配置されている。電荷収集電極４１は、Ｚ方向において電荷蓄積領域２４と重なっている。転送ゲート電極４２は、ウェル領域３１における電荷蓄積領域２４と電荷転送領域２６との間の領域上に配置されている。オーバーフローゲート電極４３は、ウェル領域３１における電荷蓄積領域２４とオーバーフロー領域２７との間の領域上に配置されている。
　ウェル領域３１上には、ゲート電極４４，４５，４６が更に設けられている。ゲート電極４４は、ウェル領域３１における電荷転送領域２６とチャネル領域３２との間の領域上に配置されている。ゲート電極４５は、ウェル領域３１におけるチャネル領域３２，３３の間の領域上に配置されている。ゲート電極４６は、ウェル領域３１におけるチャネル領域３３，３４の間の領域上に配置されている。
　図３及び図４に示されるように、電荷収集電極４１及びゲート電極４２～４４，４６には、制御電圧Ｓ１～Ｓ５が印加される。ゲート電極４５は、電荷転送領域２６に電気的に接続されている。オーバーフロー領域２７及びチャネル領域３２は、電源電圧に電気的に接続されている。チャネル領域３４は、出力端子に電気的に接続されている。接地領域３５，３６は、接地されている。ウェル領域３１の電位は０Ｖである。第２増倍領域２３ｂは、電荷蓄積領域２４、オーバーフローゲート電極４３の直下の領域、及びオーバーフロー領域２７を通じて０Ｖよりも高い電位に固定されている。第２増倍領域２３ｂが０Ｖよりも高い電位に固定されていることで、第１増倍領域２３ａとウェル領域３１とが電気的に分離される。
　ゲート電極４４は、電荷転送領域２６に蓄積されている電荷をチャネル領域３２を介して外部に排出し、電荷転送領域２６をリセットするためのリセットトランジスタＲ１を構成している。ゲート電極４５は、電荷転送領域２６に蓄積されている電荷を読み出すための読出しトランジスタ（ソースフォロア）Ｒ２を構成している。ゲート電極４６は、電荷の読出しが行われる画素２０を選択するための選択トランジスタＲ３を構成している。
［イメージセンサの駆動方法］
　図５～図９を参照しつつ、イメージセンサ１の動作例を説明する。以下の動作は、制御部６０がイメージセンサ１を制御することにより実現される。より具体的には、制御部６０が制御電圧Ｓ１～Ｓ５を制御することにより実現される。なお、以下の説明において、「電極の直下の領域」とは、Ｚ方向において当該電極と重なる領域を意味する。
　まず、電荷蓄積領域２４をリセットする第１リセット処理が実行される（時刻Ｔ１、図６（ａ））。第１リセット処理においては、電荷収集電極４１の直下の領域（電荷蓄積領域２４）のポテンシャルφ４１がハイレベル（第２レベル）となり、且つオーバーフローゲート電極４３の直下の領域のポテンシャルφ４３がポテンシャルφ４１よりも低くなるように、電荷収集電極４１及びオーバーフローゲート電極４３の電位が制御される。これにより、電荷蓄積領域２４に残存している電荷がオーバーフロー領域２７を介して外部に排出され、電荷蓄積領域２４がリセットされる。第１リセット処理においては、転送ゲート電極４２の直下の領域のポテンシャルφ４２及びゲート電極４４の直下の領域のポテンシャルφ４４がポテンシャルφ４１よりも高くなるように、電荷収集電極４１、転送ゲート電極４２及びゲート電極４４の電位が制御される。
　なお、図５に示されるように、電荷収集電極４１には、ハイレベルの制御電圧Ｓ２とローレベルの制御電圧Ｓ２が印加される。例えば、ハイレベルの制御電圧Ｓ２は正電圧であり、ローレベルの制御電圧Ｓ２はハイレベルの制御電圧Ｓ２よりも低い電位である。ローレベルの制御電圧Ｓ２は、正電位であってもよいし、負電位であってもよい。ハイレベルの制御電圧Ｓ２が電荷収集電極４１に印加されている場合に、電荷収集電極４１の直下の領域のポテンシャルφ４１は、ローレベルとなり、ローレベルの制御電圧Ｓ２が電荷収集電極４１に印加されている場合に、ポテンシャルφ４１は、ハイレベルとなる。このように、ポテンシャルの大小関係は、制御電圧の大小関係とは逆になる。これらの点は転送ゲート電極４２、オーバーフローゲート電極４３及びゲート電極４４についても同様である。なお、電極の直下の領域のポテンシャル（空乏化電位）の大きさの調整にあたっては、電極に与えられる電位の大きさが調整されてもよいし、電極の直下の領域の不純物濃度が調整されてもよい。
　時刻Ｔ１の後の第１期間Ｍ１においては、電荷発生領域２９で発生した電荷を電荷蓄積領域２４に蓄積する電荷蓄積処理（第１ステップ）が実行される（時刻Ｔ２、図６（ｂ））。第１期間Ｍ１においては、電荷収集電極４１の直下の領域のポテンシャルφ４１が、上述したハイレベル（第２レベル）よりも低いローレベル（第１レベル）となり、且つ転送ゲート電極４２の直下の領域のポテンシャルφ４２がポテンシャルφ４１よりも高くなるように、電荷収集電極４１及び転送ゲート電極４２の電位が制御される。
　第１期間Ｍ１においては、ウェル領域３１の電位を基準として負の電圧（例えば最大－６０Ｖ）が半導体領域２１に印加される。つまり、アバランシェ増倍領域２３に形成されたｐｎ接合に逆方向バイアスが印加される。これにより、アバランシェ増倍領域２３に３×１０５～４×１０５Ｖ／ｃｍの電界強度が発生する。この状態で、第２表面２ｂから半導体層２に光が入射すると、半導体領域２１，２２において光の吸収により電子が発生する。発生した電子は、アバランシェ増倍領域２３で増倍され、最も電位が高い電荷蓄積領域２４に高速で移動する。
　上述したように、第１期間Ｍ１においては、転送ゲート電極４２の直下の領域のポテンシャルφ４２が転送ゲート電極４２の直下の領域のポテンシャルφ４１よりも高くされている。そのため、電荷蓄積領域２４に移動した電荷は、電荷転送領域２６に移動することなく、電荷蓄積領域２４に蓄積される。
　また、第１期間Ｍ１においては、オーバーフローゲート電極４３の直下の領域のポテンシャルφ４３が電荷収集電極４１の直下の領域のポテンシャルφ４１よりも高く且つ転送ゲート電極４２の直下の領域のポテンシャルφ４２よりも低くなるように、電荷収集電極４１、転送ゲート電極４２及びオーバーフローゲート電極４３の電位が制御される。すなわち、ポテンシャルφ４３は、ポテンシャルφ４１とポテンシャルφ４２の間の大きさとされている。これにより、図７（ａ）に示されるように、電荷蓄積領域２４から溢れた電荷をオーバーフロー領域２７に移動させることができる。オーバーフロー領域２７に転送された電荷は、外部に排出される。
　第１期間Ｍ１においては、電荷を読み出す画素２０を選択する画素選択処理が実行される（時刻Ｔ３）。画素選択処理においては、電荷の読出しが行われる画素２０が選択トランジスタＲ３を用いて選択される。
　第１期間Ｍ１においては、画素選択処理に続いて、電荷転送領域２６をリセットする第２リセット処理が実行される（時刻Ｔ４、図７（ｂ））。第２リセット処理は、リセットトランジスタＲ１を用いて実行される。第２リセット処理では、ゲート電極４４の直下の領域のポテンシャルφ４４が下がるようにゲート電極４４の電位が制御される。ポテンシャルφ４４は、例えば、電荷転送領域２６のポテンシャルφ２６と同程度になるまで下げられる。これにより、電荷転送領域２６に電荷が残存している電荷がチャネル領域３２を介して外部に排出され、電荷転送領域２６がリセットされる。第２リセット処理の完了後、ポテンシャルφ４４は元に戻される。
　第１期間Ｍ１においては、第２リセット処理に続いて、ノイズ取得処理が実行される（時刻Ｔ５）。ノイズ取得処理では、電荷転送領域２６のｋＴＣノイズが取得される。これにより、ｋＴＣノイズを考慮して出力を算出することができ、検出精度を向上することができる。
　第１期間Ｍ１の後の第２期間Ｍ２においては、電荷蓄積領域２４から電荷転送領域２６に電荷を転送する電荷転送処理（第２ステップ）が実行される（時刻Ｔ６、図８（ａ））。第２期間Ｍ２においては、電荷収集電極４１の直下の領域（電荷蓄積領域２４）のポテンシャルφ４１がハイレベルとなり、且つ転送ゲート電極４２の直下の領域のポテンシャルφ４２がポテンシャルφ４１よりも低くなり、且つオーバーフローゲート電極４３の直下の領域のポテンシャルφ４３がポテンシャルφ４１よりも高くなるように、電荷収集電極４１、転送ゲート電極４２及びオーバーフローゲート電極４３の電位が制御される。これにより、電荷蓄積領域２４に蓄積されている電荷が、電荷転送領域２６に転送される。
　続いて、電荷転送領域２６に蓄積された電荷を読み出す読出処理が実行される（時刻Ｔ７、図８（ｂ））。読出処理においては、電荷転送領域２６に蓄積された電荷が読出しトランジスタＲ２を用いて読み出される。読出処理においては、電荷収集電極４１の直下の領域のポテンシャルφ４１がハイレベルとなり、且つ転送ゲート電極４２の直下の領域のポテンシャルφ４２がポテンシャルφ４１よりも高くなり、且つオーバーフローゲート電極４３の直下の領域のポテンシャルφ４３がポテンシャルφ４１よりも低くなるように、電荷収集電極４１、転送ゲート電極４２及びオーバーフローゲート電極４３の電位が制御される。
　続いて、電荷転送領域２６をリセットする第３リセット処理が実行される（時刻Ｔ８、図９）。第３リセット処理は、リセットトランジスタＲ１を用いて実行される。第３リセット処理では、ゲート電極４４の直下の領域のポテンシャルφ４４が下がるようにゲート電極４４の電位が制御される。ポテンシャルφ４４は、例えば、電荷転送領域２６のポテンシャルφ２６と同程度になるまで下げられる。これにより、電荷転送領域２６に電荷が残存している電荷がチャネル領域３２を介して外部に排出され、電荷転送領域２６がリセットされる。第３リセット処理の完了後、ポテンシャルφ４４は元に戻される。
　続いて、選択中の画素２０を解除する選択解除処理が実行される（時刻Ｔ９）。選択解除処理は、選択トランジスタＲ３を用いて実行される。選択解除処理の後、次に電荷蓄積処理が開始されるまでの間、イメージセンサ１は、第１リセット処理時と同様の状態とされる（時刻Ｔ１０）。すなわち、電荷収集電極４１の直下の領域のポテンシャルφ４１がハイレベルとなり、且つ転送ゲート電極４２の直下の領域のポテンシャルφ４２がポテンシャルφ４１よりも高くなり、且つオーバーフローゲート電極４３の直下の領域のポテンシャルφ４３がポテンシャルφ４１よりも低くなるように、電荷収集電極４１、転送ゲート電極４２及びオーバーフローゲート電極４３の電位が制御される。これにより、電荷蓄積領域２４に流れ込んだ電荷がオーバーフロー領域２７を介して外部に排出される。
［作用及び効果］
　光検出装置１００では、第１期間Ｍ１においては、転送ゲート電極４２の直下の領域のポテンシャルφ４２が電荷収集電極４１の直下の領域（電荷蓄積領域２４）のポテンシャルφ４１よりも高くされ、電荷発生領域２９で発生した電荷が電荷蓄積領域２４に蓄積される。第２期間Ｍ２においては、転送ゲート電極４２の直下の領域のポテンシャルφ４２が電荷収集電極４１の直下の領域のポテンシャルφ４１よりも低くされ、電荷蓄積領域２４から電荷転送領域２６に電荷が転送される。光検出装置１００では、第１期間Ｍ１においては、電荷収集電極４１の直下の領域のポテンシャルφ４１が、ハイレベル（第２レベル）よりも低いローレベル（第１レベル）とされる。これにより、電荷蓄積領域２４のポテンシャル井戸を深くすることができ、電荷蓄積領域２４の飽和電荷量を増加させることができる。一方、第２期間Ｍ２においては、電荷収集電極４１の直下の領域のポテンシャルφ４１が、ローレベルよりも高いハイレベルとされる。これにより、電荷蓄積領域２４と電荷転送領域２６との間のポテンシャルの差を大きくすることができ、電荷転送効率を向上することができる。よって、光検出装置１００によれば、飽和電荷量の増加及び電荷転送効率の向上の両方を実現することができる。
　すなわち、光検出装置１００では、電荷蓄積領域２４上に電荷収集電極４１を設け、第１期間Ｍ１と第２期間Ｍ２との間で電荷収集電極４１の直下の領域のポテンシャルφ４１の大きさを変化させることにより、飽和電荷量の増加及び電荷転送効率の向上の両方を実現している。この点について、図１０～図１２を参照しつつ更に説明する。図１０及び図１１では、比較例として、ポテンシャルφ４１が一定である場合のイメージセンサの動作例が示されている。図１０（ａ）及び図１０（ｂ）では、比較例においてポテンシャルφ４１がローレベルで一定である第１動作例が示されている。図１１（ａ）及び図１１（ｂ）では、比較例においてポテンシャルφ４１がハイレベルで一定である第２動作例が示されている。図１２（ａ）及び図１２（ｂ）では、光検出装置１００におけるイメージセンサ１の動作例が示されている。なお、図１０～図１２では、オーバーフロー領域及びオーバーフローゲート電極の図示が省略されている。
　比較例においてポテンシャルφ４１がローレベルで一定である第１動作例では、図１０（ａ）に示されるように、電荷蓄積時には、電荷蓄積領域２４のポテンシャル井戸を深くすることができる。一方、図１０（ｂ）に示されるように、電荷転送時には、電荷蓄積領域２４と電荷転送領域２６との間のポテンシャルの差が小さくなり、電荷転送効率が低くなる。電荷蓄積領域２４から電荷転送領域２６に電荷を完全に転送することができる量は、電荷蓄積領域２４と電荷転送領域２６との間のポテンシャルの差に電荷転送領域２６の容量を乗じた値程度となる。したがって、ポテンシャルの差が小さいと、完全転送可能な量が低下し、検出感度が低下する。また、ポテンシャルの差が小さいと、転送経路上に障壁が生じ易く、このことによっても転送効率が低下する。
　比較例においてポテンシャルφ４１がハイレベルで一定である第２動作例では、図１１（ｂ）に示されるように、電荷転送時には、電荷蓄積領域２４と電荷転送領域２６との間のポテンシャルの差が大きくなり、電荷転送効率を確保することができる。一方、図１１（ａ）に示されるように、電荷蓄積時には、電荷蓄積領域２４のポテンシャル井戸が浅くなり、電荷蓄積領域２４の飽和電荷量が少なくなる。このように、比較例においては、ポテンシャルφ４１が一定であることから、飽和電荷量の増加及び電荷転送効率の向上のいずれかを実現することができない。
　これに対し、上述したイメージセンサ１の駆動方法では、図１２（ａ）に示されるように、電荷蓄積時には、ポテンシャルφ４１がローレベルとされるため、電荷蓄積領域２４のポテンシャル井戸を深くすることができ、電荷蓄積領域２４の飽和電荷量を増加させることができる。また、電荷蓄積領域２４の縁部に形成される電位勾配範囲Ａを広くすることができ、その結果、電荷蓄積領域２４に流れ込む電荷の移動速度を速めることができる。また、図１２（ｂ）に示されるように、電荷転送時には、ポテンシャルφ４１がハイレベルとされるため、電荷蓄積領域２４と電荷転送領域２６との間のポテンシャルの差を大きくすることができ、電荷転送効率を向上することができる。このように、上述したイメージセンサ１の駆動方法では、電荷収集電極４１の電位と転送ゲート電極４２の電位が同期して制御される。その結果、飽和電荷量の増加及び電荷転送効率の向上の両方を実現することができる。
　電荷発生領域２９が、アバランシェ増倍領域２３を含んでいる。これにより、電荷発生領域２９においてアバランシェ増倍を引き起こすことができ、検出感度を高めることができる。一方、この場合、電荷発生領域２９において発生する電荷量が極めて多くなるが、光検出装置１００では、上述したとおり飽和電荷量が増加されていることから、そのような場合でも、容量の飽和を抑制することができる。
　第１期間Ｍ１においては、オーバーフローゲート電極４３の直下の領域のポテンシャルφ４３が電荷収集電極４１の直下の領域のポテンシャルφ４１よりも高く且つ転送ゲート電極４２の直下の領域のポテンシャルφ４２よりも低くなるように、電荷収集電極４１、転送ゲート電極４２及びオーバーフローゲート電極４３の電位が制御される。これにより、第１期間Ｍ１中に電荷蓄積領域２４から溢れた電荷をオーバーフロー領域２７に移動させることができる。
　イメージセンサ１が、電荷蓄積領域２４とは異なる導電型を有し、電荷蓄積領域２４と電荷収集電極４１との間に配置された介在領域２５を有している。これにより、電荷収集電極４１の近傍における暗電流の発生を抑制することができる。
　また、電荷収集電極４１の直下の領域のポテンシャルφ４１がハイレベルとなるように電荷収集電極４１に電位が与えられている状態（電荷収集電極４１にローレベルの制御電圧Ｓ２が印加されている状態）においては、電荷収集電極４１の近傍における暗電流の発生を介在領域２５によって効果的に抑制することができる。これは次の理由による。介在領域２５の界面（電荷収集電極４１と向かい合う表面）における正孔濃度が高いほど、暗電流が低くなる。イオン注入により介在領域２５を形成した場合、介在領域２５の正孔濃度は界面から離れた位置においてピークとなる。電荷収集電極４１に上述したように電位を与えることにより、アキュムレーション効果によって介在領域２５の界面直下の領域における正孔濃度を高くすることができ、暗電流の発生を効果的に抑制することができる。
　なお、転送ゲート電極を用いた電荷の転送を行うイメージセンサとして、測距センサがある。測距センサでは、複数の転送ゲート電極を用い、複数の電荷転送領域の間で電荷を振り分ける。測距センサでは、電荷を引き寄せるために、電荷振分領域上にフォトゲート電極が配置される。フォトゲート電極の電位は、一定に保たれる。すなわち、測距センサのフォトゲート電極は、上述したイメージセンサ１の電荷収集電極４１のように、期間に応じて電位が変化させられるものではない。測距センサでは、電荷振分領域に流れ込んだ電荷は即座に電荷転送領域へ転送されるため、電荷振分領域には電荷が蓄積されない。そのため、電荷振分領域の飽和電荷量を増加させることは求められない。
　本開示は、上記実施形態に限られない。例えば、各構成の材料及び形状には、上述した材料及び形状に限らず、様々な材料及び形状を採用することができる。オーバーフロー領域２７に転送された電荷は、必ずしも排出されなくてもよい。例えば、オーバーフロー領域２７に電荷が蓄積され、蓄積された電荷が読み出されてもよい。この場合、オーバーフロー領域２７とは別に、電荷蓄積領域２４に残存している電荷を外部に排出するための電荷排出領域が設けられてもよい。介在領域２５は設けられていなくてもよい。この場合、電荷蓄積領域２４が半導体層２の第１表面２ａに至っていてもよい。
　イメージセンサ１では、第１側及び第２側のいずれから半導体層２に光が入射させられてもよい。ｐ型及びｎ型の各導電型は、上述したものに対して逆であってもよい。複数の画素２０は、半導体層２の第１表面２ａに沿って１次元に配列されたものであってもよい。或いは、単一の画素２０のみが設けられていてもよい。
　１…イメージセンサ（光センサ）、２３…アバランシェ増倍領域、２４…電荷蓄積領域、２５…介在領域、２６…電荷転送領域、２７…オーバーフロー領域、２９…電荷発生領域、４１…電荷収集電極、４２…転送ゲート電極、４３…オーバーフローゲート電極、６０…制御部、１００…光検出装置、Ｍ１…第１期間、Ｍ２…第２期間、φ４１…電荷収集電極の直下の領域のポテンシャル、φ４２…ゲート電極の直下の領域のポテンシャル、φ４３…オーバーフローゲート電極の直下の領域のポテンシャル。

Claims (5)

  1. 　光センサと、
    　前記光センサを制御する制御部と、を備え、
    　前記光センサは、
    　入射光に応じて電荷を発生させる電荷発生領域と、
    　前記電荷発生領域で発生した電荷が蓄積される電荷蓄積領域と、
    　前記電荷蓄積領域から電荷が転送される電荷転送領域と、
    　前記電荷蓄積領域上に配置された電荷収集電極と、
    　前記電荷蓄積領域と前記電荷転送領域との間の領域上に配置された転送ゲート電極と、を有し、
    　前記制御部は、
    　第１期間においては、前記電荷収集電極の直下の領域のポテンシャルが第１レベルとなり、且つ前記転送ゲート電極の直下の領域のポテンシャルが前記電荷収集電極の直下の領域のポテンシャルよりも高くなるように、前記電荷収集電極及び前記転送ゲート電極の電位を制御し、
    　前記第１期間の後の第２期間においては、前記電荷収集電極の直下の領域のポテンシャルが前記第１レベルよりも高い第２レベルとなり、且つ前記転送ゲート電極の直下の領域のポテンシャルが前記電荷収集電極の直下の領域のポテンシャルよりも低くなるように、前記電荷収集電極及び前記転送ゲート電極の電位を制御する、光検出装置。
  2. 　前記電荷発生領域は、アバランシェ増倍領域を含んでいる、請求項１に記載の光検出装置。
  3. 　前記光センサは、
    　オーバーフロー領域と、
    　前記電荷蓄積領域と前記オーバーフロー領域との間の領域上に配置されたオーバーフローゲート電極と、を更に有し、
    　前記制御部は、
    　前記第１期間においては、前記オーバーフローゲート電極の直下の領域のポテンシャルが前記電荷収集電極の直下の領域のポテンシャルよりも高く且つ前記転送ゲート電極の直下の領域のポテンシャルよりも低くなるように、前記電荷収集電極、前記転送ゲート電極及び前記オーバーフローゲート電極の電位を制御する、請求項１又は２に記載の光検出装置。
  4. 　前記光センサは、
    　前記電荷蓄積領域とは異なる導電型を有し、前記電荷蓄積領域と前記電荷収集電極との間に配置された介在領域を更に有する、請求項１～３のいずれか一項に記載の光検出装置。
  5. 　光センサの駆動方法であって、
    　前記光センサは、
    　入射光に応じて電荷を発生させる電荷発生領域と、
    　前記電荷発生領域で発生した電荷が蓄積される電荷蓄積領域と、
    　前記電荷蓄積領域から電荷が転送される電荷転送領域と、
    　前記電荷蓄積領域上に配置された電荷収集電極と、
    　前記電荷蓄積領域と前記電荷転送領域との間の領域上に配置された転送ゲート電極と、を備え、
    　前記光センサの駆動方法は、
    　前記電荷収集電極の直下の領域のポテンシャルが第１レベルとなり、且つ前記転送ゲート電極の直下の領域のポテンシャルが前記電荷収集電極の直下の領域のポテンシャルよりも高くなるように、前記電荷収集電極及び前記転送ゲート電極の電位を制御する第１ステップと、
    　前記第１ステップの後に、前記電荷収集電極の直下の領域のポテンシャルが前記第１レベルよりも高い第２レベルとなり、且つ前記転送ゲート電極の直下の領域のポテンシャルが前記電荷収集電極の直下の領域のポテンシャルよりも低くなるように、前記電荷収集電極及び前記転送ゲート電極の電位を制御する第２ステップと、を含む、光センサの駆動方法。
PCT/JP2021/010873 2020-05-08 2021-03-17 光検出装置、及び光センサの駆動方法 WO2021225036A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180033470.6A CN115516635A (zh) 2020-05-08 2021-03-17 光检测装置和光传感器的驱动方法
KR1020227040443A KR20230009400A (ko) 2020-05-08 2021-03-17 광 검출 장치, 및 광 센서의 구동 방법
US17/922,806 US20230171522A1 (en) 2020-05-08 2021-03-17 Light detection device and method for driving light sensor
DE112021002774.3T DE112021002774T5 (de) 2020-05-08 2021-03-17 Lichtdetektionsvorrichtung und Verfahren zur Steuerung eines Lichtsensors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020082446A JP2021177522A (ja) 2020-05-08 2020-05-08 光検出装置、及び光センサの駆動方法
JP2020-082446 2020-05-08

Publications (1)

Publication Number Publication Date
WO2021225036A1 true WO2021225036A1 (ja) 2021-11-11

Family

ID=78409584

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/010873 WO2021225036A1 (ja) 2020-05-08 2021-03-17 光検出装置、及び光センサの駆動方法

Country Status (6)

Country Link
US (1) US20230171522A1 (ja)
JP (1) JP2021177522A (ja)
KR (1) KR20230009400A (ja)
CN (1) CN115516635A (ja)
DE (1) DE112021002774T5 (ja)
WO (1) WO2021225036A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211321A (ja) * 1991-10-25 1993-08-20 Canon Inc アバランシェフォトダイオード、及びそれを具備する信号処理装置
JP2013207078A (ja) * 2012-03-28 2013-10-07 Sharp Corp 固体撮像素子及び固体撮像素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401952A (en) * 1991-10-25 1995-03-28 Canon Kabushiki Kaisha Signal processor having avalanche photodiodes
JP3805097B2 (ja) * 1998-03-04 2006-08-02 富士フイルムマイクロデバイス株式会社 固体撮像装置
US7332786B2 (en) * 2003-11-26 2008-02-19 Micron Technology, Inc. Anti-blooming storage pixel
KR101385014B1 (ko) * 2009-10-09 2014-04-14 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 반도체 소자 및 고체 촬상 장치
US8766157B2 (en) * 2010-09-02 2014-07-01 Sri International High dynamic range CMOS pixel and method of operating same
EP2816601B1 (en) 2013-06-20 2017-03-01 IMEC vzw Improvements in or relating to pinned photodiodes for use in image sensors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211321A (ja) * 1991-10-25 1993-08-20 Canon Inc アバランシェフォトダイオード、及びそれを具備する信号処理装置
JP2013207078A (ja) * 2012-03-28 2013-10-07 Sharp Corp 固体撮像素子及び固体撮像素子の製造方法

Also Published As

Publication number Publication date
DE112021002774T5 (de) 2023-06-01
US20230171522A1 (en) 2023-06-01
CN115516635A (zh) 2022-12-23
JP2021177522A (ja) 2021-11-11
KR20230009400A (ko) 2023-01-17

Similar Documents

Publication Publication Date Title
US6512547B1 (en) Solid-state imaging device and method of detecting optical signals using the same
US7723667B2 (en) Phototransistor with source layer between barrier layer and photosensitive semiconductor layer and a gate layer for controlling the barrier height of the barrier layer
EP1730779B1 (en) Image sensor with large-area, high-sensitivity and high-speed pixels
CN109728006B (zh) 基于复合介质栅mosfet的全局曝光光敏探测器
KR102484157B1 (ko) 변조된 이미지 캡처를 위한 시스템 및 방법
US20090039397A1 (en) Image sensor structure
JP7271091B2 (ja) 裏面入射型半導体光検出装置
US20100237455A1 (en) Phototransistor having a buried collector
US10978606B2 (en) Avalanche diode and method of manufacturing an avalanche diode
US8212327B2 (en) High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
JP5108369B2 (ja) 撮像素子の製造方法及び撮像素子の駆動方法
JP4858540B2 (ja) 光電変換装置及び放射線像撮像装置
WO2021225036A1 (ja) 光検出装置、及び光センサの駆動方法
CN102201421B (zh) Cmos图像传感器及其形成方法
JP6913840B1 (ja) 測距イメージセンサ及びその製造方法
JP3590158B2 (ja) Ｍｏｓ増幅型撮像装置
US20230387149A1 (en) Optical sensor
JP6895595B1 (ja) 測距装置、及び測距センサの駆動方法
WO2021131399A1 (ja) 測距装置、及び測距センサの駆動方法
WO2021131641A1 (ja) 測距イメージセンサ
WO2021131397A1 (ja) 光検出装置、及び光センサの駆動方法
Suess et al. Adaptive Readout Circuit for Pinned and Lateral Drift-Field Photo Diodes

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21800765

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20227040443

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21800765

Country of ref document: EP

Kind code of ref document: A1