JP2007281165A - 半導体素子の製造方法及び半導体素子 - Google Patents

半導体素子の製造方法及び半導体素子 Download PDF

Info

Publication number
JP2007281165A
JP2007281165A JP2006105154A JP2006105154A JP2007281165A JP 2007281165 A JP2007281165 A JP 2007281165A JP 2006105154 A JP2006105154 A JP 2006105154A JP 2006105154 A JP2006105154 A JP 2006105154A JP 2007281165 A JP2007281165 A JP 2007281165A
Authority
JP
Japan
Prior art keywords
electrode
film
nitride film
forming
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006105154A
Other languages
English (en)
Inventor
Yasuo Otsuki
康夫 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006105154A priority Critical patent/JP2007281165A/ja
Priority to US11/783,029 priority patent/US20070235820A1/en
Publication of JP2007281165A publication Critical patent/JP2007281165A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00—Charge transfer devices
    • H10D44/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00—Charge transfer devices
    • H10D44/40—Charge-coupled devices [CCD]
    • H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes 
    • H10D44/472—Surface-channel CCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】絶縁膜によって間を絶縁される２種類の電極を有する半導体素子において、その信頼性を向上させること。
【解決手段】シリコン基板１上にゲート絶縁膜２を形成する（図１（ａ））。次に、ゲート絶縁膜２上に導電性膜３を形成し、導電性膜３上に窒化膜４を形成し、窒化膜４上にストッパ膜５を形成する（図１（ｂ））。次に、フォトリソ及びＲＩＥによって導電性膜３、窒化膜４、及びストッパ膜５をパターニングする（図１（ｃ））。次に、シリコン基板１上に窒化膜６を形成する（図１（ｄ））。次に、ストッパ膜５をストッパとしてＲＩＥを行って、パターニングされた導電性膜３の側壁に窒化膜６を残して、それ以外の窒化膜６を除去する（図２（ｅ））。次に、シリコン基板１上に導電性膜８を形成し、この導電性膜８をパターニングする。
【選択図】図１

Description

本発明は、半導体基板上方に、電極間を絶縁される第１の電極と第２の電極が形成された半導体素子の製造方法に関する。
エリアセンサ等に用いられるＣＣＤ型の固体撮像素子は、光電変換部からの信号電荷を転送するための電荷転送電極を有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
固体撮像素子においては、撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められている。低抵抗化の方法として、電荷転送電極を多結晶シリコンなどのシリコン系導電性材料と金属シリサイドとの２層構造とすることが提案されている。
一方、撮影画素数の増加により光電変換部領域が狭くなる傾向にあるが、狭い領域で多くの光を集めるためには、光電変換部表面に対して電荷転送電極形成部などの光電変換部周辺の高さをより低くして電極による光のけられ（遮断）を低減することが重要である。そのため、電荷転送電極を互いに重なることなく配置したいわゆる単層構造の電荷転送電極が提案されている（例えば特許文献１参照）。電荷転送電極を単層構造とすると、段差が低減され、転送電極部上の遮光膜の被覆性が向上し、より効果的である。
このような２層構造や単層構造の電荷転送電極では、ポリシリコン等によって第１層目の電極を形成した後、この第１層目の電極を熱酸化させることで、第１層目の電極の周りに絶縁膜を形成し、この絶縁膜を、第１層目の電極と第２層目の電極とを絶縁するための電極間絶縁膜とする手法が一般的に用いられる。
特開２００４−３４２９１２号公報
しかし、第１層目の電極を熱酸化させることで電極間絶縁膜を形成すると、第１層目の電極が細くなってしまうという問題がある。特に、第１層目の電極を構成する導電性膜として多結晶膜を用いた場合には、多結晶膜のグレインの境界において酸化速度が他の部分よりも速くなるため、第１層目の電極は均一に細くはならず、グレイン境界で局所的に細くなってしまう。この結果、電極間のリークが発生したり、断線が発生したりしてしまい、信頼性が低下する。
本発明は、上記事情に鑑みてなされたものであり、絶縁膜によって間を絶縁される２種類の電極を有する半導体素子において、その信頼性を向上させることが可能な製造方法を提供することを目的とする。
本発明の半導体素子の製造方法は、半導体基板上方に、電極間を絶縁される第１の電極と第２の電極が形成された半導体素子の製造方法であって、前記第１の電極及び前記第２の電極の形成工程が、前記半導体基板上に形成されたゲート絶縁膜上に、底面以外の表面を窒化膜によって覆われた前記第１の電極を形成する第１の電極形成工程と、前記底面以外の表面を窒化膜によって覆われた第１の電極の形成後、前記半導体基板上に導電性膜を形成する工程と、前記導電性膜をパターニングして前記第２の電極を形成する工程とを含む。
本発明の半導体素子の製造方法は、前記第１の電極形成工程が、前記ゲート絶縁膜上に前記第１の電極の材料である導電性膜を形成する工程と、前記第１の電極の材料である導電性膜上に第１の窒化膜を形成する工程と、前記第１の電極の材料である導電性膜及び前記第１の窒化膜をパターニングして、上面に前記第１の窒化膜が残った前記第１の電極を形成する工程と、前記パターニング後、前記第１の電極の少なくとも側壁に第２の窒化膜を形成する工程とを含む。
本発明の半導体素子の製造方法は、前記第１の電極形成工程が、前記ゲート絶縁膜上に前記第１の電極を形成する工程と、前記第１の電極の形成後、前記半導体基板上に前記窒化膜を形成する工程とを含む。
本発明の半導体素子の製造方法は、前記半導体素子がＣＣＤ型の固体撮像素子であり、前記第１の電極と前記第２の電極が、前記ＣＣＤ型の固体撮像素子に含まれる電荷転送電極である。
本発明の半導体素子は、半導体基板上方に、電極間絶縁膜によって互いに絶縁される第１の電極と第２の電極が形成された半導体素子であって、前記電極間絶縁膜として機能し、且つ、前記第１の電極の底面以外の表面を覆う窒化膜を備える。
本発明の半導体素子は、前記半導体素子がＣＣＤ型の固体撮像素子であり、前記第１の電極と前記第２の電極が、前記ＣＣＤ型の固体撮像素子に含まれる電荷転送電極である。
本発明によれば、絶縁膜によって間を絶縁される２種類の電極を有する半導体素子において、その信頼性を向上させることが可能な製造方法を提供することができる。
以下、本発明の実施形態について図面を参照して説明する。
（第一実施形態）
図１及び図２は、本発明の第一実施形態を説明するためのＣＣＤ型の固体撮像素子に含まれる電荷転送電極の形成工程を示す断面模式図である。このＣＣＤ型の固体撮像素子において、電荷転送電極以外の部分の製造方法は、公知のものと同じである。
まず、シリコン基板１上に、例えば酸化シリコン（ＳｉＯ2）からなる厚み１０００Åのゲート絶縁膜２を形成する（図１（ａ））。次に、ゲート絶縁膜２上に、例えばポリシリコンからなる厚み４０００Åの導電性膜３を形成し、導電性膜３上に、例えば窒化シリコン（ＳｉＮ）からなる厚み１０００Åの窒化膜４（特許請求の範囲の第１の窒化膜に相当）を形成し、窒化膜４上に、例えば酸化シリコン（ＳｉＯ2）からなる厚み１０００Åのストッパ膜５をＣＶＤによって形成する（図１（ｂ））。このストッパ膜５は、後のエッチング工程におけるストッパの役割を果たす。
次に、ストッパ膜５上に、フォトリソによってマスクを形成した後、反応性イオンエッチング(Reactive Ion Etching;RIE)を行って、導電性膜３、窒化膜４、及びストッパ膜５をパターニングする（図１（ｃ））。このパターニングによって形成された導電性膜３のパターンが、電荷転送電極の第１層目の電極（特許請求の範囲の第１の電極に相当）となる。
次に、シリコン基板１上に、例えば窒化シリコンからなる厚み１０００Åの窒化膜６（特許請求の範囲の第２の窒化膜に相当）を形成する（図１（ｄ））。
次に、ストッパ膜５をストッパとしてＲＩＥを行って、パターニングされた導電性膜３の側壁に窒化膜６を残して、それ以外の窒化膜６を除去する（図２（ｅ））。これにより、パターニングされた導電性膜３は、その底面以外の表面を窒化膜４及び窒化膜６によって覆われた状態となる。
窒化膜６をＲＩＥでエッチングした際、ゲート絶縁膜２の一部もエッチングされることがある。ゲート絶縁膜２上には電荷転送電極の第２層目の電極を形成する必要があるが、このエッチングにより、ゲート絶縁膜２の厚みが十分でない場合もありえる。この場合は、酸化処理やＣＶＤによってゲート絶縁膜２の厚みを増やしておく（図２（ｆ））。尚、ゲート絶縁膜２の厚みが十分であるときには、図２（ｆ）の工程を省略することができる。図２（ｆ）では、ゲート絶縁膜２を酸化によって増やした場合を図示している。
次に、シリコン基板１上に、例えばポリシリコンからなる厚み４０００Åの導電性膜８を形成し、この導電性膜８上にフォトリソによってマスクを形成した後、ＲＩＥを行って導電性膜８をパターニングする。パターニングされた導電性膜８が、電荷転送電極の第２層目の電極（特許請求の範囲の第２の電極に相当）となり、２層構造の電荷転送電極が形成される。
このような電荷転送電極の形成工程によれば、第１層目の電極の底面以外を窒化膜で覆い、この窒化膜を電極間絶縁膜として第２層目の電極を形成しているため、第１層目の電極を酸化させることなく、電極間を絶縁された第１層目の電極と第２層目の電極を形成することができる。したがって、第１層目の電極が細くなるのを防ぐことができ、固体撮像素子の信頼性を向上させることができる。又、この形成工程によれば、第１層目の電極の周囲は窒化膜によって覆われているため、第１層目の電極を形成した後に酸化処理等を行った場合でも、第１層目の電極が細くなるのを防ぐことができる。
尚、本方法の目的は、パターニングされた導電性膜３の底面以外を窒化膜で覆ってから第２層目の電極を形成することであるため、図２（ｅ）の工程は省略しても構わない。この場合、ストッパ膜５の形成は不要となる。又、この場合、電荷転送電極の形成後、窒化膜６の一部に、水素アニール用の穴を形成する必要がある。
（第二実施形態）
本実施形態で説明する電荷転送電極の形成工程は、第一実施形態で説明した固体撮像素子のゲート絶縁膜を単層構造ではなくＯＮＯ構造にした場合の形成工程である。
図３及び図４は、本発明の第二実施形態を説明するためのＣＣＤ型の固体撮像素子に含まれる電荷転送電極の形成工程を示す断面模式図である。図３及び図４において図１及び図２と同じ構成には同一符号を付してある。このＣＣＤ型の固体撮像素子において、電荷転送電極以外の部分の製造方法は、公知のものと同じである。
まず、シリコン基板１上に、厚み２５０Åの酸化シリコン膜２ａと、厚み５００Åの窒化シリコン膜２ｂと、厚み８０Åの酸化シリコン膜２ｃとを順次積層して、ＯＮＯ構造のゲート絶縁膜２’を形成する（図３（ａ））。
次に、ゲート絶縁膜２’上に、例えばポリシリコンからなる厚み５０００Åの導電性膜３を形成し、導電性膜３上に、例えば窒化シリコン（ＳｉＮ）からなる厚み１０００Åの窒化膜４を形成し、窒化膜４上に、例えば酸化シリコン（ＳｉＯ2）からなる厚み５００Åのストッパ膜５をＣＶＤによって形成する（図３（ｂ））。このストッパ膜５は、後のエッチング工程におけるストッパの役割を果たす。
次に、ストッパ膜５上に、フォトリソによってマスクを形成した後、ＲＩＥを行って、導電性膜３、窒化膜４、及びストッパ膜５をパターニングする（図３（ｃ））。このパターニングによって形成された導電性膜３のパターンが、電荷転送電極の第１層目の電極（特許請求の範囲の第１の電極に相当）となる。このＲＩＥによって、ゲート絶縁膜２’の酸化シリコン膜２ｃと、窒化シリコン２ｂ膜の一部もエッチングされる。
次に、シリコン基板１上に、例えば窒化シリコンからなる厚み５００Åの窒化膜６を形成する（図３（ｄ））。
次に、ストッパ膜５をストッパとしてＲＩＥを行って、パターニングされた導電性膜３の側壁に窒化膜６を残して、それ以外の窒化膜６と、窒化シリコン膜２ｂの一部を除去する（図３（ｅ））。これにより、パターニングされた導電性膜３は、その底面以外の表面を窒化膜４及び窒化膜６によって覆われた状態となる。
図３（ｅ）の工程では、窒化シリコン膜２ｂの一部も除去されているため、このゲート絶縁膜２の不足分を補うために、酸化やＣＶＤによって厚み５００Åの窒化シリコン膜９を形成する（図４（ｆ））。図４（ｆ）は、ＬＰ−ＣＶＤで窒化シリコン膜９を形成した例を図示している。尚、図３（ｅ）の工程において、窒化シリコン２ｂの一部が除去されないようにＲＩＥを行っておけば、図４（ｆ）の工程は不要である。
次に、シリコン基板１上に、例えばポリシリコンからなる厚み６０００Åの導電性膜１０を形成する（図４（ｇ））。次に、窒化シリコン膜９をストッパとし、ＣＭＰにより導電性膜１０を平坦化する（図４（ｈ））。
次に、平坦化した導電性膜１０上に、フォトリソによってマスクを形成した後、ＲＩＥを行って、導電性膜１０をパターニングする。パターニングされた導電性膜１０が、電荷転送電極の第２層目の電極（特許請求の範囲の第２の電極に相当）となり、単層構造の電荷転送電極が形成される。図４（ｆ）において窒化シリコン膜９を形成した場合や、図３（ｅ）において窒化シリコン膜２ｂをエッチング除去しなかった場合には、単層構造の電荷転送電極形成後、窒化膜９の一部や窒化シリコン膜２ｂの一部に、水素アニール用の穴を形成する必要がある。
このような電荷転送電極の形成工程によれば、第１層目の電極の底面以外を窒化膜で覆い、この窒化膜を介して第２層目の電極を形成しているため、第１層目の電極を酸化させることなく、電極間を絶縁された第１層目の電極と第２層目の電極を形成することができる。したがって、第１層目の電極が細くなるのを防ぐことができ、固体撮像素子の信頼性を向上させることができる。又、この形成工程によれば、第１層目の電極の周囲は窒化膜によって覆われているため、第１層目の電極を形成した後に、酸化処理等を行った場合でも、第１層目の電極が細くなるのを防ぐことができる。
（第三実施形態）
本実施形態で説明する電荷転送電極の形成工程は、第一実施形態で説明した固体撮像素子のゲート絶縁膜を単層構造ではなくＯＮＯ構造にした場合の形成工程である。
図５及び図６は、本発明の第三実施形態を説明するためのＣＣＤ型の固体撮像素子に含まれる電荷転送電極の形成工程を示す断面模式図である。図５及び図６において図５及び図６と同じ構成には同一符号を付してある。このＣＣＤ型の固体撮像素子において、電荷転送電極以外の部分の製造方法は、公知のものと同じである。
まず、シリコン基板１上にＯＮＯ構造のゲート絶縁膜２’を形成する（図５（ａ））。次に、ゲート絶縁膜２’上に、例えばポリシリコンからなる厚み５０００Åの導電性膜３を形成する（図５（ｂ））。
次に、導電性膜３上に、フォトリソによってマスクを形成した後、ＲＩＥを行って、導電性膜３、酸化シリコン膜２ｃ、及び窒化シリコン膜２ｂをパターニングする（図５（ｃ））。このパターニングによって形成された導電性膜３のパターンが、電荷転送電極の第１層目の電極（特許請求の範囲の第１の電極に相当）となる。
次に、シリコン基板１上に、例えば窒化シリコンからなる厚み５００Åの窒化膜１１を形成する（図５（ｄ））。これにより、パターニングされた導電性膜３は、その底面以外の表面を窒化膜１１によって覆われた状態となる。次に、ゲート絶縁膜２’の不足分を補うために、窒化膜１１上に酸化シリコン膜１２をＣＶＤ法によって形成する（図６（ｅ））。酸化シリコン膜１２の形成は省略することも可能である。
次に、シリコン基板１上に、例えばポリシリコンからなる厚み６０００Åの導電性膜１３を形成する（図６（ｆ））。次に、酸化シリコン膜１２をストッパとしてＣＭＰにより導電性膜１３を平坦化する（図６（ｇ））。
次に、平坦化した導電性膜１３上に、フォトリソによってマスクを形成した後、ＲＩＥを行って導電性膜１３をパターニングする。パターニングされた導電性膜１３が、電荷転送電極の第２層目の電極（特許請求の範囲の第２の電極に相当）となり、単層構造の電荷転送電極が形成される。この形成方法の場合、単層構造の電荷転送電極形成後、窒化膜１１の一部に、水素アニール用の穴を形成する必要がある。
このような電荷転送電極の形成工程によれば、第１層目の電極の底面以外を窒化膜で覆い、この窒化膜を介して第２層目の電極を形成しているため、第１層目の電極を酸化させることなく、電極間を絶縁された第１層目の電極と第２層目の電極を形成することができる。したがって、第１層目の電極が細くなるのを防ぐことができ、固体撮像素子の信頼性を向上させることができる。又、この形成工程によれば、第１層目の電極の周囲は窒化膜によって覆われているため、第１層目の電極を形成した後に、酸化処理等を行った場合でも、第１層目の電極が細くなるのを防ぐことができる。
以上の説明では、固体撮像素子の電荷転送電極の形成工程を例にしたが、上述した方法は、電極間絶縁膜によって絶縁される二種類の電極が半導体基板上に形成された半導体素子（例えば、ＣＣＤとＣＭＯＳの混載デバイスやＥＥＰＲＯＭ等）に適用可能である。
本発明の第一実施形態を説明するためのＣＣＤ型の固体撮像素子に含まれる電荷転送電極の形成工程を示す断面模式図 本発明の第一実施形態を説明するためのＣＣＤ型の固体撮像素子に含まれる電荷転送電極の形成工程を示す断面模式図 本発明の第二実施形態を説明するためのＣＣＤ型の固体撮像素子に含まれる電荷転送電極の形成工程を示す断面模式図 本発明の第二実施形態を説明するためのＣＣＤ型の固体撮像素子に含まれる電荷転送電極の形成工程を示す断面模式図 本発明の第三実施形態を説明するためのＣＣＤ型の固体撮像素子に含まれる電荷転送電極の形成工程を示す断面模式図 本発明の第三実施形態を説明するためのＣＣＤ型の固体撮像素子に含まれる電荷転送電極の形成工程を示す断面模式図
符号の説明
１ シリコン基板
２，２’ ゲート絶縁膜
２ａ，２ｃ，１２ 酸化シリコン膜
２ｂ 窒化シリコン膜
５ ストッパ膜
４，６，９，１１ 窒化膜
３，８，１０，１３ 導電性膜

Claims (6)

  1. 半導体基板上方に、互いに絶縁される第１の電極と第２の電極が形成された半導体素子の製造方法であって、
    前記第１の電極及び前記第２の電極の形成工程が、
    前記半導体基板上に形成されたゲート絶縁膜上に、底面以外の表面を窒化膜によって覆われた前記第１の電極を形成する第１の電極形成工程と、
    前記底面以外の表面を窒化膜によって覆われた第１の電極の形成後、前記半導体基板上に導電性膜を形成する工程と、
    前記導電性膜をパターニングして前記第２の電極を形成する工程とを含む半導体素子の製造方法。
  2. 請求項１記載の半導体素子の製造方法であって、
    前記第１の電極形成工程が、
    前記ゲート絶縁膜上に前記第１の電極の材料である導電性膜を形成する工程と、
    前記第１の電極の材料である導電性膜上に第１の窒化膜を形成する工程と、
    前記第１の電極の材料である導電性膜及び前記第１の窒化膜をパターニングして、上面に前記第１の窒化膜が残った前記第１の電極を形成する工程と、
    前記パターニング後、前記第１の電極の少なくとも側壁に第２の窒化膜を形成する工程とを含む半導体素子の製造方法。
  3. 請求項１記載の半導体素子の製造方法であって、
    前記第１の電極形成工程が、前記ゲート絶縁膜上に前記第１の電極を形成する工程と、前記第１の電極の形成後、前記半導体基板上に前記窒化膜を形成する工程とを含む半導体素子の製造方法。
  4. 請求項１〜３のいずれか記載の半導体素子の製造方法であって、
    前記半導体素子がＣＣＤ型の固体撮像素子であり、
    前記第１の電極と前記第２の電極が、前記ＣＣＤ型の固体撮像素子に含まれる電荷転送電極である半導体素子の製造方法。
  5. 半導体基板上方に、電極間絶縁膜によって互いに絶縁される第１の電極と第２の電極が形成された半導体素子であって、
    前記電極間絶縁膜として機能し、且つ、前記第１の電極の底面以外の表面を覆う窒化膜を備える半導体素子。
  6. 請求項５記載の半導体素子であって、
    前記半導体素子がＣＣＤ型の固体撮像素子であり、
    前記第１の電極と前記第２の電極が、前記ＣＣＤ型の固体撮像素子に含まれる電荷転送電極である半導体素子。

JP2006105154A 2006-04-06 2006-04-06 半導体素子の製造方法及び半導体素子 Withdrawn JP2007281165A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006105154A JP2007281165A (ja) 2006-04-06 2006-04-06 半導体素子の製造方法及び半導体素子
US11/783,029 US20070235820A1 (en) 2006-04-06 2007-04-05 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006105154A JP2007281165A (ja) 2006-04-06 2006-04-06 半導体素子の製造方法及び半導体素子

Publications (1)

Publication Number Publication Date
JP2007281165A true JP2007281165A (ja) 2007-10-25

Family

ID=38574322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006105154A Withdrawn JP2007281165A (ja) 2006-04-06 2006-04-06 半導体素子の製造方法及び半導体素子

Country Status (2)

Country Link
US (1) US20070235820A1 (ja)
JP (1) JP2007281165A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976585B2 (ja) * 1991-05-10 1999-11-10 ソニー株式会社 半導体装置の製造方法
US5422504A (en) * 1994-05-02 1995-06-06 Motorola Inc. EEPROM memory device having a sidewall spacer floating gate electrode and process
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
JP3214432B2 (ja) * 1998-02-04 2001-10-02 日本電気株式会社 固体撮像装置の製造方法
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
JP2004303982A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 固体撮像素子
US20050200711A1 (en) * 2004-03-09 2005-09-15 Sanyo Electronic Co., Ltd. Solid state imaging device and manufacturing method thereof

Also Published As

Publication number Publication date
US20070235820A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4130211B2 (ja) 撮像装置
KR20060049208A (ko) 고체 촬상 장치 및 그 제조 방법
JP2007048893A (ja) 固体撮像素子およびその製造方法
JP4182393B2 (ja) 固体撮像素子及びその製造方法
JP2007281165A (ja) 半導体素子の製造方法及び半導体素子
JP4535766B2 (ja) 固体撮像素子およびその製造方法、電子情報機器
US6828679B2 (en) Solid image pickup device
JP2004179629A (ja) 固体撮像素子及びその製造方法
JPH08204173A (ja) 電荷転送装置の製造方法
JP2008199059A (ja) 固体撮像素子及びその製造方法
JP4295702B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP2008288504A (ja) 半導体装置及びその製造方法
JP2007048894A (ja) 固体撮像素子およびその製造方法
JP2007305923A (ja) 半導体素子の製造方法及び半導体素子
JP4997703B2 (ja) 固体撮像素子
JP4700928B2 (ja) 固体撮像素子の製造方法
JP2008060581A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP2005327869A (ja) 固体撮像装置およびその製造方法
JP2007189020A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2009170540A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2000349272A (ja) 固体撮像素子及びその製造方法
JP2006032918A (ja) 固体撮像装置及びその製造方法
JP2007201320A (ja) 固体撮像装置およびその製造方法
JPH09331057A (ja) 固体撮像装置の製造方法
JP2007294524A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617