JP4967237B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4967237B2 JP4967237B2 JP2005021942A JP2005021942A JP4967237B2 JP 4967237 B2 JP4967237 B2 JP 4967237B2 JP 2005021942 A JP2005021942 A JP 2005021942A JP 2005021942 A JP2005021942 A JP 2005021942A JP 4967237 B2 JP4967237 B2 JP 4967237B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain region
- semiconductor substrate
- horizontal transfer
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 74
- 239000004065 semiconductor Substances 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 55
- 238000002955 isolation Methods 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000007599 discharging Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 description 37
- 238000004519 manufacturing process Methods 0.000 description 29
- 238000005468 ion implantation Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 230000001133 acceleration Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像装置、特にはＣＣＤ（Charge Coupled Device）型固体撮像装置、及びその製造方法に関する。
近年、固体撮像装置は、デジタルスチルカメラやデジタルビデオカメラの撮像装置として需要が拡大している。また、携帯電話に代表される携帯端末装置では、カメラ機能を付加することが求められており、このような携帯端末装置の撮像装置としても、固体撮像装置の需要は拡大している。更に、高画質の画像を得るため、年々、固体撮像装置の画素数は上昇する傾向にある。また、デジタルスチルカメラやデジタルビデオカメラ、携帯端末装置の低電力化の要請に伴い、固体撮像装置の低電力化も求められている。
ここで、図５〜図８を用いて従来からの固体撮像装置について説明する。最初に、従来からの固体撮像装置の概略構成について説明する。図５は、従来からのＣＣＤ型固体撮像装置の概略構成を示す平面図である。図５に示すように、ＣＣＤ型固体装置は半導体基板１０１を備えている。半導体基板１０１には、２次元状に配列された複数の受光部１０２と、受光部１０２の垂直方向の列に沿って列毎に配置された垂直転送部（垂直ＣＣＤ）１０３と、受光部１０２の最終行に隣接するように設けられた水平転送部（水平ＣＣＤ）１０４とが設けられている。受光部１０２は、フォトダイオードであり、受光した光の強度に応じて電荷を蓄積する。また、一つの受光部１０２と、それと隣接する垂直ＣＣＤ１０３の一部分とで、一つの画素１０８が構成される。
図５中の矢印に示すように、受光部１０２に蓄積された電荷は、垂直ＣＣＤ１０３に読み出され、垂直ＣＣＤ１０３によって垂直方向に転送される。垂直ＣＣＤ１０３によって転送された電荷は、水平ＣＣＤ１０４によって水平方向に転送され、アンプ１０５によって増幅された後、外部に出力される。
また、図５に示すように、水平ＣＣＤ１０４の垂直ＣＣＤ１０３に隣接していない側には、バリア領域１０６を介してドレイン領域１０７が設けられている（例えば、特許文献１参照。）。バリア領域１０６は、ポテンシャル障壁であり、水平ＣＣＤの余剰電荷のみを通過させる。よって、水平ＣＣＤ１０４へと転送されてきた電荷のうち余剰分（余剰電荷）は、ドレイン領域１０７に排出される。
次に、垂直ＣＣＤ１０３、水平ＣＣＤ１０４及びドレイン領域１０７の具体的な構成について、図６及び図７を用いて説明する。図６は、図５に示す従来からのＣＣＤ型固体撮像装置の一部分を拡大して示す平面図である。図７は、従来からのＣＣＤ型固体撮像装置の一部の断面構成を示す断面図である。図７に示した断面は、図６中の線Ａ−Ａ´に沿って切断して得られた断面であり、断面に現れた線のみを図示している。
図６に示すように、垂直ＣＣＤ１０３及び水平ＣＣＤ１０４は、それぞれ、電荷の転送経路となるチャンネル領域１０９と２層構造の転送電極とで構成されている。なお、図６において、第１層の転送電極にはハッチングを施している。具体的には、垂直ＣＣＤ１０３は、チャンネル領域１０９の垂直方向に延びる部分１０９ａと、第１層の垂直転送電極１１２と、第２層の垂直転送電極１１３とで構成されている。垂直ＣＣＤ１０３は４相駆動されている。また、水平ＣＣＤ１０４は、チャンネル領域１０９の水平方向に延びる部分１０９ｂと、第１層の水平転送電極１１０と、第２層の水平転送電極１１１とで構成されている。水平ＣＣＤ１０４は２相駆動されている。
また、図７に示すように、半導体基板１０１はｎ型シリコン基板であり、半導体基板１０１にはｐ型ウェル１１４が形成されている。チャンネル領域１０９は、ｐ型ウェル１１４の上に形成されている。また、チャンネル領域１０９、バリア領域１０６、ドレイン領域１０７は、ｎ型の拡散層であり、これらの上にはゲート絶縁膜１１５が形成されている。更に、ドレイン領域１０７におけるチャンネル領域１０９側の反対側には、ゲート絶縁膜１１５に比べて厚みが大きい絶縁層１１６が形成されている（図５及び図６では省略）。絶縁層１１６は、保護回路等の周辺回路（図示せず）に対する素子分離であり、実際には、複数の受光部１０２、垂直ＣＣＤ１０３、水平ＣＣＤ１０４、バリア領域１０６及びドレイン領域１０７といった主要部分全体を取り囲むように形成されている。
更に、図６及び図７に示すように、水平転送電極１１０及び１１１は、垂直方向に沿って、バリア領域１０６、ドレイン領域１０７及び絶縁層１１６と重なるように形成されている。また、図７に示すように、水平転送電極１１０（及び１１１）は、絶縁膜１１９によって被覆されている。水平転送電極１１０への電圧の印加は、絶縁膜１１９に設けられたコンタクト１１７と、その上に設けられたアルミ配線１１８を介して行われている。また、コンタクト１１７は、素子分離となる絶縁層１１６と重なる位置に設けられている。これは、コンタクト１１７をゲート絶縁膜１１５と重なる領域に形成すると、電圧の印加により、ゲート絶縁膜１１５が絶縁破壊されてしまうためである。
ここで、図５〜図７に示した従来の固体撮像装置の製造方法について、図８を用いて説明する。図８は、従来の固体撮像装置の製造方法を示す断面図であり、図８（ａ）〜（ｅ）は一連の主な製造工程を示している。また、図８は、図６中の線Ａ−Ａ´に沿って切断して得られる部分の主な製造工程を示しており、断面に現れた線のみを図示している。いる。
先ず、図８（ａ）に示すように、半導体基板１０１の上面に、シリコン酸化膜（ＳｉＯ2）１２０、シリコン窒化膜（ＳｉＮ）１２１を順に形成する。続いて、素子分離となる絶縁層１１６の形成領域が開口したレジストパターン（図示せず）を形成し、エッチングを行って、シリコン窒化膜１２１の一部を除去する。
次に、図８（ｂ）に示すように、シリコン局所酸化法（LOCOS: Local Oxidation of Silicon）によって素子分離となる絶縁層１１６を形成する。具体的には、熱酸化を実施して、シリコン酸化膜１２０のシリコン窒化膜１２１に覆われていない部分を成長させ、素子分離となる絶縁層１１６を形成する。このとき、シリコン酸化膜１２０のシリコン窒化膜１２１に覆われている部分は、ゲート絶縁膜１１５となる。その後、レジストパターンを除去し、更に、ｐ型の不純物（例えばヒ素）を半導体基板１０１にイオン注入して、ｐ型ウェル１１４を形成する。
次に、図８（ｃ）に示すように、シリコン窒化膜１２１を完全に除去した後、半導体基板１０１の上に、ドレイン領域１０７の形成領域が開口したレジストパターン１２２を形成する。このとき、素子分離となる絶縁層１１６は、レジストパターン１２２に覆われる。続いて、リン（Ｐ）を不純物としてイオン注入を行い、ドレイン領域１０７を形成する。なお、このときのイオン注入は、例えば、注入エネルギー（加速電圧）を１７０ｋｅＶ、ドーズ量を１．０×１０13個／ｃｍ2に設定して行う。その後、レジストパターン１２２を除去する。
次に、図８（ｄ）に示すように、チャンネル領域１０９及びバリア領域１０６を形成し、その後、第１層の水平転送電極１１０を形成する。具体的には、チャンネル領域１０９及びバリア領域１０６は、次の工程によって形成される。先ず、チャンネル領域１０９及びバリア領域１０６の形成領域が開口したレジストパターンを形成し、ｎ型不純物（例えばリン）をイオン注入する。そして、先のレジストパターンを除去した後、バリア領域１０６の形成領域のみが開口した新たなレジストパターンを形成し、ｐ型不純物（例えばボロン）をイオン注入する。また、第１層の水平転送電極１１０の形成は、ポリシリコン膜の成膜、レジストパターンの形成、エッチングを実施することによって行うことができる。
次に、図８（ｅ）に示すように、熱酸化法によって第１層の水平転送電極１１０の上にシリコン酸化膜１１９ａを形成し、続いて、図示していないが、第２層の水平転送電極１１１をポリシリコンによって形成する。次に、シリコン酸化膜１１９ｂを形成した後、コンタクト１１７、アルミ配線１１８を順次形成し、固体撮像装置が得られる。
特開平１０−５０９７５号公報（第２頁−第５頁、第１１図、第１２図、第１５図）
上記した固体撮像装置において画素数を増加させると、水平転送電極の本数の増加に伴い、余剰電荷量も増加する。よって、ドレイン領域１０７における余剰電荷の排出能力の向上を図る必要がある。ドレイン領域１０７における余剰電荷の排出能力の向上は、例えば、ドレイン領域１０７の不純物濃度を高めることによって、即ち、ドレイン領域１０７のイオン注入時のドーズ量の増加によって達成できると考えられる。
但し、ドーズ量を増加させると、今までドレイン領域１０７と同一のプロセスで形成されていた半導体領域（例えば、保護回路等の周辺回路を構成するＭＯＳトランジスタのソース・ドレイン領域）を別のプロセスで形成する必要があるため、固体撮像装置のコストを増大させてしまう。また、ドーズ量の増加は、ゲート絶縁膜１１５の絶縁破壊強度（絶縁耐圧）の低下につながる。従って、ドレイン領域１０７の不純物濃度の増加による排出能力向上には限度がある。このため、ドレイン領域１０７における余剰電荷の排出能力の向上は、ドレイン領域１０７の面積の拡大、具体的には垂直方向にドレイン領域１０７を拡げることによって行われる。
しかしながら、ドレイン領域１０７を垂直方向（図７の紙面において左右方向）に拡大すると、それに伴い、ドレイン領域１０７がゲート絶縁膜１１５と接する面積が増加し、ドレイン領域１０７における負荷容量が増加する。また、ドレイン領域１０７の水平ＣＣＤ側の端から、電圧印加点となるコンタクト１１７までの距離Ｌ（図７参照）も長くなってしまう。このため、結果、ドレイン領域１０７における消費電力が増加し、デジタルスチルカメラ等における低電力化の要請に応えるのが困難になる。
本発明の目的は、ドレイン領域における消費電力の増加の抑制を得る固体撮像装置及びその製造方法を提供することにある。
上記目的を達成するために本発明における固体撮像装置は、半導体基板と、前記半導体基板の主面に形成され、１次元状又は２次元状に配列された複数の受光部と、前記半導体基板の主面に形成され、前記受光部から読み出した信号電荷を垂直方向に転送する垂直転送部と、前記半導体基板の主面に形成され、前記垂直転送部によって転送された前記信号電荷を水平方向に転送する水平転送部と、前記半導体基板の主面に形成され、前記垂直転送部とは反対側で、前記水平転送部に隣接し、前記水平転送部の余剰電荷のみが通過するように形成されたバリア領域と、前記半導体基板の主面に形成された溝に絶縁膜を埋め込んで形成され、前記水平転送部とは反対側で、前記バリア領域とは間をあけて形成された溝型素子分離と、前記半導体基板の主面に形成され、前記水平転送部とは反対側で、前記バリア領域に隣接し、前記バリア領域を通過した前記余剰電荷を排出するためのドレイン領域とを備え、前記ドレイン領域は、その一部分が前記溝型素子分離の下層に位置し、かつ、前記バリア領域と前記溝型素子分離とで挟まれた領域に位置していることを特徴とする。
以上のように、本発明の固体撮像装置によれば、ドレイン領域は、従来と異なり、バリア領域と溝型素子分離である絶縁層との間の領域だけではなく、溝型素子分離の下層にまで達している。よって、ドレイン領域とゲート絶縁膜（図７参照）との接触面積を増加させることなく、ドレイン領域の面積を拡大できる。このため、ドレイン領域における余剰電荷の排出能力の向上を図りつつ、ドレイン領域における消費電力の増加を抑制できる。従って、本発明によって得られた固体撮像装置をデジタルスチルカメラ等に用いれば、高画素化と消費電力の低減化とを同時に達成できる。
本発明における固体撮像装置は、半導体基板と、前記半導体基板の主面に形成され、１次元状又は２次元状に配列された複数の受光部と、前記半導体基板の主面に形成され、前記受光部から読み出した信号電荷を垂直方向に転送する垂直転送部と、前記半導体基板の主面に形成され、前記垂直転送部によって転送された前記信号電荷を水平方向に転送する水平転送部と、前記半導体基板の主面に形成され、前記垂直転送部とは反対側で、前記水平転送部に隣接し、前記水平転送部の余剰電荷のみが通過するように形成されたバリア領域と、前記半導体基板の主面に形成された溝に絶縁膜を埋め込んで形成され、前記水平転送部とは反対側で、前記バリア領域とは間をあけて形成された溝型素子分離と、前記半導体基板の主面に形成され、前記水平転送部とは反対側で、前記バリア領域に隣接し、前記バリア領域を通過した前記余剰電荷を排出するためのドレイン領域とを備え、前記ドレイン領域は、その一部分が前記溝型素子分離の下層に位置し、かつ、前記バリア領域と前記溝型素子分離とで挟まれた領域に位置していることを特徴とする。
上記本発明における固体撮像装置においては、前記ドレイン領域は、前記溝型素子分離の下層に位置した部分の拡散層深さが、それ以外の部分の拡散層深さよりも深くなるように形成されている態様とするのが好ましい。
この場合、ドレイン領域は、従来よりも半導体基板の深い位置にまで達している。このため、暗電流や光励起キャリアといったノイズの要因となる半導体基板の周辺からの電荷は、ドレイン領域に取り込まれ易くなる。よって、従来に比べ、撮像画像の高画質化を図ることができる。
また、上記本発明における固体撮像装置においては、前記水平転送部の上方にゲート絶縁膜を介して形成された水平転送電極を有し、前記水平転送電極は、前記ドレイン領域及び前記溝型素子分離と前記半導体基板の厚み方向において重なるように形成され、前記水平転送電極への駆動電圧の印加は、前記ドレイン領域の前記溝型素子分離の下層に位置した部分と前記半導体基板の厚み方向において重なる位置で行われている態様とするのが好ましい。
画素数が増加した場合は、水平ＣＣＤにおける駆動速度の向上が求められる。従来の場合、画素数が増加すると、構造上、ドレイン領域の拡大によってドレイン領域の水平ＣＣＤ側の端から電圧印加点までの距離が長くなり、水平転送電極による配線抵抗も大きくなる。よって、水平ＣＣＤにおける駆動速度の向上は困難である。一方、上述したように、本発明では、ドレイン領域を拡大した場合において、ドレイン領域とゲート絶縁膜（図７参照）との接触面積の増加を抑制できることから、ドレイン領域のゲート絶縁膜と接触している部分の垂直方向の長さの増加も抑制できる。よって、上記態様とすることで、ドレイン領域を拡大した場合であっても、ドレイン領域の水平ＣＣＤ側の端から電圧印加点までの距離が長くなるのを抑制できる。結果、上記態様によれば、画素数が増加した場合であっても、水平転送電極による配線抵抗の増加を抑制でき、従来に比べて、水平ＣＣＤの駆動速度の向上を図ることができる。
また、上記本発明における固体撮像装置においては、前記受光部、前記垂直転送部、前記水平転送部、前記バリア領域、前記ドレイン領域及び前記溝型素子分離が設けられた領域の周辺に、トランジスタ素子が形成され、前記溝型素子分離が前記トランジスタ素子に対して素子分離として機能していても良い。
本発明における固体撮像装置の製造方法は、１次元状又は２次元状に配列された複数の受光部と、前記受光部から読み出した信号電荷を垂直方向に転送する垂直転送部と、前記垂直転送部によって転送された前記信号電荷を水平方向に転送する水平転送部と、前記水平転送部に隣接し、前記水平転送部の余剰電荷のみが通過するように形成されたバリア領域と、前記バリア領域に隣接し、前記バリア領域を通過した前記余剰電荷を排出するためのドレイン領域と、前記ドレイン領域に隣接する絶縁層とを有する半導体基板を備えた固体撮像装置の製造方法であって、前記絶縁層の形成後に、前記バリア領域が形成される領域と前記絶縁層とで挟まれた領域、及び前記絶縁層の前記バリア領域側の一部分に、不純物をイオン注入して、前記ドレイン領域を形成する工程を有し、前記イオン注入は、前記不純物が前記絶縁層を突き抜けて、前記絶縁層の下層に前記ドレイン領域が形成されるように注入条件を設定して行われていることを特徴とする。
上記本発明における固体撮像装置の製造方法においては、前記不純物の通過を阻害する能力が前記絶縁層と同等の膜を、前記バリア領域が形成される領域と前記絶縁層とで挟まれた領域に形成する工程を更に有する態様とするのが好ましい。上記態様とした場合は、絶縁層を介さないで不純物を注入した部分の不純物濃度と、絶縁層を介して不純物を注入した部分の不純物濃度とを同等にすることができる。よって、ドレイン領域の不純物濃度の均一性を高めることができる。
また、上記固体撮像装置の製造方法においては、前記ドレイン領域の形成が、加速電圧の異なる複数回のイオン注入によって行われている態様とするのも好ましい。この態様とした場合も、上述の態様と同様に、絶縁層を介さないで不純物を注入した部分の不純物濃度と、絶縁層を介して不純物を注入した部分の不純物濃度とを同等にすることができる。よって、この態様を用いても、ドレイン領域の不純物濃度の均一性を高めることができる。
また、上記本発明における固体撮像装置においては、前記イオン注入によって、前記受光部、前記垂直転送部、前記水平転送部、前記バリア領域、前記ドレイン領域及び前記絶縁層が形成される領域の周辺に、前記ドレイン領域と同時に、トランジスタ素子の半導体領域が形成される態様とするのが好ましい。
上記態様とした場合は、ドレイン領域と同時に、例えば、保護回路等の周辺回路を構成するＣＭＯＳトランジスタのソース・ドレイン領域を形成できる。よって、固体撮像装置の製造に必要な工程が増加するのを抑制でき、固体撮像装置の製造コストの増加も抑制できる。
（実施の形態１）
以下、本発明の実施の形態１における固体撮像装置及び固体撮像装置の製造方法について、図１及び図２を参照しながら説明する。最初に、本実施の形態１における固体撮像装置の構成について図１を用いて説明する。図１は、本発明の実施の形態１における固体撮像装置の構成を概略的に示す断面図である。
以下、本発明の実施の形態１における固体撮像装置及び固体撮像装置の製造方法について、図１及び図２を参照しながら説明する。最初に、本実施の形態１における固体撮像装置の構成について図１を用いて説明する。図１は、本発明の実施の形態１における固体撮像装置の構成を概略的に示す断面図である。
図１に示すように、本実施の形態１における固体撮像装置は、ＣＣＤ型固体撮像装置であり、半導体基板１を備えている。図１に示していないが、半導体基板１には、背景技術において図５〜図７に示した例と同様に、２次元状に配列された複数の受光部と、受光部の垂直方向の列に沿って列毎に配置された垂直転送部とが設けられている。また、垂直転送部の最終行に隣接するように水平転送部が設けられている。
本実施の形態１において、受光部は、受光した光の強度に応じて電荷を蓄積するフォトダイオードである。また、垂直転送部及び水平転送部は、チャンネル領域と転送電極とを備えたＣＣＤである。垂直転送部は、受光部から読み出した信号電荷を垂直方向に転送し、水平転送部は、垂直転送部によって転送された信号電荷を水平方向に転送する。なお、図１では、水平転送部を構成する水平転送電極４とチャンネル領域３の一部分が図示されている。図１は、図６に示した切断線Ａ−Ａ´に準じた切断線から得られる断面を、断面に現れる線のみによって示している。
また、図１に示すように、半導体基板１には、バリア領域５と、ドレイン領域６と、ドレイン領域６に隣接する絶縁層８とが設けられている。バリア領域５は、ポテンシャル障壁であり、水平転送部の余剰電荷のみが通過するように形成されている。また、バリア領域５は、水平転送部に隣接した位置に形成されている。ドレイン領域６は、バリア領域５を通過した余剰電荷を排出するための領域であり、バリア領域５に隣接して形成されている。
本実施の形態１においても、背景術において図５〜図７に示した例と同様に、バリア領域５及びドレイン領域６は、水方向に長く形成されている。また、バリア領域５、ドレイン領域６及び絶縁層８は、水平転送部の垂直転送部に面した側の反対側に、水平転送部から離れる方向に沿って順に配置されている。
更に、本実施の形態１においても、絶縁層８は、背景術において図５に示した例と同様に、保護回路等の周辺回路（図１において図示せず）に対する素子分離であり、実際には、複数の受光部、垂直転送部、水平転送部、バリア領域５及びドレイン領域６といった主要部分全体を取り囲むように形成されている。受光部、垂直転送部、水平転送部、バリア領域５、ドレイン領域６及び絶縁層８が設けられた領域の周辺には、周辺回路を構成するトランジスタ素子（図１には図示せず）が形成されている。
また、本実施の形態１において、半導体基板１はｎ型のシリコン基板であり、半導体基板１にはｐ型ウェル２が形成されている。チャンネル領域３、バリア領域５及びドレイン領域６はｎ型の拡散層であり、ｐ型ウェル２が設けられた領域に形成されている。また、これらの上にはゲート絶縁膜７が形成されている。水平転送電極４は、垂直方向に沿って、バリア領域５、ドレイン領域６及び絶縁層８と重なるように形成されている。水平転送電極４は、絶縁膜１１によって被覆されている。水平転送電極４への電圧の印加は、絶縁膜１１に設けられたコンタクト９と、その上に設けられたアルミ配線１０を介して行われている。
このように、本実施の形態１における固体撮像装置は、背景技術において図５〜図７に示した固体撮像装置と共通した構成を有しているが、以下の点で異なっている。
図１に示すように、本実施の形態１においては、背景術において図５〜図７に示した例と異なり、ドレイン領域６は、その一部分が絶縁層８の下層に位置するように、つまり潜り込むように形成される。よって、ドレイン領域６とゲート絶縁膜７との接触面積を増加させることなく、ドレイン領域６の面積を拡大できる。このため、ドレイン領域６における余剰電荷の排出能力の向上を図りつつ、ドレイン領域６における消費電力の増加を抑制できる。従って、本実施の形態１における固体撮像装置をデジタルスチルカメラ等に用いれば、高画素化と消費電力の低減化とを同時に達成できる。
更に、本実施の形態１の固体撮像装置におけるドレイン領域６の余剰電荷の排出能力を従来の固体撮像装置におけるそれと同じとした場合は、水平転送電極４に電圧を印加できる領域は従来に比べて拡大する。よって、本実施の形態１によれば、コンタクト９やアルミ配線１０の設計の自由度を高めることもできる。
また、本実施の形態１では、コンタクト９と水平転送電極４との接続は、コンタクト９がドレイン領域６の絶縁層８の下層に位置した部分と半導体基板１の厚み方向において重なる位置で行われている。水平転送電極４への駆動電圧の印加は、この位置で行われる。更に、本実施の形態１の固体撮像装置におけるドレイン領域６の余剰電荷の排出能力を従来の固体撮像装置におけるそれと同じとした場合、ドレイン領域６のゲート絶縁膜７と接触している部分の垂直方向の長さは、本実施の形態１の方が従来例よりも短くなる。よって、ドレイン領域６の水平転送部側の端から電圧印加点までの距離Ｍは、従来例における距離Ｌ（図７参照）よりも短くなる。
このことから、本実施の形態１における固体撮像装置によれば、画素数が増加した場合であっても、水平転送電極４による配線抵抗の増加を抑制でき、従来に比べて、水平転送部の駆動速度の向上を図ることができる。
また、本実施の形態１では、図１に示すように、ドレイン領域６は、絶縁層８の下層に位置した部分の拡散層深さが、それ以外の部分の拡散層深さよりも深くなるように形成されている。ドレイン領域６は、従来よりも半導体基板１の深い位置にまで達している。このため、暗電流や光励起キャリアといったノイズの要因となる半導体基板１の周辺からの電荷は、ドレイン領域６に取り込まれ易くなる。従って、本実施の形態１における固体撮像装置を用いれば、従来に比べ、撮像画像の高画質化を図ることができる。
次に、本発明の実施の形態１における固体撮像装置の製造方法について図２を用いて説明する。図２は、本発明の実施の形態１における固体撮像装置の製造方法を示す断面図であり、図２（ａ）〜（ｅ）は一連の主な製造工程を示している。また、図２は、図１に示した部分の主な製造工程に加え、周辺回路を構成するトランジスタ素子（ＭＯＳトランジスタ）の主な製造工程も示している。更に、図２は、断面に現れた線のみを図示している。
先ず、図２（ａ）に示すように、半導体基板（ｎ型シリコン基板）１の上面に、順に、厚みが例えば５０ｎｍのシリコン酸化膜（ＳｉＯ2）２１、厚みが例えば１６０ｎｍのシリコン窒化膜（ＳｉＮ）２２を形成する。続いて、素子分離となる絶縁層８及び２４の形成領域が開口したレジストパターン（図示せず）を形成し、エッチングを行って、シリコン窒化膜２２の一部を除去する。
次に、図２（ｂ）に示すように、シリコン局所酸化法（LOCOS: Local Oxidation of Silicon）によって素子分離となる絶縁層８及び２４を形成する。具体的には、熱酸化を実施して、シリコン酸化膜２１のシリコン窒化膜２２に覆われていない部分を厚みが４００ｎｍになるまで成長させて、素子分離となる絶縁層８及び２４を形成する。このとき、シリコン酸化膜２１のシリコン窒化膜２２に覆われている部分は、ゲート絶縁膜７やＭＯＳトランジスタのゲート絶縁膜２３となる。その後、レジストパターンを除去し、更に、ｐ型の不純物（例えばヒ素）を半導体基板１にイオン注入して、ｐ型ウェル２を形成する。
次に、図２（ｃ）に示すように、工数の増加を防ぐため、ドレイン領域６と、ＭＯＳトランジスタの半導体領域２６ａ及び２６ｂとを同一工程で同時に形成する。具体的には、半導体基板１の上に、ドレイン領域６の形成領域と、ＭＯＳトランジスタの半導体領域２６ａ及び２６ｂの形成領域とが開口したレジストパターン２５を形成する。このとき、絶縁層８のＭＯＳトランジスタ側の部分と絶縁層２４は、レジストパターン２５に覆われた状態となる。一方、バリア領域５が形成される領域と絶縁層８とで挟まれた領域、及び絶縁層８のバリア領域５側の一部分はレジストパターン２５に覆われていない状態となる。続いて、例えばリン（Ｐ）を不純物として、イオン注入を行う。これにより、ドレイン領域６と、ＭＯＳトランジスタの半導体領域２６ａ及び２６ｂとが同時に形成される。
但し、本実施の形態１においては、イオン注入は、不純物が絶縁層８を突き抜け、絶縁層８の下層にドレイン領域６が形成されるように行う必要がある。また、ＭＯＳトランジスタの半導体領域２６ａ及び２６ｂを、ドレイン領域６と同一の工程で形成するため、ドーズ量の値には上限がある。このため、図２（ｃ）に示す工程では、イオン注入条件は、ドーズ量については従来と同程度に設定し、注入エネルギー（加速電圧）については従来に比べて高く設定するのが好ましい。具体的には、イオン注入条件は、注入エネルギーを３００ｋｅＶ〜５００ｋｅＶ、特には４００ｋｅＶに設定し、ドーズ量を０．５×１０13個／ｃｍ2〜８．０×１０13個／ｃｍ2、特には１．０×１０13個／ｃｍ2に設定するのが好ましい。
また、一部分について絶縁層８を介して不純物をイオン注入した場合は、絶縁層８を介さないで不純物を注入した部分の不純物濃度が、絶縁層８を介して不純物を注入した部分のそれより高くなる可能性がある。従って、不純物の通過を阻害する能力が絶縁層８と同等の膜を、バリア領域５が形成される領域と絶縁層８とで挟まれた領域や、ＭＯＳトランジスタの半導体領域２６ａ及び２６ｂが形成される領域に形成するのが好ましい。
このため、本実施の形態１では、背景技術において図８（ｃ）に示した工程と異なり、図２（ｃ）に示すように、熱酸化法の実施のために形成されたシリコン窒化膜２２を除去しないでイオン注入を行っている。この場合、シリコン窒化膜２２は、ゲート絶縁膜７及び２３と相俟って、不純物の通過を阻害する能力が絶縁層８と同等の膜となる。また、本実施の形態１においては、シリコン窒化膜２２の厚みは、ゲート絶縁膜７及び２３と相俟って、不純物の通過を阻害する能力が絶縁層８と同等となるように設定されている。
次に、図２（ｄ）に示すように、レジストパターン２５を除去した後、更に、シリコン窒化膜２２を除去する。続いて、チャンネル領域３、バリア領域５の形成を行う。具体的には、チャンネル領域１０９及びバリア領域１０６は、次の工程によって形成される。先ず、チャンネル領域１０９及びバリア領域１０６の形成領域が開口したレジストパターンを形成し、ｎ型不純物（例えばリン）をイオン注入する。そして、先のレジストパターンを除去した後、バリア領域１０６の形成領域のみが開口した新たなレジストパターンを形成し、ｐ型不純物（例えばボロン）をイオン注入する。
次に、図２（ｅ）に示すように、第１層の転送電極となる水平転送電極４と、ＭＯＳトランジスタのゲート電極２９とを形成する。具体的には、ポリシリコン膜を成膜した後、所望のパターンへのエッチングを行う。続いて、ｎ型の不純物（例えばリン）をイオン注入して、ＭＯＳトランジスタの半導体領域２６ａ及び２６ｂに高濃度のｎ型の半導体領域２７及び２８を形成する。
次に、熱酸化法によって水平転送電極４の上にシリコン酸化膜を形成する。続いて、第２層の水平転送電極（図示せず）をポリシリコンによって形成し、シリコン酸化膜を成膜する。これにより、絶縁膜１１が得られる。その後、コンタクト９、アルミ配線１０を順次形成し、固体撮像装置が得られる。また、ＭＯＳトランジスタの半導体領域２６ａに電圧を印加するためのコンタクト３０及びアルミ配線３３と、ゲート電極２９に電圧を印加するためのコンタクト３２及びアルミ配線３４と、半導体領域２６ｂに電圧を印加するためのコンタクト３１及びアルミ配線３５も形成する。
このように、本実施の形態１における固体撮像装置の製造方法によれば、ドーズ量を増加させることなく、ドレイン領域６の余剰電荷を排出する能力の向上を図ることができる。更に、周辺回路を構成するＭＯＳトランジスタの半導体領域２６ａ及び２６ｂとドレイン領域６とを同一工程で形成できる。
（実施の形態２）
次に、本発明の実施の形態２における固体撮像装置及び固体撮像装置の製造方法について、図３及び図４を参照しながら説明する。図３は、本発明の実施の形態２における固体撮像装置の構成を概略的に示す断面図である。
次に、本発明の実施の形態２における固体撮像装置及び固体撮像装置の製造方法について、図３及び図４を参照しながら説明する。図３は、本発明の実施の形態２における固体撮像装置の構成を概略的に示す断面図である。
図３に示すように、本実施の形態２における固体撮像装置においては、ドレイン領域１４における絶縁層８の下層に位置していない部分の拡散層深さが、実施の形態１のそれと比べて深くなっている。つまり、実施の形態２における固体撮像装置では、ドレイン領域１４は、絶縁層８の下層に位置した部分の拡散層深さと、それ以外の部分の拡散層深さとが同一または略同一となるように形成されている。また、ドレイン領域１４の不純物濃度は均一化されている。このため、実施の形態２によれば、ドレイン領域１４における余剰電荷の排出能力を更に向上させることができる。
図４は、本発明の実施の形態２における固体撮像装置の製造方法を示す断面図であり、図４（ａ）〜（ｃ）は一連の主な製造工程を示している。また、図４は、図３に示した部分の主な製造工程に加え、周辺回路を構成するトランジスタ素子（ＭＯＳトランジスタ）の主な製造工程も示している。更に、図４は、断面に現れた線のみを図示している。
先ず、実施の形態１において図２（ａ）及び（ｂ）に示した工程を実施して、半導体基板１に、素子分離となる絶縁層８及び２４、ｐ型ウェル２を形成する。但し、本実施の形態２においては、絶縁層８及び２４の形成後、シリコン窒化膜（図２（ｂ）参照）を除去する。
次に、図４（ａ）に示すように、半導体基板１の上に、ドレイン領域１４の形成領域と、ＭＯＳトランジスタの半導体領域１７ａ及び１７ｂの形成領域とが開口したレジストパターン２５を形成する。このとき、絶縁層８のＭＯＳトランジスタ側の部分と絶縁層２４は、レジストパターン２５に覆われた状態となる。一方、バリア領域５が形成される領域と絶縁層８とで挟まれた領域、及び絶縁層８のバリア領域５側の一部分はレジストパターン２５に覆われていない状態となる。なお、ここまでは実施の形態１において図２（ｃ）に示した工程と同様である。
続いて、例えばリン（Ｐ）を不純物として、イオン注入を行う。但し、本実施の形態２においては、ドレイン領域１４、半導体領域１７ａ及び１７ｂの形成のためのイオン注入は２回に分けて行われる。図４（ａ）では１回目のイオン注入のみを示している。１回目のイオン注入は低加速で、例えば、注入エネルギー（加速電圧）を１７０ｋｅＶに設定して行う。
この結果、ドレイン領域１４の形成領域、ＭＯＳトランジスタの半導体領域１７ａ及び１７ｂの形成領域には、浅い拡散領域（半導体領域）１２、１５ａ及び１５ｂが形成される。なお、この時のドーズ量は、実施の形態１において図２（ｃ）に示した工程と同様の値に設定されている。
次に、図４（ｂ）に示すように、図４（ａ）の場合と同じ不純物を用いて、２回目のイオン注入を行う。２回目のイオン注入は、１回目のイオン注入よりも高加速で、例えば、注入エネルギーを４００ｋｅＶに設定して行う。この結果、浅い拡散領域（半導体領域）１２、１５ａ及び１５ｂそれぞれの下層に、深い拡散領域（半導体領域）１３、１６ａ及び１６ｂが形成され、ドレイン領域１４、ＭＯＳトランジスタの半導体領域１７ａ及び１７ｂが得られる。なお、この時のドーズ量も、実施の形態１において図２（ｃ）に示した工程と同様の値に設定されている。
このように、本実施の形態２においては、ドレイン領域１４の形成は、加速電圧（注入エネルギー）の異なる複数回のイオン注入によって行われている。よって、不純物の通過を阻害する能力が絶縁層８と同等の膜を、バリア領域５が形成される領域と絶縁層８とで挟まれた領域や、ＭＯＳトランジスタの半導体領域１７ａ及び１７ｂが形成される領域に形成しなくても、ドレイン領域１４の不純物濃度の均一化を図ることができる。また、ドレイン領域１４の拡散深さを大きくできるため、ドレイン領域１４の余剰電荷の排出能力を高くすることができる。
なお、本実施の形態２で示した例において、ドレイン領域１４の形成のためのイオン注入の回数は２回であるが、イオン注入の回数は限定されるものではない。また、本実施の形態２で示した例において、加速電圧の設定は、最初のイオン注入よりも後のイオン注入の方が高くなるように行われているが、この例に限定されるものではない。加速電圧の設定は、最初のイオン注入よりも後のイオン注入の方が低くなるように行っても良い。
次に、図４（ｃ）に示すように、レジストパターン２５を除去した後、チャンネル領域３、バリア領域５の形成を行う。なお、図４（ｃ）に示す工程は、実施の形態１において図２（ｄ）に示した工程と同様の工程である。
その後、実施の形態１において図２（ｅ）に示した工程を実施する。これにより、水平転送電極、ＭＯＳトランジスタのゲート電極、絶縁膜、コンタクト、及びアルミ配線（図４において図示され）が形成され、図３に示す固体撮像装置が得られる。
なお、上記した実施の形態１及び２において、素子分離となる絶縁層は、シリコン局所酸化法（LOCOS: Local Oxidation of Silicon）によって形成されているが、本発明はこれに限定されるものではない。本発明においては、素子分離となる絶縁層は、例えば、ＳＴＩ（Shallow Trench Isolation）法によって形成することもできる。
具体的には、図２（ａ）に示した工程において、シリコン酸化膜２１を形成した後、素子分離となる絶縁層８及び２４の形成領域が開口したレジストパターンを形成し、エッチングを行って、半導体基板１に所定の深さの溝を形成する。次に、ＣＶＤ法によって半導体基板１上に酸化膜を成膜する。酸化膜の成膜は、溝が酸化膜によって埋設され、更に半導体基板１の全面が酸化膜で覆われるまで行う。次いで、シリコン酸化膜２２が露出するまでＣＭＰ法を実施して平坦化を行う。この結果、溝の部分にのみ酸化膜が残り、これが絶縁層８及び２４となる。
本発明によれば、画素数の増加と消費電力の低減とが両立した固体撮像装置を得ることができる。この固体撮像装置は、デジタルスチルカメラやビデオビデオカメラ、携帯端末装置等への適用に有用であり、産業上の利用可能性を備えている。
１ 半導体基板
２ ｐ型ウェル
３ チャンネル領域
４ 水平転送電極
５ バリア領域
６、１４ ドレイン領域
７ ゲート絶縁膜
８、２４ 絶縁層
９、３０、３１、３２ コンタクト
１０、３３、３４、３５ アルミ配線
１１ 絶縁膜
１２、１５ａ、１５ｂ 浅い拡散領域
１３、１６ａ、１６ｂ 深い拡散領域
１７ａ、１７ｂ、２６ａ、２６ｂ ＭＯＳトランジスタの半導体領域
２１ シリコン酸化膜
２２ シリコン窒化膜
２３ ＭＯＳトランジスタのゲート絶縁膜
２５ レジストパターン
２７、２８ 高濃度の半導体領域
２９ ＭＯＳトランジスタのゲート電極
２ ｐ型ウェル
３ チャンネル領域
４ 水平転送電極
５ バリア領域
６、１４ ドレイン領域
７ ゲート絶縁膜
８、２４ 絶縁層
９、３０、３１、３２ コンタクト
１０、３３、３４、３５ アルミ配線
１１ 絶縁膜
１２、１５ａ、１５ｂ 浅い拡散領域
１３、１６ａ、１６ｂ 深い拡散領域
１７ａ、１７ｂ、２６ａ、２６ｂ ＭＯＳトランジスタの半導体領域
２１ シリコン酸化膜
２２ シリコン窒化膜
２３ ＭＯＳトランジスタのゲート絶縁膜
２５ レジストパターン
２７、２８ 高濃度の半導体領域
２９ ＭＯＳトランジスタのゲート電極
Claims (5)
- 半導体基板と、
前記半導体基板の主面に形成され、１次元状又は２次元状に配列された複数の受光部と、
前記半導体基板の主面に形成され、前記受光部から読み出した信号電荷を垂直方向に転送する垂直転送部と、
前記半導体基板の主面に形成され、前記垂直転送部によって転送された前記信号電荷を水平方向に転送する水平転送部と、
前記半導体基板の主面に形成され、前記垂直転送部とは反対側で、前記水平転送部に隣接し、前記水平転送部の余剰電荷のみが通過するように形成されたバリア領域と、
前記半導体基板の主面に形成された溝に絶縁膜を埋め込んで形成され、前記水平転送部とは反対側で、前記バリア領域とは間をあけて形成された溝型素子分離と、
前記半導体基板の主面に形成され、前記水平転送部とは反対側で、前記バリア領域に隣接し、前記バリア領域を通過した前記余剰電荷を排出するためのドレイン領域とを備え、
前記ドレイン領域は、その一部が前記溝型素子分離の下層に位置し、かつ、前記バリア領域と前記溝型素子分離とで挟まれた領域に位置していることを特徴とする固体撮像装置。 - 前記ドレイン領域は、前記溝型素子分離の下層に位置した部分の拡散層深さが、それ以外の部分の拡散層深さよりも深くなるように形成されている請求項１に記載の固体撮像装置。
- 前記水平転送部の上方にゲート絶縁膜を介して形成された水平転送電極を有し、前記水平転送電極は、前記ドレイン領域及び前記溝型素子分離と前記半導体基板の厚み方向において重なるように形成され、
前記水平転送電極への駆動電圧の印加は、前記ドレイン領域の前記溝型素子分離の下層に位置した部分と前記半導体基板の厚み方向において重なる位置で行われている請求項１または２に記載の固体撮像装置。 - 前記受光部、前記垂直転送部、前記水平転送部、前記バリア領域、前記ドレイン領域及び前記溝型素子分離が設けられた領域の周辺に、トランジスタ素子が形成され、
前記溝型素子分離が前記トランジスタ素子に対して素子分離として機能している請求項１から３のいずれかに記載の固体撮像装置。 - 前記半導体基板はｎ型シリコン基板にｐ型ウェルが形成されたものである請求項１〜４のいずれかに記載の固体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005021942A JP4967237B2 (ja) | 2005-01-28 | 2005-01-28 | 固体撮像装置 |
| US11/333,924 US7473944B2 (en) | 2005-01-28 | 2006-01-18 | Solid-state imaging device |
| CNB2006100067401A CN100414710C (zh) | 2005-01-28 | 2006-01-27 | 固体摄像器件及其制造方法 |
| US12/274,730 US7723145B2 (en) | 2005-01-28 | 2008-11-20 | Solid-state imaging device and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005021942A JP4967237B2 (ja) | 2005-01-28 | 2005-01-28 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006210716A JP2006210716A (ja) | 2006-08-10 |
| JP4967237B2 true JP4967237B2 (ja) | 2012-07-04 |
Family
ID=36755598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005021942A Expired - Fee Related JP4967237B2 (ja) | 2005-01-28 | 2005-01-28 | 固体撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7473944B2 (ja) |
| JP (1) | JP4967237B2 (ja) |
| CN (1) | CN100414710C (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100851757B1 (ko) * | 2007-05-03 | 2008-08-11 | 동부일렉트로닉스 주식회사 | 이미지센서 및 그 제조방법 |
| JP2010034236A (ja) * | 2008-07-28 | 2010-02-12 | Panasonic Corp | 固体撮像装置及びその製造方法 |
| US8772891B2 (en) * | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
| JP2010212319A (ja) * | 2009-03-09 | 2010-09-24 | Sony Corp | 固体撮像装置、電子機器および固体撮像装置の製造方法 |
| JP5651928B2 (ja) * | 2009-05-11 | 2015-01-14 | ソニー株式会社 | 固体撮像素子、撮像装置 |
| US8378398B2 (en) * | 2010-09-30 | 2013-02-19 | Omnivision Technologies, Inc. | Photodetector isolation in image sensors |
| US9633734B1 (en) * | 2016-07-14 | 2017-04-25 | Ememory Technology Inc. | Driving circuit for non-volatile memory |
| CN108258005B (zh) * | 2018-01-11 | 2021-11-16 | 中国电子科技集团公司第四十四研究所 | 一种具备快速泄放信号功能的ccd |
| CN111326535A (zh) * | 2019-12-25 | 2020-06-23 | 中国电子科技集团公司第四十四研究所 | 一种大满阱低噪声的图像传感器结构及其制备方法 |
| EP4131382A1 (de) * | 2021-08-02 | 2023-02-08 | Espros Photonics AG | Ladungsübertragungsvorrichtung mit einem mündungsbereich für taktfrequenzen ab 100 mhz |
| EP4131383A1 (de) * | 2021-08-02 | 2023-02-08 | Espros Photonics AG | Ladungsübertragungsvorrichtung mit einem ausbuchtungsbereich für taktfrequenzen ab 100 mhz |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5288651A (en) * | 1989-11-09 | 1994-02-22 | Kabushiki Kaisha Toshiba | Method of making semiconductor integrated circuit device including bipolar transistors, MOS FETs and CCD |
| JP3162440B2 (ja) * | 1990-11-26 | 2001-04-25 | 松下電子工業株式会社 | 固体撮像装置の製造方法 |
| JP3592772B2 (ja) * | 1994-12-19 | 2004-11-24 | 株式会社東芝 | 固体撮像装置 |
| JP2812310B2 (ja) | 1996-07-30 | 1998-10-22 | 日本電気株式会社 | 固体撮像装置及びその製造方法 |
| JP2845216B2 (ja) * | 1996-09-27 | 1999-01-13 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| JPH1126742A (ja) | 1997-06-30 | 1999-01-29 | Sony Corp | Ｃｃｄ固体撮像素子 |
| JP3024595B2 (ja) * | 1997-07-04 | 2000-03-21 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| JP4179719B2 (ja) * | 1999-10-07 | 2008-11-12 | 株式会社東芝 | 固体撮像装置 |
| KR100332949B1 (ko) * | 2000-05-23 | 2002-04-20 | 윤종용 | 전자 줌 기능에 적합한 고체 촬상 소자 |
| JP4515617B2 (ja) * | 2000-10-23 | 2010-08-04 | 富士フイルム株式会社 | 固体撮像素子およびその駆動方法 |
| US6583061B2 (en) * | 2001-08-31 | 2003-06-24 | Eastman Kodak Company | Method for creating an anti-blooming structure in a charge coupled device |
| US6624453B2 (en) * | 2001-08-31 | 2003-09-23 | Eastman Kodak Company | Lateral overflow drain, anti-blooming structure for CCD devices having improved breakdown voltage |
| JP4123415B2 (ja) * | 2002-05-20 | 2008-07-23 | ソニー株式会社 | 固体撮像装置 |
| JP4228887B2 (ja) * | 2003-04-02 | 2009-02-25 | ソニー株式会社 | 固体撮像素子およびその製造方法 |
| JP3717170B2 (ja) | 2003-05-20 | 2005-11-16 | 松下電器産業株式会社 | 固体撮像装置の製造方法 |
| US6794219B1 (en) * | 2003-07-28 | 2004-09-21 | Eastman Kodak Company | Method for creating a lateral overflow drain, anti-blooming structure in a charge coupled device |
| JP4691990B2 (ja) * | 2005-01-05 | 2011-06-01 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| WO2006106699A1 (en) * | 2005-03-31 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of solid-state imaging device |
-
2005
- 2005-01-28 JP JP2005021942A patent/JP4967237B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-18 US US11/333,924 patent/US7473944B2/en not_active Expired - Fee Related
- 2006-01-27 CN CNB2006100067401A patent/CN100414710C/zh not_active Expired - Fee Related
-
2008
- 2008-11-20 US US12/274,730 patent/US7723145B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090075419A1 (en) | 2009-03-19 |
| CN1819253A (zh) | 2006-08-16 |
| JP2006210716A (ja) | 2006-08-10 |
| US7473944B2 (en) | 2009-01-06 |
| US7723145B2 (en) | 2010-05-25 |
| CN100414710C (zh) | 2008-08-27 |
| US20060170018A1 (en) | 2006-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4967237B2 (ja) | 固体撮像装置 | |
| JP4862878B2 (ja) | 固体撮像装置、その製造方法および撮像装置 | |
| JP6179865B2 (ja) | 固体撮像装置及びその製造方法 | |
| US11538837B2 (en) | Semiconductor imaging device having improved dark current performance | |
| US7361527B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| CN1812112A (zh) | 具有非平面晶体管的固态图像传感器设备及其制造方法 | |
| US20070020795A1 (en) | Solid-state imaging device and its manufacturing method | |
| WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
| JP2016063216A (ja) | 撮像装置 | |
| TWI381481B (zh) | 半導體裝置及其製造方法 | |
| JP2006319158A (ja) | 固体撮像装置 | |
| US20160156817A1 (en) | Manufacturing method of imaging apparatus, imaging apparatus, and imaging system | |
| TW201106476A (en) | Solid-state image capturing device, method of manufacturing solid-state image capturing device, and image capturing apparatus | |
| JP5199545B2 (ja) | イメージセンサおよびその製造方法 | |
| JP2009071308A (ja) | イメージセンサの製造方法 | |
| JP4289872B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3737466B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2003124451A (ja) | 電荷結合素子におけるブルーミング防止構造の生成方法 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| JP2011205037A (ja) | 固体撮像装置及びその製造方法 | |
| JP4725673B2 (ja) | 固体撮像装置及びその製造方法 | |
| CN100499149C (zh) | Cmos图像传感器及其制造方法 | |
| JP2008130795A (ja) | 半導体装置 | |
| KR101470689B1 (ko) | 고체 촬상 센서, 고체 촬상 센서의 제조 방법 및 카메라 | |
| JP4295702B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111209 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |