JP2003124451A - 電荷結合素子におけるブルーミング防止構造の生成方法 - Google Patents
電荷結合素子におけるブルーミング防止構造の生成方法Info
- Publication number
- JP2003124451A JP2003124451A JP2002240240A JP2002240240A JP2003124451A JP 2003124451 A JP2003124451 A JP 2003124451A JP 2002240240 A JP2002240240 A JP 2002240240A JP 2002240240 A JP2002240240 A JP 2002240240A JP 2003124451 A JP2003124451 A JP 2003124451A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductivity type
- etched
- oxide layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 5
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 横型オーバーフロードレインがフィールド酸
化層の真下に位置し、その一端部に自己整合される構造
を提供する。 【解決手段】 導電型の基板上に、酸化層及び窒化層を
順に設け、前記窒化層上に所定領域がエッチング除去さ
れたハードマスクを設け、前記所定領域の一部分にフォ
トレジストを配置し、前記所定領域の他方部分を介し
て、第１の導電性のイオンを基板に注入してチャネルト
ップを形成し、前記フォトレジストを除去し、前記所定
領域の他方部分に第２のフォトレジスト層を配置し、第
２の導電型のイオンを、前記所定領域の一部分を介して
基板に注入して横型オーバーフロードレインを生成し、
前記窒化層の一部をエッチングし、前記窒化層のエッチ
ング除去した部分に厚いフィールド酸化物を成長させ、
前記横型オーバーフロードレインを厚い酸化物層で覆
う。
化層の真下に位置し、その一端部に自己整合される構造
を提供する。 【解決手段】 導電型の基板上に、酸化層及び窒化層を
順に設け、前記窒化層上に所定領域がエッチング除去さ
れたハードマスクを設け、前記所定領域の一部分にフォ
トレジストを配置し、前記所定領域の他方部分を介し
て、第１の導電性のイオンを基板に注入してチャネルト
ップを形成し、前記フォトレジストを除去し、前記所定
領域の他方部分に第２のフォトレジスト層を配置し、第
２の導電型のイオンを、前記所定領域の一部分を介して
基板に注入して横型オーバーフロードレインを生成し、
前記窒化層の一部をエッチングし、前記窒化層のエッチ
ング除去した部分に厚いフィールド酸化物を成長させ、
前記横型オーバーフロードレインを厚い酸化物層で覆
う。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にイメージセ
ンサの分野に関し、より特定的には横型（ラテラル）オ
ーバーフロードレインの端部がフィールド酸化層のゲー
トに自己整合されたイメージセンサに関する。
ンサの分野に関し、より特定的には横型（ラテラル）オ
ーバーフロードレインの端部がフィールド酸化層のゲー
トに自己整合されたイメージセンサに関する。
【０００２】
【従来の技術】現在知られかつ利用されているフルフレ
ームイメージセンサは、例えば米国特許第５，１３０，
７７４号に開示され、当業界ではよく知られるように、
ブルーミング防止のために横型（ラテラル）オーバーフ
ロードレインを含んでいる。これらのドレインは一般に
ＣＣＤゲート電極の下部に形成され、その性能が表面破
壊によって制限される。これは、ドレインのドーズ量
を、導電性を高めるために増加させると、破壊電圧が降
下することによる。したがって、任意の所与のデバイス
処理に対して許容できる所与の最小破壊電圧を得るため
に、最大ドーズ量、及びドレインにより制限されるブル
ーミング保護の対応最大量が限定される。
ームイメージセンサは、例えば米国特許第５，１３０，
７７４号に開示され、当業界ではよく知られるように、
ブルーミング防止のために横型（ラテラル）オーバーフ
ロードレインを含んでいる。これらのドレインは一般に
ＣＣＤゲート電極の下部に形成され、その性能が表面破
壊によって制限される。これは、ドレインのドーズ量
を、導電性を高めるために増加させると、破壊電圧が降
下することによる。したがって、任意の所与のデバイス
処理に対して許容できる所与の最小破壊電圧を得るため
に、最大ドーズ量、及びドレインにより制限されるブル
ーミング保護の対応最大量が限定される。
【０００３】このような表面破壊による制限を避けるた
め、通常はこれらのデバイスの縦型ＣＣＤ間のチャネル
どうしの分離に使用される厚いフィールド酸化層の下部
にドレインを配置することができる。フィールド酸化層
を横型オーバーフロードレインを覆うように設けること
により、表面電界は厚さに反比例して減少する。
め、通常はこれらのデバイスの縦型ＣＣＤ間のチャネル
どうしの分離に使用される厚いフィールド酸化層の下部
にドレインを配置することができる。フィールド酸化層
を横型オーバーフロードレインを覆うように設けること
により、表面電界は厚さに反比例して減少する。
【０００４】
【発明が解決しようとする課題】このようなデバイスの
実施に際しては、横型オーバーフロードレインをフィー
ルド酸化層の端部に整合しなければならない。フィール
ド酸化層によってドレインが完全に覆われていないと、
ドレインの破壊電圧が減少し、薄いゲート誘電体の下部
に突出したドレイン部分によって制限される。一方、ド
レインがフィールド酸化層のはるか下方に設けられる
と、埋め込みチャネルを介した両者の接続を損なう可能
性がある。これは、埋め込みチャネルをフィールド酸化
層の成長後に注入することにより、埋め込みチャネルが
フィールド酸化層の端部に対して一般に自己整合するた
めであり、この結果、構造が機能しなくなる可能性があ
る。なお、後者の問題はフィールド酸化層の成長に先立
って埋め込みチャネルを生成すれば解決するが、前者の
問題は依然として未解決である。
実施に際しては、横型オーバーフロードレインをフィー
ルド酸化層の端部に整合しなければならない。フィール
ド酸化層によってドレインが完全に覆われていないと、
ドレインの破壊電圧が減少し、薄いゲート誘電体の下部
に突出したドレイン部分によって制限される。一方、ド
レインがフィールド酸化層のはるか下方に設けられる
と、埋め込みチャネルを介した両者の接続を損なう可能
性がある。これは、埋め込みチャネルをフィールド酸化
層の成長後に注入することにより、埋め込みチャネルが
フィールド酸化層の端部に対して一般に自己整合するた
めであり、この結果、構造が機能しなくなる可能性があ
る。なお、後者の問題はフィールド酸化層の成長に先立
って埋め込みチャネルを生成すれば解決するが、前者の
問題は依然として未解決である。
【０００５】したがって、横型オーバーフロードレイン
がフィールド酸化層の真下に位置し、その一端部に自己
整合される工程を提供することによって、上記の問題を
解決する必要がある。
がフィールド酸化層の真下に位置し、その一端部に自己
整合される工程を提供することによって、上記の問題を
解決する必要がある。
【０００６】
【課題を解決するための手段】本発明は、上記の問題を
1つ以上解決することを目的とする。簡単に要約する
と、本発明の1態様によれば、本発明は、電荷結合素子
における横型オーバーフロードレイン、ブルーミング防
止構造を生成する方法であって、（ａ）電荷結合素子用
の、第１の導電型の基板を設けるステップと、（ｂ）前
記基板に接する酸化物の層を設けるステップと、（ｃ）
前記酸化物に接する窒化物の層を設けるステップと、
（ｄ）後に基板に埋め込まれる第１及び第２の導電型の
高不純物濃度領域を合わせた大きさに実質的に等しい大
きさのエッチング除去した部分を有するハードマスク
を、前記窒化層に接して設けるステップと、（ｅ）前記
エッチング除去した部分の一部にフォトレジストを配置
し、残りのエッチング除去部分が後に基板に埋め込まれ
る第１の導電型領域と実質的に等しい大きさを含むよう
にするステップと、（ｆ）第１の導電型のイオンを、前
記残りのエッチング除去した部分を介して基板に注入
し、チャネルストップを生成するステップと、（ｇ）前
記フォトレジストを除去し、前記エッチング除去した部
分の一部に第２のフォトレジスト層を配置し、残りのエ
ッチング除去した部分が後に基板に埋め込まれる第２の
導電型領域と実質的に等しい大きさを含み、該残りのエ
ッチング除去した部分が前記埋め込まれたチャネルスト
ップに隣り合うステップと、（ｈ）第２の導電型のイオ
ンを、前記残りのエッチング除去した部分を介して基板
に注入し、横型オーバーフロードレインを生成するステ
ップと、（ｉ）前記窒化物層の一部をエッチングし、こ
のエッチング除去部分の周縁部分が前記第２の導電型領
域の周縁部分と実質的に整合されるステップと、（ｊ）
前記窒化物層のエッチング除去した部分に厚いフィール
ド酸化物を成長させ、前記横型オーバーフロードレイン
が厚いフィールド酸化物層で覆われるステップとを含む
方法を提供する。
1つ以上解決することを目的とする。簡単に要約する
と、本発明の1態様によれば、本発明は、電荷結合素子
における横型オーバーフロードレイン、ブルーミング防
止構造を生成する方法であって、（ａ）電荷結合素子用
の、第１の導電型の基板を設けるステップと、（ｂ）前
記基板に接する酸化物の層を設けるステップと、（ｃ）
前記酸化物に接する窒化物の層を設けるステップと、
（ｄ）後に基板に埋め込まれる第１及び第２の導電型の
高不純物濃度領域を合わせた大きさに実質的に等しい大
きさのエッチング除去した部分を有するハードマスク
を、前記窒化層に接して設けるステップと、（ｅ）前記
エッチング除去した部分の一部にフォトレジストを配置
し、残りのエッチング除去部分が後に基板に埋め込まれ
る第１の導電型領域と実質的に等しい大きさを含むよう
にするステップと、（ｆ）第１の導電型のイオンを、前
記残りのエッチング除去した部分を介して基板に注入
し、チャネルストップを生成するステップと、（ｇ）前
記フォトレジストを除去し、前記エッチング除去した部
分の一部に第２のフォトレジスト層を配置し、残りのエ
ッチング除去した部分が後に基板に埋め込まれる第２の
導電型領域と実質的に等しい大きさを含み、該残りのエ
ッチング除去した部分が前記埋め込まれたチャネルスト
ップに隣り合うステップと、（ｈ）第２の導電型のイオ
ンを、前記残りのエッチング除去した部分を介して基板
に注入し、横型オーバーフロードレインを生成するステ
ップと、（ｉ）前記窒化物層の一部をエッチングし、こ
のエッチング除去部分の周縁部分が前記第２の導電型領
域の周縁部分と実質的に整合されるステップと、（ｊ）
前記窒化物層のエッチング除去した部分に厚いフィール
ド酸化物を成長させ、前記横型オーバーフロードレイン
が厚いフィールド酸化物層で覆われるステップとを含む
方法を提供する。
【０００７】本発明の上記及び他の目的は、以下の説明
および図面に関連してより明らかになる。なお、図にお
いては、可能であれば、各図に共通する同一部材を示す
ために同一の符号を使用している。
および図面に関連してより明らかになる。なお、図にお
いては、可能であれば、各図に共通する同一部材を示す
ために同一の符号を使用している。
【０００８】
【発明の実施の形態】図1には、本発明のフルフレーム
イメージセンサ１０を生成する第1段階の断面図が示さ
れている。イメージセンサ１０は基板２０を含み、基板
２０上には（例えば）厚さ３００オングストロームの酸
化層３０が形成され、さらに酸化層３０上には（例え
ば）厚さ３００オングストロームの窒化層４０が形成さ
れる。そして、ハードマスク５０を窒化層４０を覆うよ
うに設ける。このハードマスク５０は、好ましくは低温
酸化物であるが、任意の適当な代替物を代用してもよ
い。そして、ハードマスク５０上に、第1の除去可能な
フォトレジストの層６０を設ける。
イメージセンサ１０を生成する第1段階の断面図が示さ
れている。イメージセンサ１０は基板２０を含み、基板
２０上には（例えば）厚さ３００オングストロームの酸
化層３０が形成され、さらに酸化層３０上には（例え
ば）厚さ３００オングストロームの窒化層４０が形成さ
れる。そして、ハードマスク５０を窒化層４０を覆うよ
うに設ける。このハードマスク５０は、好ましくは低温
酸化物であるが、任意の適当な代替物を代用してもよ
い。そして、ハードマスク５０上に、第1の除去可能な
フォトレジストの層６０を設ける。
【０００９】図1から図２を参照すると、フォトレジス
ト６０をパターニングし、ハードマスク５０を、開口部
７０を有するようにエッチングする。開口部７０の幅は
ｗlo d+ｗchstであり、これは後に埋め込まれるチャネル
ストップと横型オーバーフロードレインの幅の合計に実
質的に等しい。その後、残りのフォトレジスト６０を除
去する。
ト６０をパターニングし、ハードマスク５０を、開口部
７０を有するようにエッチングする。開口部７０の幅は
ｗlo d+ｗchstであり、これは後に埋め込まれるチャネル
ストップと横型オーバーフロードレインの幅の合計に実
質的に等しい。その後、残りのフォトレジスト６０を除
去する。
【００１０】図３において、第２の除去可能なフォトレ
ジスト層８０を、ハードマスク５０の一部及びエッチン
グで除去した領域の一部でかつ窒化層４０の上に設け
る。当業者には明らかであると思われるが、フォトレジ
スト８０及びハードマスク５０の厚さは、後続の埋め込
み（implants）を遮断するのに十分な厚さである。ｗch
stの大きさは、基板２０に埋め込まれる、不純物濃度の
高い（heavily-doped）ｐ型チャネルストップ９０の幅
と実質的に等しい。
ジスト層８０を、ハードマスク５０の一部及びエッチン
グで除去した領域の一部でかつ窒化層４０の上に設け
る。当業者には明らかであると思われるが、フォトレジ
スト８０及びハードマスク５０の厚さは、後続の埋め込
み（implants）を遮断するのに十分な厚さである。ｗch
stの大きさは、基板２０に埋め込まれる、不純物濃度の
高い（heavily-doped）ｐ型チャネルストップ９０の幅
と実質的に等しい。
【００１１】図４に示すように、第2のフォトレジスト
層８０を除去し、第3の除去可能なフォトレジスト層１
００を、チャネルストップ９０に隣接するハードマスク
５０を覆って、かつエッチングで除去された部分７０の
チャネルストップ９０上にパターニングする。そして、
不純物濃度の高いｎ型導電性領域を介して横型オーバー
フロードレイン１１０を基板２０に埋め込む。
層８０を除去し、第3の除去可能なフォトレジスト層１
００を、チャネルストップ９０に隣接するハードマスク
５０を覆って、かつエッチングで除去された部分７０の
チャネルストップ９０上にパターニングする。そして、
不純物濃度の高いｎ型導電性領域を介して横型オーバー
フロードレイン１１０を基板２０に埋め込む。
【００１２】図５を参照すると、フォトレジスト１００
を除去し、窒化層４０をエッチングしてチャネルストッ
プ９０と横型オーバーフロードレイン１１５を開口部７
５を介して露出する。当業者であれば、窒化層４０を前
の処理段階でエッチングしてもよく、この段階でのエッ
チングは好ましい実施形態にすぎないことがわかる。こ
こで、エッチング除去された部分の一周縁部が横型オー
バーフロードレインの周縁部と整合していることに注目
すべきである。図６を簡単に参照すると、ハードマスク
５０が除去されている。
を除去し、窒化層４０をエッチングしてチャネルストッ
プ９０と横型オーバーフロードレイン１１５を開口部７
５を介して露出する。当業者であれば、窒化層４０を前
の処理段階でエッチングしてもよく、この段階でのエッ
チングは好ましい実施形態にすぎないことがわかる。こ
こで、エッチング除去された部分の一周縁部が横型オー
バーフロードレインの周縁部と整合していることに注目
すべきである。図６を簡単に参照すると、ハードマスク
５０が除去されている。
【００１３】図６から図７に示されるように、厚いフィ
ールド酸化層１２０が基板２０上部の窒化層４０の開口
部７５において成長している。ここで使用されるよう
に、厚いフィールド酸化物とは、ＯＮＯ（酸化／窒化／
酸化）層より厚いフィールド酸化層を意味する。フィー
ルド酸化層の成長と同時に、トップゲート酸化層１３０
を窒化層４０上に成長させ、これにより酸化／窒化／酸
化（ＯＮＯ）ゲート誘電体積層を完成する。図８を参照
すると、埋め込みチャネル（ｎ型導電性）１４０を形成
し、周知の技術により、図９に示すようなイメージセン
サ１０を完成する。図より明らかなように、完成したイ
メージセンサ１０は、オーバーフローした電荷が溢れ出
るバリアを形成するための障壁（ｐ型導電性）１５０及
びポリシリコン上部層ゲート電極１６０を含む。
ールド酸化層１２０が基板２０上部の窒化層４０の開口
部７５において成長している。ここで使用されるよう
に、厚いフィールド酸化物とは、ＯＮＯ（酸化／窒化／
酸化）層より厚いフィールド酸化層を意味する。フィー
ルド酸化層の成長と同時に、トップゲート酸化層１３０
を窒化層４０上に成長させ、これにより酸化／窒化／酸
化（ＯＮＯ）ゲート誘電体積層を完成する。図８を参照
すると、埋め込みチャネル（ｎ型導電性）１４０を形成
し、周知の技術により、図９に示すようなイメージセン
サ１０を完成する。図より明らかなように、完成したイ
メージセンサ１０は、オーバーフローした電荷が溢れ出
るバリアを形成するための障壁（ｐ型導電性）１５０及
びポリシリコン上部層ゲート電極１６０を含む。
【００１４】例えば、ｐ型のシリコン基板及びチャネル
ストップを、ｎ型の埋め込みチャネル及びオーバーフロ
ードレインとともに用いて本発明を説明したが、ｎ型の
基板を用いて、他の種々の要素に逆の導電性を用いるこ
ともできる。また、他のゲート電極材料、例えば、酸化
インジウム錫を使用してもよい。さらに、図にはＣＣＤ
を１つのみと対応する横型オーバーフロードレインが示
されるが、このようなＣＣＤが複数と対応する横型オー
バーフロードレイン、ブルーミング防止構造が設けられ
る。
ストップを、ｎ型の埋め込みチャネル及びオーバーフロ
ードレインとともに用いて本発明を説明したが、ｎ型の
基板を用いて、他の種々の要素に逆の導電性を用いるこ
ともできる。また、他のゲート電極材料、例えば、酸化
インジウム錫を使用してもよい。さらに、図にはＣＣＤ
を１つのみと対応する横型オーバーフロードレインが示
されるが、このようなＣＣＤが複数と対応する横型オー
バーフロードレイン、ブルーミング防止構造が設けられ
る。
【００１５】
【発明の効果】本発明は、横型オーバーフロードレイン
の周縁端部をフィールド酸化層の端部に自己整合させ、
これによりオーバーフロードレインをフィールド酸化層
で完全に覆うという効果を有する。
の周縁端部をフィールド酸化層の端部に自己整合させ、
これによりオーバーフロードレインをフィールド酸化層
で完全に覆うという効果を有する。
【図１】 本発明のイメージセンサを生成する処理の初
期の段階を示す断面図である。
期の段階を示す断面図である。
【図２】 図１の次の段階を示す断面図である。
【図３】 図２の次の段階を示す断面図である。
【図４】 図３の次の段階を示す断面図である。
【図５】 図４の次の段階を示す断面図である。
【図６】 図５の次の段階を示す断面図である。
【図７】 図６の次の段階を示す断面図である。
【図８】 図７の次の段階を示す断面図である。
【図９】 本発明のイメージセンサを生成する最終段階
を示す断面図である。
を示す断面図である。
１０ イメージセンサ、２０ 基板、３０ 酸化層、４
０ 窒化層、５０ ハードマスク、６０ フォトレジス
ト、７０ 開口部、７５ 開口部、８０ フォトレジス
ト、９０ チャネルストップ、１００ フォトレジス
ト、１１０ 横型オーバーフロードレイン、１２０ フ
ィールド酸化層、１３０ トップゲート酸化層、１４０
埋め込みチャネル、１５０ 障壁、１６０ ポリシリ
コン。
０ 窒化層、５０ ハードマスク、６０ フォトレジス
ト、７０ 開口部、７５ 開口部、８０ フォトレジス
ト、９０ チャネルストップ、１００ フォトレジス
ト、１１０ 横型オーバーフロードレイン、１２０ フ
ィールド酸化層、１３０ トップゲート酸化層、１４０
埋め込みチャネル、１５０ 障壁、１６０ ポリシリ
コン。
Claims (3)
- 【請求項１】 電荷結合素子における横型オーバーフロ
ードレイン、ブルーミング防止構造を生成する方法であ
って、 （ａ）電荷結合素子用の、第１の導電型の基板を設ける
ステップと、 （ｂ）前記基板に接する酸化物の層を設けるステップ
と、 （ｃ）前記酸化物に接する窒化物の層を設けるステップ
と、 （ｄ）後に基板に埋め込まれる第１及び第２の導電型の
高不純物濃度領域を合わせた大きさに実質的に等しい大
きさのエッチング除去した部分を有するハードマスク
を、前記窒化層に接して設けるステップと、 （ｅ）前記エッチング除去した部分の一部にフォトレジ
ストを配置し、残りのエッチング除去部分が後に基板に
埋め込まれる第１の導電型領域と実質的に等しい大きさ
を含むようにするステップと、 （ｆ）第１の導電型のイオンを、前記残りのエッチング
除去した部分を介して基板に注入し、チャネルストップ
を生成するステップと、 （ｇ）前記フォトレジストを除去し、前記エッチング除
去した部分の一部に第２のフォトレジスト層を配置し、
残りのエッチング除去した部分が後に基板に埋め込まれ
る第２の導電型領域と実質的に等しい大きさを含み、該
残りのエッチング除去した部分が前記埋め込まれたチャ
ネルストップに隣り合うステップと、 （ｈ）第２の導電型のイオンを、前記残りのエッチング
除去した部分を介して基板に注入し、横型オーバーフロ
ードレインを生成するステップと、 （ｉ）前記窒化物層の一部をエッチングし、このエッチ
ング除去した部分の周縁部分が前記第２の導電型領域の
周縁部分と実質的に整合されるステップと、 （ｊ）前記窒化物層のエッチング除去した部分に厚いフ
ィールド酸化物を成長させ、前記横型オーバーフロード
レインが厚いフィールド酸化物層で覆われるステップ
と、 を含む方法。 - 【請求項２】 請求項１に記載の方法であって、前記第
１の導電型としてｐ型を提供するステップをさらに含む
方法。 - 【請求項３】 請求項１に記載の方法であって、第２の
導電型の埋め込みチャネルを、基板内部のチャネルスト
ップ間に設けるステップをさらに含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/944,548 US6583061B2 (en) | 2001-08-31 | 2001-08-31 | Method for creating an anti-blooming structure in a charge coupled device |
| US09/944,548 | 2001-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124451A true JP2003124451A (ja) | 2003-04-25 |
Family
ID=25481618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002240240A Pending JP2003124451A (ja) | 2001-08-31 | 2002-08-21 | 電荷結合素子におけるブルーミング防止構造の生成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6583061B2 (ja) |
| EP (1) | EP1289019A3 (ja) |
| JP (1) | JP2003124451A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210716A (ja) * | 2005-01-28 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| JP2009177018A (ja) * | 2008-01-25 | 2009-08-06 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
| JP2012511829A (ja) * | 2008-12-10 | 2012-05-24 | イーストマン コダック カンパニー | 横型オーバフロードレインを有するイメージセンサを製造する方法 |
| JP2012511830A (ja) * | 2008-12-10 | 2012-05-24 | イーストマン コダック カンパニー | 側部にオーバーフロードレインを備えるイメージセンサ |
| US8772891B2 (en) | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794219B1 (en) * | 2003-07-28 | 2004-09-21 | Eastman Kodak Company | Method for creating a lateral overflow drain, anti-blooming structure in a charge coupled device |
| JP4739706B2 (ja) * | 2004-07-23 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
| US7829400B2 (en) * | 2005-01-12 | 2010-11-09 | Sharp Kabushiki Kaisha | Semiconductor device fabrication method and semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774557A (en) * | 1986-05-15 | 1988-09-27 | General Electric Company | Back-illuminated semiconductor imager with charge transfer devices in front surface well structure |
| JPS62298163A (ja) * | 1986-06-18 | 1987-12-25 | Nec Corp | 固体撮像素子の製造方法 |
| US5130774A (en) * | 1990-07-12 | 1992-07-14 | Eastman Kodak Company | Antiblooming structure for solid-state image sensor |
| JPH08264747A (ja) * | 1995-03-16 | 1996-10-11 | Eastman Kodak Co | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 |
| US6266087B1 (en) * | 1995-03-27 | 2001-07-24 | Texas Instruments Incorporated | Circuit and technique for smear subtraction in CCD image sensors |
| US5585298A (en) * | 1995-03-31 | 1996-12-17 | Eastman Kodak Company | Self aligned antiblooming structure for solid state image sensors |
| US5702971A (en) * | 1995-03-31 | 1997-12-30 | Eastman Kodak Company | Self-aligned LOD antiblooming structure for solid-state imagers |
| US5714776A (en) * | 1995-11-17 | 1998-02-03 | Eastman Kodak Company | Compact isolation and antiblooming structure for full-frame CCD image sensors operated in the accumlation mode |
| US5798542A (en) * | 1996-10-08 | 1998-08-25 | Eastman Kodak Company | Image sensor having ITO electrodes with overlapping color filters for increased sensitivity |
| US6369413B1 (en) * | 1999-11-05 | 2002-04-09 | Isetex, Inc. | Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making |
-
2001
- 2001-08-31 US US09/944,548 patent/US6583061B2/en not_active Expired - Fee Related
-
2002
- 2002-08-19 EP EP02078412A patent/EP1289019A3/en not_active Withdrawn
- 2002-08-21 JP JP2002240240A patent/JP2003124451A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210716A (ja) * | 2005-01-28 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| JP2009177018A (ja) * | 2008-01-25 | 2009-08-06 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
| JP2012511829A (ja) * | 2008-12-10 | 2012-05-24 | イーストマン コダック カンパニー | 横型オーバフロードレインを有するイメージセンサを製造する方法 |
| JP2012511830A (ja) * | 2008-12-10 | 2012-05-24 | イーストマン コダック カンパニー | 側部にオーバーフロードレインを備えるイメージセンサ |
| US8772891B2 (en) | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
| JP2015057869A (ja) * | 2008-12-10 | 2015-03-26 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 横型オーバフロードレインを有するイメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1289019A3 (en) | 2004-05-19 |
| EP1289019A2 (en) | 2003-03-05 |
| US6583061B2 (en) | 2003-06-24 |
| US20030045109A1 (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8541825B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| US7361527B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| US11600644B2 (en) | Photo diode with dual backside deep trench isolation depth | |
| JP4967237B2 (ja) | 固体撮像装置 | |
| TWI381481B (zh) | 半導體裝置及其製造方法 | |
| US7045380B2 (en) | CMOS image sensor and method of fabricating the same | |
| US7683406B2 (en) | Semiconductor device and method for forming the same | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR940007654B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| JP3954140B2 (ja) | 半導体装置及びその製造方法 | |
| JP2951893B2 (ja) | 半導体素子のトランジスター製造方法 | |
| JP2003124451A (ja) | 電荷結合素子におけるブルーミング防止構造の生成方法 | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| JPH077773B2 (ja) | 半導体装置の製造方法 | |
| US6551883B1 (en) | MOS device with dual gate insulators and method of forming the same | |
| US6794219B1 (en) | Method for creating a lateral overflow drain, anti-blooming structure in a charge coupled device | |
| JP3737466B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR101024825B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| JP2004006671A (ja) | 電荷結合素子およびその製造方法 | |
| KR19990056737A (ko) | 반도체 소자 및 그 제조방법 | |
| US7179675B2 (en) | Method for fabricating image sensor | |
| JP2002076137A (ja) | 半導体装置及びその製造方法 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR930009581B1 (ko) | 반도체 소자 제조방법 |