JP2015057869A - 横型オーバフロードレインを有するイメージセンサ - Google Patents

Abstract

【課題】損傷なくＬＯＤを形成する。【解決手段】横型オーバフロードレイン及びチャネルストップ領域の形成にダブルマスクプロセスを使用する。個々の横型オーバフロードレインを、対応するチャネルストップ領域内に形成する。マスク層を２個使用し、個々の横型オーバフロードレインの一辺を、対応するチャネルストップ領域の一辺に対し並ばせ、或いは実質的に並ばせる。【選択図】図１５

Description

本発明はディジタルカメラ等の撮像装置で使用されるイメージセンサ、特にＬＯＤ（横型オーバフロードレイン）及びチャネルストップ領域を有するイメージセンサに関する。

電子式イメージセンサでは、通常、複数個の感光性画像素子即ち画素が二次元アレイ状に配列されている。光が入射すると画素には荷電キャリアが蓄積されるところ、個々の画素で蓄積可能な電荷量には上限があり、そのため「ブルーミング」として知られる現象が発生する。画素に蓄積された荷電キャリアの総量がその画素で蓄積可能な電荷量を上回り、その画素から隣接する画素へと電荷が漏れ出る現象である。ブルーミングへの対策としては、余剰した荷電キャリアを排出させる手段となるＬＯＤを画素内に形成し、隣接する画素への漏れ出しを防ぐ手法が知られている。

図１〜図３に、従来技術に係るＬＯＤ／チャネルストップ領域形成方法を示す。この方法では、まず、図１の如く基板又はウェル１０２の上方に絶縁層１００を形成し、その層１００の上方に窒化物層１０４を形成する。

次に、図２に示す如く窒化物層１０４の上にマスク層２００を形成し、その層２００をパターニングして幅Ｗ₁の開口を形成した後、窒化物層１０４の開口内露出部分をエッチングで除去する。窒化物層１０４の厚みばらつきを吸収するため、通常、このエッチングはオーバエッチング気味に行われるので、窒化物層１０４だけでなく絶縁層１００の一部分２０２もこのエッチングで除去される。その上で、矢印で示す如く基板１０２内にドーパントをインプラントすることで、横方向隣接画素への荷電キャリア漏れ出しを妨げるチャネルストップ領域２０４を形成する。

更に、図３に示す如く、マスク層２００を除去し、窒化物層１０４残存部分や絶縁層１００露出部分の上に別のマスク層３００を形成し、その層３００をパターニングすることで幅Ｗ₂の開口を形成した後、窒化物層１０４の開口内露出部分をエッチングで除去する。このエッチングも、窒化物層１０４の厚みばらつきを踏まえ通常はオーバエッチング気味に行われ、その結果絶縁層１００が別の部分３０２で更に除去されることとなる。その上で、矢印で示す如く基板１０２内にドーパントをインプラントすることで、ＬＯＤ３０４を形成する。

米国特許第５１３０７７４号明細書 米国特許第５３４９２１５号明細書

ここに、ＬＯＤ３０４の形成に先立ち、窒化物層１０４のうちＬＯＤ形成対象部位に重なる部分全体が除去されるよう、Ｗ₁・Ｗ₂間重複領域３０６を設けた状態で、窒化物層１０４を図２及び図３に示す手順でエッチングすると、絶縁層１００の重複領域３０６内部分３０８が二度エッチングされることになる。この二度のエッチングでその部分３０８が完全に除去されてしまうと、基板１０２の上面が露出し後続の諸処理工程で損傷を受けやすくなる。基板１０２の上面が露出乃至損傷すると基板１０２の汚損、ひいてはクラスタ欠陥等のイメージセンサ欠陥が生じやすくなる。

本発明では、ＬＯＤ及びチャネルストップ領域をダブルマスクプロセスで形成する。このプロセスでは、まず、第１導電型を有する基板、層又はウェルの上に設けられた絶縁層の上方にハードマスク層を形成する。次に、そのハードマスク層に対するパターニングで第１開口を１個又は複数個形成する。更に、そのハードマスク層の上に第２マスク層を形成し、その第２マスク層に対するパターニングで第２開口を１個又は複数個形成する。第２開口は、それぞれ、対応する第１開口の一部分を占めるように、且つ当該第１開口の残りの部分が第２マスク層の一部分で占められるように形成する。

次いで、第１導電型とは逆の第２導電型を有する一種類又は複数種類のドーパントを第２開口経由でインプラントすることで、第１導電型を有する基板、層又はウェル内にＬＯＤを形成する。次に、第２マスク層を除去した上で、その基板、層又はウェルと同じ導電型を有する一種類又は複数種類のドーパントを第１開口経由でインプラントすることで、個々のＬＯＤ及びそれに隣接する第１導電型の基板、層又はウェル内にチャネルストップ領域を形成する。マスク層を２個使用しているため、個々のＬＯＤの一辺を、対応するチャネルストップ領域の一辺に対し（実質的に）並ばせることができる。その後は、例えば、ハードマスク層を除去して既知の製造工程による処理を施す。

本発明によれば、その下にある諸層を損傷させることなく１個又は複数個のＬＯＤを形成することができる。本発明によれば、更に、その構成要素寸法が小さなＬＯＤ及びチャネルストップ領域を正確に且つ再現性よく製造可能な方法が得られる。これは、高分解能のイメージセンサを得る上で有益なことである。

従来技術に係るＬＯＤ／チャネルストップ領域形成方法を示す図である。 その続きを示す図である。 その続きを示す図である。 本発明の実施に適する撮像装置の概略ブロック図である。 本発明の一実施形態に係るイメージセンサ４０６（図４参照）の概略ブロック図である。 本発明の一実施形態における画素５００（図５参照）の概略図である。 本発明の一実施形態に係る画素５００内ＬＯＤ６１０／チャネルストップ領域６０８形成方法を示す線Ａ−Ａ’（図６参照）沿い断面図である。 その続きを示す線Ａ−Ａ’沿い断面図である。 その続きを示す線Ａ−Ａ’沿い断面図である。 その続きを示す線Ａ−Ａ’沿い断面図である。 その続きを示す線Ａ−Ａ’沿い断面図である。 その続きを示す線Ａ−Ａ’沿い断面図である。 本発明の他の実施形態に係る画素５００内ＬＯＤ６１０／チャネルストップ領域６０８形成方法、特に図８の工程に代え実行される工程を示す線Ａ−Ａ’（図６参照）沿い断面図である。 同じく図９の工程に代え実行される工程を示す線Ａ−Ａ’沿い断面図である。 同じく図１０の工程に代え実行される工程を示す線Ａ−Ａ’沿い断面図である。

以下、別紙図面を参照し本発明の実施形態について説明する。なお、図上の寸法は部材間で同一とは限らない。図中、同様の部材には一貫して同様の参照符号を付してある。

また、文脈上明らかに相違する場合を除き、以下の語については明細書及び特許請求の範囲を通じて次の意味に解されたい。まず、「上」「上方」「頂」「底」等の方向指示語は参照中の図面における向きを示すものである。その構成部材の配置や向きが異なる様々な形態で本発明を実施できることからすれば、方向指示語はあくまで説明のためのものであり、何かを限定するために用いられているのではない。イメージセンサ又はそのウェハを構成する諸層との関連ではそうした方向指示語を広義に、即ち相互間に他の層や他のイメージセンサ構成部材乃至要素が１個又は複数個介在することを許容する意味で使用している。従って、本願中で何らかの層に関しその形成個所が他の層の上又は上方と記載されている場合、その層と当該他の層との間に更に１個又は複数個の層が介在しうるものと解されたい。

更に、「ウェハ」及び「基板」の語については、半導体をベースとした物体、例えばシリコン、ＳＯＩ（シリコンオンインシュレータ）構造、ドープド半導体、アンドープド半導体、半導体基板上のエピタキシャル層等、様々な半導体製物体を意味するものと解されたい。

図４に、本発明の実施に適する撮像装置の概略ブロック構成を示す。この図に示す撮像装置４００はディジタルカメラとして構成されているが、本件技術分野で習熟を積まれた方々（いわゆる当業者）には自明な通り、ディジタルカメラは本発明に係るイメージセンサを搭載可能な撮像装置の一例に過ぎない。他種撮像装置、例えばカメラ付携帯電話、スキャナ、ディジタルビデオカムコーダ等にも本発明を適用することができる。

このディジタルカメラ４００は、視野内からの入射光４０２を合焦させる撮像部４０４や、それによって生じる１個又は複数個の像を捉え電磁輻射から電気信号へと変換するイメージセンサ４０６を備えるほか、プロセッサ４０８、メモリ４１０、ディスプレイ４１２、１個又は複数個の他種入出力（Ｉ／Ｏ）手段４１４等を備えている。撮像部４０４は、レンズ、中性濃度フィルタ、絞り、シャッタ等の既知部材で構成することができる。この図では互いに別体に描かれているが、撮像部４０４をセンサ４０６と一体化させることや、カメラ４００構成部材のうち１個又は複数個をそれに付加することでカメラモジュールを形成することも可能である。例えば、プロセッサやメモリをセンサ４０６と一体化させてカメラモジュールにした形態で本発明を実施することも可能である。

プロセッサ４０８は、マイクロプロセッサ、ＣＰＵ（中央処理ユニット）、ＡＳＩＣ（用途特化集積回路）、ＤＳＰ（ディジタル信号プロセッサ）等の情報処理デバイスやその組合せで構成されており、タイミング信号等の信号を供給し撮像部４０４やイメージセンサ４０６の諸構成部材を制御するよう構成されている。

メモリ４１０は、ＲＡＭ（ランダムアクセスメモリ）、ＲＯＭ（リードオンリメモリ）、フラッシュメモリ、ディスクベースメモリ、リムーバブルメモリ等のメモリ乃至記憶素子やその任意の組合せで構成されており、イメージセンサ４０６によって捉えられた画像はプロセッサ４０８によってこのメモリ４１０に格納される。ディスプレイ４１２はその画面上にその画像を表示させる部材であり、アクティブマトリクスカラーＬＣＤ（液晶ディスプレイ）等のディスプレイで構成されている。他のＩ／Ｏ手段４１４としては、種々のオンスクリーン操作子、ボタンその他のユーザインタフェース、ネットワークインタフェース、メモリカードインタフェース等を設けることができる。

そして、いわゆる当業者にとり既知な種類の部材を図４中のディジタルカメラに追加することや、その構成部材をいわゆる当業者にとり既知な種類の部材で置き換えることも可能である。本願中に具体的な図示・説明の部材は、本件技術分野で既知の部材のなかから選定すればよい。また、先に述べた通り、本発明は様々な種類の撮像装置に適用することができる。更に、本願記載の実施形態に備わる機能又はその一部を、撮像装置内の情報処理部材（群）で実行されるソフトウェア、といった形態で実現することもできる。いわゆる当業者であれば、本願中の説明を参照することで、そうしたソフトウェアを難なく作成することができよう。

図５に、図４に示した部材のうち本発明の一実施形態に係るイメージセンサ４０６の概略ブロック構成を示す。以下の説明では、このセンサ４０６として全二相フルフレームＣＣＤ（電荷結合素子）イメージセンサを使用する例を考えるが、他種イメージセンサを用いて本発明を実施すること、例えばセンサ４０６をインタラインＣＣＤイメージセンサ、三相ＣＣＤイメージセンサ、四相ＣＣＤイメージセンサ等とすることも可能である。

イメージセンサ４０６は、複数個の画素５００を通例に倣い行列配置することで形成された撮像領域５０２を有している。個々の画素５００はシフト素子、個々の画素カラム（列）は垂直シフトレジスタとして構成されている。撮像するとそれらの画素５００に電荷が蓄積されるので、撮像領域５０２からその電荷を読み出すことで画像を読み出すことができる。その際には、蓄積された電荷即ち信号が、一群の垂直シフトレジスタによるシフト動作で画素ロー（行）毎に水平シフトレジスタ５０４へと送られ、更に水平シフトレジスタ５０４による順次シフト動作で出力増幅器５０６へと送られていく。

図６に、図５に示した部材のうち本発明の一実施形態における画素５００の概略構成を示す。垂直方向に並ぶ画素を複数部分（相）に分けて用いデバイス内電荷転送を行うタイプのイメージセンサを多相ＣＣＤイメージセンサと呼ぶところ、図５に示したイメージセンサ４０６は前述の通り全二相ＣＣＤイメージセンサとなっている。即ち、垂直方向に沿い並ぶ個々の画素が第１相シフト素子６００及び第２相シフト素子６０２を有している。

障壁領域６０４，６０６は画素５００内の各シフト素子６００，６０２を垂直方向隣接画素から分離しており、垂直方向に沿った画素間電荷転送に使用されている。画素５００内に形成されているチャネルストップ領域６０８は、垂直方向隣接素子への電荷漏れ出しを妨げている。破線の如くそのチャネルストップ領域６０８内に形成されているＬＯＤ６１０は、余剰乃至不要な電荷を画素５００から排出するのに使用されている。本実施形態では、ドーパント濃度はＬＯＤ６１０の方がチャネルストップ領域６０８より高くなっている。

画素５００内にはオーバフロー障壁領域も形成されている。但し、簡明化のためこの図では省略されている。オーバフロー障壁領域は任意の既知手法で設計、形成することができる。オーバフロー障壁領域については例えば特許文献１及び２に記載がある。

そして、画素５００の上方にはゲート電極６１２，６１４が形成されている。この電極６１２，６１４は、光を透過させ得るよう透明素材、例えばポリシリコン、ＩＴＯ（酸化インジウム錫）等で形成されている。ゲート電極６１２，６１４はシフト素子６００，６０２を介した電荷転送を引き起こすための電極であり、個々のゲート電極６１２，６１４に対し交番的に電圧を印加することで、電荷をあるシフト素子からその次のシフト素子へとシフトさせることができる。矢印６１６は、個々の垂直シフトレジスタを介した電荷転送の方向を表している。

図７〜図１２に、本発明の一実施形態に従い画素５００の一部分にＬＯＤ６１０及びチャネルストップ領域６０８を形成する方法を、図６中の線Ａ−Ａ’に沿った断面で示す。本実施形態では、まず、画素５００となる部分について幾つかの初期製造工程を実施し、層７０２の上方に絶縁層７００が形成された図７の状態とする。層７０２はｎ又はｐの導電型を有する基板、層又はウェル、絶縁層７００は酸化物層７０４、窒化物層７０６及び酸化物層７０８からなるＯＮＯ層であるが、これは一例に過ぎない。

次に、絶縁層７００の上方にハードマスク層８００を形成し、そのハードマスク層８００をパターニングすることで、図８に示す開口８０２を形成する。ハードマスク層８００は、窒化シリコン層、二酸化シリコン層等として形成するとよい。酸化物層７０８及び窒化物層７０６のうち開口８０２内露出部分は除去されている。酸化物層７０４が除去されていないので、本実施形態ではその層７０４が保護／遮蔽層として機能する。

更に、ハードマスク層８００上に第２マスク層９００を形成し、その層９００をパターニングすることで、図９に示す開口９０２を形成する。本実施形態では、ハードマスク層８００上にフォトレジストを堆積させることで第２マスク層９００が形成されている。開口９０２は開口８０２の一部分を占めるように形成されており、その開口８０２の残余部分は第２マスク層９００で満たされている。

その後、一種類又は複数種類のドーパントを矢印の如く層７０２内にインプラントし、それによってＬＯＤ６１０を形成する。ＬＯＤ６１０の形成に使用するドーパント（群）は層７０２と逆の導電型を有するものである。例えば、ｐ型ドーパントを含む層７０２内にＬＯＤ６１０を形成するにはｎ型ドーパントを使用すればよい。一例であるが、ｎ型ドーパントたる砒素を１×１０¹⁴原子／ｃｍ²の濃度でインプラントしてＬＯＤ６１０を形成すればよい。

次いで、マスク層９００を除去した上で、一種類又は複数種類のドーパントを矢印の如く開口８０２経由でＬＯＤ６１０及びそれに隣接する層７０２内領域にインプラントすることによって、図１０に示すチャネルストップ領域６０８を形成する。この領域６０８の形成に使用するドーパント（群）は層７０２と同じ導電型を有するものである。例えば、その導電型がｐ型の層７０２内にチャネルストップ領域６０８を形成するには一種類又は複数種類のｐ型ドーパントを本実施形態に従い使用すればよい。一例であるが、ｐ型ドーパントたる硼素を１×１０¹³原子／ｃｍ²の濃度でインプラントしてチャネルストップ領域６０８を形成すればよい。

このように２個のマスク層８００及び９００を使用すると、ＬＯＤ６１０の一辺をチャネルストップ領域６０８の一辺に対し（実質的に）並ばせることができる。この後は、ハードマスク層８００を除去して図１１に示す構造にした上で、チャネルストップ領域６０８及びＬＯＤ６１０の上方に図１２に示す如くフィールド酸化物領域１２００を形成する。この領域１２００は任意の既知手法で形成することができる。形成後の画素５００は更なる処理工程、例えば埋込チャネルを形成する工程、ＬＯＤ６１０に隣接するようオーバフロー障壁領域を形成する工程、上方にゲート電極を形成する工程等の処理工程に供することができる。

図１３〜図１５に、本発明の他の実施形態に従い画素５００の一部分にＬＯＤ６１０及びチャネルストップ領域６０８を形成する方法、特に図８〜図１０の工程に代え実行される工程を図６中の線Ａ−Ａ’沿い断面で示す。本実施形態では、図７に示す工程を実施した後図１３に示す処理工程を実施する。即ち、絶縁層７００上にマスク層１３００を形成し、その層１３００をパターニングすることで、同図の如く第１開口１３０２を形成する。本実施形態では、絶縁層７００上にフォトレジストを堆積させることでマスク層１３００を形成しているが、絶縁層７００の上方にハードマスク層を堆積させることでもこの層１３００を形成することができる。

次に、一種類又は複数種類のドーパントを矢印の如く開口１３０２経由で層７０２内にインプラントし、それによってチャネルストップ領域６０８を形成する。この領域６０８の形成に使用するドーパント（群）は層７０２と同じ導電型を有するものである。例えば、その導電型がｐ型の層７０２内にチャネルストップ領域６０８を形成するには一種類又は複数種類のｐ型ドーパントを本実施形態に従い使用すればよい。一例であるが、ｐ型ドーパントたる硼素を１×１０¹³原子／ｃｍ²の濃度でインプラントしチャネルストップ領域６０８を形成すればよい。また、その導電型がｎ型の層７０２内にチャネルストップ領域６０８を形成するには一種類又は複数種類のｎ型ドーパントを本実施形態に従い使用すればよい。

更に、図１４に示す如く、酸化物層７０８及び窒化物層７０６の開口１３０２内露出部分を例えばプラズマエッチングで除去する。本実施形態では酸化物層７０４が除去されないので、その層７０４が保護／遮蔽層として機能する。

次いで、マスク層１３００の上方にマスク層１５００を形成し、その層１５００をパターニングすることで、図１５に示す如く第２開口１５０２を形成する。本実施形態では、マスク層１３００の上方にフォトレジストを堆積させることでマスク層１５００が形成されている。第２開口１５０２は、第１開口１３０２の一部分を占めるように、且つその第１開口１３０２の残りの部分が第２マスク層１５００の一部分で占められるように形成されている。

その後、一種類又は複数種類のドーパントを矢印の如く開口１５０２経由でチャネルストップ領域６０８内にインプラントし、それによってＬＯＤ６１０を形成する。２個のマスク層１３００及び１５００を使用しているので、ＬＯＤ６１０の一辺をチャネルストップ領域６０８の一辺に対し（実質的に）並ばせることができる。ＬＯＤ６１０の形成に使用するドーパント（群）はチャネルストップ領域６０８と逆の導電型を有するものである。例えば、ｐ型ドーパントを含むチャネルストップ領域６０８内にＬＯＤ６１０を形成するにはｎ型ドーパントを使用すればよい。一例であるが、ｎ型ドーパントたる砒素を１×１０¹⁴原子／ｃｍ²の濃度でインプラントしＬＯＤ６１０を形成すればよい。

そして、ＬＯＤ６１０の形成後は、図１５中のマスク層１５００及び１３００を除去して図１１の画素構造にした上で、チャネルストップ領域６０８及びＬＯＤ６１０の上方に図１２の如くフィールド酸化物領域１２００を形成する。この領域１２００は任意の既知手法で形成することができる。形成後の画素５００は更なる処理工程、例えば埋込チャネルを形成する工程、ＬＯＤ６１０に隣接するようオーバフロー障壁領域を形成する工程、上方にゲート電極を形成する工程等の処理工程に供することができる。

これら、図７〜図１５に示した方法によれば、従来構造よりも小寸法のＬＯＤ６１０及びチャネルストップ領域６０８を形成することができる。それは、開口９０２（図９）及び１５０２（図１５）の寸法が、開口８０２（図８）及び１３０２（図１３）の寸法よりも小さくなるからである。即ち、既存のリソグラフィ技術等で形成される開口８０２及び１３０２の寸法は、その技術で実現可能な最小寸法よりも小さくすることができないが、開口９０２及び１５０２は対応する開口８０２及び１３０２の一部分を占めるよう形成されるので、その寸法が開口８０２及び１３０２よりも小さくなる。このように、本発明によれば、その構成要素寸法が小さなＬＯＤ及びチャネルストップ領域を正確に且つ再現性よく形成可能な方法が得られる。

以上、本発明につきその特定の実施形態を参照して説明してきたが、いわゆる当業者であれば、本発明の技術的範囲から逸脱することなく様々な変形乃至改良を施すことができよう。例えば、図８に示した製造工程と図９及び図１０に示した製造工程の実施順序を入れ替えてもよい。即ち、酸化物層７０８及び窒化物層７０６の開口８０２内露出部分を除去する前に、ＬＯＤ６１０及びチャネルストップ領域６０８を形成してもよい。また、層７０２及びチャネルストップ領域６０８の導電型をｎ型、ＬＯＤ６１０の導電型をｐ型にしてもよい。

更に、本発明の具体的実施形態について説明してきたが、本発明はそれらの形態以外でも実施できるのでその点に留意されたい。例えば、ある実施形態との関連で説明した部材を他の実施形態で使用することや、実施形態間で構成部材を入れ替えることも、構成によっては可能である。

１００，７００ 絶縁層、１０２，７０２ 基板、層又はウェル、１０４，７０６ 窒化物層、２００，３００，１３００，１５００ マスク層、２０２，３０２，３０８ 絶縁層の一部分、２０４，６０８ チャネルストップ領域、３０４，６１０ 横型オーバフロードレイン（ＬＯＤ）、３０６ 重複領域、４００ 撮像装置、４０２ 光、４０４ 撮像部、４０６ イメージセンサ、４０８ プロセッサ、４１０ メモリ、４１２ ディスプレイ、４１４ 他の入出力（Ｉ／Ｏ）手段、５００ 画素、５０２ 撮像領域、５０４ 水平シフトレジスタ、５０６ 出力増幅器、６００，６０２ シフト素子、６０４，６０６ 障壁領域、６１２，６１４ ゲート電極、６１６ 垂直シフトレジスタを介した電荷転送の方向、７０４、７０８ 酸化物層、８００ ハードマスク層、８０２，１３０２ 第１開口、９００ 第２マスク層、９０２，１５０２ 第２開口、１２００ フィールド酸化物領域。

Claims (10)

1. イメージセンサであって、
   光に露出すると荷電キャリアを蓄積する複数の画素であって、前記各画素は少なくとも１つのシフト素子を含む画素と、
   前記画素の１つに対応するチャネルストップであって、前記荷電キャリアが前記画素から隣接する前記画素へ移動するのを防ぐチャネルストップと、
   前記チャネルストップ内部に全体が収容され、前記少なくとも１つのシフト素子から余剰した前記荷電キャリアを排出する横型オーバーフロードレインであって、前記少なくとも１つのシフト素子に最も近い前記横型オーバーフロードレインの１辺は、前記少なくとも１つのシフト素子に最も近い前記チャネルストップの１辺と横方向の側辺を共用し、これによってそうなっていなければ前記チャネルストップによって妨げられる前記横型オーバーフロードレインへの移動を前記少なくとも１つのシフト素子と前記横型オーバーフロードレインとの間で前記チャネルストップを渡る領域に補助部を必要とせずに、余剰した前記荷電キャリアを前記横型オーバーフロードレインへ移動させるオーバーフロードレインと、
   前記チャネルストップと前記横型オーバーフロードレインの上方に配置されたフィールド酸化物領域と、
   を備えるイメージセンサ。
2. 請求項１記載のイメージセンサであって、前記チャネルストップは第１導電型のドーパントを備え、前記横型オーバーフロードレインは前記第１導電型とは逆の第２導電型のドーパントを備えるイメージセンサ。
3. 請求項２記載のイメージセンサであって、前記横型オーバーフロードレインのドーパント濃度は、前記チャネルストップのドーパント濃度よりも高いイメージセンサ。
4. 請求項１記載のイメージセンサであって、前記チャネルストップの幅は、前記横型オーバーフロードレインの幅より大きいイメージセンサ。
5. イメージセンサであって、
   光に露出すると荷電キャリアを蓄積する複数の画素と、
   前記画素の１つに対応するチャネルストップであって、前記荷電キャリアが前記画素から隣接する前記画素へ移動するのを防ぐチャネルストップと、
   前記チャネルストップ内部に全体が収容され、前記画素から余剰した前記荷電キャリアを排出する横型オーバーフロードレインであって、前記横型オーバーフロードレインと前記チャネルストップは、横方向の１側辺のみを共用し、これによってそうなっていなければ前記チャネルストップによって妨げられる前記横型オーバーフロードレインへの移動を前記画素と前記横型オーバーフロードレインとの間で前記チャネルストップを渡る領域に補助部を必要とせずに、余剰した前記荷電キャリアを前記横型オーバーフロードレインへ移動させるオーバーフロードレインと、
   前記チャネルストップと前記横型オーバーフロードレインの上方に配置されたフィールド酸化物領域と、
   を備えるイメージセンサ。
6. 請求項５記載のイメージセンサであって、前記チャネルストップは第１導電型のドーパントを備え、前記横型オーバーフロードレインは前記第１導電型とは逆の第２導電型のドーパントを備えるイメージセンサ。
7. 請求項６記載のイメージセンサであって、前記横型オーバーフロードレインのドーパント濃度は、前記チャネルストップのドーパント濃度よりも高いイメージセンサ。
8. 請求項５記載のイメージセンサであって、前記チャネルストップの幅は、前記横型オーバーフロードレインの幅より大きいイメージセンサ。
9. 請求項５記載のイメージセンサであって、前記チャネルストップは、前記共用側辺と、前記共用側辺から離れた前記チャネルストップの第２辺との間で延伸し、前記横型オーバーフロードレインは、前記共有側辺と、前記共有側辺から離れた前記横型オーバーフロードレインの第２辺との間で延伸し、前記横型オーバーフロードレインの第２辺は前記チャネルストップ内部に収容されるイメージセンサ。
10. 請求項５記載のイメージセンサであって、前記各画素はシフト素子を備え、前記共有側辺は前記シフト素子の付近にあるイメージセンサ。

Images