JP5679459B2 - 横型オーバフロードレインを有するイメージセンサを製造する方法 - Google Patents

横型オーバフロードレインを有するイメージセンサを製造する方法 Download PDF

Info

Publication number
JP5679459B2
JP5679459B2 JP2011540679A JP2011540679A JP5679459B2 JP 5679459 B2 JP5679459 B2 JP 5679459B2 JP 2011540679 A JP2011540679 A JP 2011540679A JP 2011540679 A JP2011540679 A JP 2011540679A JP 5679459 B2 JP5679459 B2 JP 5679459B2
Authority
JP
Japan
Prior art keywords
layer
mask layer
opening
channel stop
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011540679A
Other languages
English (en)
Other versions
JP2012511829A5 (ja
JP2012511829A (ja
Inventor
エドマンド ケネス バンハート
エドマンド ケネス バンハート
エリック ゴードン スティーブンス
エリック ゴードン スティーブンス
ハン クオ ドーン
ハン クオ ドーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/609,296 external-priority patent/US8329499B2/en
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of JP2012511829A publication Critical patent/JP2012511829A/ja
Publication of JP2012511829A5 publication Critical patent/JP2012511829A5/ja
Application granted granted Critical
Publication of JP5679459B2 publication Critical patent/JP5679459B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • H01L27/14672Blooming suppression
    • H01L27/14674Overflow drain structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14887Blooming suppression

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明はディジタルカメラ等の撮像装置で使用されるイメージセンサ、特にLOD(横型オーバフロードレイン)及びチャネルストップ領域を有するイメージセンサに関する。
電子式イメージセンサでは、通常、複数個の感光性画像素子即ち画素が二次元アレイ状に配列されている。光が入射すると画素には荷電キャリアが蓄積されるところ、個々の画素で蓄積可能な電荷量には上限があり、そのため「ブルーミング」として知られる現象が発生する。画素に蓄積された荷電キャリアの総量がその画素で蓄積可能な電荷量を上回り、その画素から隣接する画素へと電荷が漏れ出る現象である。ブルーミングへの対策としては、余剰した荷電キャリアを排出させる手段となるLODを画素内に形成し、隣接する画素への漏れ出しを防ぐ手法が知られている。
図1〜図3に、従来技術に係るLOD/チャネルストップ領域形成方法を示す。この方法では、まず、図1の如く基板又はウェル102の上方に絶縁層100を形成し、その層100の上方に窒化物層104を形成する。
次に、図2に示す如く窒化物層104の上にマスク層200を形成し、その層200をパターニングして幅W1の開口を形成した後、窒化物層104の開口内露出部分をエッチングで除去する。窒化物層104の厚みばらつきを吸収するため、通常、このエッチングはオーバエッチング気味に行われるので、窒化物層104だけでなく絶縁層100の一部分202もこのエッチングで除去される。その上で、矢印で示す如く基板102内にドーパントをインプラントすることで、横方向隣接画素への荷電キャリア漏れ出しを妨げるチャネルストップ領域204を形成する。
更に、図3に示す如く、マスク層200を除去し、窒化物層104残存部分や絶縁層100露出部分の上に別のマスク層300を形成し、その層300をパターニングすることで幅W2の開口を形成した後、窒化物層104の開口内露出部分をエッチングで除去する。このエッチングも、窒化物層104の厚みばらつきを踏まえ通常はオーバエッチング気味に行われ、その結果絶縁層100が別の部分302で更に除去されることとなる。その上で、矢印で示す如く基板102内にドーパントをインプラントすることで、LOD304を形成する。
米国特許第5130774号明細書 米国特許第5349215号明細書
ここに、LOD304の形成に先立ち、窒化物層104のうちLOD形成対象部位に重なる部分全体が除去されるよう、W1・W2間重複領域306を設けた状態で、窒化物層104を図2及び図3に示す手順でエッチングすると、絶縁層100の重複領域306内部分308が二度エッチングされることになる。この二度のエッチングでその部分308が完全に除去されてしまうと、基板102の上面が露出し後続の諸処理工程で損傷を受けやすくなる。基板102の上面が露出乃至損傷すると基板102の汚損、ひいてはクラスタ欠陥等のイメージセンサ欠陥が生じやすくなる。
本発明では、LOD及びチャネルストップ領域をダブルマスクプロセスで形成する。このプロセスでは、まず、第1導電型を有する基板、層又はウェルの上に設けられた絶縁層の上方にハードマスク層を形成する。次に、そのハードマスク層に対するパターニングで第1開口を1個又は複数個形成する。更に、そのハードマスク層の上に第2マスク層を形成し、その第2マスク層に対するパターニングで第2開口を1個又は複数個形成する。第2開口は、それぞれ、対応する第1開口の一部分を占めるように、且つ当該第1開口の残りの部分が第2マスク層の一部分で占められるように形成する。
次いで、第1導電型とは逆の第2導電型を有する一種類又は複数種類のドーパントを第2開口経由でインプラントすることで、第1導電型を有する基板、層又はウェル内にLODを形成する。次に、第2マスク層を除去した上で、その基板、層又はウェルと同じ導電型を有する一種類又は複数種類のドーパントを第1開口経由でインプラントすることで、個々のLOD及びそれに隣接する第1導電型の基板、層又はウェル内にチャネルストップ領域を形成する。マスク層を2個使用しているため、個々のLODの一辺を、対応するチャネルストップ領域の一辺に対し(実質的に)並ばせることができる。その後は、例えば、ハードマスク層を除去して既知の製造工程による処理を施す。
本発明によれば、その下にある諸層を損傷させることなく1個又は複数個のLODを形成することができる。本発明によれば、更に、その構成要素寸法が小さなLOD及びチャネルストップ領域を正確に且つ再現性よく製造可能な方法が得られる。これは、高分解能のイメージセンサを得る上で有益なことである。
従来技術に係るLOD/チャネルストップ領域形成方法を示す図である。 その続きを示す図である。 その続きを示す図である。 本発明の実施に適する撮像装置の概略ブロック図である。 本発明の一実施形態に係るイメージセンサ406(図4参照)の概略ブロック図である。 本発明の一実施形態における画素500(図5参照)の概略図である。 本発明の一実施形態に係る画素500内LOD610/チャネルストップ領域608形成方法を示す線A−A’(図6参照)沿い断面図である。 その続きを示す線A−A’沿い断面図である。 その続きを示す線A−A’沿い断面図である。 その続きを示す線A−A’沿い断面図である。 その続きを示す線A−A’沿い断面図である。 その続きを示す線A−A’沿い断面図である。 本発明の他の実施形態に係る画素500内LOD610/チャネルストップ領域608形成方法、特に図8の工程に代え実行される工程を示す線A−A’(図6参照)沿い断面図である。 同じく図9の工程に代え実行される工程を示す線A−A’沿い断面図である。 同じく図10の工程に代え実行される工程を示す線A−A’沿い断面図である。
以下、別紙図面を参照し本発明の実施形態について説明する。なお、図上の寸法は部材間で同一とは限らない。図中、同様の部材には一貫して同様の参照符号を付してある。
また、文脈上明らかに相違する場合を除き、以下の語については明細書及び特許請求の範囲を通じて次の意味に解されたい。まず、「上」「上方」「頂」「底」等の方向指示語は参照中の図面における向きを示すものである。その構成部材の配置や向きが異なる様々な形態で本発明を実施できることからすれば、方向指示語はあくまで説明のためのものであり、何かを限定するために用いられているのではない。イメージセンサ又はそのウェハを構成する諸層との関連ではそうした方向指示語を広義に、即ち相互間に他の層や他のイメージセンサ構成部材乃至要素が1個又は複数個介在することを許容する意味で使用している。従って、本願中で何らかの層に関しその形成個所が他の層の上又は上方と記載されている場合、その層と当該他の層との間に更に1個又は複数個の層が介在しうるものと解されたい。
更に、「ウェハ」及び「基板」の語については、半導体をベースとした物体、例えばシリコン、SOI(シリコンオンインシュレータ)構造、ドープド半導体、アンドープド半導体、半導体基板上のエピタキシャル層等、様々な半導体製物体を意味するものと解されたい。
図4に、本発明の実施に適する撮像装置の概略ブロック構成を示す。この図に示す撮像装置400はディジタルカメラとして構成されているが、本件技術分野で習熟を積まれた方々(いわゆる当業者)には自明な通り、ディジタルカメラは本発明に係るイメージセンサを搭載可能な撮像装置の一例に過ぎない。他種撮像装置、例えばカメラ付携帯電話、スキャナ、ディジタルビデオカムコーダ等にも本発明を適用することができる。
このディジタルカメラ400は、視野内からの入射光402を合焦させる撮像部404や、それによって生じる1個又は複数個の像を捉え電磁輻射から電気信号へと変換するイメージセンサ406を備えるほか、プロセッサ408、メモリ410、ディスプレイ412、1個又は複数個の他種入出力(I/O)手段414等を備えている。撮像部404は、レンズ、中性濃度フィルタ、絞り、シャッタ等の既知部材で構成することができる。この図では互いに別体に描かれているが、撮像部404をセンサ406と一体化させることや、カメラ400構成部材のうち1個又は複数個をそれに付加することでカメラモジュールを形成することも可能である。例えば、プロセッサやメモリをセンサ406と一体化させてカメラモジュールにした形態で本発明を実施することも可能である。
プロセッサ408は、マイクロプロセッサ、CPU(中央処理ユニット)、ASIC(用途特化集積回路)、DSP(ディジタル信号プロセッサ)等の情報処理デバイスやその組合せで構成されており、タイミング信号等の信号を供給し撮像部404やイメージセンサ406の諸構成部材を制御するよう構成されている。
メモリ410は、RAM(ランダムアクセスメモリ)、ROM(リードオンリメモリ)、フラッシュメモリ、ディスクベースメモリ、リムーバブルメモリ等のメモリ乃至記憶素子やその任意の組合せで構成されており、イメージセンサ406によって捉えられた画像はプロセッサ408によってこのメモリ410に格納される。ディスプレイ412はその画面上にその画像を表示させる部材であり、アクティブマトリクスカラーLCD(液晶ディスプレイ)等のディスプレイで構成されている。他のI/O手段414としては、種々のオンスクリーン操作子、ボタンその他のユーザインタフェース、ネットワークインタフェース、メモリカードインタフェース等を設けることができる。
そして、いわゆる当業者にとり既知な種類の部材を図4中のディジタルカメラに追加することや、その構成部材をいわゆる当業者にとり既知な種類の部材で置き換えることも可能である。本願中に具体的な図示・説明の部材は、本件技術分野で既知の部材のなかから選定すればよい。また、先に述べた通り、本発明は様々な種類の撮像装置に適用することができる。更に、本願記載の実施形態に備わる機能又はその一部を、撮像装置内の情報処理部材(群)で実行されるソフトウェア、といった形態で実現することもできる。いわゆる当業者であれば、本願中の説明を参照することで、そうしたソフトウェアを難なく作成することができよう。
図5に、図4に示した部材のうち本発明の一実施形態に係るイメージセンサ406の概略ブロック構成を示す。以下の説明では、このセンサ406として全二相フルフレームCCD(電荷結合素子)イメージセンサを使用する例を考えるが、他種イメージセンサを用いて本発明を実施すること、例えばセンサ406をインタラインCCDイメージセンサ、三相CCDイメージセンサ、四相CCDイメージセンサ等とすることも可能である。
イメージセンサ406は、複数個の画素500を通例に倣い行列配置することで形成された撮像領域502を有している。個々の画素500はシフト素子、個々の画素カラム(列)は垂直シフトレジスタとして構成されている。撮像するとそれらの画素500に電荷が蓄積されるので、撮像領域502からその電荷を読み出すことで画像を読み出すことができる。その際には、蓄積された電荷即ち信号が、一群の垂直シフトレジスタによるシフト動作で画素ロー(行)毎に水平シフトレジスタ504へと送られ、更に水平シフトレジスタ504による順次シフト動作で出力増幅器506へと送られていく。
図6に、図5に示した部材のうち本発明の一実施形態における画素500の概略構成を示す。垂直方向に並ぶ画素を複数部分(相)に分けて用いデバイス内電荷転送を行うタイプのイメージセンサを多相CCDイメージセンサと呼ぶところ、図5に示したイメージセンサ406は前述の通り全二相CCDイメージセンサとなっている。即ち、垂直方向に沿い並ぶ個々の画素が第1相シフト素子600及び第2相シフト素子602を有している。
障壁領域604,606は画素500内の各シフト素子600,602を垂直方向隣接画素から分離しており、垂直方向に沿った画素間電荷転送に使用されている。画素500内に形成されているチャネルストップ領域608は、垂直方向隣接素子への電荷漏れ出しを妨げている。破線の如くそのチャネルストップ領域608内に形成されているLOD610は、余剰乃至不要な電荷を画素500から排出するのに使用されている。本実施形態では、ドーパント濃度はLOD610の方がチャネルストップ領域608より高くなっている。
画素500内にはオーバフロー障壁領域も形成されている。但し、簡明化のためこの図では省略されている。オーバフロー障壁領域は任意の既知手法で設計、形成することができる。オーバフロー障壁領域については例えば特許文献1及び2に記載がある。
そして、画素500の上方にはゲート電極612,614が形成されている。この電極612,614は、光を透過させ得るよう透明素材、例えばポリシリコン、ITO(酸化インジウム錫)等で形成されている。ゲート電極612,614はシフト素子600,602を介した電荷転送を引き起こすための電極であり、個々のゲート電極612,614に対し交番的に電圧を印加することで、電荷をあるシフト素子からその次のシフト素子へとシフトさせることができる。矢印616は、個々の垂直シフトレジスタを介した電荷転送の方向を表している。
図7〜図12に、本発明の一実施形態に従い画素500の一部分にLOD610及びチャネルストップ領域608を形成する方法を、図6中の線A−A’に沿った断面で示す。本実施形態では、まず、画素500となる部分について幾つかの初期製造工程を実施し、層702の上方に絶縁層700が形成された図7の状態とする。層702はn又はpの導電型を有する基板、層又はウェル、絶縁層700は酸化物層704、窒化物層706及び酸化物層708からなるONO層であるが、これは一例に過ぎない。
次に、絶縁層700の上方にハードマスク層800を形成し、そのハードマスク層800をパターニングすることで、図8に示す開口802を形成する。ハードマスク層800は、窒化シリコン層、二酸化シリコン層等として形成するとよい。酸化物層708及び窒化物層706のうち開口802内露出部分は除去されている。酸化物層704が除去されていないので、本実施形態ではその層704が保護/遮蔽層として機能する。
更に、ハードマスク層800上に第2マスク層900を形成し、その層900をパターニングすることで、図9に示す開口902を形成する。本実施形態では、ハードマスク層800上にフォトレジストを堆積させることで第2マスク層900が形成されている。開口902は開口802の一部分を占めるように形成されており、その開口802の残余部分は第2マスク層900で満たされている。
その後、一種類又は複数種類のドーパントを矢印の如く層702内にインプラントし、それによってLOD610を形成する。LOD610の形成に使用するドーパント(群)は層702と逆の導電型を有するものである。例えば、p型ドーパントを含む層702内にLOD610を形成するにはn型ドーパントを使用すればよい。一例であるが、n型ドーパントたる砒素を1×1014原子/cm2の濃度でインプラントしてLOD610を形成すればよい。
次いで、マスク層900を除去した上で、一種類又は複数種類のドーパントを矢印の如く開口802経由でLOD610及びそれに隣接する層702内領域にインプラントすることによって、図10に示すチャネルストップ領域608を形成する。この領域608の形成に使用するドーパント(群)は層702と同じ導電型を有するものである。例えば、その導電型がp型の層702内にチャネルストップ領域608を形成するには一種類又は複数種類のp型ドーパントを本実施形態に従い使用すればよい。一例であるが、p型ドーパントたる硼素を1×1013原子/cm2の濃度でインプラントしてチャネルストップ領域608を形成すればよい。
このように2個のマスク層800及び900を使用すると、LOD610の一辺をチャネルストップ領域608の一辺に対し(実質的に)並ばせることができる。この後は、ハードマスク層800を除去して図11に示す構造にした上で、チャネルストップ領域608及びLOD610の上方に図12に示す如くフィールド酸化物領域1200を形成する。この領域1200は任意の既知手法で形成することができる。形成後の画素500は更なる処理工程、例えば埋込チャネルを形成する工程、LOD610に隣接するようオーバフロー障壁領域を形成する工程、上方にゲート電極を形成する工程等の処理工程に供することができる。
図13〜図15に、本発明の他の実施形態に従い画素500の一部分にLOD610及びチャネルストップ領域608を形成する方法、特に図8〜図10の工程に代え実行される工程を図6中の線A−A’沿い断面で示す。本実施形態では、図7に示す工程を実施した後図13に示す処理工程を実施する。即ち、絶縁層700上にマスク層1300を形成し、その層1300をパターニングすることで、同図の如く第1開口1302を形成する。本実施形態では、絶縁層700上にフォトレジストを堆積させることでマスク層1300を形成しているが、絶縁層700の上方にハードマスク層を堆積させることでもこの層1300を形成することができる。
次に、一種類又は複数種類のドーパントを矢印の如く開口1302経由で層702内にインプラントし、それによってチャネルストップ領域608を形成する。この領域608の形成に使用するドーパント(群)は層702と同じ導電型を有するものである。例えば、その導電型がp型の層702内にチャネルストップ領域608を形成するには一種類又は複数種類のp型ドーパントを本実施形態に従い使用すればよい。一例であるが、p型ドーパントたる硼素を1×1013原子/cm2の濃度でインプラントしチャネルストップ領域608を形成すればよい。また、その導電型がn型の層702内にチャネルストップ領域608を形成するには一種類又は複数種類のn型ドーパントを本実施形態に従い使用すればよい。
更に、図14に示す如く、酸化物層708及び窒化物層706の開口1302内露出部分を例えばプラズマエッチングで除去する。本実施形態では酸化物層704が除去されないので、その層704が保護/遮蔽層として機能する。
次いで、マスク層1300の上方にマスク層1500を形成し、その層1500をパターニングすることで、図15に示す如く第2開口1502を形成する。本実施形態では、マスク層1300の上方にフォトレジストを堆積させることでマスク層1500が形成されている。第2開口1502は、第1開口1302の一部分を占めるように、且つその第1開口1302の残りの部分が第2マスク層1500の一部分で占められるように形成されている。
その後、一種類又は複数種類のドーパントを矢印の如く開口1502経由でチャネルストップ領域608内にインプラントし、それによってLOD610を形成する。2個のマスク層1300及び1500を使用しているので、LOD610の一辺をチャネルストップ領域608の一辺に対し(実質的に)並ばせることができる。LOD610の形成に使用するドーパント(群)はチャネルストップ領域608と逆の導電型を有するものである。例えば、p型ドーパントを含むチャネルストップ領域608内にLOD610を形成するにはn型ドーパントを使用すればよい。一例であるが、n型ドーパントたる砒素を1×1014原子/cm2の濃度でインプラントしLOD610を形成すればよい。
そして、LOD610の形成後は、図15中のマスク層1500及び1300を除去して図11の画素構造にした上で、チャネルストップ領域608及びLOD610の上方に図12の如くフィールド酸化物領域1200を形成する。この領域1200は任意の既知手法で形成することができる。形成後の画素500は更なる処理工程、例えば埋込チャネルを形成する工程、LOD610に隣接するようオーバフロー障壁領域を形成する工程、上方にゲート電極を形成する工程等の処理工程に供することができる。
これら、図7〜図15に示した方法によれば、従来構造よりも小寸法のLOD610及びチャネルストップ領域608を形成することができる。それは、開口902(図9)及び1502(図15)の寸法が、開口802(図8)及び1302(図13)の寸法よりも小さくなるからである。即ち、既存のリソグラフィ技術等で形成される開口802及び1302の寸法は、その技術で実現可能な最小寸法よりも小さくすることができないが、開口902及び1502は対応する開口802及び1302の一部分を占めるよう形成されるので、その寸法が開口802及び1302よりも小さくなる。このように、本発明によれば、その構成要素寸法が小さなLOD及びチャネルストップ領域を正確に且つ再現性よく形成可能な方法が得られる。
以上、本発明につきその特定の実施形態を参照して説明してきたが、いわゆる当業者であれば、本発明の技術的範囲から逸脱することなく様々な変形乃至改良を施すことができよう。例えば、図8に示した製造工程と図9及び図10に示した製造工程の実施順序を入れ替えてもよい。即ち、酸化物層708及び窒化物層706の開口802内露出部分を除去する前に、LOD610及びチャネルストップ領域608を形成してもよい。また、層702及びチャネルストップ領域608の導電型をn型、LOD610の導電型をp型にしてもよい。
更に、本発明の具体的実施形態について説明してきたが、本発明はそれらの形態以外でも実施できるのでその点に留意されたい。例えば、ある実施形態との関連で説明した部材を他の実施形態で使用することや、実施形態間で構成部材を入れ替えることも、構成によっては可能である。
100,700 絶縁層、102,702 基板、層又はウェル、104,706 窒化物層、200,300,1300,1500 マスク層、202,302,308 絶縁層の一部分、204,608 チャネルストップ領域、304,610 横型オーバフロードレイン(LOD)、306 重複領域、400 撮像装置、402 光、404 撮像部、406 イメージセンサ、408 プロセッサ、410 メモリ、412 ディスプレイ、414 他の入出力(I/O)手段、500 画素、502 撮像領域、504 水平シフトレジスタ、506 出力増幅器、600,602 シフト素子、604,606 障壁領域、612,614 ゲート電極、616 垂直シフトレジスタを介した電荷転送の方向、704、708 酸化物層、800 ハードマスク層、802,1302 第1開口、900 第2マスク層、902,1502 第2開口、1200 フィールド酸化物領域。

Claims (5)

  1. 横型オーバフロードレインを1個又は複数個有するイメージセンサを製造する方法であって、
    第1導電型を有する層の上に設けられた絶縁層の上方にハードマスク層を形成するステップと、
    ハードマスク層をパターニングすることで、チャネルストップ領域形成対象部位に第1開口を1個又は複数個形成するステップと、
    ハードマスク層及び第1開口の上方に第2マスク層を形成するステップと、
    第2マスク層をパターニングすることで、対応する第1開口の一部分を占めるよう且つ各第1開口の残りの部分が第2マスク層で占められるよう、横型オーバフロードレイン形成対象部位に第2開口を1個又は複数個形成するステップと、
    第1導電型とは逆の第2導電型を有する一種類又は複数種類のドーパントを第2開口経由でインプラントし、第2導電型を有する一種類又は複数種類のドーパントを第1導電型を有する上掲の層内にインプラントすることで横型オーバフロードレインを形成し、横型オーバフロードレインのエッジがハードマスクのエッジにセルフアライメントされるようにするステップと、
    第2マスク層を除去するステップと、
    第1導電型を有する一種類又は複数種類のドーパントを第1開口経由でインプラントすることで、個々の横型オーバフロードレイン及びそれに隣接する第1導電型の領域内にチャネルストップ領域を形成するステップと、
    を有し、
    横型オーバフロードレインのエッジが実質的に対応するチャネルストップ領域のエッジにアライメントされるようにする方法。
  2. 請求項1記載の方法であって、ハードマスク層を除去するステップを有する方法。
  3. 請求項2記載の方法であって、個々のチャネルストップ領域及びそれに対応する横型オーバフロードレインの上方にフィールド酸化物領域を形成するステップを有する方法。
  4. 請求項1記載の方法であって、ハードマスク層及び第1開口の上方に第2マスク層を形成するのに先立ち、絶縁層のうち少なくとも第1開口内露出部分を除去するステップを有する方法。
  5. ある層内に設けられたチャネルストップ領域の一辺に対しその一辺がアライメントされるよう当該チャネルストップ領域内に形成された横型オーバフロードレインと、
    それらチャネルストップ領域及び横型オーバフロードレインの上に位置するフィールド酸化物領域と、
    を備えるイメージセンサ。
JP2011540679A 2008-12-10 2009-11-25 横型オーバフロードレインを有するイメージセンサを製造する方法 Expired - Fee Related JP5679459B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12122708P 2008-12-10 2008-12-10
US61/121,227 2008-12-10
US12/609,296 US8329499B2 (en) 2008-12-10 2009-10-30 Method of forming lateral overflow drain and channel stop regions in image sensors
US12/609,296 2009-10-30
PCT/US2009/006283 WO2010068244A1 (en) 2008-12-10 2009-11-25 Method of fabricating image sensors with lateral overflow drains

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014264852A Division JP6109141B2 (ja) 2008-12-10 2014-12-26 横型オーバフロードレインを有するイメージセンサ

Publications (3)

Publication Number Publication Date
JP2012511829A JP2012511829A (ja) 2012-05-24
JP2012511829A5 JP2012511829A5 (ja) 2013-01-17
JP5679459B2 true JP5679459B2 (ja) 2015-03-04

Family

ID=41557700

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011540679A Expired - Fee Related JP5679459B2 (ja) 2008-12-10 2009-11-25 横型オーバフロードレインを有するイメージセンサを製造する方法
JP2014264852A Expired - Fee Related JP6109141B2 (ja) 2008-12-10 2014-12-26 横型オーバフロードレインを有するイメージセンサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014264852A Expired - Fee Related JP6109141B2 (ja) 2008-12-10 2014-12-26 横型オーバフロードレインを有するイメージセンサ

Country Status (3)

Country Link
EP (1) EP2359402B1 (ja)
JP (2) JP5679459B2 (ja)
WO (1) WO2010068244A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981496B (zh) * 2017-04-05 2019-08-27 中国电子科技集团公司第四十四研究所 用于帧转移可见光ccd的输出放大器及制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4362575A (en) * 1981-08-27 1982-12-07 Rca Corporation Method of making buried channel charge coupled device with means for controlling excess charge
JPS5999758A (ja) * 1982-11-29 1984-06-08 Toshiba Corp 相補型mis半導体装置の製造方法
JPS63114252A (ja) * 1986-10-31 1988-05-19 Sony Corp 固体撮像装置
JPH08264747A (ja) * 1995-03-16 1996-10-11 Eastman Kodak Co コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法
US5585298A (en) * 1995-03-31 1996-12-17 Eastman Kodak Company Self aligned antiblooming structure for solid state image sensors
JP4635291B2 (ja) * 2000-03-31 2011-02-23 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6583061B2 (en) * 2001-08-31 2003-06-24 Eastman Kodak Company Method for creating an anti-blooming structure in a charge coupled device
US6624453B2 (en) * 2001-08-31 2003-09-23 Eastman Kodak Company Lateral overflow drain, anti-blooming structure for CCD devices having improved breakdown voltage
US6794219B1 (en) * 2003-07-28 2004-09-21 Eastman Kodak Company Method for creating a lateral overflow drain, anti-blooming structure in a charge coupled device

Also Published As

Publication number Publication date
EP2359402B1 (en) 2012-10-24
EP2359402A1 (en) 2011-08-24
JP2015057869A (ja) 2015-03-26
WO2010068244A1 (en) 2010-06-17
JP6109141B2 (ja) 2017-04-05
JP2012511829A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
KR102476411B1 (ko) 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 촬상 장치
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5505709B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
TW201106478A (en) Solid-state imaging device, fabrication method for the same, and electronic apparatus
US8115851B2 (en) Solid-state image capturing apparatus, method for manufacturing same, and electronic information device
US8994139B2 (en) Lateral overflow drain and channel stop regions in image sensors
US8294802B2 (en) CCD image sensors having multiple lateral overflow drain regions for a horizontal shift register
JP6727897B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
JP5701220B2 (ja) 側部にオーバーフロードレインを備えるイメージセンサ
JP6109141B2 (ja) 横型オーバフロードレインを有するイメージセンサ
US9431456B2 (en) Image sensor with doped transfer gate
US8022452B2 (en) Elimination of glowing artifact in digital images captured by an image sensor
JP2004172662A (ja) 固体撮像素子及びその駆動方法
WO2023176150A1 (ja) 固体撮像装置
JP2007299938A (ja) 固体撮像装置およびその製造方法、電子情報機器
JP2010245355A (ja) 半導体装置及びその製造方法、並びに電子情報機器
JP2010114227A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2011119309A (ja) 固体撮像素子および電子情報機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121120

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140416

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141010

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5679459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees