JP2004172662A - 固体撮像素子及びその駆動方法 - Google Patents

固体撮像素子及びその駆動方法 Download PDF

Info

Publication number
JP2004172662A
JP2004172662A JP2002332571A JP2002332571A JP2004172662A JP 2004172662 A JP2004172662 A JP 2004172662A JP 2002332571 A JP2002332571 A JP 2002332571A JP 2002332571 A JP2002332571 A JP 2002332571A JP 2004172662 A JP2004172662 A JP 2004172662A
Authority
JP
Japan
Prior art keywords
region
imaging device
transfer
state imaging
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002332571A
Other languages
English (en)
Other versions
JP4289872B2 (ja
Inventor
Yoshihiro Okada
吉弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002332571A priority Critical patent/JP4289872B2/ja
Priority to TW092131622A priority patent/TWI235607B/zh
Priority to CNB2003101181133A priority patent/CN100394610C/zh
Priority to US10/712,466 priority patent/US7321392B2/en
Priority to KR1020030080461A priority patent/KR100545972B1/ko
Publication of JP2004172662A publication Critical patent/JP2004172662A/ja
Application granted granted Critical
Publication of JP4289872B2 publication Critical patent/JP4289872B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14887Blooming suppression
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】横型オーバーフロードレインを有するCCD固体撮像素子において、ドレイン領域に印加する電圧パルスを低電圧化する。
【解決手段】チャネル領域50とドレイン領域54との間に設けられる分離領域56のうち電荷転送方向の一部分に幅の狭い第1領域60を設け、他の部分は相対的に幅の広い第2領域62とする。第1領域60に隣接した転送電極12−2下に情報電荷が位置するタイミングで、ドレイン領域54に電圧パルスを印加し、分離領域56が形成するポテンシャル障壁を引き下げる。第1領域60ではパルスが低電圧でも、十分にポテンシャル障壁が引き下がり、不要電荷が排出される。一方、情報電荷が第2領域62に隣接するチャネル領域50を通過する場合には、第2領域62のポテンシャル障壁がドレイン領域54への電荷の漏れ出しを防止し、転送効率が確保される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、CCD固体撮像素子及びその駆動方法に関し、特に横型オーバーフロードレインの低消費電力化に関する。
【0002】
【従来の技術】
固体撮像素子では、撮像部において情報電荷が過剰に発生すると、情報電荷が周辺画素に溢れるブルーミングという現象を生じる。このブルーミングを抑制するために、不要な情報電荷を排出するオーバーフロードレイン構造が設けられる。オーバーフロードレイン構造には、縦型オーバーフロードレインと横型オーバーフロードレインとがある。
【0003】
このうち横型オーバーフロードレインは専らフレーム転送方式のCCD固体撮像素子で用いられる。図5は、フレーム転送方式のCCD固体撮像素子の概略の構成図である。フレーム転送方式のCCD固体撮像素子2は、撮像部2i、蓄積部2s、水平転送部2h及び出力部2dを有する。撮像部2iで生成された情報電荷の2次元配列は蓄積部2sに高速で転送される。情報電荷は蓄積部2sに保持されると共に、1行ずつ水平転送部2hへ転送され、さらに、1画素単位で水平転送部2hから出力部2dへ転送される。出力部2dは1画素毎の電荷量を電圧値に変換し、その電圧値の変化がCCD出力とされる。
【0004】
撮像部2i及び蓄積部2sはそれぞれ、垂直方向に延在して互いに平行に配置された複数のチャネル領域と、水平方向に延在して互いに平行に配置された複数の転送電極とを含んで構成された複数の垂直シフトレジスタからなる。
【0005】
横型オーバーフロードレイン構造のCCD固体撮像素子の場合、隣接する垂直シフトレジスタの間にドレイン領域が形成され、横型のオーバーフロードレイン構造が形成される。
【0006】
図6は、従来の横型オーバーフロードレイン構造を採用したフレーム転送方式のCCD固体撮像素子の撮像部2i又は蓄積部2sの一部を示す模式的な平面図である。垂直シフトレジスタのチャネル領域4のうち、隣接するチャネル領域間のほぼ中央位置にドレイン領域8が設けられ、このドレイン領域8とチャネル領域4との間に分離領域10が設けられる。ドレイン領域8は、チャネル領域4と平行に配置され、高濃度のN型不純物が一定幅でイオン注入されることによって形成される。分離領域10は、チャネル領域4とドレイン領域8との間にP型不純物がイオン注入されることによって形成され、チャネル領域4とドレイン領域8との間にポテンシャルの障壁を形成する。
【0007】
転送電極12は、半導体基板上に酸化膜を介して形成され、チャネル領域4と交差する方向に延在して配置される。これら複数の転送電極12は、それぞれが絶縁されて互いに平行に配置され、それぞれに垂直転送クロックφを受ける。この垂直転送クロックφが転送電極12に印加されることによって、チャネル領域4に形成されるポテンシャルの井戸の状態が制御され、蓄積された情報電荷が順次転送される。
【0008】
例えば3相駆動の場合、クロックパルスφ,φ,φがそれぞれ転送電極12−1〜12−3に印加される。つまり、3相駆動では、3本の転送電極12−1〜12−3が1画素に割り当てられ、3本の転送電極12−1〜12−3のセット毎に1つの受光画素、あるいは、情報電荷が定義される。
【0009】
撮像時には例えばクロックパルスφがHレベルに立ち上げられ、撮像部2iの転送電極12−2の下にポテンシャル井戸が形成される。半導体基板に入射した光により発生した情報電荷は、その近傍のポテンシャル井戸に移動し、そのポテンシャル井戸に蓄積される。
【0010】
また、互いに位相の異なるクロックパルスφ〜φによって、転送電極12の下に形成されるポテンシャル井戸を一定方向に移動させることができ、これにより、ポテンシャル井戸に蓄積された情報電荷が、チャネル領域4を転送経路として(図6において例えば下方向へ)転送される。
【0011】
図7は、図5に示すX−X断面の模式的な断面図及び、その断面に対応する部分でのポテンシャルの状態を並べて示したものである。図7(a)が断面図であり、それぞれチャネル領域4、ドレイン領域8、分離領域10に対応するNウェル20,N拡散層22,P拡散層24がP型半導体基板Psubの表面に形成される。基板表面にはゲート酸化膜26を介して転送電極12が配置される。図7(b)がポテンシャルの状態を示す図であり、縦軸が電位を表し、下に向かって正電位が増す。Nウェル20は転送電極12に印加される電圧によって空乏化されポテンシャル井戸30を形成する。このポテンシャル井戸30に情報電荷32を蓄積することができる。N拡散層22は正電位のドレイン34を形成し、また分離領域10であるP拡散層24は、転送チャネルのポテンシャル井戸30とドレイン34との間にポテンシャル障壁36を形成する。
【0012】
ドレイン領域8には、排出クロックφが印加され、この排出クロックφは、通常時Lレベル(例えば、5V)に立ち下げられている。こういった状態で、チャネル領域4とドレイン領域8との間には、分離領域10によってポテンシャルの障壁36が形成される。例えば、CCD固体撮像素子に、過大な光が照射されてチャネル領域に大量の情報電荷が発生した場合、チャネル領域の蓄積許容量を超える電荷がポテンシャルの障壁36を越えてドレイン領域8側に流出して排出される。このような動作により、余剰電荷が周辺画素に漏れ出して画像を乱すといったブルーミングが抑制される。
【0013】
上述の構造を用いて、電子シャッタ動作を行うこともできる。この動作では、ドレイン領域8に印加する排出クロックφをHレベルに立ち上げると共に、転送電極12に印加されている垂直転送クロックφをLレベルに立ち下げる。この結果、チャネル領域4中のポテンシャルの井戸が浅くなると共に、チャネル領域4とドレイン領域8との間の障壁が引き下げられる(図中36’)。これにより、ポテンシャルの勾配に沿って情報電荷が移動し、チャネル領域4に蓄積されていた情報電荷が分離領域10を経由してドレイン領域8側へ一括的に排出される。この動作により、撮像部2iや蓄積部2sに蓄積されていた情報電荷が全て排出され、撮像部2iではその時点から新たな露光期間が開始される。
【0014】
【発明が解決しようとする課題】
近年、例えばデジタルカメラや写真撮影機能付き携帯電話といった、CCD固体撮像素子を用いた小型軽量の機器が開発されている。小型軽量の機器ではバッテリも小型化されるため、低消費電力化が望まれる。ここで、従来、横型オーバーフロードレインの動作のためにドレイン領域8に印加されているクロックパルスの電圧は比較的高い電圧であり、消費電力の低減の余地がある。
【0015】
ここでドレイン領域に印加するクロックパルスを低電圧化すれば、横型オーバーフロードレインでの消費電力は低減される。しかし、分離領域が従来のままではチャネル領域とドレイン領域との間のポテンシャル障壁が十分に下がらず、余剰電荷の排出動作や電子シャッタ動作が不完全となるという問題があった。
【0016】
一方、分離領域の幅を薄くすれば、低電圧化されたクロックパルスでも目的とする余剰電荷の排出や電子シャッタ動作を行うことができる。しかし、その場合には、ドレイン領域とチャネル領域との間のポテンシャルの障壁が低くなり、情報電荷が垂直シフトレジスタ内を転送されている間にドレイン領域に漏れ出し減少するという問題があった。
【0017】
本発明は上記問題点を解決するためになされたもので、横型オーバーフロードレインを動作させるクロックパルスの電圧振幅を低減して、CCD固体撮像素子の電力消費を低減しつつ、良好なオーバーフロードレイン機能及び電子シャッタ機能が達成され、良好な画質が得られるCCD固体撮像素子及びその駆動方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
上記課題を解決するための本発明は、半導体基板の一主面に所定の間隔で互いに平行に第1の方向に延在して配置される一導電型のチャネル領域と、高濃度の一導電型を有し、隣接するチャネル領域の間で前記第1の方向に延在して配置される複数のドレイン領域と、前記チャネル領域及び前記ドレイン領域の間隙に配置される逆導電型の分離領域と、前記半導体基板上で前記第1の方向と交差する第2の方向に延在して互いに平行に配置される複数の転送電極とを備え、前記分離領域は、適数本毎の転送電極のうちの少なくとも1つの転送電極下の領域で他の転送電極下の領域よりも幅が狭いことを特徴とする固体撮像素子である。
【0019】
本発明によれば、チャネル領域とドレイン領域との間に設けられる分離領域の幅(チャネル領域とドレイン領域とを隔てる距離)が部分的に狭く(すなわちポテンシャル障壁の壁の厚みが薄く)形成され、残りの部分が幅が広く(すなわちポテンシャル障壁が厚く)形成される。幅が狭く形成された第1領域は、幅が広く形成された第2領域よりポテンシャル障壁がドレイン領域の電圧の影響を受けやすい。すなわち、ドレイン領域にクロックパルスを印加して情報電荷をチャネル領域から排出させる場合において、クロックパルスの電圧を低電圧化しても第1領域にて電荷排出を行わせることができる。一方、第1領域は分離領域の一部のみであり、他の部分は第2領域で構成されるので、転送効率を劣化させることなく、情報電荷を転送することができる。
【0020】
ここで、上記固体撮像素子において、前記複数の転送電極は、前記適数本毎に前記複数のチャネル領域のそれぞれに受光画素の1つを定義することが好適である。
【0021】
本形態ではチャネル領域に沿った画素の配列周期に応じた間隔で第1領域が設けられる。これによりチャネル領域に並ぶ複数の情報電荷に対して同時に第1領域を介した情報電荷の排出を行うことができる。
【0022】
上記課題を解決するための本発明の別の形態は、半導体基板の一主面に所定の間隙を設けて互いに平行に配置される複数のチャネル領域間にドレイン領域が配置され、前記チャネル領域と前記ドレイン領域との間隙に分離領域が配置されると共に、前記半導体基板上に複数の転送電極が配置され、前記分離領域が適数本毎の転送電極のうちの少なくとも1つの転送電極下の領域で他の領域よりも幅が狭い固体撮像素子の駆動方法において、前記複数の転送電極のうち、幅の狭い分離領域上に形成される転送電極に印加する第1のクロックパルスを立ち上げて、前記幅の狭い分離領域に隣接する前記チャネル領域に情報電荷を蓄積する蓄積ステップと、周期的に電位を変動させるクロックパルスを前記複数の転送電極へ与えて、前記蓄積ステップで蓄積された情報電荷を転送する転送ステップとを有することを特徴とする。
【0023】
本形態では、チャネル領域のうち幅の狭い分離領域である第1領域に隣接する部分にポテンシャル井戸が形成され、このポテンシャル井戸に光電変換で発生した情報電荷が蓄積される。これによれば、例えば、入射光量が多いなどにより過剰な情報電荷が発生した場合には、第1領域がこのポテンシャル井戸に隣接することにより、余剰電荷の排出の制御が容易となり、また効率的に排出が行われる。
【0024】
また、上記固体撮像素子の駆動方法において、前記転送ステップの間に、前記第1のクロックパルスを立ち上げたまま、前記ドレイン領域へ印加する第2のクロックパルスを立ち上げて、前記蓄積ステップで蓄積された情報電荷の一部を前記ドレイン領域へ排出し、前記チャネル領域の蓄積電荷量を制限する制限ステップを、更に有することが好適である。
【0025】
本発明は、第一のクロックパルスが立ち上げられたまま、第2のクロックパルスが立ち上げられて、チャネル領域に蓄積された情報電荷が転送される前に、蓄積電荷の一部がドレイン領域へ排出されて、蓄積電荷量が制限される。このため、情報電荷を転送する際に、転送経路中に第1領域に隣接するチャネル領域があったとしても、情報電荷がドレイン領域に漏れ出すことがなくなり、転送効率を劣化させることなく、情報電荷を転送することができる。
【0026】
さらに、上記固体撮像素子の駆動方法において、前記第1のクロックパルスを立ち下げると共に、前記ドレイン領域へ印加する第2のクロックパルスを立ち上げて、前記蓄積ステップで蓄積された情報電荷を前記ドレイン領域へ排出する排出ステップを、更に有することが好適である。
【0027】
本発明においては、情報電荷が、チャネル領域のうち第1領域に隣接する部分に保持された状態で、第1のクロックパルスが立ち下げられると共に、第2のクロックパルスが立ち上げられることで、チャネル領域のポテンシャル井戸が消失され、そこに蓄積していた情報電荷が基本的に全部、第1領域を経由してドレイン領域に排出される。つまり、CCD固体撮像素子の撮像部又は蓄積部に蓄積されていた情報電荷を全て排出してリセットする電子シャッタが実現される。
【0028】
【発明の実施の形態】
次に、本発明の実施形態であるフレーム転送方式のCCD固体撮像素子について図面を参照して説明する。フレーム転送方式のCCD固体撮像素子の概略の構成は図5に示す通りであり、これを援用する。フレーム転送方式のCCD固体撮像素子は、撮像部2i、蓄積部2s、水平転送部2h及び出力部2dを有する。撮像部2iは、垂直方向に延在し、互いに平行に配列された複数のシフトレジスタからなり、各シフトレジスタの各ビットがフォトダイオードとして機能し受光画素を構成する。蓄積部2sは、撮像部2iのシフトレジスタに連続する遮光された複数のシフトレジスタからなり、各シフトレジスタの各ビットが蓄積画素を構成する。水平転送部2hは、水平方向に延在する単一のシフトレジスタからなり、各ビットに蓄積部2sのシフトレジスタの出力が接続される。出力部2dは、水平転送部2hから転送出力される電荷を一時的に蓄積する容量及びその容量に蓄積された電荷を排出するリセットドレインを含む。これにより、撮像部2iの各受光画素に蓄積される情報電荷は、各画素毎に独立して蓄積部2sの蓄積画素へ転送された後、1行ずつ蓄積部2sから水平転送部2hへ転送され、さらに、1画素単位で水平転送部2hから出力部2dへ転送される。そして、出力部2dで1画素毎の電荷量が電圧値に変換され、その電圧値の変化がCCD出力として外部回路へ供給される。
【0029】
撮像部2i及び蓄積部2sを構成する複数の垂直シフトレジスタのチャネル領域の各チャネル領域間には、ドレイン領域が設けられ、横型オーバーフロードレイン構造が作り込まれる。
【0030】
図1は、本発明に係る横型オーバーフロードレイン構造を採用したフレーム転送方式のCCD固体撮像素子の撮像部2i又は蓄積部2sの一部を示す模式的な平面図である。
【0031】
垂直シフトレジスタのチャネル領域50のうち、隣接するチャネル領域間のほぼ中央位置にドレイン領域54が設けられ、このドレイン領域54とチャネル領域50との間に分離領域56が設けられる。ドレイン領域54は、チャネル領域50と平行に配置され、高濃度のN型不純物が一定幅でイオン注入されることによって形成される。分離領域56は、チャネル領域50とドレイン領域54との間にP型不純物がイオン注入されることによって形成され、チャネル領域50とドレイン領域54との間にポテンシャルの障壁を形成する。
【0032】
本CCD固体撮像素子の大きな構造上の特徴は、分離領域56に一部、幅が狭い部分が形成される点にある。この部分ではチャネル領域50とドレイン領域54との間のポテンシャル障壁が薄くなる。以下、当該部分を第1領域60、それ以外の相対的にポテンシャル障壁が厚い部分を第2領域62と称する。図1に示す構成では、分離領域52の幅を第1領域60に対応する部分で他の部分より細く形成し、具体的には、第1領域60の幅が0.1〜0.2μm程度で、第2領域62の幅が0.3〜0.5μm程度であり、第2領域の幅については、従来の分離領域と同程度である。一方、ドレイン領域54は、一定幅で形成され、0.3〜0.5μm程度である。これら第1領域60、第2領域62及びドレイン領域54の幅は、情報電荷の転送効率やドレイン領域への排出効率を考慮して検証した結果、第1領域60の幅が0.2μm、第2領域62の幅が0.4μm、そして、ドレイン領域54の幅が0.4μmで、それぞれ最適値となる。
【0033】
本素子は例えば3相駆動であり、垂直転送クロックφ,φ,φがそれぞれ印加される転送電極12−1〜12−3が上述のチャネル領域50、ドレイン領域54、分離領域56の上に、それらが延在する方向とは交差する向きに配置される。3相駆動の場合、転送電極12−1〜12−3の3本の転送電極からなるセットが撮像部2i及び蓄積部2sにおける1画素に対応付けられる。第1領域60はこれら3本の転送電極のうちの1本、例えば転送電極12−2を配置する位置に設けられる。ここで、第1領域60の長さ(図1において縦方向の寸法)は転送電極12−2の幅にほぼ一致するように形成される。また、1画素に対応する3本の転送電極の各セット毎に1つの第1領域60が設けられる。
【0034】
図2は、本素子の横型オーバーフロードレイン部分の形成を説明するプロセスフロー図である。P型半導体基板80(Psub)に絶縁膜82を積層した後、さらにポリシリコン膜、窒化シリコン膜を積層する。その後、ポリシリコン膜及び窒化シリコン膜をパターニングして、ポリシリコン84及び窒化シリコン86が積層されたマスク88を形成する。このマスク88は後述するいくつかのイオン注入工程において利用される。マスク88の一方の側壁90はチャネル領域50を形成するN型不純物のイオン注入の領域を規定し、他方の側壁92,92’は分離領域52を形成するP型不純物のイオン注入の領域を規定する。ここで、側壁92が第2領域62に対応し、側壁92’が第1領域60に対応する(図2(a))。
【0035】
マスク88が形成された半導体基板80上にレジストを塗布し露光して、レジストパターン94を形成する。このレジストパターン94は、分離領域52が形成される基板領域(互いに対向する側壁92間、及び側壁92’間)を覆う。これらマスク88及びレジストパターン94をマスクとして、N型不純物をイオン注入し、N型不純物領域96を形成する(図2(b))。N型不純物領域96の境界は基本的にマスク88の側壁90の下に位置している。N型不純物領域96は、レジストパターン94を除去した後、熱処理を行うことによって拡散されて、チャネル領域50であるNウェル98を形成する(図2(c))。拡散により、N型不純物領域96は深さ方向に押し込まれると共に、水平方向にも広がり、マスク88の側壁92,92’の下にエッジが位置するようにNウェル98が形成される。
【0036】
次に、Nウェル98が形成された半導体基板80上にレジストを塗布し露光して、レジストパターン100を形成する。このレジストパターン100は、Nウェル98が形成された領域(互いに対向する側壁90間)を覆う。このレジストパターン100とマスク88とをマスクとして、P型不純物をイオン注入し、分離領域52に相当するP拡散層102を形成する(図2(d))。上述のようにマスク88の側壁92’が他の部分の側壁92より突出していることにより、側壁92’で挟まれる部分でのP拡散層102の幅は、側壁92で挟まれる部分での幅より小さくなる。
【0037】
拡散層102の幅方向の中央部分には、ドレイン領域54を形成するためのN型不純物がイオン注入され、そのイオン注入がされなかった部分が分離領域56となる。分離領域56の幅は第1領域60、第2領域62のいずれにおいても微細であり、この微細な幅をマスクするために、マスク88の両脇にサイドウォール104が形成される(図2(e))。このサイドウォール104は、レジストパターン100を除去した後、半導体基板80上に酸化膜を積層し、この酸化膜に等方性エッチング処理を施して形成される。このサイドウォール104の厚みが分離領域56の幅を規定し、第1領域60に対応する部分ではサイドウォール104は薄く形成される。例えば、酸化膜形成後、互いに対向する側壁92’の間に開口を有するマスクを被着させ、このマスクを付けたまま酸化膜のエッチングを少し行った後、そのマスクを除去して、さらに酸化膜のエッチングを行う。これにより側壁92より側壁92’に対応する部分で酸化膜のエッチング量を多くし、サイドウォール104の厚みを薄くすることができる。
【0038】
このようにサイドウォール104を形成した後、再び、半導体基板80上にレジストを塗布し露光してレジストパターン106を形成する。このレジストパターン106は、Nウェル98が形成された領域を覆う。このレジストパターン106、マスク88、及びサイドウォール104をマスクとして、N型不純物をイオン注入し、分離領域52に相当するの中央部分にドレイン領域54に相当するN拡散層108を形成する(図2(f))。また、P拡散層102のうちサイドウォール104によりマスクされN型不純物が注入されずに残ったP拡散層110がそれぞれ分離領域56となる。
【0039】
レジストパターン106、窒化シリコン86、及びポリシリコン84を順次、除去した後(図2(g))、従来のCCD固体撮像素子と同様の製造工程によって、転送電極や保護膜の形成が行われる。
【0040】
次に本素子の駆動方法について説明する。図3は、撮像部2iを構成する垂直シフトレジスタでのポテンシャルの状態を示す図である。図3には時刻t〜tでの電位分布が縦に並べて示されている。図3(a)は、各時刻でのチャネルに沿った電位変化を表し、図3(b)は垂直転送クロックφf2を印加される転送電極12−2の位置での図1のX−X断面に沿った電位変化を表す。各電位分布図では縦軸が電位を表し、下に向かって正電位が増す。また図4は、図3の動作に対応した垂直転送クロックφf1〜φf3及びドレイン領域54に印加する排出クロックφのタイミング図である。
【0041】
ここでは、分離領域56の第1領域60に隣接するチャネル領域50にポテンシャル井戸を形成して、ここに光電変換によって発生した情報電荷を集積する。つまり、時刻tにおいて、垂直転送クロックφf2をHレベルに立ち上げて転送電極12−2の下のNウェル98に空のポテンシャル井戸150が形成される。チャネル方向に関しては、Lレベルのφf1,φf3により転送電極12−1,12−3の下に形成される浅いポテンシャルが障壁となって、隣り合うポテンシャル井戸150が隔てられる(図3(a)参照)。またチャネルに直交する方向に関しては、チャネル領域50(Nウェル98)に隣接する分離領域56(P拡散層110)がドレイン領域54(N拡散層108)との間にポテンシャル障壁を形成する。ここで、転送電極12−2の位置での分離領域56は第1領域60であり、図3(b)の時刻tに対応する図には、第1領域60が形成するポテンシャル障壁154が実線で示されている。ちなみに同図には、φf1,φf3をHレベルに立ち上げて転送電極12−1,12−3の下にポテンシャル井戸を形成した場合に、第2領域62により形成されるポテンシャル障壁156が対比のために点線で示されている。また図3(a)の時刻tに対応する図には、ポテンシャル障壁154,156それぞれのピークレベル158,160が点線で示されている。ポテンシャル障壁154,156のピークはバリア電位152より高い障壁を有する。また一般に、第1領域60のポテンシャル障壁154は第2領域62のポテンシャル障壁156と同じか、それより幾分低くなる。
【0042】
ポテンシャル井戸150には転送電極12−2及びその近傍で発生した情報電荷162が集まり、ポテンシャル井戸150の電位は次第に浅くなる。入射光強度の大きい画素では、情報電荷の蓄積によって転送電極12−2の下のポテンシャルが、隣接する転送電極12−1,12−3の下のバリア電位152に近づき得る。時刻tのポテンシャル井戸に蓄積された情報電荷164はその状態を示している。ポテンシャル井戸150が完全に電子で満たされてしまうと、さらに発生した情報電荷は近隣の転送電極12−1,12−3に広がり、さらには他の画素のポテンシャル井戸にまで達する。これがブルーミング現象であり、これを防止するために、横型オーバーフロードレイン構造が採用されている。
【0043】
時刻tには、図4に示すように、ドレイン領域54に印加される排出クロックφがLレベルからHレベルに立ち上げられると共に、転送電極12−2に印加される垂直転送クロックφf2がHレベルからLレベルに立ち下げられて電子シャッタ動作が行われる。この結果、図3(b)の時刻tに対応する図に示すように、チャネル領域50のポテンシャルが浅く引き下げられて消滅すると共に、第1領域60のポテンシャル障壁が低く引き下げられる。これにより、チャネル領域50のポテンシャル井戸150に蓄積された情報電荷がドレイン領域54へ一括的に排出される。排出クロックφとしては、第1領域60の幅が狭く元々ポテンシャルのピークが低いため、このピークの低いポテンシャル障壁を引き下げることができる程度の電圧に立ち上げられれば良く、従来のように分離領域の全てが一定幅で構成されていた場合と比べて、Hレベルの電圧を低く抑えることができる。このように、本素子においては、低い電圧の排出クロックφで電子シャッタ動作を行うことができ、消費電力を低減化することができる。
【0044】
電子シャッタ動作が終了すると蓄積期間が開始され、図4に示すように、排出クロックφがLレベルに立ち下げられると共に、垂直転送クロックφf2が再びHレベルに立ち上げられる。これにより、図3(a)の時刻tに対応する図のように、ポテンシャル井戸150が形成されると共に、第1領域60及び第2領域62のポテンシャル障壁が形成される。このため、電子シャッタ動作が終了した後に発生する情報電荷がポテンシャル井戸150に蓄積され、時刻tと同等の状態となる。
【0045】
時刻tには、ドレイン領域54に印加される排出クロックφがLレベルからHレベルに立ち上げられる。分離領域56が形成するポテンシャル障壁は、ドレイン領域54に印加される電圧によって変調を受ける。具体的には、排出クロックφがLレベルのタイミングでは、第1領域60において上述のようにポテンシャル障壁154を生じていたところ、排出クロックφがHレベルに立ち上げられるとポテンシャル障壁は引き下げられる。図3(b)の時刻tに対応する図はその状態を示しており、第1領域60にはポテンシャル障壁154及びバリア電位152のいずれよりも低いポテンシャル障壁166が形成される。ちなみに同図には、垂直転送クロックφf1,φf3をLレベルに立ち下げて転送電極12−1,12−3の下にポテンシャル井戸を形成した場合に第2領域62により形成されるポテンシャル障壁168が対比のために点線で示されている。また図3(a)の時刻tに対応する図には、ポテンシャル障壁166,168それぞれのピーク電位レベル170,172が点線で示されている。垂直転送クロックφf2をHレベルに立ち上げたままで排出クロックφをHレベルに立ち上げることにより、第1領域60のポテンシャル障壁は、バリア電位152より引き下げられる。
【0046】
これにより、ポテンシャル井戸150に蓄積される情報電荷のうち電位レベル170を越える分は第1領域60を介してドレイン領域54へ排出され、蓄積電荷量が制限される。
【0047】
このように、ポテンシャル井戸150に蓄積される情報電荷の蓄積量を制限することで、情報電荷の転送中に、情報電荷がドレイン領域54へ漏れ出すのを防ぐことができる。すなわち、転送経路であるチャネル領域50に隣接する分離領域において、第1領域60は、ポテンシャル障壁が薄く、第2領域62に比して情報電荷がドレイン領域54へ漏れ出し易くなっている。この場合、転送中に第1領域60部分を通過する回数が多い情報電荷ほど電荷量が減少してしまう。そこで、情報電荷を転送する前に蓄積電荷量を減らして制限することで、情報電荷の転送中に蓄積電荷量がドレイン領域54へ漏れ出さないようにしている。
【0048】
以上、本発明の実施の形態を説明した。本実施形態においては、幅の狭い第1領域60及び幅の広い第2領域62を形成する際、図1に示すように、分離領域56とチャネル領域50との接合面に凹凸を付けて形成したが、これに限られるものではない。例えば、図5に示すように、分離領域56とチャネル領域50との接合面を直線形状にしたまま、ドレイン領域54の幅を変更して第1領域60及び第2領域62を形成するようにしても良い。
【0049】
また、本実施形態においては、駆動方法として3相駆動を例示したが、本発明は、4相駆動、あるいは、それ以上であっても良い。例えば、4相駆動の場合、1つの画素を構成する4本の転送電極のうち1本の転送電極下の領域に第1領域60が形成されても良いし、又は、図6に示すように、4本の転送電極のうちの2本の転送電極下の領域に形成されても良い。
【0050】
【発明の効果】
本発明の固体撮像素子及びその駆動方法によれば、横型オーバーフロードレイン構造において、分離領域に幅が狭い部分を設け、この部分から電荷の排出を行うことにより、電荷排出のためにドレイン領域に印加する電圧パルスを低電圧化することができ、素子の消費電力が低減される。その際、分離領域の他の部分は幅が広く構成されることにより、情報電荷がチャネル領域から不用意に漏れ出すことが防止され、転送効率が確保される。
【図面の簡単な説明】
【図1】本発明に係る横型オーバーフロードレイン構造を採用したフレーム転送方式のCCD固体撮像素子の撮像部又は蓄積部の一部を示す模式的な平面図である。
【図2】本発明の実施形態に係るCCD固体撮像素子の横型オーバーフロードレイン部分の形成を説明するプロセスフロー図である。
【図3】本発明の実施形態に係るCCD固体撮像素子の撮像部におけるブルーミング抑制動作を説明するための垂直シフトレジスタでの電位分布図である。
【図4】図3の動作に対応したクロックパルスφ〜φ及びドレイン領域54に印加するドレイン電圧信号Vdrのタイミング図である。
【図5】フレーム転送方式のCCD固体撮像素子の概略の構成図である。
【図6】従来の横型オーバーフロードレイン構造を採用したフレーム転送方式のCCD固体撮像素子の撮像部又は蓄積部の一部を示す模式的な平面図である。
【図7】横型オーバーフロードレインが設けられた垂直シフトレジスタの電荷転送方向に直交する方向の模式的な断面図及び、その断面に対応する部分での電位分布図を並べて示したものである。
【符号の説明】
1 転送電極、50 チャネル領域、54 ドレイン領域、56 分離領域、60 第1領域、62 第2領域、98 Nウェル、108 N拡散層、110 P拡散層。

Claims (5)

  1. 半導体基板の一主面に所定の間隔で互いに平行に第1の方向に延在して配置される一導電型のチャネル領域と、
    高濃度の一導電型を有し、隣接するチャネル領域の間で前記第1の方向に延在して配置される複数のドレイン領域と、
    前記チャネル領域及び前記ドレイン領域の間隙に配置される逆導電型の分離領域と、
    前記半導体基板上で前記第1の方向と交差する第2の方向に延在して互いに平行に配置される複数の転送電極と、を備え、
    前記分離領域は、適数本毎の転送電極のうちの少なくとも1つの転送電極下の領域で他の転送電極下の領域よりも幅が狭いことを特徴とする固体撮像素子。
  2. 請求項1に記載の固体撮像素子において、
    前記複数の転送電極は、前記適数本毎に前記複数のチャネル領域のそれぞれに受光画素の1つを定義することを特徴とする固体撮像素子。
  3. 半導体基板の一主面に所定の間隙を設けて互いに平行に配置される複数のチャネル領域間にドレイン領域が配置され、前記チャネル領域と前記ドレイン領域との間隙に分離領域が配置されると共に、前記半導体基板上に複数の転送電極が配置され、前記分離領域が適数本毎の転送電極のうちの少なくとも1つの転送電極下の領域で他の領域よりも幅が狭い固体撮像素子の駆動方法において、
    前記複数の転送電極のうち、幅の狭い分離領域上に形成される転送電極に印加する第1のクロックパルスを立ち上げて、前記幅の狭い分離領域に隣接する前記チャネル領域に情報電荷を蓄積する蓄積ステップと、
    周期的に電位を変動させるクロックパルスを前記複数の転送電極へ与えて、前記蓄積ステップで蓄積された情報電荷を転送する転送ステップと、を有することを特徴とする固体撮像素子の駆動方法。
  4. 請求項3に記載の固体撮像素子の駆動方法において、
    前記転送ステップの間に、
    前記第1のクロックパルスを立ち上げたまま、前記ドレイン領域へ印加する第2のクロックパルスを立ち上げて、前記蓄積ステップで蓄積された情報電荷の一部を前記ドレイン領域へ排出し、前記チャネル領域の蓄積電荷量を制限する制限ステップを、更に有することを特徴とする固体撮像素子の駆動方法。
  5. 請求項3に記載の固体撮像素子の駆動方法において、
    前記第1のクロックパルスを立ち下げると共に、前記ドレイン領域へ印加する第2のクロックパルスを立ち上げて、前記蓄積ステップで蓄積された情報電荷を前記ドレイン領域へ排出する排出ステップを、更に有することを特徴とする固体撮像素子の駆動方法。
JP2002332571A 2002-11-15 2002-11-15 固体撮像素子及びその駆動方法 Expired - Fee Related JP4289872B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002332571A JP4289872B2 (ja) 2002-11-15 2002-11-15 固体撮像素子及びその駆動方法
TW092131622A TWI235607B (en) 2002-11-15 2003-11-12 Solid-state imaging device and driving method thereof
CNB2003101181133A CN100394610C (zh) 2002-11-15 2003-11-13 固体摄像元件及其驱动方法
US10/712,466 US7321392B2 (en) 2002-11-15 2003-11-13 Solid state imaging device with lateral overflow drain and driving method thereof achieving low power consumption
KR1020030080461A KR100545972B1 (ko) 2002-11-15 2003-11-14 고체 촬상 소자 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002332571A JP4289872B2 (ja) 2002-11-15 2002-11-15 固体撮像素子及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2004172662A true JP2004172662A (ja) 2004-06-17
JP4289872B2 JP4289872B2 (ja) 2009-07-01

Family

ID=32290191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002332571A Expired - Fee Related JP4289872B2 (ja) 2002-11-15 2002-11-15 固体撮像素子及びその駆動方法

Country Status (5)

Country Link
US (1) US7321392B2 (ja)
JP (1) JP4289872B2 (ja)
KR (1) KR100545972B1 (ja)
CN (1) CN100394610C (ja)
TW (1) TWI235607B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053673A (ja) * 2006-07-27 2008-03-06 Sanyo Electric Co Ltd 固体撮像素子
JP2012511830A (ja) * 2008-12-10 2012-05-24 イーストマン コダック カンパニー 側部にオーバーフロードレインを備えるイメージセンサ
US8772891B2 (en) 2008-12-10 2014-07-08 Truesense Imaging, Inc. Lateral overflow drain and channel stop regions in image sensors

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080007622A1 (en) * 2006-06-08 2008-01-10 Eastman Kodak Company Method of improving solid-state image sensor sensitivity
JP5243983B2 (ja) * 2009-01-30 2013-07-24 浜松ホトニクス株式会社 電子増倍機能内蔵型の固体撮像素子
CN103594480A (zh) * 2013-12-02 2014-02-19 中国电子科技集团公司第四十四研究所 具备信号电荷选择功能的ccd像元结构
KR20180005033A (ko) 2016-07-05 2018-01-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696021A (en) * 1982-06-03 1987-09-22 Nippon Kogaku K.K. Solid-state area imaging device having interline transfer CCD means
US4995061A (en) * 1987-12-17 1991-02-19 Texas Instruments Incorporated Two-phase CCD imager cell for TV interlace operation
KR100276971B1 (ko) * 1989-06-20 2001-01-15 다카노 야스아키 고체촬상소자의 구동방법
KR0182282B1 (ko) * 1994-09-29 1999-03-20 사또오 후미오 고체 촬상 장치의 구동 방식
CN1194469A (zh) * 1996-12-27 1998-09-30 松下电子工业株式会社 固体摄像器件及其驱动方法和制造方法
JP3033524B2 (ja) 1997-05-23 2000-04-17 日本電気株式会社 固体撮像装置
US6369413B1 (en) * 1999-11-05 2002-04-09 Isetex, Inc. Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
TW561780B (en) * 2001-02-28 2003-11-11 Matsushita Electric Ind Co Ltd Solid-state image pickup apparatus and method for driving the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053673A (ja) * 2006-07-27 2008-03-06 Sanyo Electric Co Ltd 固体撮像素子
JP2012511830A (ja) * 2008-12-10 2012-05-24 イーストマン コダック カンパニー 側部にオーバーフロードレインを備えるイメージセンサ
US8772891B2 (en) 2008-12-10 2014-07-08 Truesense Imaging, Inc. Lateral overflow drain and channel stop regions in image sensors

Also Published As

Publication number Publication date
TWI235607B (en) 2005-07-01
US7321392B2 (en) 2008-01-22
JP4289872B2 (ja) 2009-07-01
CN1519949A (zh) 2004-08-11
KR20040042887A (ko) 2004-05-20
CN100394610C (zh) 2008-06-11
US20040095491A1 (en) 2004-05-20
KR100545972B1 (ko) 2006-01-26
TW200412792A (en) 2004-07-16

Similar Documents

Publication Publication Date Title
JP4965112B2 (ja) 白点及びオーバーフローの問題なくグローバル露出が可能なcmosイメージセンサ及びその製造方法
JP2012028459A (ja) 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器
JP5891624B2 (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
US8994139B2 (en) Lateral overflow drain and channel stop regions in image sensors
JP4289872B2 (ja) 固体撮像素子及びその駆動方法
JP2914496B2 (ja) 固体撮像素子
EP2366195B1 (en) Image sensors with lateral overflow drains
JP5089135B2 (ja) フレーム転送方式のccd固体撮像素子
JP2008035004A (ja) 固体撮像素子の駆動方法
JP4561327B2 (ja) 固体撮像装置およびその製造方法
EP2359402B1 (en) Method of fabricating image sensors with lateral overflow drains
JP2006147758A (ja) 固体撮像装置およびその製造方法
JP2000260972A (ja) 固体撮像装置およびその製造方法
JP4797302B2 (ja) 固体撮像素子及びその製造方法
JP2004342784A (ja) 固体撮像素子および固体撮像素子の製造方法
JP2000299456A (ja) 固体撮像装置
JP2001257338A (ja) 固体撮像素子
JP2004228140A (ja) 固体撮像素子およびその製造方法
JP2004247608A (ja) 固体撮像素子、固体撮像素子の製造方法及び固体撮像素子の駆動方法
JP2004179231A (ja) 固体撮像素子及びその製造方法並びにその駆動方法
JP2007142298A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JPS60105382A (ja) 固体撮像素子
JP2010040942A (ja) 固体撮像装置及びその製造方法
JP2004140258A (ja) 固体撮像素子及びその製造方法
JP2006135172A (ja) 固体撮像素子及び固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees