JP2008053673A - 固体撮像素子 - Google Patents

Abstract

【課題】 横型オーバーフロードレイン構造のＣＣＤ固体撮像素子にＡＧＰ駆動を適用した場合、オーバーフロードレイン領域１４から第２チャネル領域８に電荷が漏れ込み、情報電荷にノイズが重畳するという問題が生じる。
【解決手段】 本発明では互いに平行に設けられる複数の第１チャネル領域４と、隣り合う第１チャネル領域４間に設けられるオーバーフロードレイン領域１４と、第１チャネル領域４とオーバーフロードレイン領域１４の間に設けられる複数の分離領域１２と、複数の第１チャネル領域上であって、第１チャネル領域４と交差する方向に互いに平行に設けられる複数の第１転送電極１０とを有し、第１チャネル領域４と所定の第１転送電極１０とが交差する領域近傍であって、第１チャネル領域４よりも高濃度の第２チャネル領域８が設けられ、第２チャネル領域８に隣り合うオーバーフロードレイン領域１４が第２チャネル領域８に向かって突出部１８を有する。
【選択図】 図１

Description

本発明は、ＣＣＤ固体撮像素子に関し、特に、オーバーフロードレイン構造に関する。

図１４は、フレーム転送方式のＣＣＤ固体撮像素子の概略の構成図である。フレーム転送方式のＣＣＤ固体撮像素子は、撮像部５０、蓄積部５２、水平転送部５４及び出力部５６を有する。撮像部５０で生成された情報電荷は蓄積部５２に高速で転送される。情報電荷は蓄積部５２に保持されると共に、１行ずつ水平転送部５４へ転送され、さらに、１画素単位で水平転送部５４から出力部５６へ転送される。出力部５６は１画素毎の電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力とされる。

撮像部５０において情報電荷が過剰に発生すると、情報電荷が周辺画素に溢れるブルーミングという現象を生じる。このブルーミングを抑制するために、不要な情報電荷を排出するオーバーフロードレイン構造が設けられる。オーバーフロードレイン構造には、縦型オーバーフロードレイン構造と横型オーバーフロードレイン構造とがある（例えば、特開２００４−１６５４７９号公報）。

縦型オーバーフロードレイン構造では、Ｎ型半導体基板の表面にＮ型拡散層であるＮウェル及びその下にＰ型拡散層であるＰウェルを形成し、基板深さ方向のＮＰＮ構造を構成する。基板裏面に正電圧を印加しＰウェルを空乏化させることで、表面のフォトダイオードの余剰電荷が、Ｐウェルが形成する電位障壁を越えて基板に排出される。

一方、横型オーバーフロードレインでは、受光画素に隣接してＮ^＋拡散層のドレイン領域が設けられる。そのため、基板深さ方向のＮＰＮ構造は不要であり、Ｐ型半導体基板の表面に、受光画素、ＣＣＤレジスタ等を構成するためのＮウェルが形成される。

図１５は、横型オーバーフロードレイン構造の撮像部５０と蓄積部５２との境界近傍の要部の平面図であり、図１６（ａ）は、図１５のＸ−Ｘ’直線に沿った撮像部５０内の断面図であり、（b）はポテンシャル分布である。

図１５を用いて横型オーバーフロードレイン構造の固体撮像素子の平面構造を説明する。チャネル領域６４は、撮像部５０から蓄積部５２に亘って互いに平行に設けられる。隣り合うチャネル領域６４の間に分離領域６２が互いに平行に設けられる。一つおきの分離領域６２にオーバーフロードレイン領域６６が設けられる。撮像部５０におけるオーバーフロードレイン領域６６の幅は、蓄積部５２におけるオーバーフロードレイン領域６６の幅よりも広く形成される。６０−１〜６０−３は、撮像部５０で生成された情報電荷を転送するための転送電極である。ここでは、転送電極６０−１〜６０−３を一組として一列の画素を構成している。

図１６（a）を用いて横型オーバーフロードレイン構造の固体撮像素子の積層構造を説明する。チャネル領域６４は、Ｐ型半導体基板（Ｐ−ｓｕｂ）６８の主面にＮ型不純物をイオン注入して拡散処理され形成される。チャネル領域６４は、Ｐ−ｓｕｂ６８とともにフォトダイオードを構成している。分離領域６２は、Ｐ型不純物をイオン注入して拡散処理され形成される。分離領域６２は、チャネル領域６４の間隙に設けられ、チャネル領域６４を電気的に分離する。オーバーフロードレイン領域６６は、分離領域６２内にＮ型不純物をイオン注入して拡散処理され形成される。オーバーフロードレイン領域６６などが形成されたＰ−ｓｕｂ６８上に酸化絶縁膜７０を介して転送電極６０が形成される。

図１６（ｂ）を用いて、撮像時におけるポテンシャル分布を説明する。横軸はＸ−Ｘ´直線上の位置、縦軸は各位置での電位を表し、下方に向かって正電位が増す。ここでのポテンシャル分布は、転送電極６０−１、６０−２に正電位、６０−３に負電位を印加した場合を示している。チャネル領域６４は、転送電極６０に印加される電圧によって空乏化されポテンシャル井戸７６を形成する。撮像時には、このポテンシャル井戸７６に情報電荷を蓄積することができる。オーバーフロードレイン領域６６には、所定の電位が印加され、ポテンシャル井戸７６よりも深いポテンシャル井戸７４（ドレイン領域）が形成される。分離領域６２は、隣り合うチャネル領域６４の間、あるいはチャネル領域６４とオーバーフロードレイン領域６６との間にポテンシャル障壁７２、７８を形成する。横型オーバーフロードレイン構造では、ポテンシャル井戸７６に過剰な情報電荷が発生し又は流れ込んだ場合、その過剰な情報電荷をポテンシャル障壁７８を越えてオーバーフロードレイン領域７４に排出することができ、これにより過剰電荷が周辺画素に漏れ出すブルーミングを抑制できる。

図１５、図１６では、オーバーフロードレイン領域６６が１列おきの分離領域６２に形成されており、オーバーフロードレイン領域６６が設けられた分離領域６２と設けられない分離領域６２とがあるため、ポテンシャル障壁７２と７８との高さが異なっている。つまり、オーバーフロードレイン領域６６が設けられている側のポテンシャル障壁７８の高さは、オーバーフロードレイン領域６６の影響により、オーバーフロードレイン領域６６が設けられていない側のポテンシャル障壁７２の高さよりも低くなっている。ポテンシャル井戸７６に発生した余剰な情報電荷は、このポテンシャル障壁７８を越えて、オーバーフロードレイン領域６６に排出される。

図１７に従来の横型オーバーフロードレイン構造を有するＣＣＤ固体撮像素子の情報電荷の撮像駆動、転送駆動、排出駆動時において、転送電極、オーバーフロードレインに印加される電位を示す。

まず、撮像する直前にオーバーフロードレイン領域６６に印加される電位（ＯＦＤ）を低電位（Ｌ）から高電位（Ｈ）に排出駆動（電子シャッタ）することによって、ポテンシャル井戸７６に発生した余剰な情報電荷をオーバーフロードレイン領域６６に排出する（ｔ＜ｔ０）。この時、転送電極６０−１、６０−２、６０−３には低電位（φ１、φ２、φ３＝Ｌ）が印加されており、チャネル領域６４に蓄積された情報電荷は隣接するオーバーフロードレイン領域６６にポテンシャル井戸７６の側壁全体から排出される。

時刻ｔ＝ｔ０で、ＯＦＤがＨからＬに立ち下がり、φ１、φ２がＬからＨに立ち上がることによって撮像が開始する。撮像時では、φ１、φ２が印加された転送電極６０−１、６０−２下のチャネル領域６４に形成されたポテンシャル井戸７６に情報電荷が蓄積される。撮像期間終了後、転送電極６０−１〜６０−３に印加される転送クロックφ１〜φ３によって、順次情報電荷が転送される（ｔ≧ｔ１）。ここで、転送駆動時におけるＯＦＤはＬレベルを維持する。

時刻ｔ＝ｔ１でφ１がＨからＬに立ち下がる。それによって、転送電極６０−１と６０−２下の領域に蓄積されていた情報電荷が転送電極６０−２下の領域に転送される。時刻ｔ＝ｔ２でφ３がＬからＨに立ち上がる。これによって、転送電極６０−２下の領域に蓄積されていた情報電荷が転送電極６０−２と６０−３下の領域に分配して蓄積される。時刻ｔ＝ｔ３でφ２がＨからＬに立ち下り、転送電極６０−２と６０−３下の領域に分配蓄積されていた情報電荷が転送電極６０−３下の領域に転送される。時刻ｔ＝ｔ４でφ１がＬからＨに立ち上がり、転送電極６０−３下の領域に蓄積されていた情報電荷が転送電極６０−１と６０−３下の領域に分配して蓄積される。時刻ｔ＝５でφ３がＨからＬに立ち
下がり、転送電極６０−１と６０−３下の領域に蓄積されていた情報電荷が転送電極６０−１下の領域に転送される。時刻ｔ＝ｔ６でφ２がＬからＨに立ち上がり、転送電極６０−１下の領域に蓄積されていた情報電荷が転送電極６０−１と６０−２下の領域に分配して蓄積される。このような動作を繰り返すことによって、情報電荷が順次転送される。

以上説明した横型オーバーフロードレイン構造のＣＣＤ固体撮像素子では、撮像駆動時に各画素毎に情報電荷を取り込むため、正と負の異なる電位を転送電極６０−１〜６０−３に印加して、ポテンシャル井戸を形成する必要がある。

一方、縦型オーバーフロードレイン構造のＣＣＤ固体撮像素子において、撮像駆動時に、全ての転送電極６０−１〜６０−３に負電位を印加してゲートをオフ状態にするＡＧＰ（Ａｌｌ Ｇａｔｅｓ Ｐｉｎｎｉｎｇ）駆動という技術が用いられているものがある（例えば、特開２００６−１３５１７２号公報参照）。

図１８（a）に縦型オーバーフロードレイン構造を有するＣＣＤ固体撮像素子の模式的な平面図、図１８（b）にＸ−Ｘ´直線に沿った断面図、図１８（c）にＡ−Ａ´直線に沿ったポテンシャル分布を示す。

図１８（a）を用いて縦型オーバーフロードレインの平面構造を具体的に説明する。第１チャネル領域９４が撮像部５０と蓄積部５２（不図示）に亘って、互いに平行に設けられる。隣り合う第１チャネル領域９４の間には、分離領域９８が互いに平行に設けられる。第１チャネル領域９４が延在する方向と垂直な方向に転送電極１００−１〜１００−３が互いに平行に設けられる。第１チャネル領域９４と転送電極１００−１が交差する領域近傍に第２チャネル領域９６が設けられる。

図１８（b）を用いて縦型オーバーフロードレインの積層構造を具体的に説明する。Ｎ型半導体基板（Ｎ−ｓｕｂ）９０の表面領域にＰ型不純物が拡散されたＰウェル９２が配置される。さらに、Ｐウェル９２の表面領域にはＮ型の不純物が拡散された第１チャネル領域９４が配置される。転送駆動時には、この第１チャネル領域９４が情報電荷の転送経路となる。さらに、第１チャネル領域９４の間隙に隣り合う第１チャネル領域９４を電気的に区画する高濃度のＰ型不純物が拡散された分離領域９８が設けられる。不純物が拡散された半導体基板９０上に絶縁膜１０２を介して転送電極１００−１〜１００−３が配置される。

ＡＧＰ駆動では、一つの画素を構成する転送電極１００−１〜１００−３のうち、例えば１つ（転送電極１００−１）を選択し、その転送電極下の第１チャネル領域９４に高濃度のＮ型不純物が添加された第２チャネル領域９６を選択的に設ける。このような構造にすることによって、撮像部５０に情報電荷を蓄積する際に、全ての転送電極に負電位を印加してゲートをオフ状態とした場合でも、第２チャネル領域９６が設けられた転送電極１００−１下には第１チャネル領域９４と第２チャネル領域９６の不純物濃度の差により他の転送電極１００−２、１００−３下よりも深いポテンシャル井戸が形成され、情報電荷を蓄積することができる。このとき、第１チャネル領域９４の表面付近にはホールが集まり半導体基板９０と絶縁膜１０２との界面に存在する界面準位にピンニング(pinning)される。このピンニングされたホールで界面準位が満たされることによって露光期間中に生ずる暗電流を低減し、暗電流に伴って発生する情報電荷へのノイズ混入を防ぐことができる。

図１８(c)は、図１８（b）のＡ−Ａ´直線（半導体の深部方向）に沿ったポテンシャル分布である。縦型オーバーフロードレイン構造の場合、撮像時には、実線１１０で示すようなポテンシャル分布を示し、第２チャネル領域９６に蓄積された情報電荷が半導体基板
９０に漏れ出すことがない。電子シャッタ時には、半導体基板９０に高電位を印加することによって、ポテンシャル分布が実線１１０から破線１１２のように変化し、半導体基板９０に情報電荷を排出することができる。

図１９は、ＡＧＰ駆動を行った場合の駆動タイミングチャート図である。まず、情報電荷を蓄積する直前（ｔ＜ｔ０）に半導体基板９０に印加する電圧レベルＶｓｕｂを低電位（Ｌ）から高電位（Ｈ）にする。これによって、転送電極１００−１下の領域に蓄積されていた情報電荷が半導体基板９０に排出される。時刻ｔ＝ｔ０で、ＶｓｕｂがＨからＬに立ち下がることによって、撮像が開始する。所定の期間、転送電極１００−１下の領域に情報電荷を蓄積した後、フレーム転送により情報電荷を転送する。

時刻ｔ＝ｔ１でφ２がＬレベルからＨレベルに立ち上がることによって、情報電荷が転送電極１００−１下の領域から１００−２下の領域に転送される。時刻ｔ＝ｔ２でφ３がＬレベルからＨレベルに立ち上がることによって、転送電極１００−２下の領域に蓄積されていた情報電荷が転送電極１００−２と１００−３下の領域に分配して蓄積される。時刻ｔ＝ｔ３でφ２がＨレベルからＬレベルに立ち下がることによって、転送電極１００−２と１００−３下の領域に蓄積されていた情報電荷が１００−３下の領域に転送される。時刻ｔ＝ｔ４でφ１がＬレベルからＨレベルに立ち上がることによって、転送電極１００−３下の領域に蓄積されていた情報電荷が転送電極１００−１と１００−３下の領域に分配蓄積される。ｔ＝ｔ５でφ３がＨからＬに立ち下がることによって、転送電極１００−１と１００−３下の領域に蓄積されていた情報電荷が転送電極１００−１下の領域に転送される。時刻ｔ＝ｔ６でφ２がＬからＨに立ち上がることによって、転送電極１００−１下の領域に蓄積されていた情報電荷が転送電極１００−１と１００−２下の領域に分配して蓄積される。時刻ｔ＝ｔ７でφ１がＨからＬに立ち下がることによって、転送電極１００−１と１００−２下の領域に蓄積されていた情報電荷が転送電極１００−２下の領域に転送される。これらの動作を繰り返すことによって、情報電荷が転送される。

ここで、図１７に示す横型オーバーフロードレイン構造の駆動方法と大きく異なる点は、撮像期間中に全ての転送電極１００に負電位（Ｌ）が印加される点と、撮像期間から転送期間に移る際に、所定の転送電極を高電位（Ｈ）、つまりＯＮ電圧にする点である。
特開２００４−１６５４７９号公報 特開２００６−１３５１７２号公報

暗電流による情報電荷へのノイズの重畳を抑制する観点から、横型オーバーフロードレイン構造のＣＣＤ固体撮像素子にＡＧＰ駆動を適用することが考えられる。しかしながら、従来の横型オーバーフロードレイン構造にＡＧＰ駆動を適用すると、正常に情報電荷を転送することができない場合がある。つまり、２つの転送電極下の第２チャネル領域に蓄積された情報電荷を１つの転送電極下の第２チャネル領域内に転送する場合、該１つの転送電極に印加される高電圧（Ｈ）によってオーバーフロードレイン領域と第２チャネル領域との間のポテンシャル障壁が消滅し、オーバーフロードレイン領域から第２チャネル領域に電荷が漏れ込む場合がある。その結果、情報電荷にノイズが重畳するという問題が生じる。

本発明は、上記問題点を解決するためになされたもので、ＡＧＰ駆動による転送駆動時に、情報電荷へのノイズの重畳を防止する横型オーバーフロードレイン構造を有するＣＣＤ固体撮像素子を提供することを目的とする。

上記目的を達成するために、本発明における固体撮像素子は、第１導電型の半導体基板の主面に互いに平行に設けられる第２導電型の複数の第１チャネル領域と、隣り合う第１チャネル領域の間に設けられる第２導電型のオーバーフロードレイン領域と、第１チャネル領域とオーバーフロードレイン領域の間に設けられる第１導電型の複数の分離領域と、複数の第１チャネル領域上に形成され、第１チャネル領域と交差する方向で互いに平行に設けられる複数の第１転送電極とを有し、第１チャネル領域と所定の第１転送電極とが交差する領域近傍であって、半導体基板の主面に第１チャネル領域よりも高濃度の第２導電型の第２チャネル領域が設けられ、第２チャネル領域に隣り合うオーバーフロードレイン領域が第２チャネル領域に向かって突出部を有する。

本発明は、以上説明したように構成されているので、以下に記載されるような効果を奏する。

オーバーフロードレイン領域が第２チャネル領域に向かって突出部を有することで、転送駆動時にオーバーフロードレイン領域から第２チャネル領域に電荷が漏れ込むことがなく、情報電荷へのノイズの重畳を防止することができる。

本発明の実施の形態におけるＣＣＤ固体撮像素子について図を参照して詳細に説明する。本実施形態におけるＣＣＤ固体撮像素子の全体構造は、図１４と同様に、撮像部５０、蓄積部５２、水平転送部５４及び出力部５６から基本的に構成される。
（第１実施形態）
＜ＣＣＤ固体撮像素子の構造＞
図１に本発明における第１実施形態におけるＣＣＤ固体撮像素子の撮像部５０と蓄積部５２との境界近傍の平面図を示す。また、図２には、撮像部５０のＸ−Ｘ´方向の断面図及びポテンシャル分布、図３には、撮像部５０のＹ−Ｙ´方向の断面図及びポテンシャル分布を示す。

まず、図１を用いて本実施形態におけるＣＣＤ固体撮像素子の撮像部５０における平面構造を説明する。撮像部５０には、互いに平行に複数の第１チャネル領域４が設けられる。第１チャネル領域４は、所定の間隙を設けて形成され、その間隙に互いに平行に複数の分離領域１２が設けられる。第１チャネル領域４は、隣り合う２つの分離領域１２によって電気的に区画される。この分離領域１２によって区画された第１チャネル領域４が情報電荷の転送経路となる。ここで、第１チャネル領域４と分離領域１２とは間隙なく設けられることが好ましい。

第１チャネル領域４が延在する方向と垂直な方向に、互いに平行に複数の転送電極１０−１〜１０−３が形成される。ここで、転送電極１０は、３つ一組（転送電極１０−１〜１０−３）で一列の画素を形成している。

第１チャネル領域４内には、第１チャネル領域４と２つの転送電極１０−１、１０−２が交差する領域近傍に第２チャネル領域８が設けられる。ここで、第２チャネル領域８は転送電極１０−１、１０−２と重畳するが、転送電極１０−３とは重畳せずに設けられる。なお、第２チャネル領域８の一方側辺は、分離領域１２と間隙を設けて形成され、他方側辺は、分離領域１２と間隙なく形成されることが好ましい。第２チャネル領域と分離領域との間に第１チャネル領域が設けられることで、第２チャネル領域とドレイン領域との間により高いポテンシャル障壁が形成され、情報電荷へのノイズの重畳を確実に防止することができる。

分離領域１２にはオーバーフロードレイン領域１４が設けられる。オーバーフロードレイン領域１４は、分離領域１２の中央付近に第１チャネル領域４と平行に延在して形成され、第２チャネル領域８が設けられた領域近傍で第２チャネル領域８に向かって、突出部１８を有する。突出部１８は、各第２チャネル領域８に対応して形成され、隣り合う第２チャネル領域８の一方に向かって突出している。突出部が隣り合う第２チャネル領域の一方に向かって突出することで、ドレイン領域の突出部を有さない側面から第２チャネル領域に電荷が漏れ込むことを防止することができる。

第１実施形態における突出部１８は、第２チャネル領域８が形成される領域上のうち、第１転送電極１０−１に対応する領域に設けられているが、第１転送電極１０−２に対応する領域に設けてもよい。また、突出部１８は、矩形で表されているが、本発明はこれに限られるものではない。なお、オーバーフロードレイン領域１４には不図示のドレイン電極が接続されており、ドレイン電極を介してオーバーフロードレイン領域１４に電圧が印加される。

本実施形態では、第１チャネル領域４の延在方向に連続する３つの第１転送電極１０−１、１０−２、１０−３が一画素を構成するが、本発明はこれに限られるものではない。例えば、一画素に対応する一組の第１転送電極１０がＮ本あれば、２〜（Ｎ−１）本の第１転送電極１０下に第２チャネル領域８を設けてもよい。この場合、突出部１８は、１〜（Ｎ−２）本の転送電極１０下の領域に設けるのが好適である。

次に、図２（a）、図３（a）、図４（a）を用いて、第１実施形態における固体撮像素子の積層構造を説明する。Ｐ型基板（Ｐ−ｓｕｂ）２の表面領域に、Ｎ型の不純物が添加された第１チャネル領域４が形成される。半導体基板２としては、例えば、シリコン基板などの一般的な半導体材料を用いることができる。Ｎ型の不純物としては、リン（Ｐ）、ヒ素（Ａｓ）などを用いることができる。

さらに、半導体基板２の表面領域には、第１チャネル領域４に重畳してＮ型の不純物をイオン注入して拡散処理された領域６を設ける。この領域６を設けることによって、情報電荷を後述のポテンシャル井戸に蓄積できる蓄積電荷量を増やすことができる。

また、半導体基板２の表面領域には、一画素に対応する一組の第１転送電極１０−１〜１０−３のうち少なくとも２つ（本実施形態では第１転送電極１０−１、１０−２）の第１転送電極の領域下に第１チャネル領域４よりも半導体基板２の深部方向に深く形成される複数の第２チャネル領域８が設けられる。ここで、第２チャネル領域８の不純物としては、第１チャネル領域４と同一の不純物を用いて形成することが好適である。第２チャネル領域８は、第１チャネル領域４が設けられた領域にさらにＮ型不純物をイオン注入して形成されるので、第１チャネル領域４よりも高濃度のＮ型半導体領域となる。

第１チャネル領域４の間隙には、Ｐ型の不純物がイオン注入され拡散処理された分離領域１２が設けられる。分離領域１２に添加されるＰ型不純物はボロン（Ｂ）、フッ化ホウ素（ＢＦ２）などを用いることができる。

分離領域１２内には、Ｎ型の不純物が高濃度にイオン注入されたオーバーフロードレイン領域１４が分離領域１２よりも深部方向に深く設けられる。

第１チャネル領域４などが設けられた半導体基板２上には、絶縁膜１６が形成される。絶縁膜１６としては、酸化シリコン膜、窒化シリコン膜などのシリコン系材料や酸化チタン系材料などを用いることができる。

絶縁膜１６上には、第１チャネル領域４の延在方向と直交するように、複数の第１転送電極１０が互いに平行に設けられる。第１転送電極１０としては、金属や多結晶シリコンなどの導電性材料を用いることができるし、シリコンナイトライド（ＳｉＮ）層及びポリシリコン（ＰｏｌｙＳｉ）層からなる多層構造を用いることもできる。絶縁膜１６上にＳｉＮを挟んでＰｏｌｙＳｉを形成することで、反射防止機能が向上する。なお、撮像部５０では、第１転送電極１０下にあるＰＮ接合型のフォトダイオードが光を受けて光電変換を起こすので、第１転送電極１０を金属で形成する場合には、光を透過する程度に薄く形成する必要がある。

次に、図１を用いて蓄積部５２における本実施形態の構造を説明する。蓄積部５２には、撮像部５０から延在して第１チャネル領域４、分離領域１２及びオーバーフロードレイン領域１４が形成される。蓄積部５２に設けられるオーバーフロードレイン領域１４は、撮像部５０と異なり突出部１８を有さない。また、蓄積部５２の第１チャネル領域４には、Ｎ型の不純物が添加された第３チャネル領域１５が形成される。第３チャネル領域１５は、第１チャネル領域４内部であって、隣り合う分離領域１２と間隙を設けて形成される。そのため、オーバーフロードレイン領域１４から第３チャネル領域１５にノイズの原因となる電荷が漏れ込むことをより確実に防止することができる。

さらに、半導体基板２上には、絶縁膜１６を介して、撮像部５０と同様に情報電荷を水平転送部５４に順次転送するための第２転送電極１０−４〜１０−６が形成される。これらの第２転送電極１０−４〜１０−６には、位相の異なる３相の転送クロックφ４〜φ６が印加されることによって、情報電荷を順次転送することができる。

なお、蓄積部５２では情報電荷をドレイン領域１４に排出する必要がないので、ドレイン領域を設けなくてもよい。この場合、第３チャネル領域１５は分離領域１２と間隙なく配置することが好適である。
＜ポテンシャル分布＞
本実施形態のＣＣＤ固体撮像素子におけるＡＧＰ駆動による撮像時のポテンシャル分布について説明する。図２(b)は、Ｘ−Ｘ´に沿ったポテンシャル分布であり、横軸が第１チャネル領域４が延在する方向の距離、縦軸が各位置でのポテンシャルを表し、下が正電位側、上が負電位側となる。図３(b)は、Ｙ−Ｙ´に沿ったポテンシャル分布、図４(b)はＺ−Ｚ´に沿ったポテンシャル分布であり、横軸が第１転送電極１０が延在する方向の距離、縦軸が各位置でのポテンシャルを表している。なお、撮像時における各第１転送電極１０には、それぞれ同一の負電位（例えば−５．７Ｖ）が印加され、オーバーフロードレイン領域１４には、低電位（例えば３．５Ｖ）が印加されている。

図２（b）において、第１チャネル領域４が延在する方向では、第１チャネル領域４よりも高濃度の不純物が添加された第２チャネル領域８が形成されているため、全ての第１転送電極１０に同一の負電位を印加した場合でも図２(b)のように、不純物濃度の差に起因したポテンシャルの井戸２０が形成される。

図３（b）において、第１転送電極１０−１が延在する方向では、第１及び第２チャネル領域４、８とオーバーフロードレイン領域１４との間に分離領域１２に起因したポテンシャル障壁２２a、２２bが形成されるとともに、第２チャネル領域８にはポテンシャル井戸２０が形成される。本実施形態では、オーバーフロードレイン領域１４の突出部１８が隣り合う第１チャネル領域４の一方のみに向かって形成されているので、Ｙ−Ｙ´断面では、オーバーフロードレイン領域１４が第１チャネル領域４に対して非対称に形成されている。この非対称性により、ポテンシャル障壁２２a、２２bの高さが異なり、ポテンシャル分布も非対称な形状となる。

図４（b）においても図３（b）と同様なポテンシャル障壁２２a、２２b及びポテンシャル井戸２０が形成される。ここで、第２チャネル領域８は隣り合う分離領域１２の一方に寄って形成されているため、第２チャネル領域８と隣り合う２つのオーバーフロードレイン領域１４との距離が異なる。これによって、第２チャネル領域８とオーバーフロードレイン領域１４との間に生じるポテンシャル障壁２２aと２２bとの高さが異なる。

情報電荷は、図２（b）、図３（b）、図４（b）に示したポテンシャル井戸２０に蓄積され、ポテンシャル障壁２２a、２２bによりポテンシャル井戸２０に蓄積された情報電荷がオーバーフロードレイン領域１４に漏れ出すことを防止することができる。

図５(a)は、排出駆動（電子シャッタ）時における撮像部５０の平面図、図５(b)は、Ｘ−Ｘ´方向に沿った断面のポテンシャル分布を示している。排出駆動時は、全ての第１転送電極１０に撮像駆動時と同様に負電位が印加されており、オーバーフロードレイン領域１４には、撮像駆動時よりも高電位が印加される。オーバーフロードレイン領域１４に印加される高電位によって突出部１８側のポテンシャル障壁２２bが消滅するため、ポテンシャル井戸２０に蓄積されていた情報電荷が突出部１８を介してオーバーフロードレイン領域１４に排出される。

第１実施形態での突出部１８は、オーバーフロードレイン領域１４の一方側面にのみ設けられているので、突出部１８が設けられていない他方側面の第２チャネル領域８から情報電荷が排出されることを防ぐことができる。また、図示していないが、第１転送電極１０−２下の領域には突出部１８が設けられていないため、そこから情報電荷が排出されることもほとんどない。
＜ＡＧＰ駆動方法＞
本実施形態におけるＡＧＰ駆動による、情報電荷の蓄積、排出、転送方法を説明する。図６は、本実施形態のＡＧＰ駆動におけるタイミングチャート図であり、図７〜図９は、蓄積駆動、転送駆動時におけるポテンシャル分布の変化の様子を表した模式図である。

まず、撮像する直前にオーバーフロードレイン領域１４に印加される電位（ＯＦＤ）が低電位（Ｌ）から高電位（Ｈ）に立ち上がることによって、オーバーフロードレイン領域１４に情報電荷が排出される（ｔ＜ｔ０）。このとき、全ての転送電極１０には負電位（Ｌ）が印加されており、転送電極１０−１、１０−２下の領域に形成されたポテンシャル井戸に蓄積された情報電荷が隣接するオーバーフロードレイン領域１４にオーバーフロードレイン領域１４と一体の突出部１８を介して排出される。ここで、ＯＦＤに印加される低電位は、例えば４Ｖであり、高電位は、１４Ｖである。

時刻ｔ＝ｔ０でＯＦＤがＨレベルからＬレベルに立ち下がることによって、撮像が開始する。撮像時においても、全ての第１転送電極１０にはＬレベルが印加されている。このとき、第２チャネル領域８に情報電荷が蓄積される。図７(b)に情報電荷がポテンシャル井戸に蓄積された模式図を示す。ここで、ポテンシャルは簡単化のため矩形状で表している。

時刻ｔ＝ｔ１で撮像期間が終了し、蓄積された情報電荷がフレーム転送される。時刻ｔ＝ｔ１で第１転送電極１０−２に印加される電位φ２がＬレベルからＨレベルに立ち上がる。これによって、第１転送電極１０−２下のポテンシャルが正方向に大きくなり、つまり、ポテンシャルの井戸が深くなり、第１転送電極１０−１と１０−２下の領域に蓄積されていた情報電荷が第１転送電極１０−２下の領域に転送される（図７（c））。つまり、第１転送電極１０−１、１０−２下の領域に蓄積されていた情報電荷は、２つの第１転送電極１０−１、１０−２のうち、突出部１８が設けられていない第１転送電極１０−２下の領域に転送される。ここで、ＯＦＤは、Ｌレベルを維持したままである。このときの
ポテンシャル分布を図１０に示す。図１０は撮像部５０における平面図とＸ−Ｘ´方向に沿ったポテンシャル分布である。ＯＦＤをＬレベルに維持したまま、情報電荷を転送しても、転送先である転送電極１０−２下の領域には突出部１８が設けられていないため、ポテンシャル障壁２２bが維持される。これによって、突出部１８を介してオーバーフロードレイン領域１４と第２チャネル領域８との間で電荷の移動は起こらず、情報電荷にノイズが重畳することを防止することができる。

突出部１８が設けられていない第１転送電極１０−２下の領域に情報電荷が転送された後、時刻ｔ＝ｔ２でＯＦＤが低電位（Ｌ）から中電位（Ｍ）に立ち上がる。以後のフレーム転送期間においては、ＯＦＤは中電位に保たれる。ここで、中電位は、たとえば８Ｖである。中電位で転送駆動を行うことによって、情報電荷が突出部１８が設けられる第１転送電極１０−１下の第２チャネル領域８に転送された場合でも、第２チャネル領域８からオーバーフロードレイン領域１４に情報電荷が漏れ出すことや、オーバーフロードレイン領域１４から第２チャネル領域にノイズの原因となる電荷が漏れ込むことを防ぐことができる。

時刻ｔ＝ｔ３で第１転送電極１０−３に印加される電位がＬレベルからＨレベルに立ち上がる。それによって、第１転送電極１０−２下の領域に蓄積されていた情報電荷が第１転送電極１０−２と１０−３に分配蓄積される（図８(e)）。

時刻ｔ＝ｔ４で第１転送電極１０−２に印加される電位φ２がＨレベルからＬレベルに立ち下がる。それによって、第１転送電極１０−２と１０−３に蓄積されていた情報電荷が第１転送電極１０−３に転送される（図８(f)）。

時刻ｔ＝ｔ５で第１転送電極１０−１に印加される電位φ１がＬレベルからＨレベルに立ち上がる。それによって、第１転送電極１０−３下の領域に蓄積されていた情報電荷が第１転送電極１０−１と１０−３に分配蓄積される（図８(g)）。

時刻ｔ＝ｔ６でφ３がＨレベルからＬレベルに立ち下がり、第１転送電極１０−１と１０−３に蓄積されていた情報電荷が第１転送電極１０−１下の領域に転送される（図９(h)）。

時刻ｔ＝ｔ７でφ２がＬレベルからＨレベルに立ち上がり、第１転送電極１０−１下の領域に蓄積されていた情報電荷が第１転送電極１０−１と１０−２に分配蓄積される（図９(i)）。以上の動作によって、情報電荷が一画素分転送されたことになる。ＯＦＤがＭレベルになった後の動作を繰り返すことによって、情報電荷が順次転送される。

本実施形態では、第１転送電極１０−３下の領域には、第１転送電極１０−１，１０−２と異なり第２チャネル領域８が形成されていない。その結果、第１転送電極１０−３下の領域と第１転送電極１０−１、１０−２下の領域とは不純物濃度の差に起因したポテンシャルの差が生じる。このポテンシャルの差は、情報電荷を転送する際に障壁となり、転送効率の低下を招く場合があるので、ポテンシャル差を考慮した電圧値をそれぞれの第１転送電極１０に印加することが好適である。たとえば、φ１、φ２のＨレベルとして２．９Ｖを印加する場合、φ３のＨレベルとしては、４．９Ｖを印加し、φ１、φ２のＬレベルとして−５．８を印加する場合、φ３のＬレベルとして−３．８を印加するのが好適である。すなわち、転送駆動時には、φ３に印加する電位レベルは、φ１、φ２に印加する電位レベルよりも、ポテンシャル差に対応した電位分だけ正方向にシフトした所定の電圧を印加することが好適である。

また、情報電荷の転送方法として、連続する３つの転送電極１０−１〜１０−３の組み
合わせ毎に異なる位相（ＨレベルとＬレベル）を有する３相の転送クロックを印加して情報電荷を転送する方法を示したが、本発明においては、これに限られるものではなく、３相以上の多相の転送クロックを印加して情報電荷を転送する方法を用いてもよい。

撮像部５０から蓄積部５２に転送された情報電荷も第２転送電極１０−４〜１０−６によって、水平転送部５４に順次転送される。蓄積部５２に転送された情報電荷は、基本的に撮像部５０と同様に転送される。ただし、蓄積部５２には、第３チャネル領域１５が全ての第２転送電極１０−４〜１０−６下の領域に設けられているため、φ４〜φ６に印加する転送クロックは全て同一レベルの電位を印加することができる。
（第２実施形態）
次に、本発明における他の実施形態のＣＣＤ固体撮像素子について説明する。

図１１には、第２実施形態におけるＣＣＤ固体撮像素子の撮像部５０と蓄積部５２との境界近傍の模式図を示している。図１１では、半導体基板上に設けられ、互いに平行に延在する第１チャネル領域４、第１チャネル領域４の間隙に設けられる第２、第３チャネル領域８、１５、第１〜第３チャネル領域４、８、１５を電気的に区画する分離領域１２、突出部１８を有するオーバーフロードレイン領域１４、第１転送電極１０−１〜１０−３及び第２転送電極１０−４〜１０−６が示されている。

本実施形態におけるオーバーフロードレイン領域１４は、１つおきの分離領域１２に設けられる。さらに、オーバーフロードレイン領域１４は、分離領域１２の中央付近に延在し、第１実施形態と異なり、隣り合う２つの第２チャネル領域８の両方に向かって突出部１８を有する。これによって、排出駆動時には、隣り合う２つの第２チャネル領域８からその間隙に設けられたオーバーフロードレイン領域１４に、情報電荷が排出される。突出部が隣り合う第２チャネル領域の両方に向かって突出することで、排出駆動時に第２チャネル領域からドレイン領域に効率よく情報電荷を排出することができる。また、ドレイン領域が１つおきの分離領域に設けられことで、ドレイン領域が設けられない分離領域に情報電荷が漏れ出すことを確実に防止することができる。

なお、第２実施形態においても、突出部１８は、第１転送電極１０−２下の領域に設けられていてもよい。

また、蓄積部５２に形成される第３チャネル領域１５は、撮像部５０に形成される第２チャネル領域８よりも幅が狭くなっている。これにより、オーバーフロードレイン領域１４と第３チャネル領域１５との間隙を十分に確保することができ、蓄積部５２に転送された情報電荷がオーバーフロードレイン領域１４に漏れ出すことを防止することができる。

なお、本実施形態における電荷の排出、蓄積、転送駆動は、第１実施形態におけるのと同様に行うことができる。
（第３実施形態）
図１２は、第３実施形態におけるＣＣＤ固体撮像素子の撮像部５０と蓄積部５２との境界近傍の模式図を示している。図１２には、図１１と同様に第１チャネル領域４、第２チャネル領域８、第３チャネル領域１５、分離領域１２、突出部１８を有するオーバーフロードレイン領域１４、第１転送電極１０−１〜１０−３及び第２転送電極１０−４〜１０−６が示されている。

本実施形態におけるオーバーフロードレイン領域１４は、全ての分離領域１２に設けられており、分離領域１２の中央付近に延在して配置され、それぞれのオーバーフロードレイン領域１４が隣り合う２つの第２チャネル領域８の両方に向かって突出部１８を有している。本実施形態での排出駆動においては、第２チャネル領域８に蓄積された情報電荷は
、隣り合う２つのオーバーフロードレイン領域１４に突出部１８を介して排出される。

また、本実施形態においても、第２チャネル領域８は分離領域１２と実質的に間隙なく形成されており、蓄積部５２における第３チャネル領域１５の幅は、撮像部５０における第２チャネル領域８の幅よりも狭く形成されることが好適である。さらに、突出部１８は、第１転送電極１０−２下の領域に設けられていてもよい。

また、本実施形態における電荷の排出、蓄積、転送駆動も第１実施形態と同様に行うことができる。
（第４実施形態）
図１３は、第４実施形態におけるＣＣＤ固体撮像素子の撮像部５０の模式図を示している。第４実施形態を示す図１３には、第１実施形態を示す図１と同様に第１チャネル領域４、第２チャネル領域８、分離領域１２、突出部１８を有するオーバーフロードレイン領域１４、第１転送電極１０−１〜１０−３が示されている。ここで、第４実施形態が第１実施形態と異なる点は、オーバーフロードレイン領域１４の突出部１８が分離領域１２と第１チャネル領域４との境界を越えて第１チャネル領域４に張り出して形成されている点である。ここで、突出部１８は、第２チャネル領域８とは重ならず、第２チャネル領域８と分離領域１２との間隙に形成される第１チャネル領域４上に形成される。

突出部１８が分離領域１２と第１チャネル領域４の境界を越えて、第１チャネル領域４に張り出して形成されることで、排出駆動の際に、第２チャネル領域８に蓄積された情報電荷をオーバーフロードレイン領域１４に確実に排出することができる。

また、第４実施形態における突出部１８の構造は、図１１に示す第２実施形態及び図１２に示す第３実施形態におけるオーバーフロードレイン領域１４にも適用することが可能である。第２実施形態に適用する場合、図１１に示すように第２チャネル領域８が分離領域１２と間隙なく形成されるのではなく、突出部１８が第１チャネル領域４上に形成されるだけの間隙を設けて形成されることが好ましい。つまり、第２チャネル領域８の突出部１８側の側辺は、第１チャネル領域４を露出するように分離領域１２と間隙を設けて形成されることが好ましい。また、第３実施形態に適用する場合も、第２チャネル領域８は、分離領域１２と間隙を設けて形成されるのが好ましい。

本実施形態におけるＣＣＤ固体撮像素子の模式的な平面図。 (a)本実施形態におけるＣＣＤ固体撮像素子の模式的な断面図。(b)(a)の断面におけるポテンシャル分布。 (a)本実施形態におけるＣＣＤ固体撮像素子の模式的な断面図。(b)(a)の断面におけるポテンシャル分布。 （a）本実施形態におけるＣＣＤ固体撮像素子の模式的な断面図。(b)(a)の断面におけるポテンシャル分布。 (a)本実施形態におけるＣＣＤ固体撮像素子の模式的な平面図。(b)(a)の平面におけるポテンシャル分布。 ＡＧＰ駆動におけるタイミングチャート図。 ＡＧＰ駆動による電荷の転送を模式的に表した図。 ＡＧＰ駆動による電荷の転送を模式的に表した図。 ＡＧＰ駆動による電荷の転送を模式的に表した図。 (a)本実施形態におけるＣＣＤ固体撮像素子の模式的な平面図。(b)(a)の平面におけるポテンシャル分布。 本実施形態におけるＣＣＤ固体撮像素子の模式的な平面図。 本実施形態におけるＣＣＤ固体撮像素子の模式的な平面図。 本実施形態におけるＣＣＤ固体撮像素子の模式的な平面図。 本実施形態及び従来のフレーム転送におけるＣＣＤ固体撮像素子の模式図。 従来の横型オーバーフロードレイン構造を有するＣＣＤ固体撮像素子の模式的な平面図。 従来の横型オーバーフロードレイン構造を有するＣＣＤ固体撮像素子の模式的な断面図。 従来の横型オーバーフロードレイン構造を有するＣＣＤ固体撮像素子におけるタイミングチャート図。 従来の縦型オーバーフロードレイン構造を有するＣＣＤ固体撮像素子の(a)、平面図、(b)断面図、(c)ポテンシャル分布。 従来の縦型オーバーフロードレイン構造を有するＣＣＤ固体撮像素子におけるタイミングチャート図。

符号の説明

２ Ｐ−ｓｕｂ、 ４ 第１チャネル領域、 ８ 第２チャネル領域、 １０ 転送電極、 １２ 分離領域、 １４ オーバーフロードレイン領域、 １５ 第３チャネル領域、 １６ 絶縁膜、 １８ 突出部、 ２０ ポテンシャル井戸、 ２２ ポテンシャル障壁、 ５０ 撮像部、 ５２ 蓄積部、 ５４ 水平転送部、 ５６ 出力部

Claims (6)

1. 第１導電型の半導体基板の主面に互いに平行に設けられる第２導電型の複数の第１チャネル領域と、
   隣り合う前記第１チャネル領域の間に設けられる第２導電型のオーバーフロードレイン領域と、
   前記第１チャネル領域と前記オーバーフロードレイン領域の間に設けられる第１導電型の複数の分離領域と、
   前記複数の第１チャネル領域上に形成され、前記複数の第１チャネル領域と交差する方向で互いに平行に設けられる複数の第１転送電極と、を有する固体撮像素子において、
   前記第１チャネル領域と所定の前記第１転送電極とが交差する領域近傍であって、前記半導体基板の主面に前記第１チャネル領域よりも高濃度の第２導電型の第２チャネル領域が設けられ、
   前記第２チャネル領域に隣り合う前記オーバーフロードレイン領域が前記第２チャネル領域に向かって突出部を有することを特徴とする固体撮像素子。
2. 請求項１に記載の固体撮像素子において、
   前記第２チャネル領域は、前記第１チャネル領域と少なくとも２つの連続する前記第１転送電極とが交差する領域近傍に設けられ、
   前記突出部は、隣り合う前記第２チャネル領域の一方に向かって突出し、前記突出部が重畳する前記第１転送電極の数は、前記第２チャネル領域が重畳する前記第１転送電極の数よりも少ないことを特徴とする固体撮像素子。
3. 請求項１に記載の固体撮像素子において、
   前記第２チャネル領域は、前記第１チャネル領域と少なくとも２つの連続する前記第１転送電極とが交差する領域近傍に設けられ、
   前記突出部は、隣り合う前記第２チャネル領域の両方に向かって突出し、前記突出部が重畳する前記第１転送電極の数は、前記第２チャネル領域が重畳する前記第１転送電極の数よりも少ないことを特徴とする固体撮像素子。
4. 請求項１に記載の固体撮像素子において、
   前記オーバーフロードレイン領域は、１つおきの前記分離領域に形成され、
   前記第２チャネル領域は、前記第１チャネル領域と少なくとも２つの連続する前記第１転送電極とが交差する領域近傍に設けられ、
   前記突出部は、隣り合う前記第１チャネル領域の両方に向かって突出し、前記突出部が重畳する前記第１転送電極の数は、前記第２チャネル領域が重畳する前記第１転送電極の数よりも少ないことを特徴とする固体撮像素子。
5. 請求項２に記載の固体撮像素子において、
   前記第２チャネル領域と前記分離領域との間に前記第１チャネル領域が設けられることを特徴とする固体撮像素子。
6. 請求項１に記載の固体撮像素子において、
   前記突出部は、前記分離領域と前記第１チャネル領域との境界を越えて、前記第１チャネル領域に張り出すことを特徴とする固体撮像素子。

Images