JPWO2019167295A1 - 電荷結合素子及びその製造方法 - Google Patents

電荷結合素子及びその製造方法 Download PDF

Info

Publication number
JPWO2019167295A1
JPWO2019167295A1 JP2020502782A JP2020502782A JPWO2019167295A1 JP WO2019167295 A1 JPWO2019167295 A1 JP WO2019167295A1 JP 2020502782 A JP2020502782 A JP 2020502782A JP 2020502782 A JP2020502782 A JP 2020502782A JP WO2019167295 A1 JPWO2019167295 A1 JP WO2019167295A1
Authority
JP
Japan
Prior art keywords
region
impurity
transfer channel
charge
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020502782A
Other languages
English (en)
Inventor
太田　泰昭
泰昭 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019167295A1 publication Critical patent/JPWO2019167295A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

半導体基板（６０）に設けられ、転送チャネル領域（１０）に隣接し、第１の方向に延在する第２導電型の第２不純物領域を有する画素分離領域（２０、２０ａ、２０ｂ）と、半導体基板（６０）に設けられ、画素分離領域（２０、２０ａ、２０ｂ）が接する側とは第２の方向で反対側の転送チャネル領域（１０）に隣接し、第１の方向に延在し、第２不純物領域よりも不純物濃度が低い第２導電型の第３不純物領域を有するオーバーフローゲート領域（３０、３０ａ、３０ｂ、３０ｃ）を備える。第２不純物領域及び第３不純物領域の少なくとも一つの領域の不純物濃度分布は、転送チャネル領域（１０）に接する側よりも、転送チャネル領域（１０）に接する側とは第２の方向で反対側の方が高い。

Description

本発明は、電荷結合素子及びその製造方法に関する。
従来の電荷結合素子（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ（ＣＣＤ））は、光入射に応じて信号電荷を発生するｎ型の不純物領域を有する転送チャネル領域と、転送チャネル領域上に絶縁膜を介して設けられ、信号電荷を転送する複数の転送電極と、転送チャネル領域間を電気的に分離し、ｐ型の不純物領域からなる画素分離領域と、画素分離領域と転送チャネル領域とが隣接する側とは反対側の転送チャネル領域と隣接し、ｐ型の不純物領域からなるオーバーフローゲート領域と、オーバーフローゲート領域に隣接するｎ型の不純物領域からなるオーバーフロードレイン領域を有している。
上記のように構成される従来の電荷結合素子は、光の入射により転送チャネル領域に信号電荷が生成され、複数の転送電極に電圧を印加することにより、転送チャネル領域内の信号電荷が所定の方向に設けられる出力部へ転送される。
オーバーフローゲート領域及びオーバーフロードレイン領域は、過剰な光が電荷結合素子に入射された場合に発生する過剰電荷を排出するために設けられる。オーバーフローゲート領域は、画素分離領域よりもｐ型の不純物濃度が低く、オーバーフローゲート領域上に設けられる転送電極とともにオーバーフローゲートとして機能する。転送電極に電圧を印加することにより、転送チャネル領域の過剰電荷は、不純物濃度が低いオーバーフローゲート領域を介して、オーバーフロードレイン領域に排出される。転送電極に印加される電圧を制御することにより、オーバーフロードレイン領域に排出される過剰電荷の排出量が制御される（例えば、特許文献１参照）。
特開２０１０−２５８１５５号公報
従来の電荷結合素子は、光の入射により転送チャネル領域に信号電荷が発生するだけではなく、画素分離領域及びオーバーフローゲート領域にも、光の入射により電荷が発生し、画素分離領域及びオーバーフローゲート領域に発生した電荷の一部は、転送チャネル領域に入り、転送チャネル領域の信号電荷の一部となる。
しかしながら、従来の電荷結合素子は、画素分離領域及びオーバーフローゲート領域のｐ型不純物領域が、各不純物領域内で均一な不純物濃度分布を有するため、画素分離領域及びオーバーフローゲート領域内のポテンシャルレベルはフラットになる。
そのため、画素分離領域及びオーバーフローゲート領域に発生した電荷の半分程度は、オーバーフロードレイン領域に入ってしまい、転送チャネル領域の信号電荷の一部とすることができない。つまり、従来の電荷結合素子では、画素分離領域及びオーバーフローゲート領域に発生した電荷の半分程度しか転送チャネル領域の信号電荷にならないため、高い光検出感度を得られないという問題点がある。
そこで、本発明は、このような従来技術の問題点を解決すべくなされたものであって、高い光検出感度を有する電荷結合素子及びその製造方法を提供することを目的とする。
以上の目的を達成するために、本発明の電荷結合素子は、半導体基板と、半導体基板に設けられ、第1の方向に延在し、光入射に応じて信号電荷を発生する第１導電型の第１不純物領域を有する転送チャネル領域と、半導体基板に設けられ、転送チャネル領域に隣接し、第１の方向に延在する第２導電型の第２不純物領域を有する画素分離領域と、半導体基板に設けられ、画素分離領域が接する側とは第１の方向に直交する第２の方向で反対側の転送チャネル領域に隣接し、第１の方向に延在する、第２不純物領域よりも不純物濃度が低い第２導電型の第３不純物領域を有するオーバーフローゲート領域と、半導体基板に設けられ、第３不純物領域に隣接し、第１の方向に延在する第１導電型の第４不純物領域を有するオーバーフロードレイン領域と、転送チャネル領域上に絶縁膜を介して設けられ、第２の方向に延在し、第1の方向へ信号電荷を転送する複数の転送電極とを備え、第２不純物領域及び第３不純物領域の少なくとも一つの領域の不純物濃度分布は、転送チャネル領域に接する側よりも、転送チャネル領域に接する側とは第２の方向で反対側の方が高い。
また、本発明の電荷結合素子の製造方法は、半導体基板に、第1の方向に延在し、光入射に応じて信号電荷を発生する第１導電型の第１不純物領域を有する転送チャネル領域を形成する工程と、半導体基板に、転送チャネル領域に隣接し、第１の方向に延在する第２導電型の第２不純物領域を有する画素分離領域を形成する工程と、半導体基板に、画素分離領域が接する側とは第１の方向に直交する第２の方向で反対側の転送チャネル領域に隣接し、第１の方向に延在する、第２不純物領域よりも不純物濃度が低い第２導電型の第３不純物領域を有するオーバーフローゲート領域を形成する工程と、半導体基板に設けられ、第３不純物領域に隣接し、第１の方向に延在する第１導電型の第４不純物領域を有するオーバーフロードレイン領域を形成する工程と、転送チャネル領域上に絶縁膜を介して、第２の方向に延在する複数の転送電極を形成する工程とを備え、画素分離領域を形成する工程及びオーバーフローゲート領域を形成する工程の少なくとも一つは、転送チャネル領域に接する側の不純物濃度よりも、転送チャネル領域に接する側とは第２の方向で反対側の不純物濃度の方が高くなるよう不純物領域を形成する。
以上のように構成された本発明の電荷結合素子及びその製造方法は、高い光検出感度を有する電荷結合素子及びその製造方法を提供することができる。
本発明の実施の形態１である電荷結合素子の全体構成を示す平面図。 本発明の実施の形態１である電荷結合素子の構成を示す平面図。 本発明の実施の形態１である電荷結合素子の構成を示す断面図。 本発明の実施の形態１である電荷結合素子の構成を示す断面図及びポテンシャルレベルを示す図。 本発明の実施の形態１である電荷結合素子の製造方法を示す断面図。 本発明の実施の形態１である電荷結合素子の製造方法を示す断面図。 本発明の実施の形態２である電荷結合素子の構成を示す平面図。 本発明の実施の形態２である電荷結合素子の構成を示す断面図及びポテンシャルレベルを示す図。 本発明の実施の形態３である電荷結合素子の構成を示す平面図。 本発明の実施の形態３である電荷結合素子の構成を示す断面図及びポテンシャルレベルを示す図。 本発明の実施の形態４である電荷結合素子の構成を示す断面図及びポテンシャルレベルを示す図。 本発明の実施の形態５である電荷結合素子の構成を示す平面図。 本発明の実施の形態５である電荷結合素子の構成を示す断面図及びポテンシャルレベルを示す図。
はじめに、この発明の電荷結合素子の構成について、図面を参照しながら説明する。なお、図は模式的なものであり、機能又は構造を概念的に説明するものである。また、以下に示す実施の形態により本発明が限定されるものではない。特記する場合を除いて、電荷結合素子の基本構成は全ての実施の形態において共通である。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通する。
実施の形態１．
図１は、本発明の実施の形態１である電荷結合素子の全体構成を示す平面図である。図1に示すように、本実施の形態である電荷結合素子１は、画素エリアを構成する画素アレイ１００、駆動回路２００、電荷蓄積部３００及び出力回路４００を備える。
図１に示すように、本実施の形態である電荷結合素子１の画素アレイ１００は、図１の太線で囲った領域を一つの画素領域として、例えば、垂直４画素×水平３画素の画素アレイである。ただし、画素アレイ１００のサイズは、必ずしも、垂直４画素×水平３画素に限定されない。
画素アレイ１００は、図１を見て上方から下方への第１の方向である垂直方向に延在し、光入射に応じて信号電荷を発生するとともに発生した信号電荷を転送する転送チャネルを構成するための転送チャネル領域１０と、垂直方向に延在し、転送チャネル領域１０に隣接し、転送チャネル領域１０間を電気的に分離する画素分離領域２０と、画素分離領域２０と接する側とは第１の方向に直交する第２の方向である水平方向で反対側の転送チャネル領域１０に隣接し、垂直方向に延在するオーバーフローゲート領域３０と、オーバーフローゲート領域３０に隣接し、垂直方向に延在するオーバーフロードレイン領域４０と、転送チャネル領域１０及びオーバーフローゲート領域３０上に絶縁膜を介して設けられ、水平方向に延在し、垂直方向へ信号電荷を転送する複数の転送電極５０を備える。
転送チャネル領域１０、画素分離領域２０、オーバーフローゲート領域３０及びオーバーフロードレイン領域４０は、画素アレイ１００を構成するために、図１に示すように、それぞれ垂直方向に延在し、ストライプ状に複数繰り返し設けられる。転送電極５０は、水平方向に複数隣接配置される転送チャネル領域１０上にも設けられるように水平方向に延在して、垂直方向に複数個設けられる。
図１の太線で囲った領域では、隣接する４本の転送電極５０が配置され、転送チャネル領域１０、画素分離領域２０、オーバーフローゲート領域３０及びオーバーフロードレイン領域４０が設けられ、一つの画素領域となる。
駆動回路２００は、転送チャネル領域１０に発生した信号電荷を垂直方向に転送チャネルを介して転送するために、転送電極５０を駆動する駆動回路であり、各転送電極５０に電圧を印加するため、駆動回路２００と転送電極５０は電気的に接続されている。駆動回路２００は、図示しない制御回路による制御に基づき、各転送電極５０に電圧を印加し、転送チャネル領域１０の信号電荷を垂直方向に転送チャネルを介して電荷蓄積部３００まで転送する。
電荷蓄積部３００は、転送電極５０により転送された信号電荷を蓄積する領域であり、水平方向に複数設けられた転送チャネル領域１０それぞれの信号電荷を蓄積することができる。
出力回路４００は、例えば、出力アンプなどからなり、電荷蓄積部３００に蓄積された信号電荷を電圧に変換し、被写体の撮像画として、出力することができる。出力回路４００は、各転送チャネル領域１０に対応する電荷蓄積部３００に複数設けられ、電気的に接続される。そのため、各転送チャネル領域１０に対応する電荷蓄積部３００に蓄積された信号電荷を一括して出力することができる。
次に、本発明の実施の形態１である電荷結合素子の詳細な構成を説明する。
図２は、本発明の実施の形態１である電荷結合素子の構成を示す平面図であり、図１の画素アレイ１００の一部分を拡大した平面図である。図３は、本発明の実施の形態１である電荷結合素子の構成を示す断面図であり、図３の（ａ）は図２の切断線Ａ−Ａから見た断面図であり、図３の（ｂ）は図２の切断線Ｂ−Ｂから見た断面図である。
まず、本実施の形態である電荷結合素子１の画素アレイ１００は、図２及び図３に示すように、垂直方向に延在し、光入射に応じて信号電荷を発生する転送チャネル領域１０と、垂直方向に延在し、転送チャネル領域１０に隣接し、転送チャネル領域１０間を電気的に分離する画素分離領域２０と、画素分離領域２０と接する側とは水平方向で反対側の転送チャネル領域１０に隣接し、垂直方向に延在するオーバーフローゲート領域３０と、オーバーフローゲート領域３０に隣接し、垂直方向に延在するオーバーフロードレイン領域４０と、転送チャネル領域１０及びオーバーフローゲート領域３０上に絶縁膜７０，７２を介して設けられ、水平方向に延在し、垂直方向へ信号電荷を転送する複数の転送電極５０を備える。
転送チャネル領域１０は、図２及び図３に示すように、例えば、ｐ型の不純物濃度を有するｐ型シリコン基板からなる半導体基板６０に、いわゆる埋め込みチャネルを形成するためのｎ型の不純物濃度の第１不純物領域を備え、光の入射により信号電荷を発生させる。転送チャネル領域１０は、図２及び図３の（ｂ）に示すように、半導体基板６０内に垂直方向で連続して設けられ、垂直方向に延在する。
画素分離領域２０は、図２及び図３の（ａ）に示すように、水平方向に隣接する転送チャネル領域１０間を電気的に分離するため、半導体基板６０に設けられる。画素分離領域２０は、例えば、１０１８ｃｍ−３のｐ型の高濃度不純物濃度を有する第２不純物領域からなり、転送チャネル領域１０に隣接する位置に、垂直方向に延在するように設けられる。
オーバーフローゲート領域３０は、図２及び図３の（ａ）に示すように、半導体基板６０に、画素分離領域２０と接する側とは水平方向で反対側の転送チャネル領域１０に隣接する位置に設けられる。オーバーフローゲート領域３０は、画素分離領域２０よりも不純物濃度が低いｐ型の不純物濃度を有する第３不純物領域からなる。オーバーフローゲート領域３０は不純物濃度の異なる複数の領域からなるが、このオーバーフローゲート領域３０のさらなる詳細な構成は後述する。
オーバーフロードレイン領域４０は、図２及び図３の（ａ）に示すように、オーバーフローゲート領域３０に隣接し、半導体基板６０内を垂直方向に延在するように設けられ、ｎ型の不純物濃度を有する第４不純物領域を備える。オーバーフロードレイン領域４０は、オーバーフローゲート領域３０とともに、過剰な光入射により転送チャネル領域１０に発生した過剰な信号電荷を排出する機能を有する。
具体的には、オーバーフローゲート領域３０は、画素分離領域２０よりも低い不純物濃度を有するｐ型の不純物領域であるため、画素分離領域２０よりもポテンシャルレベルは低い。そのため、過剰な光入射に伴う転送チャネル領域１０で蓄積できない過剰な信号電荷は、オーバーフローゲート領域３０のポテンシャル障壁を乗り越えることができ、オーバーフロードレイン領域４０を正の電位に設定することにより、過剰な信号電荷はオーバーフローゲート領域３０からオーバーフロードレイン領域４０へ排出される。
転送電極５０は、図２及び図３に示すように、例えば、ポリシリコンからなる下部転送電極５２及び上部転送電極５４を有する。下部転送電極５２は転送チャネル領域１０及びオーバーフローゲート領域３０上に絶縁膜７０を介して設けられ、水平方向に延在する。上部転送電極５４は、下部転送電極５２間に、転送チャネル領域１０及びオーバーフローゲート領域３０上に絶縁膜７２を介して設けられ、水平方向に延在する。下部転送電極５２及び上部転送電極５４は、垂直方向に交互に複数設けられ、それぞれを駆動回路２００により制御することにより、転送チャネル領域１０の信号電荷を垂直方向に転送し、電荷蓄積部３００まで転送する。さらに、転送電極５０は、オーバーフローゲート領域３０に電圧を与えることにより、オーバーフローゲート領域３０のポテンシャル障壁の高さを変更することができ、転送チャネル領域１０の過剰電荷の電荷排出部３００へ排出量を制御することができる。
転送電極５０上には、図３に示したように、さらに電荷結合素子１を覆って表面を平坦化するための絶縁膜７４が設けられる。
次に、本実施の形態である電荷結合素子のオーバーフローゲート領域３０の構成について、図２及び図３（ａ）を用いて、詳細に説明する。本実施の形態である電荷結合素子は、オーバーフローゲート領域３０となる第３不純物領域の不純物濃度分布が、転送チャネル領域１０に接する側よりも、転送チャネル領域１０に接する側とは水平方向で反対側の方が高い構成を有する。
つまり、図２及び図３（ａ）に示すように、オーバーフローゲート領域３０は、画素分離領域２０よりも不純物濃度が低い、例えば、１０１７ｃｍ−３のｐ型の不純物濃度を有する不純物領域３２と、不純物領域３２よりも不純物濃度が高い、例えば、１０１７〜１０１８ｃｍ−３のｐ型の不純物濃度を有する第５不純物領域３４とで構成される。不純物領域３２は、画素分離領域２０と接する側とは水平方向で反対側の転送チャネル領域１０に隣接し、垂直方向に延在する。第５不純物領域３４は、不純物領域３２とオーバーフロードレイン領域４０との間に、不純物領域３２とオーバーフロードレイン領域４０に隣接するように設けられ、垂直方向に延在する。
以上より、本実施の形態である電荷結合素子１が構成される。
次に、本実施の形態における効果について、図４を用いて説明を行う。図４は、本発明の実施の形態１である電荷結合素子１の構成を示す図２の切断線Ａ−Ａから見た断面図及びそのポテンシャルレベルを示す図である。
上述で説明したように、本実施の形態である電荷結合素子１は、半導体基板６０内に、転送チャネル領域１０となるｎ型の第１不純物領域と、画素分離領域２０となるｐ型の高濃度不純物濃度を有する第２不純物領域と、オーバーフローゲート領域３０となる、画素分離領域２０よりも不純物濃度が低いｐ型の第３不純物領域と、オーバーフロードレイン領域４０となるｎ型の第４不純物領域とを備え、オーバーフローゲート領域３０の第３不純物領域は、ｐ型の不純物領域３２と、不純物領域３２よりも不純物濃度が高いｐ型の第５不純物領域３４からなる。
そのため、本実施の形態である電荷結合素子１の半導体基板６０内のポテンシャルレベルは、図４に示すような形状となり、画素分離領域２０は、高濃度のｐ型の不純物濃度を有するため、高いポテンシャル障壁を有し、隣接する転送チャネル領域１０との間を電気的に分離する。転送チャネル領域１０は、ｎ型の不純物濃度を有するため、画素分離領域２０とオーバーフローゲート領域３０との間に低いポテンシャルレベルを有し、光入射により発生した信号電荷の蓄積を行う。オーバーフローゲート領域３０は、画素分離領域２０よりも低いｐ型の不純物濃度を有するため、画素分離領域２０よりもポテンシャル障壁は低く、過剰な光入射に伴う転送チャネル領域１０の過剰電荷を、ｎ型の不純物濃度を有する低いポテンシャルレベルのオーバーフロードレイン領域４０に排出することができる。
さらに、本実施の形態である電荷結合素子１のオーバーフローゲート領域３０は、第３不純物領域の不純物濃度分布が、転送チャネル領域１０に接する側よりも、転送チャネル領域１０に接する側とは水平方向で反対側の方が高くなるように、不純物領域３２よりも不純物濃度が高いｐ型の第５不純物領域３４がオーバーフロードレイン領域４０に隣接するように設けられるため、第５不純物領域３４のポテンシャルレベルは、オーバーフロードレイン領域４０に隣接する位置で、不純物領域３２が設けられる領域よりも高くなる。
通常、電荷結合素子１に光が入射されると、転送チャネル領域１０内に信号電荷が発生するが、それだけではなく、オーバーフローゲート領域３０の中にも電荷が発生する。従来の電荷結合素子は、オーバーフローゲート領域のｐ型不純物領域が、ｐ型不純物領域内で均一な不純物濃度分布を有するため、オーバーフローゲート領域内のポテンシャルレベルはフラットになる。そのため、オーバーフローゲート領域に発生した電荷の半分程度は、オーバーフロードレイン領域に入ってしまい、転送チャネル領域の信号電荷の一部とすることができない。つまり、従来の電荷結合素子では、オーバーフローゲート領域に発生した電荷の半分程度しか転送チャネル領域の信号電荷にならないため、高い光検出感度が得られなかった。
しかしながら、本実施の形態である電荷結合素子１のオーバーフローゲート領域３０は、不純物領域３２よりも不純物濃度が高いｐ型の第５不純物領域３４を有するため、オーバーフローゲート領域３０に発生した電荷の大部分は、第５不純物領域３４により遮られ、オーバーフロードレイン領域４０に流れ込まず、熱拡散によって転送チャネル領域１０に移動し、信号電荷の一部とすることができる。そのため、本実施の形態である電荷結合素子１は、転送チャネル領域１０の信号電荷を増やすことができるため、高い光検出感度を有する電荷結合素子を提供することができる。
次に、本実施の形態である電荷結合素子の製造方法について説明する。図５は、本発明の実施の形態１である電荷結合素子の製造方法を示す図２の切断線Ａ−Ａから見た断面図である。
図５の（ａ）に示すように、例えば、ｐ型シリコン基板からなる半導体基板６０に、イオン注入法を用いて、転送チャネル領域１０となるｎ型の第１不純物領域、画素分離領域２０となるｐ型の高濃度不純物濃度を有する第２不純物領域、オーバーフロードレイン領域４０となるｎ型の高濃度不純物濃度を有する第４不純物領域をそれぞれ形成する。
次に、図５の（ｂ）に示すように、オーバーフローゲート領域３０を形成する領域に開口部を有するフォトレジストパターン８０を形成する。その後、イオン注入法を用いて、フォトレジストパターン８０をマスクとして、ｐ型の不純物イオンを半導体基板６０に注入し、オーバーフローゲート領域３０のｐ型の不純物領域３２を形成する。
その後、図５の（ｃ）に示すように、フォトレジストパターン８０を残したまま、フォトレジストパターン８０上にフォトレジストパターン８２を形成し、オーバーフローゲート領域３０の第５不純物領域３４を形成する領域に開口部を形成する。その後、イオン注入法を用いて、フォトレジストパターン８２をマスクとして、高濃度のｐ型の不純物イオンを半導体基板６０に注入し、オーバーフローゲート領域３０に、不純物領域３２よりも不純物濃度が高いｐ型の第５不純物領域３４を形成する。
次に、図５の（ｄ）に示すように、フォトレジストパターン８０，８２を取り除いた後、転送チャネル領域１０、画素分離領域２０、オーバーフローゲート領域３０及びオーバーフロードレイン領域４０が形成された半導体基板６０上に絶縁膜７０を形成する。その後、絶縁膜７０上に、例えば、ポリシリコンを形成し、転送チャネル領域１０上に絶縁膜７０を介して水平方向に延在するように、ポリシリコン及び絶縁膜７０をパターニングすることで、下部転送電極５２を形成する。
次に、図５の（ｅ）に示すように、転送チャネル領域１０、画素分離領域２０、オーバーフローゲート領域３０、オーバーフロードレイン領域４０が形成された半導体基板６０及び下部転送電極５２上に絶縁膜７２を形成する。その後、図３の（ｂ）に示すように、下部転送電極５２と同様、絶縁膜７２上に、例えば、ポリシリコンを形成し、転送チャネル領域１０上に絶縁膜７２を介して水平方向に延在するように、ポリシリコンをパターニングすることで、上部転送電極５４を形成する。その後、転送電極５０上に、電荷結合素子１を覆うように絶縁膜７４を形成する。
以上より、本実施の形態である電荷結合素子１を製造することができる。
ここで、オーバーフローゲート領域３０を形成する方法に関し、図６に示すような製造方法でもオーバーフローゲート領域３０を形成することが可能である。図６は、本発明の実施の形態１である電荷結合素子の製造方法を示す図２の切断線Ａ−Ａから見た断面図であり、特に、第５不純物領域３４を形成する方法に関する変形例を説明する断面図である。
図６の（ａ）に示すように、オーバーフローゲート領域３０を形成する領域に開口部を有するフォトレジストパターン８４を形成する。このとき、フォトレジストパターン８４の開口部が転送チャネル領域１０の境界よりも転送チャネル領域１０上に位置するように形成される。
その後、図５で示したようなイオン注入は行わず、図６の（ｂ）に示すように、先に、薄いフォトレジストパターン８６をフォトレジストパターン８４上に形成し、第５不純物領域３４を形成する領域に開口部を形成する。
次に、フォトレジストパターン８４、８６をマスクとして、高濃度のｐ型の不純物イオンを半導体基板６０に注入する。このとき、第５不純物領域３４を形成する領域の開口部には、高濃度のｐ型の不純物イオンが直接注入されるため、高濃度の不純物濃度を有する第５不純物領域３４が形成される。フォトレジストパターン８６が薄く形成されている領域では、フォトレジストパターン８６を透過して、第５不純物領域３４に注入される高濃度のｐ型の不純物イオンよりも少ない量の不純物イオンが注入され、不純物領域３２が形成される。
図６に示すような製造方法を用いることにより、不純物領域３２及び第５不純物領域３４からなるオーバーフローゲート領域３０を一括して形成することができるので、製造プロセスを短縮化することができる。
以上より、上述のように構成された本実施の形態である電荷結合素子及びその製造方法は、高い光検出感度を有する電荷結合素子を提供することができる。
ここで、第５不純物領域３４の水平方向の幅は、不純物領域３２の水平方向の幅よりも小さい方が好ましい。上述の通り、光入射によりオーバーフローゲート領域３０に電荷が発生するが、第５不純物領域３４の水平方向の幅が大きいと、第５不純物領域３４に発生する電荷量も大きくなる。したがって、第５不純物領域３４に発生した電荷の半分程度はオーバーフロードレイン領域４０に入ってしまうことを考慮すると、できる限り、第５不純物領域３４の水平方向の幅は小さくする方が、より高い光検出感度を有する電荷結合素子を提供することができる。
ここで、本実施の形態である電荷結合素子を構成する半導体基板６０として、ｐ型シリコン基板のような半導体基板を例に説明したが、必ずしもこれに限定されるわけではない。半導体基板６０として、例えば、ｎ型のシリコン基板のようなｎ型半導体基板を用いて、ｎ型半導体基板内にｐ型のウェル領域又はｎ型半導体基板上にｐ型のエピタキシャル層を形成し、ｐ型のウェル領域又はｐ型のエピタキシャル層に転送チャネル領域１０を設けても構わない。また、転送チャネル領域１０及びオーバーフロードレイン領域４０をｎ型不純物領域、画素分離領域２０及びオーバーフローゲート領域３０をｐ型不純物領域として説明したが、必ずしもこれに限定される訳ではなく、転送チャネル領域１０及びオーバーフロードレイン領域４０をｐ型不純物領域、画素分離領域２０及びオーバーフローゲート領域３０をｎ型不純物領域としても構わない。
実施の形態２．
本発明の実施の形態２である電荷結合素子は、実施の形態１とは異なり、オーバーフローゲート領域ではなく、画素分離領域となる第２不純物領域の不純物濃度分布が、転送チャネル領域に接する側よりも、転送チャネル領域に接する側とは水平方向で反対側の方が高い。その他の部分については、実施の形態１の電荷結合素子と同様に構成される。
図７は、本発明の実施の形態２である電荷結合素子の構成を示す平面図である。図８は、本発明の実施の形態２である電荷結合素子の構成を示す断面図及びポテンシャルレベルを示す図である。図８の（ａ）は図７の切断線Ｃ−Ｃから見た断面図であり、図８の（ｂ）はそのポテンシャルレベルを示す図である。
図７及び図８の（ａ）に示すように、画素分離領域２０ａは、例えば、１０１８ｃｍ−３のｐ型の高濃度不純物濃度を有する不純物領域２２と、不純物領域２２よりも不純物濃度が高い、例えば、１０１８〜１０１９ｃｍ−３のｐ型の高濃度不純物濃度を有する第６不純物領域２４とで構成される。不純物領域２２は、オーバーフローゲート領域３０ａと接する側とは水平方向で反対側の転送チャネル領域１０に隣接し、垂直方向に延在する。第６不純物領域２４は、不純物領域２２とオーバーフロードレイン領域４０との間に、不純物領域２２とオーバーフロードレイン領域４０に隣接するように設けられ、垂直方向に延在する。その他の構成については、実施の形態１と同様であり、説明は省略する。
次に、本実施の形態における効果について、図８の（ｂ）を用いて説明を行う。実施の形態１と同様の内容については、説明は省略する。
本実施の形態である電荷結合素子の画素分離領域２０ａは、第２不純物領域の不純物濃度分布が、転送チャネル領域１０に接する側よりも、転送チャネル領域１０に接する側とは水平方向で反対側の方が高くなるように、不純物領域２２よりも不純物濃度が高いｐ型の第６不純物領域２４がオーバーフロードレイン領域４０に隣接するように設けられるため、第６不純物領域２４のポテンシャルレベルは、オーバーフロードレイン領域４０に隣接する位置で、不純物領域２２が設けられる領域よりも高くなる。
通常、電荷結合素子に光が入射されると、転送チャネル領域１０内に信号電荷が発生するが、それだけではなく、画素分離領域２０ａの中にも電荷が発生する。従来の電荷結合素子は、画素分離領域のｐ型不純物領域が、ｐ型不純物領域内で均一な不純物濃度分布を有するため、画素分離領域内のポテンシャルレベルはフラットになる。そのため、画素分離領域に発生した電荷の半分程度は、オーバーフロードレイン領域に入ってしまい、転送チャネル領域の信号電荷の一部とすることができない。つまり、従来の電荷結合素子では、画素分離領域に発生した電荷の半分程度しか転送チャネル領域の信号電荷にならないため、高い光検出感度が得られなかった。
しかしながら、本実施の形態である電荷結合素子の画素分離領域２０ａは、不純物領域２２よりも不純物濃度が高いｐ型の第６不純物領域２４を備えるため、画素分離領域２０ａに発生した電荷の大部分は、第６不純物領域２４により遮られ、オーバーフロードレイン領域４０に流れ込まず、熱拡散によって転送チャネル領域１０に移動し、信号電荷の一部とすることができる。そのため、本実施の形態である電荷結合素子は、転送チャネル領域１０の信号電荷を増やすことができるため、高い光検出感度を有する電荷結合素子を提供することができる。
さらに、画素分離領域２０ａは、隣接する転送チャネル領域１０との間を電気的に分離するため、オーバーフローゲート領域３０ａよりも水平方向で幅が広く設けられる。そのため、光の入射による画素分離領域２０ａに発生する電荷量は、オーバーフローゲート領域３０ａよりも大きくなる。したがって、画素分離領域２０ａに、不純物領域２２より不純物濃度が高いｐ型の第６不純物領域２４を設けることにより、画素分離領域２０ａから転送チャネル領域１０へ移動する電荷量は、実施の形態１のオーバーフローゲート領域３０に第５不純物領域３４を設ける場合よりも大きくなる。つまり、実施の形態１に比べて、転送チャネル領域１０の信号電荷をさらに増やすことができ、さらに高い光検出感度を有する電荷結合素子を提供することができる。
本実施の形態である電荷結合素子の製造方法については、画素分離領域２０ａにｐ型の高濃度不純物濃度を有する不純物領域２２と、不純物領域２２よりも不純物濃度が高いｐ型の高濃度不純物濃度を有する第６不純物領域２４を形成する点が、実施の形態１と異なる。しかしながら、画素分離領域２０ａにｐ型の高濃度不純物濃度を有する不純物領域２２と、不純物領域２２よりも不純物濃度が高いｐ型の高濃度不純物濃度を有する第６不純物領域２４を形成する方法については、実施の形態１の製造方法の図５の（ｂ）、（ｃ）又は図６を用いて説明した第５不純物領域３４を形成する方法と同様の方法で形成可能であり、それ以外の製造方法についても、実施の形態１と同様であるため、説明は省略する。
以上より、上述のように構成された本実施の形態である電荷結合素子及びその製造方法は、実施の形態１よりもさらに高い光検出感度を有する電荷結合素子を提供することができる。
ここで、第６不純物領域２４の水平方向の幅は、不純物領域２２の水平方向の幅よりも小さい方が好ましい。上述の通り、光入射により画素分離領域２０ａに電荷が発生するが、第６不純物領域２４の水平方向の幅が大きいと、第６不純物領域２４に発生する電荷量も大きくなる。したがって、第６不純物領域２４に発生した電荷の半分程度はオーバーフロードレイン領域４０に入ってしまうことを考慮すると、できる限り、第６不純物領域２４の水平方向の幅は小さくする方が、より高い光検出感度を有する電荷結合素子を提供することができる。
実施の形態３．
本発明の実施の形態３である電荷結合素子は、実施の形態１及び実施の形態２とは異なり、オーバーフローゲート領域となる第３不純物領域及び画素分離領域となる第２不純物領域の両方の不純物濃度分布が、転送チャネル領域に接する側よりも、転送チャネル領域に接する側とは水平方向で反対側の方が高い。その他の部分については、実施の形態１の電荷結合素子と同様に構成される。
図９は、本発明の実施の形態３である電荷結合素子の構成を示す平面図である。図１０は、本発明の実施の形態３である電荷結合素子の構成を示す断面図及びポテンシャルレベルを示す図である。図１０の（ａ）は図９の切断線Ｄ−Ｄから見た断面図であり、図１０の（ｂ）はそのポテンシャルレベルを示す図である。
図９及び図１０の（ａ）に示すように、オーバーフローゲート領域３０は、画素分離領域２０ａよりも不純物濃度が低い、例えば、１０１７ｃｍ−３のｐ型の不純物濃度を有する不純物領域３２と、不純物領域３２よりも不純物濃度が高い、例えば、１０１７〜１０１８ｃｍ−３のｐ型の不純物濃度を有する第５不純物領域３４とで構成され、画素分離領域２０ａは、例えば、１０１８ｃｍ−３のｐ型の高濃度不純物濃度を有する不純物領域２２と、不純物領域２２よりも不純物濃度が高い、例えば、１０１８〜１０１９ｃｍ−３のｐ型の高濃度不純物濃度を有する第６不純物領域２４とで構成される。その他の構成については、他の実施の形態と同様であり、説明は省略する。
次に、本実施の形態における効果について、図１０の（ｂ）を用いて説明を行う。他の実施の形態と同様の内容については、説明は省略する。
本実施の形態である電荷結合素子は、画素分離領域２０ａに不純物領域２２よりも不純物濃度が高いｐ型の第６不純物領域２４を、オーバーフローゲート領域３０に不純物領域３２よりも不純物濃度が高いｐ型の第５不純物領域３４を、オーバーフロードレイン領域４０に隣接する位置に設けるため、画素分離領域２０ａ及びオーバーフローゲート領域３０のポテンシャルレベルは、オーバーフロードレイン領域４０に隣接する側で高くなる。
したがって、画素分離領域２０ａ及びオーバーフローゲート領域３０両方に発生した電荷の大部分は、第６不純物領域２４及び第５不純物領域３４に遮られ、オーバーフロードレイン領域４０に流れ込まず、熱拡散によって転送チャネル領域１０に移動し、信号電荷の一部とすることができる。そのため、本実施の形態である電荷結合素子は、実施の形態１及び実施の形態２に比べて、転送チャネル領域１０の信号電荷をさらに増やすことができるため、さらに高い光検出感度を有する電荷結合素子を提供することができる。
本実施の形態である電荷結合素子の製造方法については、他の実施の形態と同様であるため、説明は省略する。
以上より、上述のように構成された本実施の形態である電荷結合素子及びその製造方法は、実施の形態１及び実施の形態２よりさらに高い光検出感度を有する電荷結合素子を提供することができる。
実施の形態４．
本発明の実施の形態４であるの電荷結合素子は、実施の形態３と同様、オーバーフローゲート領域となる第３不純物領域及び画素分離領域となる第２不純物領域の両方の不純物濃度分布が、転送チャネル領域に接する側よりも、転送チャネル領域に接する側とは水平方向で反対側の方が高い点は同じであるが、オーバーフローゲート領域となる第３不純物領域及び画素分離領域となる第２不純物領域の不純物濃度分布、つまり、ポテンシャルレベルの分布が異なる。その他の部分については、実施の形態１の電荷結合素子と同様に構成される。
図１１は、本発明の実施の形態４である電荷結合素子の構成を示す断面図及びポテンシャルレベルを示す図である。図１１の（ａ）は図９の切断線Ｄ−Ｄから見た断面図であり、図１１の（ｂ）はそのポテンシャルレベルを示す図である。
図１１の（ａ）に示すように、オーバーフローゲート領域３０ｂとなる第３不純物領域及び画素分離領域２０ｂとなる第２不純物領域の両方の不純物濃度分布が、転送チャネル領域１０側から隣接するオーバーフロードレイン領域４０に向かって次第に大きくなるよう傾斜を持っている。その他の構成については、他の実施の形態と同様であり、説明は省略する。
つまり、図１１の（ｂ）に示すように、オーバーフローゲート領域３０ｂとなる第３不純物領域及び画素分離領域２０ｂとなる第２不純物領域のポテンシャルレベルは、転送チャネル領域１０側から隣接するオーバーフロードレイン領域４０に向かって次第に大きくなるよう傾斜を持っている。
したがって、画素分離領域２０ｂ及びオーバーフローゲート領域３０ｂ両方に発生した電荷の大部分は、オーバーフロードレイン領域４０に流れ込まず、ポテンシャルレベルが低い転送チャネル領域１０の方へ移動し、フリンジ電解ドリフトによって、熱拡散よりも高速で、転送チャネル領域１０に移動し、信号電荷の一部とすることができる。そのため、本実施の形態である電荷結合素子は、実施の形態３に比べて、高速に転送チャネル領域１０内に信号電荷を収集することができるため、実施の形態３と同様、さらに高い光検出感度を有するとともに、実施の形態３に比べて、高速な光検出が可能な電荷結合素子を提供することができる。
以上より、上述のように構成された本実施の形態である電荷結合素子及びその製造方法は、実施の形態１及び実施の形態２よりもさらに高い光検出感度を有するとともに、高速な光検出が可能な電荷結合素子を提供することができる。
ここで、本実施の形態である電荷結合素子の構成は、実施の形態１及び実施の形態２にも適用することができる。その場合、本実施の形態と同様、高い光検出感度を有するとともに、高速な光検出が可能となることは言うまでもない。
実施の形態５．
本発明の実施の形態５である電荷結合素子は、実施の形態３と同様、画素分離領域に不純物領域よりも不純物濃度が高いｐ型の第６不純物領域を、オーバーフローゲート領域に不純物領域よりも不純物濃度が高いｐ型の第５不純物領域を、オーバーフロードレイン領域に隣接する位置に備える点は同じであるが、オーバーフローゲート領域の第５不純物領域が一部領域において形成されていない点が異なる。その他の部分については、実施の形態３の電荷結合素子と同様に構成される。
図１２は、本発明の実施の形態５である電荷結合素子の構成を示す平面図である。図１３は、本発明の実施の形態５である電荷結合素子の構成を示す断面図及びポテンシャルレベルを示す図である。図１３の（ａ）は図１２の切断線Ｅ−Ｅから見た断面図であり、図１３の（ｂ）はそのポテンシャルレベルを示す図である。
図１２に示すように、本実施の形態である電荷結合素子は、実施の形態３と同様、オーバーフローゲート領域３０ｃが、画素分離領域２０ａよりも不純物濃度が低い、例えば、１０１７ｃｍ−３のｐ型の不純物濃度を有する不純物領域３２と、不純物領域３２よりも不純物濃度が高い、例えば、１０１７〜１０１８ｃｍ−３のｐ型の不純物濃度を有する第５不純物領域３４とで構成され、画素分離領域２０ａが、例えば、１０１８ｃｍ−３のｐ型の高濃度不純物濃度を有する不純物領域２２と、不純物領域２２よりも不純物濃度が高い、例えば、１０１８〜１０１９ｃｍ−３のｐ型の高濃度不純物濃度を有する第６不純物領域２４とで構成される。さらに、図１２及び図１３の（ａ）に示すように、本実施の形態である電荷結合素子は、オーバーフローゲート領域３０ｃの第５不純物領域３４が一部領域に形成されておらず、オーバーフローゲート領域３０ｃの一部領域には不純物領域３２が形成される。その他の構成については、他の実施の形態と同様であり、説明は省略する。
つまり、図１３に示すように、オーバーフローゲート領域３０ｃの第５不純物領域３４を一部形成しない領域では、転送チャネル領域１０とオーバーフロードレイン領域４０との間に不純物領域３２が形成されているため、転送チャネル領域１０とオーバーフロードレイン領域４０との間の不純物濃度は等しく、均一であるため、ポテンシャルレベルは不純物領域３２のレベルでフラットとなる。
言い換えると、図１２に示すように、オーバーフローゲート領域３０ｃの第５不純物領域３４は、不純物領域３２よりも不純物濃度が高い第７不純物領域３４ａと第８不純物領域３４ｂを備え、第７不純物領域３４ａと第８不純物領域３４ｂは、それぞれ、不純物領域３２とオーバーフロードレイン領域４０との間に、不純物領域３２とオーバーフロードレイン領域４０に隣接するように設けられ、垂直方向に同一線上に延在する。また、第７不純物領域３４ａと第８不純物領域３４ｂは、垂直方向で一定距離離れるように設けられ、第７不純物領域３４ａと第８不純物領域３４ｂ間の一定距離離れた領域には、不純物領域３２が設けられる。
したがって、図１３の（ｂ）に示すように、第５不純物領域３４を一部形成しない領域のポテンシャルレベルは、第７不純物領域３４ａと第８不純物領域３４ｂを設けた領域よりも低いフラットなポテンシャルレベルとなる。第７不純物領域３４ａと第８不純物領域３４ｂを設けた領域のポテンシャルレベルは、他の実施の形態の第５不純物領域３４のポテンシャルレベルと同様である。
通常、転送チャネル領域１０からオーバーフロードレイン領域４０への電荷を排出する際の飽和電荷量は、オーバーフローゲート領域３０ｃのポテンシャルレベルで決まる。そのため、他の実施の形態のように、不純物領域３２よりも不純物濃度が高いｐ型の第５不純物領域３４を垂直方向に連続的に設けると、電荷を排出する際の飽和電荷量は、第５不純物領域３４のポテンシャルレベルで決まってしまう。
他の実施の形態で説明したように、第５不純物領域３４は、不純物領域３２に比べて、できる限り、水平方向の幅が狭いことが望ましいが、幅が狭い第５不純物領域３４を形成しようとした場合、第５不純物領域３４の不純物濃度の制御が困難になる可能性がある。つまり、電荷を排出する際の飽和電荷量は、不純物濃度の制御が難しい第５不純物領域３４の不純物濃度に対応するポテンシャルレベルで決まってしまうため、電荷を排出する際の飽和電荷量の制御が困難となる。
そこで、本実施の形態である電荷結合素子は、オーバーフローゲート領域３０ｃの第５不純物領域３４を一部領域に形成しない、つまり、第７不純物領域３４ａと第８不純物領域３４ｂを設け、垂直方向に一定距離離れるように配置し、一定距離離れた領域に不純物領域３２をそのまま設けている。
このような構成にすることにより、過剰な光入射に伴う転送チャネル領域１０に発生した過剰電荷は、第７不純物領域３４ａと第８不純物領域３４ｂ間の不純物領域３２からオーバーフロードレイン領域４０へ排出されるため、転送チャネル領域１０からオーバーフロードレイン領域４０への電荷を排出する際の飽和電荷量は第５不純物領域３４を設けていない領域の不純物領域３２の不純物濃度に対応するポテンシャルレベルで決まることになる。不純物領域３２は、第５不純物領域３４に比べて、水平方向の幅は広く、不純物濃度の制御が容易であるため、画素アレイ１００面内又は電荷結合素子ごとのオーバーフローゲート領域３０ｃ内の不純物濃度のばらつきを抑制することができる。したがって、本実施の形態である電荷結合素子は、飽和電荷量の均一性が高い電荷結合素子を提供することができる。
また、不純物濃度が高い第５不純物領域３４及び第６不純物領域２４を設けることにより、画素分離領域２０ａ及びオーバーフローゲート領域３０ｃ両方に発生した電荷の大部分は、第５不純物領域３４及び第６不純物領域２４により遮られ、オーバーフロードレイン領域４０に流れ込まず、熱拡散によって転送チャネル領域１０に移動し、信号電荷の一部とすることができるため、本実施の形態である電荷結合素子は、実施の形態１及び実施の形態２に比べて、転送チャネル領域１０の信号電荷をさらに増やすことができるため、さらに高い光検出感度を有する電荷結合素子を提供することができる。
以上より、本実施の形態である電荷結合素子及びその製造方法は、高い光検出感度を有するとともに、画素アレイ１００面内又は電荷結合素子ごとのオーバーフローゲート領域３０ｃ内の不純物濃度のばらつきを抑制することができるため、飽和電荷量の均一性が高い電荷結合素子を提供することができる。
ここで、オーバーフローゲート領域３０ｃの第５不純物領域３４を一部形成しない領域は、画素アレイ１００の一つの画素領域ごとに設けても構わないし、複数画素ごとに設けても構わないが、水平方向に一列ずつ画素領域から信号電荷を読み出すことを考慮すると、一つの画素領域ごとに第５不純物領域３４を一部形成しない領域を設けることが望ましい。
また、本実施の形態である電荷結合素子の構成は、実施の形態１、実施の形態３、又は、実施の形態４にも適用することができる。その場合、本実施の形態と同様、高い光検出感度を有するとともに、画素アレイ１００面内又は電荷結合素子ごとのオーバーフローゲート領域３０ｃ内の不純物濃度のばらつきを抑制することができ、飽和電荷量の均一性が高い電荷結合素子を提供することができることは言うまでもない。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。さらに、本発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。
１０ 転送チャネル領域、２０、２０ａ、２０ｂ 画素分離領域、２２ 不純物領域、２４ 第６不純物領域、３０、３０ａ、３０ｂ、３０ｃ オーバーフローゲート領域、３２ 不純物領域、３４ 第５不純物領域、４０ オーバーフロードレイン領域、５０ 転送電極、５２ 下部転送電極、５４ 上部転送電極

Claims (7)

  1. 半導体基板（６０）と、
    前記半導体基板（６０）に設けられ、第1の方向に延在し、光入射に応じて信号電荷を発生する第１導電型の第１不純物領域を有する転送チャネル領域（１０）と、
    前記半導体基板（６０）に設けられ、前記転送チャネル領域（１０）に隣接し、前記第１の方向に延在する第２導電型の第２不純物領域を有する画素分離領域（２０、２０ａ、２０ｂ）と、
    前記半導体基板（６０）に設けられ、前記画素分離領域（２０、２０ａ、２０ｂ）が接する側とは前記第１の方向に直交する第２の方向で反対側の前記転送チャネル領域（１０）に隣接し、前記第１の方向に延在する、前記第２不純物領域よりも不純物濃度が低い第２導電型の第３不純物領域を有するオーバーフローゲート領域（３０、３０ａ、３０ｂ、３０ｃ）と、
    前記半導体基板（６０）に設けられ、前記第３不純物領域に隣接し、前記第１の方向に延在する第１導電型の第４不純物領域を有するオーバーフロードレイン領域（４０）と、
    前記転送チャネル領域（１０）上に絶縁膜（７０，７２）を介して設けられ、前記第２の方向に延在し、前記第1の方向へ前記信号電荷を転送する複数の転送電極（５０）とを備え、
    前記第２不純物領域及び前記第３不純物領域の少なくとも一つの領域の不純物濃度分布は、前記転送チャネル領域（１０）に接する側よりも、前記転送チャネル領域（１０）に接する側とは前記第２の方向で反対側の方が高いことを特徴とする電荷結合素子。
  2. 前記第３不純物領域は、前記第１の方向に延在し、前記転送チャネル領域（１０）に接する側とは前記第２の方向で反対側に、前記転送チャネル領域（１０）に接する側の不純物濃度よりも高い不純物濃度を有する第２導電型の第５不純物領域（３４）を備えることを特徴とする請求項１に記載の電荷結合素子。
  3. 前記第２不純物領域は、前記第１の方向に延在し、前記転送チャネル領域（１０）に接する側とは前記第２の方向で反対側に、前記転送チャネル領域（１０）に接する側の不純物濃度よりも高い不純物濃度を有する第２導電型の第６不純物領域（２４）を備えることを特徴とする請求項１又は請求項２に記載の電荷結合素子。
  4. 前記第２不純物領域の不純物濃度分布及び前記第３不純物領域の不純物濃度分布は、前記転送チャネル領域（１０）に接する側よりも、前記転送チャネル領域（１０）に接する側とは前記第２の方向で反対側の方が高いことを特徴とする請求項１に記載の電荷結合素子。
  5. 前記第２不純物領域及び前記第３不純物領域の少なくとも一つの領域の不純物濃度分布は、前記転送チャネル領域（１０）に接する側から、前記第２の方向に行くにつれて大きくなることを特徴とする請求項１又は請求項４に記載の電荷結合素子。
  6. 前記第５不純物領域（３４）は、
    前記転送チャネル領域（１０）に接する側とは前記第２の方向で反対側に、前記第１の方向に延在する、前記転送チャネル領域（１０）に接する側の不純物濃度よりも高い不純物濃度を有する第７不純物領域（３４ａ）と、
    前記転送チャネル領域（１０）に接する側とは前記第２の方向で反対側に、前記第１の方向に前記第７不純物領域（３４ａ）と同一直線状に延在する、前記転送チャネル領域（１０）に接する側の不純物濃度よりも高い不純物濃度を有する第８不純物領域（３４ｂ）を備え、
    前記第７不純物領域（３４ａ）と前記第８不純物領域（３４ｂ）は、前記第１の方向で離れて配置されることを特徴とする請求項２又は請求項３に記載の電荷結合素子。
  7. 半導体基板（６０）に、第1の方向に延在し、光入射に応じて信号電荷を発生する第１導電型の第１不純物領域を有する転送チャネル領域（１０）を形成する工程と、
    前記半導体基板（６０）に、前記転送チャネル領域（１０）に隣接し、前記第１の方向に延在する第２導電型の第２不純物領域を有する画素分離領域（２０、２０ａ、２０ｂ）を形成する工程と、
    前記半導体基板（６０）に、前記画素分離領域（２０、２０ａ、２０ｂ）が接する側とは前記第１の方向に直交する第２の方向で反対側の前記転送チャネル領域（１０）に隣接し、前記第１の方向に延在する、前記第２不純物領域よりも不純物濃度が低い第２導電型の第３不純物領域を有するオーバーフローゲート領域（３０、３０ａ、３０ｂ、３０ｃ）を形成する工程と、
    前記半導体基板（６０）に設けられ、前記第３不純物領域に隣接し、前記第１の方向に延在する第１導電型の第４不純物領域を有するオーバーフロードレイン領域（４０）を形成する工程と、
    前記転送チャネル領域（１０）上に絶縁膜（７０，７２）を介して、前記第２の方向に延在する複数の転送電極（５０）を形成する工程とを備え、
    前記画素分離領域（２０、２０ａ、２０ｂ）を形成する工程及び前記オーバーフローゲート領域（３０、３０ａ、３０ｂ、３０ｃ）を形成する工程の少なくとも一つは、前記転送チャネル領域（１０）に接する側の不純物濃度よりも、前記転送チャネル領域（１０）に接する側とは前記第２の方向で反対側の不純物濃度の方が高くなるよう不純物領域を形成することを特徴とする電荷結合素子の製造方法。
JP2020502782A 2018-02-27 2018-06-22 電荷結合素子及びその製造方法 Pending JPWO2019167295A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018032627 2018-02-27
JP2018032627 2018-02-27
PCT/JP2018/023866 WO2019167295A1 (ja) 2018-02-27 2018-06-22 電荷結合素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2019167295A1 true JPWO2019167295A1 (ja) 2020-07-16

Family

ID=67806085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020502782A Pending JPWO2019167295A1 (ja) 2018-02-27 2018-06-22 電荷結合素子及びその製造方法

Country Status (2)

Country Link
JP (1) JPWO2019167295A1 (ja)
WO (1) WO2019167295A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5424530A (en) * 1977-07-26 1979-02-23 Matsushita Electronics Corp Solidstate pick up unit
JPS56136085A (en) * 1980-03-27 1981-10-23 Toshiba Corp Solid-state image pickup device
JPS6474756A (en) * 1987-09-17 1989-03-20 Sanyo Electric Co Solid-state image sensing element
JP2003060188A (ja) * 2001-08-09 2003-02-28 Sanyo Electric Co Ltd 固体撮像素子及びその駆動方法
JP2008053673A (ja) * 2006-07-27 2008-03-06 Sanyo Electric Co Ltd 固体撮像素子
JP2010258155A (ja) * 2009-04-23 2010-11-11 Mitsubishi Electric Corp Ｔｄｉ方式のイメージセンサ、及び該イメージセンサの駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5424530A (en) * 1977-07-26 1979-02-23 Matsushita Electronics Corp Solidstate pick up unit
JPS56136085A (en) * 1980-03-27 1981-10-23 Toshiba Corp Solid-state image pickup device
JPS6474756A (en) * 1987-09-17 1989-03-20 Sanyo Electric Co Solid-state image sensing element
JP2003060188A (ja) * 2001-08-09 2003-02-28 Sanyo Electric Co Ltd 固体撮像素子及びその駆動方法
JP2008053673A (ja) * 2006-07-27 2008-03-06 Sanyo Electric Co Ltd 固体撮像素子
JP2010258155A (ja) * 2009-04-23 2010-11-11 Mitsubishi Electric Corp Ｔｄｉ方式のイメージセンサ、及び該イメージセンサの駆動方法

Also Published As

Publication number Publication date
WO2019167295A1 (ja) 2019-09-06

Similar Documents

Publication Publication Date Title
US9818794B2 (en) Solid-state image sensor and camera
US10559611B2 (en) Image sensor
JP3177514B2 (ja) 固体イメージセンサ
JP6406585B2 (ja) 撮像装置
US9478570B2 (en) Vertical gate transistor and pixel structure comprising such a transistor
US7736937B2 (en) Manufacturing method of solid-state imaging device and solid-state imaging device
JP6366285B2 (ja) 固体撮像装置
TWI692858B (zh) 固體攝像裝置
JPWO2017056345A1 (ja) 固体撮像装置及びその製造方法
JP4289872B2 (ja) 固体撮像素子及びその駆動方法
JP2004031878A (ja) 固体撮像装置
JPWO2019167295A1 (ja) 電荷結合素子及びその製造方法
KR100332949B1 (ko) 전자 줌 기능에 적합한 고체 촬상 소자
JP4025208B2 (ja) 固体撮像素子およびその製造方法
JP4586452B2 (ja) 固体撮像装置
JP2008193050A (ja) 固体撮像装置および撮像装置
JP2007299989A (ja) 半導体装置の製造方法及び固体撮像装置の製造方法、並びに固体撮像装置
JP4882207B2 (ja) 固体撮像素子
JP2006229107A (ja) 固体撮像素子
JP2006147758A (ja) 固体撮像装置およびその製造方法
JP2005051136A (ja) 固体撮像装置およびその製造方法
JP2001156284A (ja) 固体撮像素子及びその製造方法
JP2006135172A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2004228328A (ja) 固体撮像素子
JP2012124353A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211102