KR100545972B1 - 고체 촬상 소자 및 그 구동 방법 - Google Patents

고체 촬상 소자 및 그 구동 방법 Download PDF

Info

Publication number
KR100545972B1
KR100545972B1 KR1020030080461A KR20030080461A KR100545972B1 KR 100545972 B1 KR100545972 B1 KR 100545972B1 KR 1020030080461 A KR1020030080461 A KR 1020030080461A KR 20030080461 A KR20030080461 A KR 20030080461A KR 100545972 B1 KR100545972 B1 KR 100545972B1
Authority
KR
South Korea
Prior art keywords
region
transfer
drain
drain region
channel
Prior art date
Application number
KR1020030080461A
Other languages
English (en)
Other versions
KR20040042887A (ko
Inventor
오까다요시히로
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040042887A publication Critical patent/KR20040042887A/ko
Application granted granted Critical
Publication of KR100545972B1 publication Critical patent/KR100545972B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 횡형 오버플로우 드레인을 갖는 CCD 고체 촬상 소자에서, 드레인 영역에 인가하는 전압 펄스를 저전압화하는 것을 과제로 한다. 이를 위해, 채널 영역(50)과 드레인 영역(54)과의 사이에 형성되는 분리 영역(56) 중 전하 전송 방향의 일부분에 폭이 좁은 제1 영역(60)을 형성하고, 다른 부분은 상대적으로 폭이 넓은 제2 영역(62)으로 한다. 제1 영역(60)에 인접한 전송 전극(12-2) 아래에 정보 전하가 위치하는 타이밍에서, 드레인 영역(54)에 전압 펄스를 인가하여, 분리 영역(56)이 형성되는 전위 장벽을 끌어내린다. 제1 영역(60)에서는 저전압 펄스에 의해서도, 충분히 전위 장벽이 끌어내려져, 불필요한 전하가 배출된다. 한편, 정보 전하가 제2 영역(62)에 인접하는 채널 영역(50)을 통과하는 경우에는, 제2 영역(62)의 전위 장벽이 드레인 영역(54)으로의 전하의 누출을 방지하여, 전송 효율이 확보된다.
전송 전극, 채널 영역, 분리 영역, N 웰, 고체 촬상 소자

Description

고체 촬상 소자 및 그 구동 방법{SOLID STATE PICKUP DEVICE AND DRIVING METHOD THEREOF}
도 1은 본 발명에 따른 횡형 오버플로우 드레인 구조를 채용한 프레임 전송 방식의 CCD 고체 촬상 소자의 촬상부 또는 축적부의 일부를 나타내는 모식적인 평면도.
도 2는 본 발명의 실시예에 따른 CCD 고체 촬상 소자의 횡형 오버플로우 드레인 부분의 형성을 설명하는 프로세스 흐름도.
도 3은 본 발명의 실시예에 따른 CCD 고체 촬상 소자의 촬상부에서의 블루밍 억제 동작을 설명하기 위한 수직 시프트 레지스터에서의 전위 분포도.
도 4는 도 3의 동작에 대응한 클럭 펄스 φ1∼φ3 및 드레인 영역(54)에 인가하는 드레인 전압 신호 Vdr의 타이밍도.
도 5는 프레임 전송 방식의 CCD 고체 촬상 소자의 개략적인 구성도.
도 6은 종래의 횡형 오버플로우 드레인 구조를 채용한 프레임 전송 방식의 CCD 고체 촬상 소자의 촬상부 또는 축적부의 일부를 나타내는 모식적인 평면도.
도 7은 횡형 오버플로우 드레인이 형성된 수직 시프트 레지스터의 전하 전송 방향에 직교하는 방향의 모식적인 단면도, 및 그 단면에 대응하는 부분에서의 전위 분포도를 배열하여 나타낸 도면.
〈도면의 주요 부분에 대한 부호의 설명>
1 : 전송 전극
50 : 채널 영역
54 : 드레인 영역
56 : 분리 영역
60 : 제1 영역
62 : 제2 영역
98 : N 웰
108 : N+ 확산층
110 : P+ 확산층
본 발명은 CCD 고체 촬상 소자 및 그 구동 방법에 관한 것으로, 특히 횡형 오버플로우 드레인의 저소비 전력화에 관한 것이다.
고체 촬상 소자에서는 촬상부에서 정보 전하가 과잉으로 발생하면, 정보 전하가 주변 화소로 넘치는 블루밍이라는 현상이 발생한다. 이 블루밍을 억제하기 위해, 불필요한 정보 전하를 배출하는 오버플로우 드레인 구조가 형성된다. 오버 플로우 드레인 구조로는 종형 오버플로우 드레인과 횡형 오버플로우 드레인이 있다.
이 중 횡형 오버플로우 드레인은 오로지 프레임 전송 방식의 CCD 고체 촬상 소자로 이용된다. 도 5는 프레임 전송 방식의 CCD 고체 촬상 소자의 개략적인 구성도이다. 프레임 전송 방식의 CCD 고체 촬상 소자(2)는 촬상부(2i), 축적부(2s), 수평 전송부(2h) 및 출력부(2d)를 갖는다. 촬상부(2i)에서 생성된 정보 전하의 2차원 배열은 축적부(2s)에 고속으로 전송된다. 정보 전하는 축적부(2s)에 보유됨과 함께, 1행씩 수평 전송부(2h)로 전송되며, 또한, 1 화소 단위로 수평 전송부(2h)로부터 출력부(2d)로 전송된다. 출력부(2d)는 1 화소마다의 전하량을 전압값으로 변환하여, 그 전압값의 변화가 CCD 출력으로 된다.
촬상부(2i) 및 축적부(2s)는 각각, 수직 방향으로 연장되어 상호 평행하게 배치된 복수의 채널 영역과, 수평 방향으로 연장되어 상호 평행하게 배치된 복수의 전송 전극을 포함하여 구성된 복수의 수직 시프트 레지스터로 이루어진다.
횡형 오버플로우 드레인 구조의 CCD 고체 촬상 소자의 경우, 인접하는 수직 시프트 레지스터 사이에 드레인 영역이 형성되어, 횡형 오버플로우 드레인 구조가 형성된다.
도 6은 종래의 횡형 오버플로우 드레인 구조를 채용한 프레임 전송 방식의 CCD 고체 촬상 소자의 촬상부(2i) 또는 축적부(2s)의 일부를 나타내는 모식적인 평면도이다. 수직 시프트 레지스터의 채널 영역(4) 중, 인접하는 채널 영역 사이의 거의 중앙 위치에 드레인 영역(8)이 형성되고, 이 드레인 영역(8)과 채널 영역(4) 과의 사이에 분리 영역(10)이 형성된다. 드레인 영역(8)은 채널 영역(4)과 평행하게 배치되어, 고농도의 N형 불순물이 일정 폭으로 이온 주입됨으로써 형성된다. 분리 영역(10)은 채널 영역(4)과 드레인 영역(8)과의 사이에 P형 불순물이 이온 주입됨으로써 형성되며, 채널 영역(4)과 드레인 영역(8)과의 사이에 전위 장벽을 형성한다.
전송 전극(12)은 반도체 기판 상에 산화막을 개재하여 형성되며, 채널 영역(4)과 교차하는 방향으로 연장되어 배치된다. 이들 복수의 전송 전극(12)은 각각이 절연되어 상호 평행하게 배치되며, 각각에 수직 전송 클럭 φf를 받는다. 이 수직 전송 클럭 φf가 전송 전극(12)에 인가됨으로써, 채널 영역(4)에 형성되는 포텐셜 웰의 상태가 제어되어, 축적된 정보 전하가 순차 전송된다.
예를 들면, 3상 구동의 경우, 클럭 펄스 φ1, φ2, φ3이 각각 전송 전극(12-1∼12-3)에 인가된다. 즉, 3상 구동에서는 3개의 전송 전극(12-1∼12-3)이 1 화소에 할당되며, 3개의 전송 전극(12-1∼12-3)의 세트마다 1개의 수광 화소, 혹은 정보 전하가 정의된다.
촬상시에는 예를 들면, 클럭 펄스 φ2가 H 레벨로 상승되며, 촬상부(2i)의 전송 전극(12-2)의 아래에 포텐셜 웰이 형성된다. 반도체 기판에 입사된 광에 의해 발생된 정보 전하는 그 근방의 포텐셜 웰로 이동하여, 그 포텐셜 웰에 축적된다.
또한, 서로 위상이 다른 클럭 펄스 φ1∼φ3에 의해, 전송 전극(12)의 아래에 형성되는 포텐셜 웰을 일정 방향으로 이동시킬 수 있으며, 이것에 의해 포텐셜 웰에 축적된 정보 전하가 채널 영역(4)을 전송 경로로 하여(도 6에서 예를 들면, 아래 방향으로) 전송된다.
도 7은 도 6에 도시하는 X-X 단면의 모식적인 단면도, 및 그 단면에 대응하는 부분에서의 전위 상태를 나타낸 것이다. 도 7의 (a)가 단면도이며, 각각 채널 영역(4), 드레인 영역(8), 분리 영역(10)에 대응하는 N 웰(20), N+ 확산층(22), P- 확산층(24)이 P형 반도체 기판 Psub의 표면에 형성된다. 기판 표면에는 게이트 산화막(26)을 개재하여 전송 전극(12)이 배치된다. 도 7의 (b)가 전위 상태를 나타내는 도면이고, 종축이 전위를 나타내며, 아래를 향해 플러스 전위가 증가한다. N 웰(20)은 전송 전극(12)에 인가되는 전압에 의해 공핍화되어 포텐셜 웰(30)을 형성한다. 이 포텐셜 웰(30)에 정보 전하(32)를 축적할 수 있다. N+ 확산층(22)은 플러스 전위의 드레인(34)을 형성하며, 또한 분리 영역(10)인 P- 확산층(24)은 전송 채널의 포텐셜 웰(30)과 드레인(34)과의 사이에 전위 장벽(36)을 형성한다.
드레인 영역(8)에는 배출 클럭 φb가 인가되며, 이 배출 클럭 φb는 통상시 L 레벨(예를 들면, 5V)로 하강되어 있다. 이와 같은 상태에서, 채널 영역(4)과 드레인 영역(8)과의 사이에는 분리 영역(10)에 의해 전위 장벽(36)이 형성된다. 예를 들면, CCD 고체 촬상 소자에, 과대한 광이 조사되어 채널 영역에 대량의 정보 전하가 발생한 경우, 채널 영역의 축적 허용량을 초과하는 전하가 전위 장벽(36)을 넘어서 드레인 영역(8) 측으로 유출되어 배출된다. 이러한 동작에 의해, 잉여 전하가 주변 화소로 누출되어 화상을 열화시키는 블루밍이 억제된다.
상술한 구조를 이용하여, 전자 셔터 동작을 행할 수도 있다. 이 동작에서는 드레인 영역(8)에 인가하는 배출 클럭 φb를 H 레벨로 상승시킴과 함께, 전송 전극(12)에 인가되어 있는 수직 전송 클럭 φf를 L 레벨로 하강시킨다. 이 결과, 채널 영역(4) 중 포텐셜 웰이 얕아짐과 함께 채널 영역(4)과 드레인 영역(8)과의 사이의 장벽이 끌어내려진다(도 7의 (b) 중 참조 부호 36'). 이것에 의해, 전위의 구배를 따라 정보 전하가 이동하여, 채널 영역(4)에 축적되어 있었던 정보 전하가 분리 영역(10)을 경유하여 드레인 영역(8) 측으로 일괄적으로 배출된다. 이 동작에 의해, 촬상부(2i)나 축적부(2s)에 축적되어 있었던 정보 전하가 모두 배출되어, 촬상부(2i)에서는 그 시점에서부터 새로운 노광 기간이 시작된다.
최근, 예를 들면, 디지털 카메라나 사진 촬영 기능이 포함된 휴대 전화 등의 CCD 고체 촬상 소자를 이용한 소형 및 경량의 기기가 개발되고 있다. 소형 및 경량의 기기에서는 배터리도 소형화되기 때문에, 저소비 전력화가 요망된다. 여기서, 종래, 횡형 오버플로우 드레인의 동작을 위해 드레인 영역(8)에 인가되어 있는 클럭 펄스의 전압은 비교적 높은 전압이며, 소비 전력의 저감의 여지가 있다.
여기서, 드레인 영역에 인가하는 클럭 펄스를 저전압화하면, 횡형 오버플로 우 드레인에서의 소비 전력은 저감된다. 그러나, 분리 영역이 종래와 마찬가지이면 채널 영역과 드레인 영역과의 사이의 전위 장벽이 충분히 내려가지 않아서, 잉여 전하의 배출 동작이나 전자 셔터 동작이 불완전해진다는 문제가 있었다.
한편, 분리 영역의 폭을 얇게 하면, 저전압화된 클럭 펄스에 의해서도 목적으로 하는 잉여 전하의 배출이나 전자 셔터 동작을 행할 수 있다. 그러나, 그 경우에는 드레인 영역과 채널 영역과의 사이의 전위 장벽이 낮아져서, 정보 전하가 수직 시프트 레지스터 내를 통해 전송되고 있는 동안 드레인 영역으로 누출되어 감소된다는 문제가 있었다.
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 횡형 오버플로우 드레인을 동작시키는 클럭 펄스의 전압 진폭을 저감하여, CCD 고체 촬상 소자의 전력 소비를 저감하면서, 양호한 오버플로우 드레인 기능 및 전자 셔터 기능이 달성되어, 양호한 화질을 얻을 수 있는 CCD 고체 촬상 소자 및 그 구동 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명은, 반도체 기판의 일 주면에 소정의 간격으로 상호 평행하게 제1 방향으로 연장되어 배치되는 일 도전형의 채널 영역과, 고농도의 일 도전형을 포함하며, 인접하는 채널 영역 사이에서 상기 제1 방향으로 연장되어 배치되는 복수의 드레인 영역과, 상기 채널 영역 및 상기 드레인 영역의 간극에 배치되는 역도전형의 분리 영역과, 상기 반도체 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상호 평행하게 배치되는 복수의 전송 전극을 포함하며, 상기 분리 영역은, 적정 수마다의 전송 전극 중 적어도 1개의 전송 전극의 아래의 영역이 다른 전송 전극의 아래의 영역보다도 폭이 좁은 것을 특징으로 하는 고체 촬상 소자이다.
본 발명에 따르면, 채널 영역과 드레인 영역과의 사이에 제공되는 분리 영역의 폭(채널 영역과 드레인 영역을 이격시킨 거리)이 부분적으로 좁게(즉, 전위 장벽의 벽의 두께가 얇게) 형성되어, 남은 부분이 폭이 넓게(즉, 전위 장벽이 깊게) 형성된다. 폭이 좁게 형성된 제1 영역은, 폭이 넓게 형성된 제2 영역보다 전위 장벽이 드레인 영역의 전압의 영향을 받기 쉽다. 즉, 드레인 영역에 클럭 펄스를 인가하여 정보 전하를 채널 영역으로부터 배출시키는 경우에, 클럭 펄스의 전압을 저전압화하여도 제1 영역에서 전하 배출을 할 수 있다. 한편, 제1 영역은 분리 영역의 일부만이며, 다른 부분은 제2 영역에서 구성되기 때문에, 전송 효율을 열화시키지 않고 정보 전하를 전송할 수 있다.
여기서, 상기 고체 촬상 소자에서, 상기 복수의 전송 전극은 상기 적정 수마다 상기 복수의 채널 영역 각각에 수광 화소 중 1개를 정의하는 것이 적합하다.
본 형태에서는 채널 영역을 따른 화소의 배열 주기에 따른 간격으로 제1 영역이 제공된다. 이것에 의해, 채널 영역에 배열되는 복수의 정보 전하에 대하여 동시에 제1 영역을 통한 정보 전하의 배출을 행할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 형태는, 반도체 기판의 일 주면에 소정의 간극을 형성하여 상호 평행하게 배치되는 복수의 채널 영역 사이에 드레인 영역이 배치되며, 상기 채널 영역과 상기 드레인 영역과의 간극에 분리 영역이 배치됨과 함께, 상기 반도체 기판 상에 복수의 전송 전극이 배치되고, 상기 분리 영역은, 적정 수마다의 전송 전극 중 적어도 1개의 전송 전극의 아래의 영역이 다른 영역보다도 폭이 좁은 고체 촬상 소자의 구동 방법에서, 상기 복수의 전송 전극 중, 폭이 좁은 분리 영역 위에 형성되는 전송 전극에 인가하는 제1 클럭 펄스를 상승시켜서, 상기 폭이 좁은 분리 영역에 인접하는 상기 채널 영역에 정보 전하를 축적하는 축적 단계와, 주기적으로 전위를 변동시키는 클럭 펄스를 상기 복수의 전송 전극에 가하여, 상기 축적 단계에서 축적된 정보 전하를 전송하는 전송 단계를 포함하는 것을 특징으로 한다.
본 형태에서는, 채널 영역 중 폭이 좁은 분리 영역인 제1 영역에 인접하는 부분에 포텐셜 웰이 형성되며, 이 포텐셜 웰에 광전 변환에 의해 발생된 정보 전하가 축적된다. 이것에 따르면, 예를 들면, 입사광량이 많은 등에 의해 과잉 정보 전하가 발생한 경우에는, 제1 영역이 이 포텐셜 웰에 인접함으로써, 잉여 전하의 배출의 제어가 용이해지며, 또한 효율적으로 배출이 행해진다.
또한, 상기 고체 촬상 소자의 구동 방법에서, 상기 전송 단계의 사이에, 상기 제1 클럭 펄스를 상승시킨 채로, 상기 드레인 영역에 인가하는 제2 클럭 펄스를 상승시켜, 상기 축적 단계에서 축적된 정보 전하의 일부를 상기 드레인 영역으로 배출하여서, 상기 채널 영역의 축적 전하량을 제한하는 제한 단계를 더 포함하는 것이 적합하다.
본 발명은 제1 클럭 펄스가 상승된 채로, 제2 클럭 펄스가 상승되어지고, 채널 영역에 축적된 정보 전하가 전송되기 전에, 축적 전하의 일부가 드레인 영역으 로 배출되어 축적 전하량이 제한된다. 이 때문에, 정보 전하를 전송할 때에, 전송 경로 중에 제1 영역에 인접하는 채널 영역이 있었다고 하여도, 정보 전하가 드레인 영역으로 누출되지 않게 되어서, 전송 효율을 열화시키지 않고 정보 전하를 전송할 수 있다.
또한, 상기 고체 촬상 소자의 구동 방법에서, 상기 제1 클럭 펄스를 하강시킴과 함께, 상기 드레인 영역에 인가하는 제2 클럭 펄스를 상승시켜서, 상기 축적 단계에서 축적된 정보 전하를 상기 드레인 영역으로 배출하는 배출 단계를 더 포함하는 것이 적합하다.
본 발명에서는 정보 전하가 채널 영역 중 제1 영역에 인접하는 부분에 보유된 상태에서, 제1 클럭 펄스가 하강되어짐과 함께, 제2 클럭 펄스가 상승되어짐으로써 채널 영역의 포텐셜 웰이 소실되어, 거기에 축적되어 있었던 정보 전하가 기본적으로 전부, 제1 영역을 경유하여 드레인 영역으로 배출된다. 즉, CCD 고체 촬상 소자의 촬상부 또는 축적부에 축적되어 있었던 정보 전하를 모두 배출하여 리세트하는 전자 셔터가 실현된다.
이하, 본 발명의 실시예인 프레임 전송 방식의 CCD 고체 촬상 소자에 대하여 도면을 참조하여 설명한다. 프레임 전송 방식의 CCD 고체 촬상 소자의 개략적인 구성은 도 5에 도시한 바와 같으므로, 이것을 원용한다. 프레임 전송 방식의 CCD 고체 촬상 소자는 촬상부(2i), 축적부(2s), 수평 전송부(2h), 및 출력부(2d)를 갖는다. 촬상부(2i)는 수직 방향으로 연장되어, 상호 평행하게 배열된 복수의 시프트 레지스터로 이루어지며, 각 시프트 레지스터의 각 비트가 포토다이오드로서 기 능하여 수광 화소를 구성한다. 축적부(2s)는 촬상부(2i)의 시프트 레지스터에 연속하는 차광된 복수의 시프트 레지스터로 이루어지며, 각 시프트 레지스터의 각 비트가 축적 화소를 구성한다. 수평 전송부(2h)는 수평 방향으로 연장되는 단일 시프트 레지스터로 이루어지며, 각 비트에 축적부(2s)의 시프트 레지스터의 출력이 접속된다. 출력부(2d)는 수평 전송부(2h)로부터 전송되어 출력되는 전하를 일시적으로 축적하는 용량 및 그 용량에 축적된 전하를 배출하는 리세트 드레인을 포함한다. 이것에 의해, 촬상부(2i)의 각 수광 화소에 축적되는 정보 전하는, 각 화소마다 독립하여 축적부(2s)의 축적 화소로 전송된 후, 1행씩 축적부(2s)로부터 수평 전송부(2h)로 전송되며, 또한, 1 화소 단위로 수평 전송부(2h)로부터 출력부(2d)로 전송된다. 그리고, 출력부(2d)에서 1 화소마다의 전하량이 전압값으로 변환되어, 그 전압값의 변화가 CCD 출력으로서 외부 회로로 공급된다.
촬상부(2i) 및 축적부(2s)를 구성하는 복수의 수직 시프트 레지스터의 채널 영역의 각 채널 영역 사이에는 드레인 영역이 형성되며, 횡형 오버플로우 드레인 구조가 만들어진다.
도 1은 본 발명에 따른 횡형 오버플로우 드레인 구조를 채용한 프레임 전송 방식의 CCD 고체 촬상 소자의 촬상부(2i) 또는 축적부(2s)의 일부를 나타내는 모식적인 평면도이다.
수직 시프트 레지스터의 채널 영역(50) 중, 인접하는 채널 영역 사이의 거의 중앙 위치에 드레인 영역(54)이 형성되며, 이 드레인 영역(54)과 채널 영역(50)과의 사이에 분리 영역(56)이 형성된다. 드레인 영역(54)은 채널 영역(50)과 평행하 게 배치되며, 고농도의 N형 불순물이 일정 폭으로 이온 주입됨으로써 형성된다. 분리 영역(56)은 채널 영역(50)과 드레인 영역(54)과의 사이에 P형 불순물이 이온 주입됨으로써 형성되며, 채널 영역(50)과 드레인 영역(54)과의 사이에 전위 장벽을 형성한다.
본 CCD 고체 촬상 소자의 큰 구조 위의 특징은, 분리 영역(56)에 일부, 폭이 좁은 부분이 형성된다는 점에 있다. 이 부분에서는 채널 영역(50)과 드레인 영역(54)과의 사이의 전위 장벽가 얇아진다. 이하, 해당 부분을 제1 영역(60), 그것 이외의 상대적으로 전위 장벽이 두꺼운 부분을 제2 영역(62)이라 한다. 도 1에 도시하는 구성에서는, 분리 영역(52)의 폭을 제1 영역(60)에 대응하는 부분에서 다른 부분보다 가늘게 형성하고, 구체적으로는 제1 영역(60)의 폭이 0.1∼0.2㎛ 정도이며, 제2 영역(62)의 폭이 0.3∼0.5㎛ 정도이고, 제2 영역의 폭에 대해서는 종래의 분리 영역과 동일한 정도이다. 한편, 드레인 영역(54)은 일정 폭으로 형성되며, 0.3∼0.5㎛ 정도이다. 이들 제1 영역(60), 제2 영역(62), 및 드레인 영역(54)의 폭은 정보 전하의 전송 효율이나 드레인 영역으로의 배출 효율을 고려하여 검증한 결과, 제1 영역(60)의 폭이 0.2㎛, 제2 영역(62)의 폭이 0.4㎛, 그리고, 드레인 영역(54)의 폭이 0.4㎛로, 각각 최적값으로 된다.
본 소자는 예를 들면, 3상 구동이며, 수직 전송 클럭 φ1, φ2, φ3이 각각 인가되는 전송 전극(12-1∼12-3)이 상술한 채널 영역(50), 드레인 영역(54), 분리 영역(56) 위에, 이들이 연장되는 방향과는 교차하는 방향으로 배치된다. 3상 구동 의 경우, 전송 전극(12-1∼12-3)의 3개의 전송 전극으로 이루어지는 세트가 촬상부(2i) 및 축적부(2s)에서의 1 화소에 대응된다. 제1 영역(60)은 이들 3개의 전송 전극 중 1개, 예를 들면, 전송 전극(12-2)을 배치하는 위치에 형성된다. 여기서, 제1 영역(60)의 길이(도 1에서 세로 방향의 치수)는 전송 전극(12-2)의 폭에 거의 일치하도록 형성된다. 또한, 1 화소에 대응하는 3개의 전송 전극의 각 세트마다 1개의 제1 영역(60)이 형성된다.
도 2는 본 소자의 횡형 오버플로우 드레인 부분의 형성을 설명하는 프로세스 흐름도이다. P형 반도체 기판(80)(Psub)에 절연막(82)을 적층한 후, 다시 폴리실리콘막 및 질화실리콘막을 적층한다. 그 후, 폴리실리콘막 및 질화실리콘막을 패터닝하여, 폴리실리콘(84) 및 질화실리콘(86)이 적층된 마스크(88)를 형성한다. 이 마스크(88)는 후술하는 몇 부분의 이온 주입 공정에서 이용된다. 마스크(88)의 한쪽 측벽(90)은 채널 영역(50)을 형성하는 N형 불순물의 이온 주입 영역을 규정하며, 다른 쪽의 측벽(92, 92')은 분리 영역(52)을 형성하는 P형 불순물의 이온 주입 영역을 규정한다. 여기서, 측벽(92)이 제2 영역(62)에 대응하며, 측벽(92')이 제1 영역(60)에 대응한다(도 2의 (a)).
마스크(88)가 형성된 반도체 기판(80) 상에 레지스트를 도포하고 노광하여, 레지스트 패턴(94)을 형성한다. 이 레지스트 패턴(94)은 분리 영역(52)이 형성되는 기판 영역(상호 대향하는 측벽(92) 사이 및 측벽(92') 사이)을 덮는다. 이들 마스크(88) 및 레지스트 패턴(94)을 마스크로 하여, N형 불순물을 이온 주입하여, N형 불순물 영역(96)을 형성한다(도 2의 (b)). N형 불순물 영역(96)의 경계는 기본적으로 마스크(88)의 측벽(90) 아래에 위치하고 있다. N형 불순물 영역(96)은 레지스트 패턴(94)을 제거한 후, 열 처리를 행함에 따라 확산되어, 채널 영역(50)인 N 웰(98)을 형성한다(도 2의 (c)). 확산에 의해, N형 불순물 영역(96)은 깊이 방향으로 눌려들어감과 함께 수평 방향으로도 확대되어, 마스크(88)의 측벽(92, 92') 아래에 엣지가 위치하도록 N 웰(98)이 형성된다.
다음으로, N 웰(98)이 형성된 반도체 기판(80) 상에 레지스트를 도포하고 노광하여, 레지스트 패턴(100)을 형성한다. 이 레지스트 패턴(100)은 N 웰(98)이 형성된 영역(상호 대향하는 측벽(90) 사이)을 덮는다. 이 레지스트 패턴(100)과 마스크(88)를 마스크로 하여, P형 불순물을 이온 주입하고, 분리 영역(52)에 상당하는 P+ 확산층(102)을 형성한다(도 2의 (d)). 상술한 바와 같이, 마스크(88)의 측벽(92')이 다른 부분의 측벽(92)보다 돌출되어 있음으로써, 측벽(92')에 의해 협지되는 부분에서의 P+ 확산층(102)의 폭은 측벽(92)에 의해 협지되는 부분에서의 폭보다 작아진다.
P+ 확산층(102)의 폭 방향의 중앙 부분에는 드레인 영역(54)을 형성하기 위한 N형 불순물이 이온 주입되며, 이온 주입이 되지 않은 부분이 분리 영역(56)으로 된다. 분리 영역(56)의 폭은 제1 영역(60), 제2 영역(62)의 어느 것에서도 미세하며, 이 미세한 폭을 마스크하기 위해, 마스크(88) 양옆에 측벽(104)이 형성된다(도 2의 (e)). 이 측벽(104)은 레지스트 패턴(100)을 제거한 후, 반도체 기판(80) 상 에 산화막을 적층하고, 이 산화막에 등방성 에칭 처리를 실시하여 형성된다. 이 측벽(104)의 두께가 분리 영역(56)의 폭을 규정하며, 제1 영역(60)에 대응하는 부분에서는 측벽(104)은 얇게 형성된다. 예를 들면, 산화막 형성 후, 상호 대향하는 측벽(92') 사이에 개구를 갖는 마스크를 피착시켜, 이 마스크를 붙인 채로 산화막의 에칭을 조금 행한 후, 그 마스크를 제거하고, 다시 산화막의 에칭을 행한다. 이것에 의해, 측벽(92)보다 측벽(92')에 대응하는 부분에서 산화막의 에칭량을 많게 하여, 측벽(104)의 두께를 얇게 할 수 있다.
이와 같이 측벽(104)을 형성한 후, 다시, 반도체 기판(80) 상에 레지스트를 도포하고 노광하여 레지스트 패턴(106)을 형성한다. 이 레지스트 패턴(106)은 N 웰(98)이 형성된 영역을 덮는다. 이 레지스트 패턴(106), 마스크(88), 및 측벽(104)을 마스크로 하여, N형 불순물을 이온 주입하고, 분리 영역(52)에 상당하는 것 중앙 부분에 드레인 영역(54)에 상당하는 N+ 확산층(108)을 형성한다(도 2의 (f)). 또한, P+ 확산층(102) 중 측벽(104)에 의해 마스크되어 N형 불순물이 주입되지 않고 남은 P+ 확산층(110)이 각각 분리 영역(56)으로 된다.
레지스트 패턴(106), 질화실리콘(86), 및 폴리실리콘(84)을 순차적으로 제거한 후(도 2의 (g)), 종래의 CCD 고체 촬상 소자와 마찬가지의 제조 공정에 의해 전송 전극이나 보호막의 형성이 행해진다.
다음으로, 본 소자의 구동 방법에 대하여 설명한다. 도 3은 촬상부(2i)를 구성하는 수직 시프트 레지스터에서의 전위 상태를 나타내는 도면이다. 도 3에는 시각 t1∼t4에서의 전위 분포가 세로 방향으로 배열되어 나타나 있다. 도 3의 (a)는 각 시각에서의 채널을 따른 전위 변화를 나타내며, 도 3의 (b)는 수직 전송 클럭 φf2가 인가되는 전송 전극(12-2)의 위치에서의 도 1의 X-X 단면을 따른 전위 변화를 나타낸다. 각 전위 분포도로서는 종축이 전위를 나타내며, 아래를 향해 플러스 전위가 증가한다. 또한, 도 4는 도 3의 동작에 따른 수직 전송 클럭 φf1∼φf3 및 드레인 영역(54)에 인가하는 배출 클럭 φb의 타이밍도이다.
여기서는, 분리 영역(56)의 제1 영역(60)에 인접하는 채널 영역(50)에 포텐셜 웰을 형성하고, 여기에 광전 변환에 의해 발생한 정보 전하를 집적한다. 즉, 시각 t1에서, 수직 전송 클럭 φf2를 H 레벨로 상승시켜 전송 전극(12-2)의 아래의 N 웰(98)에 비어 있는 포텐셜 웰(150)이 형성된다. 채널 방향에 대해서는 L 레벨의 φf1, φf3에 의해 전송 전극(12-1, 12-3)의 아래에 형성되는 얕은 전위가 장벽으로 되어, 인접하는 포텐셜 웰(150)이 이격된다(도 3의 (a) 참조). 또한, 채널에 직교하는 방향에 대해서는, 채널 영역(50)(N 웰(98))에 인접하는 분리 영역(56)(P+ 확산층(110))이 드레인 영역(54)(N+ 확산층(108))과의 사이에 전위 장벽을 형성한다. 여기서, 전송 전극(12-2)의 위치에서의 분리 영역(56)은 제1 영역(60)이며, 도 3의 (b)의 시각 t1에 대응하는 도면에는, 제1 영역(60)이 형성하는 전위 장벽(154)이 실선으로 나타나 있다. 또한, 도 3의 (b)에는 φf1, φf3을 H 레벨로 상승시켜 전송 전극(12-1, 12-3)의 아래에 포텐셜 웰을 형성한 경우에, 제2 영역(62)에 의해 형성되는 전위 장벽(156)이 대비를 위해 점선으로 나타나 있다. 또한, 도 3의 (a)의 시각 t1에 대응하는 도면에는 전위 장벽(154, 156) 각각의 피크 레벨(158, 160)이 점선으로 나타나 있다. 전위 장벽(154, 156)의 피크는 배리어 전위(152)보다 높은 장벽을 갖는다. 또한, 일반적으로, 제1 영역(60)의 전위 장벽(154)은 제2 영역(62)의 전위 장벽(156)과 동일하거나, 그 보다 약간 낮아진다.
포텐셜 웰(150)에는 전송 전극(12-2) 및 그 근방에서 발생된 정보 전하(162)가 모이며, 포텐셜 웰(150)의 전위는 점차적으로 얕아진다. 입사광의 강도가 큰 화소에서는 정보 전하의 축적에 따라 전송 전극(12-2)의 아래의 전위가, 인접하는 전송 전극(12-1, 12-3)의 아래의 배리어 전위(152)에 근접할 수 있다. 시각 t2의 포텐셜 웰에 축적된 정보 전하(164)는 그 상태를 나타내고 있다. 포텐셜 웰(150)이 완전히 전자로 채워지면, 발생된 정보 전하는 인접한 전송 전극(12-1, 12-3)으로 확대되며, 또한 다른 화소의 포텐셜 웰에까지 도달한다. 이것이 블루밍 현상이며, 이것을 방지하기 위해 횡형 오버플로우 드레인 구조가 채용되고 있다.
시각 t3에는 도 4에 도시한 바와 같이, 드레인 영역(54)에 인가되는 배출 클럭 φb가 L 레벨로부터 H 레벨로 상승되어짐과 함께, 전송 전극(12-2)에 인가되는 수직 전송 클럭 φf2가 H 레벨로부터 L 레벨로 하강되어서 전자 셔터 동작이 행해진 다. 이 결과, 도 3의 (b)의 시각 t3에 대응하는 도면에 도시한 바와 같이, 채널 영역(50)의 전위가 얕아져서 소멸됨과 함께, 제1 영역(60)의 전위 장벽이 낮아진다. 이것에 의해, 채널 영역(50)의 포텐셜 웰(150)에 축적된 정보 전하가 드레인 영역(54)으로 일괄적으로 배출된다. 배출 클럭 φb에서는, 제1 영역(60)의 폭이 좁고 원래 전위의 피크가 낮기 때문에, 이 피크가 낮은 전위 장벽을 끌어내릴 수 있을 정도의 전압으로 상승시키면 되고, 종래와 같이 분리 영역 전체가 일정 폭으로 구성되어 있었던 경우에 비해, H 레벨의 전압을 낮게 억제할 수 있다. 이와 같이, 본 소자에서는 낮은 전압의 배출 클럭 φb에서 전자 셔터 동작을 행할 수 있어서, 소비 전력을 저감화할 수 있다.
전자 셔터 동작이 종료하면 축적 기간이 시작되어, 도 4에 도시한 바와 같이 배출 클럭 φb가 L 레벨로 하강됨과 함께, 수직 전송 클럭 φf2가 다시 H 레벨로 상승된다. 이것에 의해, 도 3의 (a)의 시각 t4에 대응하는 도면과 같이 포텐셜 웰(150)이 형성됨과 함께, 제1 영역(60) 및 제2 영역(62)의 전위 장벽이 형성된다. 이 때문에, 전자 셔터 동작이 종료된 후에 발생하는 정보 전하가 포텐셜 웰(150)에 축적되어, 시각 t2와 동등한 상태로 된다.
시각 t5에는 드레인 영역(54)에 인가되는 배출 클럭 φb가 L 레벨로부터 H 레벨로 상승된다. 분리 영역(56)이 형성하는 전위 장벽은, 드레인 영역(54)에 인가되는 전압에 의해 변조를 받는다. 구체적으로는, 배출 클럭 φb가 L 레벨의 타이 밍에서는 제1 영역(60)에서 상술한 바와 같이, 전위 장벽(154)을 발생하고 있었던 바, 배출 클럭 φb가 H 레벨로 상승되면 전위 장벽은 끌어내려진다. 도 3의 (b)의 시각 t5에 대응하는 도면은 그 상태를 나타내고 있으며, 제1 영역(60)에는 전위 장벽(154) 및 배리어 전위(152)의 어느 것보다도 낮은 전위 장벽(166)이 형성된다. 또한, 도 3의 (b)에는 수직 전송 클럭 φf1, φf3을 L 레벨로 하강시켜 전송 전극(12-1, 12-3)의 아래에 포텐셜 웰을 형성한 경우에 제2 영역(62)에 의해 형성되는 전위 장벽(168)이 대비를 위해 점선으로 나타나 있다. 또한, 도 3의 (a)의 시각 t3에 대응하는 도면에는, 전위 장벽(166, 168) 각각의 피크 전위 레벨(170, 172)이 점선으로 나타나 있다. 수직 전송 클럭 φf2를 H 레벨로 상승시킨 채로 배출 클럭 φb를 H 레벨로 상승시킴으로써, 제1 영역(60)의 전위 장벽은 배리어 전위(152)보다 낮아진다.
이것에 의해, 포텐셜 웰(150)에 축적되는 정보 전하 중 전위 레벨(170)을 넘는 분량은 제1 영역(60)을 개재하여 드레인 영역(54)으로 배출되어, 축적 전하량이 제한된다.
이와 같이, 포텐셜 웰(150)에 축적되는 정보 전하의 축적량을 제한함으로써, 정보 전하의 전송 중에, 정보 전하가 드레인 영역(54)으로 누출되는 것을 방지할 수 있다. 즉, 전송 경로인 채널 영역(50)에 인접하는 분리 영역에서, 제1 영역(60)은 전위 장벽이 얇으며, 제2 영역(62)에 비해 정보 전하가 드레인 영역(54)으로 누출되기 쉽게 되어 있다. 이 경우, 전송 중에 제1 영역(60) 부분을 통과하는 횟수가 많은 정보 전하일수록 전하량이 감소된다. 따라서, 정보 전하를 전송하기 전에 축적 전하량을 줄여서 제한함으로써, 정보 전하의 전송 중에 축적 전하량이 드레인 영역(54)으로 누출되지 않도록 하고 있다.
이상, 본 발명의 실시예를 설명하였다. 본 실시예에서는 폭이 좁은 제1 영역(60) 및 폭이 넓은 제2 영역(62)을 형성할 때, 도 1에 도시한 바와 같이, 분리 영역(56)과 채널 영역(50)과의 접합면에 요철을 취하여 형성하였지만, 이것에 한정되는 것이 아니다. 예를 들면, 도 6에 도시한 바와 같이, 분리 영역(56)과 채널 영역(50)과의 접합면을 직선 형상으로 한 채로, 드레인 영역(54)의 폭을 변경하여 제1 영역(60) 및 제2 영역(62)을 형성하도록 하여도 된다.
또한, 본 실시예에서는 구동 방법으로서 3상 구동을 예시하였지만, 본 발명은 4상 구동 혹은 그 이상이어도 된다. 예를 들면, 4상 구동의 경우, 1개의 화소를 구성하는 4개의 전송 전극 중 1개의 전송 전극의 아래의 영역에 제1 영역(60)이 형성되어도 되거나, 또는 도 6에 도시한 바와 같이, 4개의 전송 전극 중 2개의 전송 전극의 아래의 영역에 형성되어도 된다.
본 발명의 고체 촬상 소자 및 그 구동 방법에 따르면, 횡형 오버플로우 드레인 구조에서, 분리 영역에 폭이 좁은 부분을 형성하여, 이 부분으로부터 전하의 배출을 행함으로써, 전하 배출을 위해 드레인 영역에 인가하는 전압 펄스를 저전압화할 수 있어서, 소자의 소비 전력이 저감된다. 그 때, 분리 영역의 다른 부분은 폭 이 넓게 구성됨으로써, 정보 전하가 채널 영역으로부터 누출되는 것을 방지할 수 있어서, 전송 효율이 확보된다.

Claims (5)

  1. 반도체 기판의 일 주면에 소정의 간격으로 상호 평행하게 제1 방향으로 연장되어 배치되는 일 도전형의 채널 영역과,
    고농도의 일 도전형을 갖고, 인접하는 채널 영역 사이에서 상기 제1 방향으로 연장되어 배치되는 복수의 드레인 영역과,
    상기 채널 영역 및 상기 드레인 영역의 간극에 배치되는 역도전형의 분리 영역과,
    상기 반도체 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상호 평행하게 배치되는 복수의 전송 전극
    을 포함하며,
    상기 분리 영역은, 적정 수마다의 전송 전극 중 적어도 1개의 전송 전극의 아래의 영역이 다른 전송 전극의 아래의 영역보다도 폭이 좁은 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 복수의 전송 전극은 상기 적정 수마다 상기 복수의 채널 영역 각각에 수광 화소 중 1개를 정의하는 것을 특징으로 하는 고체 촬상 소자.
  3. 반도체 기판의 일 주면에 소정의 간극을 형성하여 상호 평행하게 배치되는 복수의 채널 영역 간에 드레인 영역이 배치되며, 상기 채널 영역과 상기 드레인 영역과의 간극에 분리 영역이 배치됨과 함께, 상기 반도체 기판 상에 복수의 전송 전극이 배치되고, 상기 분리 영역이, 적정 수마다의 전송 전극 중 적어도 1개의 전송 전극의 아래의 영역이 다른 영역보다도 폭이 좁은 고체 촬상 소자의 구동 방법에 있어서,
    상기 복수의 전송 전극 중, 폭이 좁은 분리 영역 위에 형성되는 전송 전극에 인가하는 제1 클럭 펄스를 상승시켜서, 상기 폭이 좁은 분리 영역에 인접하는 상기 채널 영역에 정보 전하를 축적하는 축적 단계와,
    주기적으로 전위를 변동시키는 클럭 펄스를 상기 복수의 전송 전극에 가하여, 상기 축적 단계에서 축적된 정보 전하를 전송하는 전송 단계
    를 포함하는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  4. 제3항에 있어서,
    상기 전송 단계 동안에,
    상기 제1 클럭 펄스를 상승시킨 채로, 상기 드레인 영역에 인가하는 제2 클럭 펄스를 상승시켜, 상기 축적 단계에서 축적된 정보 전하의 일부를 상기 드레인 영역으로 배출하여, 상기 채널 영역의 축적 전하량을 제한하는 제한 단계를 더 포함하는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  5. 제3항에 있어서,
    상기 제1 클럭 펄스를 하강시킴과 함께, 상기 드레인 영역에 인가하는 제2 클럭 펄스를 상승시켜서, 상기 축적 단계에서 축적된 정보 전하를 상기 드레인 영역으로 배출하는 배출 단계를 더 포함하는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
KR1020030080461A 2002-11-15 2003-11-14 고체 촬상 소자 및 그 구동 방법 KR100545972B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002332571A JP4289872B2 (ja) 2002-11-15 2002-11-15 固体撮像素子及びその駆動方法
JPJP-P-2002-00332571 2002-11-15

Publications (2)

Publication Number Publication Date
KR20040042887A KR20040042887A (ko) 2004-05-20
KR100545972B1 true KR100545972B1 (ko) 2006-01-26

Family

ID=32290191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080461A KR100545972B1 (ko) 2002-11-15 2003-11-14 고체 촬상 소자 및 그 구동 방법

Country Status (5)

Country Link
US (1) US7321392B2 (ko)
JP (1) JP4289872B2 (ko)
KR (1) KR100545972B1 (ko)
CN (1) CN100394610C (ko)
TW (1) TWI235607B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080007622A1 (en) * 2006-06-08 2008-01-10 Eastman Kodak Company Method of improving solid-state image sensor sensitivity
JP5089135B2 (ja) * 2006-07-27 2012-12-05 オンセミコンダクター・トレーディング・リミテッド フレーム転送方式のｃｃｄ固体撮像素子
US8772891B2 (en) 2008-12-10 2014-07-08 Truesense Imaging, Inc. Lateral overflow drain and channel stop regions in image sensors
CN102246303B (zh) * 2008-12-10 2014-03-26 储赛思成像有限公司 具有横向溢流排出通道的图像传感器
JP5243983B2 (ja) * 2009-01-30 2013-07-24 浜松ホトニクス株式会社 電子増倍機能内蔵型の固体撮像素子
CN103594480A (zh) * 2013-12-02 2014-02-19 中国电子科技集团公司第四十四研究所 具备信号电荷选择功能的ccd像元结构
KR20180005033A (ko) 2016-07-05 2018-01-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696021A (en) * 1982-06-03 1987-09-22 Nippon Kogaku K.K. Solid-state area imaging device having interline transfer CCD means
US4995061A (en) * 1987-12-17 1991-02-19 Texas Instruments Incorporated Two-phase CCD imager cell for TV interlace operation
KR100276971B1 (ko) * 1989-06-20 2001-01-15 다카노 야스아키 고체촬상소자의 구동방법
KR0182282B1 (ko) * 1994-09-29 1999-03-20 사또오 후미오 고체 촬상 장치의 구동 방식
CN1194469A (zh) * 1996-12-27 1998-09-30 松下电子工业株式会社 固体摄像器件及其驱动方法和制造方法
JP3033524B2 (ja) 1997-05-23 2000-04-17 日本電気株式会社 固体撮像装置
US6369413B1 (en) * 1999-11-05 2002-04-09 Isetex, Inc. Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
TW561780B (en) * 2001-02-28 2003-11-11 Matsushita Electric Ind Co Ltd Solid-state image pickup apparatus and method for driving the same

Also Published As

Publication number Publication date
TWI235607B (en) 2005-07-01
US7321392B2 (en) 2008-01-22
JP4289872B2 (ja) 2009-07-01
CN1519949A (zh) 2004-08-11
KR20040042887A (ko) 2004-05-20
CN100394610C (zh) 2008-06-11
US20040095491A1 (en) 2004-05-20
TW200412792A (en) 2004-07-16
JP2004172662A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
CN101609837B (zh) 固体摄像器件、它的驱动方法以及使用它的电子装置
KR100192954B1 (ko) 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법
JP5365144B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US8963066B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device having a pixel separating section configured to separate charge accumulating regions of adjacent pixels
KR101159032B1 (ko) 고체 촬상 소자
US20060108617A1 (en) Solid-state image pickup device and manufacturing method for the same
JP2004266159A (ja) 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ
KR101133901B1 (ko) 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라
JP2004273640A (ja) 固体撮像素子及びその製造方法
KR100545972B1 (ko) 고체 촬상 소자 및 그 구동 방법
KR100265268B1 (ko) 고체촬상소자
JP3317248B2 (ja) 固体撮像装置
US20080024640A1 (en) Method for driving solid-state image sensor
JP2002151673A (ja) 固体撮像素子
JP2006344914A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP3047965B2 (ja) 固体撮像装置
JP4867309B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
US20080023729A1 (en) Solid-state image sensor
JP3745251B2 (ja) 固体撮像素子の駆動方法
JPS60105382A (ja) 固体撮像素子
JP2010080791A (ja) 固体撮像装置、及び電子機器
JP2010040942A (ja) 固体撮像装置及びその製造方法
KR20050046602A (ko) 고체 촬상 소자 및 그 제어 방법
JP2007142696A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2000150852A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee