JP2010050374A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010050374A
JP2010050374A JP2008215125A JP2008215125A JP2010050374A JP 2010050374 A JP2010050374 A JP 2010050374A JP 2008215125 A JP2008215125 A JP 2008215125A JP 2008215125 A JP2008215125 A JP 2008215125A JP 2010050374 A JP2010050374 A JP 2010050374A
Authority
JP
Japan
Prior art keywords
conductivity type
silicon substrate
region
charge storage
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008215125A
Other languages
English (en)
Inventor
Shinjiro Kato
伸二郎 加藤
Jun Osanai
潤 小山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008215125A priority Critical patent/JP2010050374A/ja
Priority to KR1020090076117A priority patent/KR20100024353A/ko
Priority to US12/545,431 priority patent/US7952128B2/en
Priority to TW98128205A priority patent/TWI472040B/zh
Priority to CN200910171599A priority patent/CN101661961A/zh
Publication of JP2010050374A publication Critical patent/JP2010050374A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】シリコン基板へのリーク電流が抑制されたＭＯＳ型キャパシタを提供する。
【解決手段】ＭＯＳ型のキャパシタの電荷蓄積領域６のシリコン基板にトレンチを設けることにより、Ｐ型シリコン基板１とＮ型低濃度ウェル領域２の接触面積を減少させたから、Ｎ型低濃度ウェル領域２からＰ型シリコン基板１へのリーク電流を低減させたＭＯＳ型キャパシタを得ることが出来る。
【選択図】図１

Description

本発明は、ＭＯＳ型キャパシタにおけるシリコン基板へのリーク電流を抑制した半導体装置に関わる。
シリコン基板上に、シリコン基板と異なる電圧で使用するＭＯＳ型キャパシタを形成する場合、そのＭＯＳ型のキャパシタはシリコン基板と逆の導電型をもつウェル領域上にシリコン基板側の電極を形成しなければならない、特に、ＭＯＳ型キャパシタの面積が大きく、高温で使用するような場合には、シリコン基板側電極を形成したウェル領域とシリコン基板との間でのリーク電流が無視できなくなるほど大きくなり、回路構成上問題となる。
これまで、上記のようなリーク電流を回避する方法としては、１層目のポリシリコンと２層目のポリシリコンを対向する電極としてキャパシタを形成する方法や、ＳＯＩのようにシリコン基板側の電極を形成するウェル領域とシリコン基板を酸化膜で分離してしまう方法が考えられた。
また、これまでＤＲＡＭのセルには、リーク電流の問題とは関係なく、キャパシタの高集積化を実現する方法として、シリコン基板上に掘られたトレンチの凹表面を利用してキャパシタを作るトレンチ型キャパシタが用いられてきた。（特許文献１を参照）
特開平２−１６５６６３号公報
上述のように、キャパシタから他の回路へ寄生的に流れるリーク電流を抑制する方法として、２層のポリシリコンでキャパシタを作る場合には、２層目のポリシリコンを作る工程を追加する必要があり、シリコン基板とゲート酸化膜を介するポリシリコンで作られるキャパシタと比較して、電極間のリークが大きいため、１層目のポリシリコンと２層目のポリシリコン間の絶縁膜の膜質を最適化する必要がある。また、ＳＯＩを使用して、ウェルとシリコン基板を酸化膜で分離する場合は、基板のコストが高くなり問題である。
本発明は、上記のような２層のポリシリコンやＳＯＩ基板を使うのではなく、トレンチ型キャパシタを利用して、キャパシタのシリコン基板側の電極となるウェルとシリコン基板の接触面積を減少させることで、シリコン基板側の電極となるウェルとシリコン基板間のリーク電流を抑制するものである。
具体的には、ＭＯＳ型キャパシタを含む半導体装置であって、第１導電型シリコン基板と、前記シリコン基板に拡散された第２導電型低濃度ウェル領域と、前記第２導電型低濃度ウェル領域に形成された電荷蓄積領域と、前記電荷蓄積領域に形成されたトレンチと、前記電荷蓄積領域の外側に形成され、前記第２導電型低濃度ウェル領域より不純物濃度の高い第２導電型高濃度領域と、前記電荷蓄積領域内の前記トレンチおよび前記第１導電型シリコン基板表面に設けられた酸化膜と、前記酸化膜上に設けられたポリシリコン電極と、前記第２導電型高濃度領域と接触するように設けられた基板側電極で構成されている半導体装置とした。
また、ＭＯＳ型キャパシタを含む半導体装置であって、第１導電型シリコン基板と、前記シリコン基板に拡散された第２導電型低濃度ウェル領域と、前記第２導電型低濃度ウェル領域に形成された電荷蓄積領域と、前記電荷蓄積領域に形成されたトレンチと、前記電荷蓄積領域の外側に形成され、前記第２導電型低濃度ウェル領域より不純物濃度の高い第２導電型高濃度領域と、前記電荷蓄積領域内の前記トレンチおよび前記第１導電型シリコン基板表面に設けられた第２導電型高濃度電荷蓄積領域と、前記第２導電型電荷蓄積領域上に設けられた酸化膜と、前記酸化膜上に設けられたポリシリコン電極と、前記第２導電型高濃度領域と接触するように設けられた基板側電極で構成されている半導体装置とした。
以上の手段を用いることにより、第１導電型シリコン基板と第２導電型ウェル領域の接触面積を縮小でき、第１導電型シリコン基板と第２導電型ウェル領域間のリーク電流を低減することができる。
以下、本発明を実施するための最良の形態について、図面に基づいて説明する。
図１は、本発明の第１の実施形態に係る半導体装置１００の断面図である。半導体装置１００は以下のような構成である。例えば、抵抗が２０〜３０ΩｃｍのＰ型シリコン基板１内に低濃度のＮ型ウェル領域２を深さ２０μｍ、不純物は例えばリンとして濃度は１×１０16ｃｍ-3程度に形成する。また、後に基板側電極８と接するＮ型高濃度領域７をＮ型低濃度ウェル領域２の一部の表面に形成する。Ｎ型高濃度領域７の濃度は１×１０24ｃｍ-3で不純物種としてリンや砒素を用いる。
次いで、シリコン基板表面に深さ５〜１０μｍ、開口幅２〜３μｍのトレンチ３を複数形成する。トレンチ形成後に半導体基板を熱酸化してシリコン基板１の表面とトレンチ３の内壁に５００Åの酸化膜４を形成する。酸化膜４上にポリシリコン膜を４０００Å堆積し、これに不純物を導入して導電性を持たせ、さらのこれをパターニングして複数のトレンチ３を含むＮ型低濃度ウェル領域２にポリシリコン電極５を形成する。電極５の下部は電荷蓄積領域６と呼ばれ、キャパシタとしての役目を果たす。次いで、Ｎ型高濃度領域７の上には基板側電極８としてアルミニウム合金を概ね５０００Åの厚さで設ける。
以上のように、電荷蓄積領域６にトレンチ３を設けることで、Ｐ型シリコン基板１とＮ型低濃度ウェル領域２の接触面積を縮小でき、Ｐ型シリコン基板１とＮ型低濃度ウェル領域２間のリーク電流を低減することができる。なお、本説明は基板をＰ型、ウェル領域をＮ型としたが、導電型を逆として、基板をＮ型、ウェル領域をＰ型としても構わない。
図２は、本発明の第２の実施形態に係る半導体装置１０１の断面図である。半導体装置１０１は以下のような構成である。例えば、抵抗が２０〜３０ΩｃｍのＰ型シリコン基板１内に低濃度のＮ型のウェル領域２を深さ２０μｍ、不純物は例えばリンとして濃度は１×１０16ｃｍ-3程度に形成する。また、後に基板側電極８と接するＮ型高濃度領域７をＮ型低濃度ウェル領域２の一部の表面に形成する。Ｎ型高濃度領域７の濃度は１×１０20ｃｍ-3で不純物種としてリンや砒素を用いる。
次いで、シリコン基板表面に深さ５〜１０μｍ、開口幅２〜３μｍのトレンチ３を複数形成する。トレンチ３の内壁およびシリコン基板１表面にはＮ型高濃度電荷蓄積領域９を設ける。なお、Ｎ型高濃度電荷蓄積領域９の濃度は１×１０18〜１×１０20ｃｍ-3である。次いで、半導体基板を熱酸化してシリコン基板１の表面とトレンチ３の内壁に５００Åの酸化膜４を形成する。酸化膜４上にポリシリコン膜を４０００Å堆積し、これに不純物導入して導電性を持たせ、これをパターニングして複数のトレンチ３を含むＮ型低濃度ウェル領域２にポリシリコン電極５を形成した。ここで、電極５はＮ型高濃度電荷蓄積領域９と同じ大きさに形成される。次いで、Ｎ型高濃度領域７の上には基板側電極８としてアルミニウム合金を概ね５０００Åの厚さで設ける。
以上のように、電荷蓄積領域６にトレンチ３を設けることで、Ｐ型シリコン基板１とＮ型低濃度ウェル領域２の接触面積を縮小でき、Ｐ型シリコン基板１とＮ型低濃度ウェル領域２間のリーク電流を低減することができる。さらに、Ｎ型高濃度電荷蓄積領域９を設けることにより、電圧印加時の空乏化を防止することができる。
本発明の第１の実施形態に係る半導体装置１００の断面図である。 本発明の第２の実施形態に係る半導体装置１０１の断面図である。
符号の説明
１ Ｐ型シリコン基板
２ Ｎ型低濃度ウェル領域
３ トレンチ
４ 酸化膜
５ ポリシリコン電極
６ 電荷蓄積領域
７ Ｎ型高濃度領域
８ 基板側電極
９ Ｎ型高濃度電荷蓄積領域
１００ 半導体装置
１０１ 半導体装置

Claims (2)

  1. ＭＯＳ型キャパシタを含む半導体装置であって、
    第１導電型シリコン基板と、
    前記シリコン基板に拡散された第２導電型低濃度ウェル領域と、
    前記第２導電型低濃度ウェル領域に形成された電荷蓄積領域と、
    前記電荷蓄積領域に形成された複数のトレンチと、
    前記電荷蓄積領域の外側に形成され、前記第２導電型低濃度ウェル領域より不純物濃度の高い第２導電型高濃度領域と、
    前記電荷蓄積領域内の前記複数のトレンチおよび前記第１導電型シリコン基板表面に設けられた酸化膜と、
    前記酸化膜上に設けられたポリシリコン電極と、
    前記第２導電型高濃度領域と接触するように設けられた基板側電極とからなる半導体装置。
  2. ＭＯＳ型キャパシタを含む半導体装置であって、
    第１導電型シリコン基板と、
    前記シリコン基板に拡散された第２導電型低濃度ウェル領域と、
    前記第２導電型低濃度ウェル領域に形成された電荷蓄積領域と、
    前記電荷蓄積領域に形成された複数のトレンチと、
    前記電荷蓄積領域の外側に形成され、前記第２導電型低濃度ウェル領域より不純物濃度の高い第２導電型高濃度領域と、
    前記電荷蓄積領域内の前記複数のトレンチおよび前記第１導電型シリコン基板表面に設けられた第２導電型高濃度電荷蓄積領域と、
    前記第２導電型電荷蓄積領域上に設けられた酸化膜と、
    前記酸化膜上に設けられたポリシリコン電極と、
    前記第２導電型高濃度領域と接触するように設けられた基板側電極とからなる半導体装置。
JP2008215125A 2008-08-25 2008-08-25 半導体装置 Pending JP2010050374A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008215125A JP2010050374A (ja) 2008-08-25 2008-08-25 半導体装置
KR1020090076117A KR20100024353A (ko) 2008-08-25 2009-08-18 반도체 디바이스
US12/545,431 US7952128B2 (en) 2008-08-25 2009-08-21 Semiconductor device
TW98128205A TWI472040B (zh) 2008-08-25 2009-08-21 半導體裝置
CN200910171599A CN101661961A (zh) 2008-08-25 2009-08-25 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215125A JP2010050374A (ja) 2008-08-25 2008-08-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2010050374A true JP2010050374A (ja) 2010-03-04

Family

ID=41695543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215125A Pending JP2010050374A (ja) 2008-08-25 2008-08-25 半導体装置

Country Status (5)

Country Link
US (1) US7952128B2 (ja)
JP (1) JP2010050374A (ja)
KR (1) KR20100024353A (ja)
CN (1) CN101661961A (ja)
TW (1) TWI472040B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071320A1 (ja) * 2018-10-04 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 半導体素子および半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544121A (zh) * 2010-12-21 2012-07-04 上海华虹Nec电子有限公司 电压控制变容器结构及其制备方法
CN103000624B (zh) * 2011-09-19 2015-07-01 群联电子股份有限公司 适于应用于集成电路的电容结构
CN107946359B (zh) * 2017-05-02 2024-02-06 中国电子科技集团公司第二十四研究所 一种带电荷收集槽的功率mosfet器件及其制造方法
CN116544283B (zh) * 2023-04-28 2024-06-14 上海朗矽科技有限公司 嵌入式电容器及嵌入式电容器的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340674A (ja) * 1999-05-31 2000-12-08 Mitsumi Electric Co Ltd Ｍｏｓコンデンサ及びｍｏｓコンデンサの製造方法
JP2003309182A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置の製造方法及び半導体装置
JP2006054403A (ja) * 2004-08-16 2006-02-23 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889492A (en) * 1986-05-07 1989-12-26 Motorola, Inc. High capacitance trench capacitor and well extension process
EP0283964B1 (en) * 1987-03-20 1994-09-28 Nec Corporation Dynamic random access memory device having a plurality of improved one-transistor type memory cells
JPH02165663A (ja) 1988-12-20 1990-06-26 Sharp Corp 半導体装置の製造方法
JPH04134857A (ja) * 1990-09-27 1992-05-08 Toshiba Corp 半導体記憶装置
JP2940169B2 (ja) * 1990-12-17 1999-08-25 ソニー株式会社 半導体メモリ装置
US5264716A (en) * 1992-01-09 1993-11-23 International Business Machines Corporation Diffused buried plate trench dram cell array
JP4053647B2 (ja) * 1997-02-27 2008-02-27 株式会社東芝 半導体記憶装置及びその製造方法
JPH10308454A (ja) * 1997-05-02 1998-11-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6198151B1 (en) * 1997-10-24 2001-03-06 Nippon Steel Semiconductor Corp. Semiconductor device, semiconductor integrated circuit device, and method of manufacturing same
US6111286A (en) * 1998-10-22 2000-08-29 Worldwide Semiconductor Manufacturing Corporation Low voltage low power n-channel flash memory cell using gate induced drain leakage current
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
US6207989B1 (en) * 1999-03-16 2001-03-27 Vantis Corporation Non-volatile memory device having a high-reliability composite insulation layer
US6272047B1 (en) * 1999-12-17 2001-08-07 Micron Technology, Inc. Flash memory cell
US6611037B1 (en) * 2000-08-28 2003-08-26 Micron Technology, Inc. Multi-trench region for accumulation of photo-generated charge in a CMOS imager
US6436765B1 (en) * 2001-02-09 2002-08-20 United Microelectronics Corp. Method of fabricating a trenched flash memory cell
JP4236848B2 (ja) * 2001-03-28 2009-03-11 セイコーインスツル株式会社 半導体集積回路装置の製造方法
JP3857622B2 (ja) * 2002-07-15 2006-12-13 株式会社東芝 半導体装置およびその製造方法
DE10362018B4 (de) * 2003-02-14 2007-03-08 Infineon Technologies Ag Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
US7102184B2 (en) * 2003-06-16 2006-09-05 Micron Technology, Inc. Image device and photodiode structure
KR100558544B1 (ko) * 2003-07-23 2006-03-10 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 그에 따른 형성방법
JP4627974B2 (ja) 2003-08-01 2011-02-09 セイコーインスツル株式会社 半導体装置の製造方法
US6906379B2 (en) * 2003-08-28 2005-06-14 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried floating gate
KR100500473B1 (ko) * 2003-10-22 2005-07-12 삼성전자주식회사 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법
JP4439888B2 (ja) * 2003-11-27 2010-03-24 イノテック株式会社 Ｍｏｓ型固体撮像装置及びその駆動方法
KR100583968B1 (ko) * 2004-08-03 2006-05-26 삼성전자주식회사 스페이스 트랜치들을 갖는 불 휘발성 메모리 장치들 및 그형성방법들
US7098499B2 (en) * 2004-08-16 2006-08-29 Chih-Hsin Wang Electrically alterable non-volatile memory cell
US7498188B2 (en) * 2004-09-02 2009-03-03 Aptina Imaging Corporation Contacts for CMOS imagers and method of formation
US7109552B2 (en) * 2004-11-01 2006-09-19 Silicon-Based Technology, Corp. Self-aligned trench DMOS transistor structure and its manufacturing methods
JP4691990B2 (ja) * 2005-01-05 2011-06-01 ソニー株式会社 固体撮像装置及びその製造方法
JP4742602B2 (ja) * 2005-02-01 2011-08-10 ソニー株式会社 固体撮像装置及びその製造方法
US7276747B2 (en) * 2005-04-25 2007-10-02 Semiconductor Components Industries, L.L.C. Semiconductor device having screening electrode and method
US7342272B2 (en) * 2005-08-31 2008-03-11 Micron Technology, Inc. Flash memory with recessed floating gate
JP2007184467A (ja) * 2006-01-10 2007-07-19 Fujifilm Corp 固体撮像素子
JP4584159B2 (ja) * 2006-02-24 2010-11-17 セイコーインスツル株式会社 半導体装置及び半導体装置の製造方法
US7626864B2 (en) * 2006-04-26 2009-12-01 Chih-Hsin Wang Electrically alterable non-volatile memory cells and arrays
US7872297B2 (en) * 2007-04-17 2011-01-18 Snu R&Db Foundation Flash memory device and fabricating method thereof comprising a body recess region
KR100876883B1 (ko) * 2007-05-22 2008-12-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법 및 반도체 소자의 게이트형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340674A (ja) * 1999-05-31 2000-12-08 Mitsumi Electric Co Ltd Ｍｏｓコンデンサ及びｍｏｓコンデンサの製造方法
JP2003309182A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置の製造方法及び半導体装置
JP2006054403A (ja) * 2004-08-16 2006-02-23 Nec Electronics Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071320A1 (ja) * 2018-10-04 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 半導体素子および半導体装置
US11837668B2 (en) 2018-10-04 2023-12-05 Sony Semiconductor Solutions Corporation Semiconductor element and semiconductor device

Also Published As

Publication number Publication date
TW201017892A (en) 2010-05-01
KR20100024353A (ko) 2010-03-05
US7952128B2 (en) 2011-05-31
TWI472040B (zh) 2015-02-01
CN101661961A (zh) 2010-03-03
US20100044765A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
US9330978B2 (en) Semiconductor device
JP4241856B2 (ja) 半導体装置および半導体装置の製造方法
JP5941448B2 (ja) 半導体装置
JP2006303142A (ja) 半導体集積回路装置およびその製造方法
JP5635256B2 (ja) 半導体装置及びその製造方法
JP2009206144A (ja) 半導体装置およびその製造方法
JP2010050374A (ja) 半導体装置
US9570544B2 (en) Semiconductor device
JP6445799B2 (ja) 光電変換装置
US8778770B2 (en) Semiconductor device and method for manufacturing the same
JP2013069770A (ja) 半導体装置及びその製造方法
JP2009038214A (ja) 半導体装置
JP2008103527A (ja) 半導体装置
JP2007005398A (ja) Ｍｏｓｆｅｔ
JP2010206096A (ja) 半導体装置及びその製造方法
US20090289307A1 (en) Semiconductor device
JP5676807B1 (ja) 半導体装置
JP6250210B2 (ja) 半導体装置
JP2006319241A (ja) 半導体装置およびその製造方法
JP6129387B2 (ja) 半導体装置
JP2007214161A (ja) 半導体装置及び半導体装置の製造方法
JP6082489B2 (ja) 半導体装置
JP6527835B2 (ja) 半導体装置
JP5911948B2 (ja) 半導体装置
JP5980288B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128