DE10362018B4 - Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen - Google Patents

Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen Download PDF

Info

Publication number
DE10362018B4
DE10362018B4 DE10362018A DE10362018A DE10362018B4 DE 10362018 B4 DE10362018 B4 DE 10362018B4 DE 10362018 A DE10362018 A DE 10362018A DE 10362018 A DE10362018 A DE 10362018A DE 10362018 B4 DE10362018 B4 DE 10362018B4
Authority
DE
Germany
Prior art keywords
transistor
trenches
source
drain connection
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10362018A
Other languages
English (en)
Other versions
DE10362018A1 (de
Inventor
Till Dr. Schloesser
Dirk Manger
Bernd Dr. Goebel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10362018A1 publication Critical patent/DE10362018A1/de
Application granted granted Critical
Publication of DE10362018B4 publication Critical patent/DE10362018B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/053Making the transistor the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Anordnung von vertikalen Transistorzellen (81) in einem Transistorzellenfeld, wobei die Transistorzellen (81)
– im in einem Substrat (1) ausgebildeten Transistorzellenfeld in einer Transistorebene in Zeilen, die sich jeweils in einer x-Richtung erstrecken und von Wortleitungsgräben (5) voneinander separiert sind, und in Spalten, die sich jeweils in einer zur x-Richtung senkrechten y-Richtung erstrecken und von Trenngräben (6) separiert sind, angeordnet sind und
– jeweils einen unteren Source/Drain-Anschlussbereich (2), einen oberen Source/Drain-Anschlussbereich (4) und ein zwischen dem unteren Source/Drain-Anschlussbereich (2) und dem oberen Source/Drain-Anschlussbereich (4) angeordnetes aktives Gebiet (3) zur Ausbildung eines leitfähigen, durch ein Potential einer durch ein Gatedielektrikum (51) vom aktiven Gebiet (3) isolierten Gateelektrade (52) steuerbaren Kanals zwischen den beiden Source/Drain-Anschlussbereichen (2, 4) aufweisen, wobei
– die Gateelektroden (52) in den Wortleitungsgräben (5) angeordnet sind und die Gateelektroden (52) von in der x-Richtung benachbarten Transistorzellen (81) miteinander verbunden sind und Abschnitte von Wortleitungen (521, 522) ausbilden,...

Description

  • Die Erfindung betrifft eine Anordnung von vertikalen Transistorzellen in einem Transistorzellenfeld. Die Erfindung betrifft ferner ein Verfahren zur Herstellung von vertikalen Transistorzellen.
  • Speicherzellen heute üblicher dynamischer Schreiblesespeicher (dynamic random access memories, DRAMs) werden üblicherweise als 1T1C-Speicherzellen mit jeweils einem Speicherkondensator zur Speicherung von Ladungsträgern und einem Auswahltransistor zur Adressierung des Speicherkondensators ausgebildet. Der Auswahltransistor sowie der Speicherkondensator sind dabei in bzw. auf einem Substrat ausgebildet. Bei Speicherzellen vom Typ "trench capacitor" werden die Speicherkondensatoren im Substrat im Wesentlichen unterhalb einer durch die Auswahltransistoren gebildeten Transistorebene und bei Spei cherzellen vom Typ "stacked capacitor" im Wesentlichen oberhalb der Transistorebene angeordnet.
  • Im Zuge einer weiteren Steigerung der Leistungsfähigkeit von DRAMs wird eine Verkleinerung der Strukturgrößen sowie ein möglichst geringer Platzbedarf einer Speicherzelle bezogen auf eine durch die Fertigungstechnologie vorgegebene minimale Strukturgröße F angestrebt. Die Reduzierung der minimalen Strukturgröße erfolgt dabei in lithographiebedingten Schritten. Gut skalierbare Speicherzellenkonzepte sind dabei ohne über eine rein maßstäbliche Verkleinerung der Speicherzellenstrukturen hinausgehende, zusätzliche Änderungen von einer größeren minimalen Strukturgröße auf eine kleinere minimale Strukturgröße übertragbar. Gut skalierbare Speicherzellenkonzepte sind vorteilhaft, da ein Mehraufwand für über rein maßstäbliche Anpassungen hinausgehende Änderungen eines Layouts der Speicherzellenstrukturen bei einem Übergang zu einer kleineren Strukturgröße begrenzt wird.
  • Zur Verringerung des Platzbedarfes einer Speicherzelle ist es bekannt, den Auswahltransistor in einer zur Transistorebene vertikalen Struktur vorzusehen. Dabei sind die Source/Drain-Anschlussbereiche (S/D junctions) bezogen auf die Transistorebene im Wesentlichen vertikal übereinander angeordnet. Ein durch eine Gateelektrode des Auswahltransistors gesteuerter Kanal wird dann hauptsächlich in einer zur Transistorebene senkrechten Richtung in einem aktiven Gebiet des Auswahltransistors ausgebildet, das zwischen den beiden Source/Drain-Anschlussbereichen des Auswahltransistors vorgesehen ist. Eine Anordnung mit vertikalen Transisrorzellen ist beispielsweise aus der US 6,352,894 B1 (Goebel et al.) bekannt und in der 1, die den Figuren der obigen Patenschrift nachempfunden ist, dargestellt.
  • Die 1 zeigt mehrere Transistorzellen 81, die auf einem Substrat 1 angeordnet sind. Jede Transistorzelle 81 weist dabei einen oberen Source/Drain-Anschlussbereich 4 und einen unteren Source/Drain-Anschlussbereich 2 auf. Zwischen dem oberen 4 und dem unteren 2 Source/Drain-Anschlussbereich ist jeweils ein aktives Gebiet (auch Bodygebiet) 3 ausgebildet. Die Transistorzellen 81 sind jeweils in rechtwinklig zueinander angeordneten Zeilen und Spalten angeordnet, wobei sich die Zeilen längs einer x-Richtung und die Spalten längs einer zur x-Richtung senkrechten y-Richtung erstrecken. Innerhalb einer eile werden jeweils benachbarte Transistorzellen 81 durch schmale Trenngräben 6 separiert. Benachbarte Zeilen werden durch weite, aktive Gräben 5 voneinander getrennt. In den schmalen Trenngräben 6 sind erste Abschnitte von Gateelektroden 52 ausbildet. Die weiten, aktiven Gräben 5 sind von jeweils zwei voneinander isolierten und jeweils einer der benachbarten Zeilen zugeordneten Wortleitungen 521, 522 durchzogen, die zweite Abschnitte der Gateelektroden 52 ausbilden. Über die Wortleitungen 521, 522 sind die jeweils in einer Zeile angeordnete Gateelektroden 52 miteinander leitend verbunden. Die Gateelektrode 52 jeder Transistorzelle 81 umschließt das aktive Gebiet 3 von vier Seiten. Die unteren Source/Drain-Anschlussbereiche 2 der Transistorzellen 81 sind als Abschnitte einer in einem oberen Bereich durch die aktiven Gräben 5 und die Trenngräben 6 strukturierten Anschlussplatte (buried plate) 21 ausgebildet und miteinander elektrisch leitend verbunden. Die Gateelektrode 52 einer Transistorzelle 81 ist durch ein Gatedielektrikum 51 vom aktiven Gebiet 3 der zugeordneten Transistorzelle 81 isoliert, Eine Isolatorschicht 50 isoliert die Source/Drain-Anschlussbereiche 2, 4 gegen angrenzende leitfähige Strukturen und wird zum Anschluss der oberen Source/Drain-Anschlussbereiche, etwa an eine Elektrode eines Speicherkondensators, im Verlauf einer weiteren Prozessierung abschnittsweise geöffnet.
  • Nachteilig an der dargestellten Anordnung von Transistorzellen 81 ist insbesondere, dass die aktiven Gebiete 3 der Transistorzellen 81 elektrisch ohne Anschluss sind.
  • Ein Transistorzellenfeld mit vertikal ausgebildeten Transistorzellen, die entsprechend einem Plate-Line-Sensing-Konzept angeordnet sind und über Gateelektroden angesteuert werden, die als Abschnitte vergrabener Wortleitungen ausgebildet sind, ist in der US 4,630,088 beschrieben. Dabei sind die Transistorzellen jeweils paarweise einander gegenüberliegend zu parallel zu den Wortleitungen verlaufenden Zellen-Doppelzeilen angeordnet. Die Transistorzellen jeder Doppelzeile werden durch p+-dotierte Abschnitte des Halbleiterstegs voneinander separiert.
  • Eine weitere Transistorzellenanordnung mit vertikalen Transistorzellen, die nach dem Plate-Line-Sensing-Konzept angeordnet sind und über als Abschnitte von vergrabenen Wortleitungen ausgebildete Gateelektroden angesteuert werden, ist in der US 4,663,644 beschrieben. Die Wortleitungsgräben reichen bis in die gemeinsame Anschlussplatte (cell plate).
  • Wird im Betriebszustand einer Transistorzelle im aktiven Gebiet der Transistorzelle ein durch ein Potential an den Gateelektroden gesteuerter Kanal ausgebildet, so erfolgt in Transistorzellen ohne elektrischen Anschluss des aktiven Gebietes kein Abfluss von Majoritätsträgern aus dem aktiven Gebiet. Eine Anreicherung von Majoritätsträgern im aktiven Gebiet verändert aber die elektrischen Eigenschaften der Transistorzelle nachteilig. Insbesondere kann durch eine angereicherte Ladung im aktiven Gebiet ein parasitärer Bipolartransistor aktiviert werden, der unter bestimmten Betriebsbedingungen einer Anordnung von Speicherzellen einen Leckstrom etwa zum bzw. vom zum Speicherkondensator orientierten Source/Drain-Anschlussbereich hervorruft (floating body effect).
  • Dadurch verändert sich eine auf dem Speicherkondensator gespeicherte Ladung und ein durch die Ladung repräsentiertes, in der Speicherzelle gespeichertes Datum wird verfälscht, wenn der Speicherkondensator nicht rechtzeitig nachgeladen wird. Jeder Nachladeprozess erhöht in nachteiliger Weise eine mittlere Zugriffszeit auf das in der Speicherzelle gespeicherte Datum und die Leistungsaufnahme der Speicherzelle.
  • Mit einer Anordnung von Transistorzellen, wie sie in der 1 dargestellt ist, lassen sich mit einer minimalen Strukturgröße F Speicherzellen mit einem planaren Flächenbedarf von 4F2, bzw. von 8F2 für Speicherkonzepte mit so genannter Folded-Bitline-Struktur realisieren. Ein zusätzlicher Anschluss für das aktive Gebiet jeder Transistorzelle nach herkömmlicher Art würde den Flächenbedarf der Transistorzelle erheblich vergrößern.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Anordnung für Transistorzellen und Speicherzellen zur Verfügung zu stellen, bei der eine Funktionsbeschränkung der Transistorzellen durch einen Floating-Body-Effekt reduziert ist und der Flächenbedarf gegenüber herkömmlichen Speicherzellenkonzepten für 4F2- bzw. 8F2-Transistor- bzw. 4F2- bzw. 8F2-Speicherzellen nicht oder nicht wesentlich erhöht ist. Es ist ferner Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer solchen Transistor- bzw. Speicherzelle anzugeben.
  • Eine die Aufgabe lösende Anordnung von vertikalen Transistorzellen der eingangs genannten Art weist die im Patentanspruch 1 genannten Merkmale auf. Eine die Aufgabe lösende Anordnung von Speicherzellen geht aus dem Patentanspruch 6 und ein die Aufgabe lösendes Verfahren aus dem Patentanspruch 8 hervor. Vorteilhafte Weiterbildungen ergeben sich jeweils aus den Unteransprüchen.
  • Vertikale Transistorzellen sind in zunächst bekannter Art in einem Transistorzellenfeld in einer Transistorebene angeordnet. Dabei sind die Transistorzellen in einer x-Richtung in von Wortleitungsgräben (aktiven Gräben) voneinander separierten Zeilen und in einer zur x-Richtung senkrechten y-Richtung in von genauso tiefen Trenngräben separierten Spalten angeordnet. Jede Transistorzelle weist einen unteren Source/Drain-Anschlussbereich, einen oberen Source/Drain-Anschlussbereich und ein zwischen dem unteren und dem oberen Source/Drain-Anschlussbereich ausgebildetes aktives Gebiet auf. Im aktiven Gebiet wird im Betriebszustand der Transistorzelle in Abhängigkeit eines Potentials an einer durch ein Gatedielektrikum vom aktiven Gebiet isolierten Gateelektrode eine Ausbildung eines leitfähigen Kanals zwischen den beiden Source/Drain-Anschlussbereichen gesteuert.
  • Die aktiven Gebiete mindestens von in der x-Richtung einander benachbarten Transistorzellen sind miteinander verbunden. Damit ist ein Ladungsträgertransport zwischen den aktiven Gebieten von mindestens jeweils in der x-Richtung benachbarten Transistorzellen möglich. Floating-Body-Effekte sind vermieden.
  • Die Gateelektroden sind in den Wortleitungsgräben angeordnet. Die Gateelektroden von jeweils in der x-Richtung benachbarten Transistorzellen sind miteinander verbunden und bilden Wortleitungen aus.
  • Die aktiven Gebiete sind Abschnitte eines oder mehrerer Schichtkörper. Der Schichtkörper ist dabei in einem oberen Bereich von den Wortleitungsgräben und den Trenngräben strukturiert. In einem unteren Bereich verbindet ein Schichtkörper die aktiven Gebiete von mindestens in der x-Richtung einander benachbarten Transistorzellen.
  • Sind mehrere Schichtkörper zeilenweise ausgebildet, so sind die Schichtkörper bevorzugt zeilenweise in ein an das Transistorzellenfeld anschließendes Anschlussfeld verlängert.
  • Im Bereich des Anschlussfeldes sind die Schichtkörper miteinander verbunden, so dass auch ein Ladungsträgertransport zwischen in y-Richtung benachbarter Transistorzellen möglich ist.
  • In besonders bevorzugter Weise sind die Schichtkörper einzeln oder gemeinsam mit einer Struktur verbunden, deren Potential im Betriebszustand der Transistorzelle so gesteuert wird, dass eine Anreicherung von Ladungsträgern in den aktiven Gebieten bzw. dem oder den Schichtkörpern vermieden wird. Das Potential ist im einfachsten Fall das Potential eines Trägersubstrats (bulk).
  • Die unteren Source/Drain-Anschlussbereiche der Transistorzellen sind jeweils mit einer zusammenhängenden Anschlussplatte verbunden bzw. jeweils Abschnitte einer mindestens in einem oberen Bereich strukturierten und in einem unteren Bereich zusammenhängenden Anschlussplatte.
  • In den Trenngräben können weitere Abschnitte der Gateelektroden angeordnet sein. Bevorzugt sind die Trenngräben aber mit einem Isolatormaterial gefüllt. Es ergibt sich dann ein wesentlich vereinfachter Prozessfluss für die Herstellung der Transistoranordnung.
  • Die Trenngräben und die Wortleitungsgräben weisen die gleiche Tiefe auf. Die Anschlussplatte weist in einem oberen Bereich sich längs der x-Achse erstreckende untere Source/Drain-Anschlussbereiche auf, wobei die Source/Drain-Anschlussbereiche unterhalb der Wortleitungsgräben angeordnet sind. Die Schichtkörper sind jeweils unterhalb der aktiven Gebiete zeilenweise zusammenhängend ausgebildet und werden durch die unteren Source/Drain-Anschlussbereiche bzw. die Wortleitungsgräben voneinander separiert. Der Vorteil dieser Anordnung liegt in einer vereinfachten Prozessierung, da die unteren Source/Drain-Anschlussbereiche etwa durch Implantation selbstjustiert zu den Wortleitungsgräben ausgebildet werden können.
  • Die erfindungsgemäße Anordnung ermöglicht den Anschluss der aktiven Gebiete im Rahmen der für einen minimalen Flächenbedarf der Transistorzelle notwendigen Randbedingungen. Bevorzugt weisen also die aktiven Gebiete der Transistorzellen bezogen auf eine fertigungsbedingte minimale Strukturgröße F parallel zur Transistorebene eine Querschnittsfläche von im Wesentlichen 1F2 auf. Der Flächenbedarf einer Transistorzelle beträgt dann im Wesentlichen 4F2.
  • Ein erfindungsgemäßes Transistorzellenfeld ist etwa zur Anordnung von Auswahltransistoren in einem Speicherzellenfeld geeignet, wobei jede Speicherzelle des Speicherzellenfeldes neben einem Auswahltransistor einen Speicherkondensator zur Speicherung elektrischer Ladung aufweist. Dabei ist der Speicherkondensator jeweils über einen der Source/Drain-Anschlussbereiche mit dem Auswahltransistor verbunden. Bevorzugt ist dabei der Speicherkondensator mit dem oberen Source/Drain-Anschlussbereich des Auswahltransistors verbunden. Es ergibt sich dann für die Speicherzelle eine "stacked capacitor" Ausformung, bei der der Speicherkondensator oberhalb einer von den Auswahltransistoren gebildeten Transistorebene ausgeführt ist. Für eine solche Anordnung ist es auch bekannt, die unteren Source/Drain-Anschlussbereiche als Abschnitte einer im Substrat ausgebildeten Anschlussplatte auszubilden.
  • Die erfindungsgemäße Anordnung ermöglicht insbesondere durch die besondere Struktur der Wortleitungen einen minimalen Pitch der Bitleitungen. Bei einem Pitch der Wort- und Bitleitungen von je 2 F entsprechend dem zugeordneten Ausführungsbeispiel wird somit der Flächenbedarf der Speicherzelle bei gleichzeitigem Anschluss des aktiven Gebietes auf 8 F2 eingeschränkt. Die erfindungsgemäße Anordnung ermöglicht in dieser Ausbildung auch eine Anordnung von Bit- und Wortleitungen, wie sie für die Folded-Bitline-Verschaltung erforderlich sind.
  • Bei der erfindungsgemäßen Anordnung weisen die aktiven Gebiete ferner eine Geometrie mit einem in den lateralen Abmessungen großen Aspektverhältnis auf. Sie ist gut skalierbar.
  • Für kleine Strukturgrößen F ist eine vollständige Verarmung der aktiven Gebiete möglich, wodurch die elektrischen Eigenschaften der Transistorzellen erheblich verbessert sind.
  • Gemäß dem erfindungsgemäßen Verfahren zur Herstellung von in einem Transistorzellenfeld längs einer x-Richtung in Zeilen und längs einer zur x-Richtung senkrechten y-Richtung in Spalten angeordneten vertikalen Transistorzellen in einem Substrat wird zunächst im Substrat eine leitfähige Anschlussplatte vorgesehen, auf der ein Vorläufer-Schichtkörper angeordnet wird.
  • In einen oberen Bereich des Vorläufer-Schichtkörpers werden längs der x-Richtung verlaufende, Wortleitungsgräben mit einer ersten Weite eingebracht. In unterhalb der Wortleitungsgräben angeordneten Abschnitten des Vorläufer-Schichtkörpers werden anschließend jeweils sich bis zur Anschlussplatte erstreckende untere Source/Drain-Anschlussbereiche ausgebildet. Dabei gehen aus dem Vorläufer-Schichtkörper durch die Wortleitungsgräben und die unteren Source/Drain-Anschlussbereiche voneinander separierte Schichtkörper hervor. Aus den oberen Bereichen der Schichtkörper werden zeilenweise über die unteren Bereiche der Schichtkörper miteinander verbundene aktive Gebiete der Transistorzellen ausgebildet. Die in der x-Richtung benachbarte Transistorzellen separierenden Trenngräben können dabei mit derselben Tiefe wie die Wortleitungsgräben vorgesehen werden. Werden dann im weiteren Verlauf der Prozessierung Gateelektrodenstrukturen sowohl in den Wortleitungsgräben als auch in den Trenngräben vorgesehen, so umfassen die Gateelektrodenstrukturen das aktive Gebiet zwischen den beiden Source/Drain-Anschlussbereichen in vorteilhafter Weise nahezu vollständig von vier Seiten.
  • Das Ausbilden der unteren Source/ Drain-Anschlussbereiche erfolgt selektiv in unterhalb der Wortleitungsgräben angeordneten Abschnitten des Vorläufer-Schichtkörpers. Dazu werden in den oberen Bereich der Schichtkörper jeweils die längs der y-Richtung verlaufenden Trenngräben mit einer gegenüber der ersten Weite der Wortleitungsgräben geringeren zweiten Weite eingebracht. In den oberen Bereichen der Schichtkörper werden dadurch jeweils von den Wortleitungsgräben und den Trenngräben begrenzte Transistorstege ausgebildet. In der Folge wird etwa mittels einer plasmagestützten Gasphasenabscheidung (plasma enhanced chemical vapour deposition, PECVD) mit hoher Abscheidungsrate eine nichtkonforme Arbeitsschicht abgeschieden, die auf den Transistorstegen schneller aufwächst als in den Wortleitungsgräben und den Trenngräben. Der Abscheidungsprozess wird abgebrochen, sobald durch die auf den Transistorstegen aufwachsende Arbeitsschicht jeweils zwischen in der x-Richtung benachbarten Transistorstegen liegende Abschnitte der Trenngräben abgedeckt sind. Auf diese Weise bildet die Arbeitsschicht eine Maske, mit der die unteren Source/Drain-Anschlussbereiche selektiv in den unterhalb der Wortleitungsgräben angeordneten Abschnitte des Vorläufer-Schichtkörpers ausgebildet werden können.
  • Dabei erfolgt die Ausbildung der unteren Source/Drain-Anschlussbereiche in den unterhalb der Wortleitungsgräben befindlichen Abschnitten des Vorläufer-Schichtkörpers bevorzugt mittels einer Ionenimplantation. Die unteren Source/Drain-Anschlussbereiche werden sich bis zur Anschlussplatte erstreckend vorgesehen. Die aktiven Gebiete von in der x-Richtung benachbarten Transistorzellen bleiben jeweils durch unterhalb der Transistorstege befindliche Abschnitte des jeweiligen Schichtkörpers miteinander zusammenhängend verbunden.
  • Nachstehend wird die Erfindung anhand von Figuren näher erläutert, wobei einander entsprechende Komponenten mit gleichen Bezugszeichen versehen sind. Es zeigen:
  • 1 Eine schematische perspektivische Darstellung einer bekannten Anordnung von Transistorzellen in einem Substrat,
  • 2 einen schematischen Schaltplan einer Speicherzelle,
  • 3 einen schematischen Querschnitt quer zur x-Richtung durch eine gemäß einem erfindungsgemäßen Verfahren prozessierte Transistorzellenanordnung in einer ersten Fertigungsphase, und
  • 4 einen schematischen Querschnitt quer zur x-Richtung durch eine gemäß dem erfindungsgemäßen Verfahren prozessierte Transistorzellenanordnung in einer zweiten Fertigungsphase.
  • Die 1 wurde bereits eingangs erläutert.
  • Ein der Speicherzelle der 1 zugrunde liegendes Schaltungskonzept (plate line sensing) ist in der 2 schematisch dargestellt. Dabei korrespondiert der Anschluss WL der 2 mit einer der Wortleitungen. Die Bitleitungen BL werden oberhalb der Speicherkondensatoren ausgeführt, Die Anschlussplatte 21 wird mit dem Potential Vdd/2 beaufschlagt.
  • Anhand der 3 und der 4 wird ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung einer erfindungsgemäßen Transistorzelle beschrieben. Die Formierung von Transistorzellen 81 geht dabei von einer n-dotierten Schicht eines Substrats 1 aus, die als gemeinsamer elektrischer Anschluss der zu einem Transistorzellenfeld angeordneten Transistorzellen vorgesehen ist (common plate line) und eine Anschlussplatte 21 ausbildet. Oberhalb der n-dotierten Anschlussplatte 21 wird eine zunächst nicht- oder nur schwach p-dotierte Schicht angeordnet, aus der im Zuge des erfindungsgemäßen Verfahrens aktive Gebiete 3 und untere Source/Drain-Anschlussbereiche 2 der Transistorzellen 81 hervorgehen. Die nicht- oder schwach p-dotierte Schicht bildet ei nen Vorläufer-Schichtkörper 3'' aus. Der Vorläufer-Schichtkörper 3'' wird entweder durch ein epitaktisches Verfahren erzeugt oder geht aus einem einkristallinen Halbleitermaterial des Substrats 1 hervor. Im Vorläufer-Schichtkörper 3'' werden zunächst längs einer x-Richtung aktive Gräben 5 und in einer zur x-Richtung senkrechten y-Richtung Trenngräben von im Wesentlichen gleicher Tiefe ausgebildet. Dabei enden die aktiven Gräben 5 und die Trenngräben innerhalb des Vorläufer-Schichtkörpers 3'' und erreichen die Anschlussplatte 21 nicht. Die sich längs der x-Richtung erstreckenden aktiven Gräben 5 werden mit einer größeren Weite vorgesehen als die sich längs der y-Richtung erstreckenden Trenngräben, beispielsweise mit mehr als der doppelten Weite. Der Vorläufer-Schichtkörper 3'' bleibt zunächst in einem unteren Bereich unterhalb der Gräben 5, 6 unstrukturiert. In einem oberen Bereich werden im Vorläufer-Schichtkörper 3'' durch die Gräben 5, 6 voneinander getrennte Halbleiterstege ausgebildet, die in der x-Richtung eine Längsausdehnung von beispielsweise zweimal der minimalen Strukturgröße F und in der y-Richtung eine Querausdehnung von etwa 0,8 F aufweisen. In diesem Ausführungsbeispiel beträgt die Weite der aktiven Gräben 2F und die Weite der Trenngräben 0,8F.
  • Auf den durch die Gräben 5, 6 strukturierten Vorläufer-Schichtkörper 3'' wird in der Folge etwa mittels plasmagestützter chemischer Gasphasenabscheidung (plasma enhanced chemical vapour deposition, PECVD) eine Prozessschicht 71 abgeschieden. Das Material der Prozessschicht 71 ist typischer weise Siliziumnitrid. Die Prozessschicht 71 wird auf den Halbleiterstegen in einer größeren Schichtdicke vorgesehen als am Boden der aktiven Gräben 5. Dabei werden die schmalen Trenngräben durch die auf den Halbleiterstegen aufwachsende Prozessschicht 71 im Wesentlichen abgedeckt, während die weiten aktiven Gräben 5 nicht vollständig abgedeckt werden. Für das Ausführungsbeispiel wird die Prozessschicht 71 so abgeschieden, dass sie von den Halbleiterstegen aus jeweils mindestens 0,4 F, bevorzugt aber 0,6 F weit über die benachbarten Tenngräben 6 und die aktiven Gräben 5 auskragt. Die 0,8 F weiten Trenngräben 6 werden dabei sicher überwachsen, während die 2 F weiten aktiven Gräben 5 geöffnet bleiben. Falls notwendig, werden durch einen anschließenden Ätzschritt Anteile der Prozessschicht 71 aus dem Bodenbereich der weiten, aktiven Gräben 5 entfernt, während der Bodenbereich der schmalen Trenngräben, durch die oberhalb der Halbleiterstege über den Trenngräben zusammengewachsene Prozessschicht 71 abgedeckt bleibt. Mit einem anschließenden Implantationsschritt, der senkrecht zur Transistorebene erfolgt, werden in unterhalb der aktiven Gräben 5 gelegenen Abschnitten des Vorläufer-Schichtkörpers 3'' untere Source/Drain-Anschlussbereiche 2 ausgebildet, die sich jeweils an die Anschlussplatte 21 anschließen. Gemäß dem obigen Beispiel wird dazu für Gatestrukturen von 70 nm Arsen mit einer Ionisierungsenergie von etwa 100 bis 200 keV implantiert.
  • In der 3 ist der Zustand zweier in der y-Richtung benachbarter Transistorzellen 81 nach der Implantation der unteren Source/Drain-Anschlussbereiche 2 in einem Querschnitt senkrecht zur y-Richtung dargestellt. Aus dem Vorläufer-Schichtkörper 3'' sind durch die unteren Source/Drain-Anschlussbereiche 2 voneinander getrennte Schichtkörper 3' hervorgegangen, die sich jeweils zeilenweise unterhalb der Halbleiterstege längs der x-Richtung erstrecken.
  • Nach Entfernen der Prozessschicht 71 wird in bekannter Weise ein Gatedielektrikum 51 mindestens abschnittsweise an den Wandungen der aktiven Gräben 5, optional auch an den Wandungen der Trenngräben 6, erzeugt. Es folgt eine konforme Abscheidung eines leitfähigen Materials, für das Ausführungsbeispiel bevorzugt in einer Dicke von beispielsweise 0,6 F, zur Ausbildung der Gateelektroden. Anschließend wird das leitfähige Material durch einen isotropen Ätzschritt soweit zurückgebildet, dass es entlang der vertikalen Seitenflächen der Halbleiterstege verbleibt (spacer etch). Die schmalen Trenngräben, die die Transistorzellen 81 in x-Richtung voneinander trennen, werden dabei durch das Gateelektrodenmaterial mindestens soweit ausgefüllt, dass die Gateelektroden 52 von in der x-Richtung benachbarten Transistorzellen 81 aneinander grenzen und sich längs der x-Richtung erstreckende Wortleitungen 521 ausbilden. Die Gateelektroden 52, bzw. die Wortleitungen 521 bedecken dabei die Seitenflächen der Halbleiterstege nicht vollständig, sondern erstrecken sich von einer durch den Abscheidungsprozess des Gateelektrodenmaterials und dem nachfolgenden Ätzschritt bestimmten Höhe des Halbleiterstegs bis zum Boden der Gräben 5, 6. Der obere, von den Gateelektroden 521 nicht eingeschlossene Bereich des Halbleitersteges kann dadurch in der Folge durch eine Schrägimplantation zu jeweils einen oberen Source/Drain-Anschlussbereich 4 der jeweiligen Transistorzelle 81 ausgebildet werden. Dabei erfolgt die Schrägimplantation selbstjustiert zu den Gateelektroden 52 bzw. zu den Wortleitungen 521. In den Schichtkörpern 3' wird dabei pro Transistorzelle 81 jeweils zwischen zwei in x-Richtung benachbarten Trenngräben 6 und zwischen dem unteren und dem oberen Source/Drain-Anschlussbereich 2, 4 ein aktives Gebiete 3 ausgebildet.
  • Der schematisch in der 4 dargestellte Zustand der Transistorzellenanordnung ergibt sich nach einem Auffüllen mindestens der aktiven Gräben 5 mit einem Wortleitungsisolator (inter wordline fill) und einem Abtrag von zuvor oberhalb einer Oberkante der oberen Source/Drain-Anschlussbereiche 4 abgeschiedenem Material.
  • Zur Ausbildung einer Speicherzelle wird in der Folge auf dem oberen Source/Drain-Anschlussbereich 4 nach bekannter Art ein Speicherkondensator angeordnet.

Claims (10)

  1. Anordnung von vertikalen Transistorzellen (81) in einem Transistorzellenfeld, wobei die Transistorzellen (81) – im in einem Substrat (1) ausgebildeten Transistorzellenfeld in einer Transistorebene in Zeilen, die sich jeweils in einer x-Richtung erstrecken und von Wortleitungsgräben (5) voneinander separiert sind, und in Spalten, die sich jeweils in einer zur x-Richtung senkrechten y-Richtung erstrecken und von Trenngräben (6) separiert sind, angeordnet sind und – jeweils einen unteren Source/Drain-Anschlussbereich (2), einen oberen Source/Drain-Anschlussbereich (4) und ein zwischen dem unteren Source/Drain-Anschlussbereich (2) und dem oberen Source/Drain-Anschlussbereich (4) angeordnetes aktives Gebiet (3) zur Ausbildung eines leitfähigen, durch ein Potential einer durch ein Gatedielektrikum (51) vom aktiven Gebiet (3) isolierten Gateelektrade (52) steuerbaren Kanals zwischen den beiden Source/Drain-Anschlussbereichen (2, 4) aufweisen, wobei – die Gateelektroden (52) in den Wortleitungsgräben (5) angeordnet sind und die Gateelektroden (52) von in der x-Richtung benachbarten Transistorzellen (81) miteinander verbunden sind und Abschnitte von Wortleitungen (521, 522) ausbilden, – die Trenngräben (6) und die Wortleitungsgräben (5) die gleiche Tiefe aufweisen, – die unteren Source/Drain-Anschlussbereiche (2) unterhalb der Wortleitungsgräben (5) und jeweils als Abschnitte in einem oberen Bereich einer im oberen Bereich strukturierten und in einem unteren Bereich zusammenhängenden, als n-dotierte Schicht im Substrat (1) ausgebildeten Anschlussplatte (21) ausgebildet sind, und – die aktiven Gebiete (3) jeweils Abschnitte eines in seinem oberen Bereich von den Trenngräben (6) strukturierten und in seinem unteren Bereich die aktiven Gebiete (5) von in der x-Richtung einander benachbarten Transistorzellen (81) verbindenden zusammenhängenden Schichtkörpers (3') sind, – so dass die aktiven Gebiete (3) mindestens von in der x-Richtung einander benachbarten Transistorzellen (81) miteinander verbunden sind und ein Ladungsträgertransport zwischen den aktiven Gebieten (3) von mindestens jeweils in der x-Richtung benachbarten Transistorzellen (81) ermöglicht ist.
  2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass im Transistorzellenfeld eine Mehrzahl von jeweils durch die Wortleitungsgräben (5) voneinander separierten Schichtkörpern (3') vorgesehen ist.
  3. Anordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass die Schichtkörper (3') jeweils zeilenweise in ein an das Transistorzellenfeld anschließendes Anschlussfeld verlängert sind.
  4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Schichtkörper (3') im Bereich des Anschlussfeldes miteinander verbunden sind.
  5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Schichtkörper (3') mit einer ein Substratpotential aufweisenden Struktur verbunden sind.
  6. Anordnung von jeweils einen Auswahltransistor (81) und einen mit einem Source/Drain-Anschlussbereich (2, 4) des Auswahltransistors elektrisch verbundenen Speicherkondensator (82) aufweisenden Speicherzellen in einem Speicherzellenfeld, gekennzeichnet durch eine Anordnung der Auswahltransistoren (81) nach einem der Ansprüche 1 bis 5.
  7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Auswahltransistoren (81) jeweils am oberen Source/Drain-Anschlussbereich (4) mit dem zugeordneten Speicherkondensator (82) verbunden sind.
  8. Verfahren zur Herstellung von in einem Transistorzellenfeld in sich längs einer x-Richtung erstreckenden Zeilen und in sich längs einer zur x-Richtung senkrechten y-Richtung erstreckenden Spalten angeordneten vertikalen Transistorzellen (81) in einem Substrat (1), bei dem – im Substrat (1) eine n-dotierte Schicht als leitfähige Anschlussplatte (21) vorgesehen wird, – auf der leitfähigen Anschlussplatte (21) ein Vorläufer-Schichtkörper (3'') angeordnet wird, – in einen oberen Bereich des Vorläufer-Schichtkörpers (3'') längs der x-Richtung verlaufende Wortleitungsgräben (5) mit einer ersten Weite eingebracht werden, – in unterhalb der Wortleitungsgräben (5) angeordneten Abschnitten des Vorläufer-Schichtkörpers (3'') jeweils sich bis zur Anschlussplatte (21) erstreckende untere Source/Drain-Anschlussbereiche (2) ausgebildet werden, wobei aus dem Vorläufer-Schichtkörper (3'') durch die Wortleitungsgräben (5) und die unteren Source/Drain-Anschlussbereiche (2) voneinander beabstandete Schichtkörper (3') hervorgehen und wobei aus den oberen Bereichen der Schichtkörper (3') zeilenweise über die unteren Bereiche der Schichtkörper (3') miteinander verbundene aktive Gebiete (3) der Transistorzellen (81) ausgebildet werden.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Ausbilden der unteren Source/Drain-Anschlussbereiche (2) selektiv in unterhalb der Wortleitungsgräben (5) angeord neten Abschnitten des Vorläufer-Schichtkörpers (3'') erfolgt und dazu – in den jeweils oberen Bereichen der Schichtkörper (3') längs der y-Richtung verlaufende Trenngräben (6) mit einer gegenüber der ersten Weite geringeren zweiten Weite eingebracht werden, wobei im oberen Bereich der Schichtkörper (3') jeweils von den Wortleitungsgräben (5) und den Trenngräben (6) begrenzte Transistorstege entstehen, – eine nichtkonforme, auf den Transistorstegen schneller als in den Wortleitungsgräben (5) und den Trenngräben (6) anwachsenden Arbeitsschicht (91) abgeschieden wird und – der Abscheidungsprozess abgebrochen wird, sobald durch die auf den Transistorstegen aufwachsende Arbeitsschicht (91) jeweils zwischen in der x-Richtung benachbarten Transistorstegen liegende Abschnitte der Trenngräben (6) abgedeckt sind.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die unteren Source/Drain-Anschlussbereiche (2) mittels einer Ionenimplantation des Schichtkörpers (3') ausgebildet werden, wobei in den unterhalb der Wortleitungsgräben (5) befindlichen Abschnitten der Schichtkörpers (3) sich bis zur Anschlussplatte (21) erstreckende untere Source/Drain-Anschlussbereiche (2) ausgebildet werden, wobei die aktiven Gebiete (3) von in der x-Richtung benachbarten Transistorzellen (81) durch unterhalb der Transistorstege befindliche Abschnitte des Schichtkörpers (3') verbunden bleiben. (inter wordline fill) und einem Abtrag von zuvor oberhalb einer Oberkante der oberen Source/Drain-Anschlussbereiche 4 abgeschiedenem Material. Zur Ausbildung einer Speicherzelle wird in der Folge auf dem oberen Source/Drain-Anschlussbereich 4 nach bekannter Art ein Speicherkondensator angeordnet.
DE10362018A 2003-02-14 2003-02-14 Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen Expired - Fee Related DE10362018B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10306281A DE10306281B4 (de) 2003-02-14 2003-02-14 Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen

Publications (2)

Publication Number Publication Date
DE10362018A1 DE10362018A1 (de) 2005-01-20
DE10362018B4 true DE10362018B4 (de) 2007-03-08

Family

ID=32797418

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10362018A Expired - Fee Related DE10362018B4 (de) 2003-02-14 2003-02-14 Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE10306281A Expired - Fee Related DE10306281B4 (de) 2003-02-14 2003-02-14 Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10306281A Expired - Fee Related DE10306281B4 (de) 2003-02-14 2003-02-14 Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen

Country Status (3)

Country Link
US (1) US7109544B2 (de)
KR (1) KR100613526B1 (de)
DE (2) DE10362018B4 (de)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7902598B2 (en) * 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
TWI291218B (en) * 2006-03-10 2007-12-11 Promos Technologies Inc Vertical-type surrounding gate semiconductor device
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
WO2007128738A1 (en) * 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
KR100835279B1 (ko) 2006-09-05 2008-06-05 삼성전자주식회사 수직 채널 구조를 가지는 트랜지스터를 구비하는 반도체메모리 장치
US8069377B2 (en) * 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) * 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
KR101277402B1 (ko) 2007-01-26 2013-06-20 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 dram 트랜지스터
DE102007006713B4 (de) * 2007-02-10 2012-02-09 Qimonda Ag Schaltungsanordnung mit vergrabenen Steuerleitungen
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7859037B2 (en) * 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
DE102007009876A1 (de) 2007-02-28 2008-09-11 Qimonda Ag Anordnung von Speicherzellen umfassend Doppel-Gate-Transistoren mit gebogenem Stromfluss, sowie Verfahren zum Betrieb und zur Herstellung derselben
US20080203469A1 (en) * 2007-02-28 2008-08-28 Qimonda Ag Integrated circuit including an array of memory cells having dual gate transistors
WO2009031052A2 (en) 2007-03-29 2009-03-12 Innovative Silicon S.A. Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) * 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8194487B2 (en) * 2007-09-17 2012-06-05 Micron Technology, Inc. Refreshing data of memory cells with electrically floating body transistors
US7948008B2 (en) * 2007-10-26 2011-05-24 Micron Technology, Inc. Floating body field-effect transistors, and methods of forming floating body field-effect transistors
KR100929635B1 (ko) * 2007-11-05 2009-12-03 주식회사 하이닉스반도체 수직형 트랜지스터 및 그의 형성방법
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) * 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
KR20090075064A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 차등 게이트 유전막을 갖는 반도체소자의 제조방법 및관련된 소자
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
US8014195B2 (en) * 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) * 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) * 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) * 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
JP2010050374A (ja) * 2008-08-25 2010-03-04 Seiko Instruments Inc 半導体装置
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US8138538B2 (en) * 2008-10-10 2012-03-20 Qimonda Ag Interconnect structure for semiconductor devices
US20100090263A1 (en) 2008-10-10 2010-04-15 Qimonda Ag Memory devices including semiconductor pillars
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) * 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) * 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) * 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
WO2010102106A2 (en) * 2009-03-04 2010-09-10 Innovative Silicon Isi Sa Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
WO2010114890A1 (en) * 2009-03-31 2010-10-07 Innovative Silicon Isi Sa Techniques for providing a semiconductor memory device
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) * 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) * 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) * 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) * 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
CN101789433A (zh) * 2010-02-04 2010-07-28 复旦大学 一种动态随机存储器的阵列结构及其制备方法
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8411513B2 (en) * 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8369177B2 (en) * 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
CN102812552B (zh) 2010-03-15 2015-11-25 美光科技公司 半导体存储器装置及用于对半导体存储器装置进行偏置的方法
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
KR101699443B1 (ko) * 2010-10-15 2017-01-25 삼성전자 주식회사 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8921899B2 (en) 2010-11-19 2014-12-30 Micron Technology, Inc. Double gated 4F2 dram CHC cell and methods of fabricating the same
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
KR20130020333A (ko) 2011-08-19 2013-02-27 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR20130042779A (ko) 2011-10-19 2013-04-29 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US8704206B2 (en) 2011-11-21 2014-04-22 Avalanche Technology Inc. Memory device including transistor array with shared plate channel and method for making the same
US9178040B2 (en) * 2012-11-12 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Innovative approach of 4F2 driver formation for high-density RRAM and MRAM
US9520446B2 (en) 2012-11-12 2016-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Innovative approach of 4F2 driver formation for high-density RRAM and MRAM
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
EP3131599B1 (de) 2014-04-15 2019-02-20 Tc1 Llc Katheterpumpe mit zugangsports
KR102549609B1 (ko) 2016-09-08 2023-06-30 삼성전자주식회사 수직 채널 트랜지스터를 포함하는 반도체 소자
US10217674B1 (en) 2017-12-13 2019-02-26 International Business Machines Corporation Three-dimensional monolithic vertical field effect transistor logic gates
US10325821B1 (en) 2017-12-13 2019-06-18 International Business Machines Corporation Three-dimensional stacked vertical transport field effect transistor logic gate with buried power bus
TWI695485B (zh) * 2019-03-12 2020-06-01 華邦電子股份有限公司 埋入式字元線結構
KR102323253B1 (ko) 2019-06-21 2021-11-09 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
US20240098971A1 (en) * 2022-09-19 2024-03-21 Applied Materials, Inc. Single gate three-dimensional (3d) dynamic random-access memory (dram) devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630088A (en) * 1984-09-11 1986-12-16 Kabushiki Kaisha Toshiba MOS dynamic ram
US4663644A (en) * 1983-12-26 1987-05-05 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
DE19519159A1 (de) * 1995-05-24 1996-11-28 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6352894B1 (en) * 1998-03-23 2002-03-05 Siemens Aktiengesellschaft Method of forming DRAM cell arrangement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537250U (de) * 1978-08-31 1980-03-10
CN1004736B (zh) * 1984-10-17 1989-07-05 株式会社日立制作所 互补半导体器件
JPS61140170A (ja) * 1984-12-13 1986-06-27 Toshiba Corp 半導体記憶装置
US5776434A (en) * 1988-12-06 1998-07-07 Riker Laboratories, Inc. Medicinal aerosol formulations
JP3311070B2 (ja) * 1993-03-15 2002-08-05 株式会社東芝 半導体装置
US6404003B1 (en) 1999-07-28 2002-06-11 Symetrix Corporation Thin film capacitors on silicon germanium substrate
US5874760A (en) 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
DE19718721C2 (de) * 1997-05-02 1999-10-07 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19845004C2 (de) * 1998-09-30 2002-06-13 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6355520B1 (en) * 1999-08-16 2002-03-12 Infineon Technologies Ag Method for fabricating 4F2 memory cells with improved gate conductor structure
DE10015278B4 (de) * 2000-03-28 2004-09-23 Infineon Technologies Ag Halbleiterspeicher mit einem Speicherzellenfeld
KR100652370B1 (ko) * 2000-06-15 2006-11-30 삼성전자주식회사 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
DE10125967C1 (de) * 2001-05-29 2002-07-11 Infineon Technologies Ag DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663644A (en) * 1983-12-26 1987-05-05 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US4630088A (en) * 1984-09-11 1986-12-16 Kabushiki Kaisha Toshiba MOS dynamic ram
DE19519159A1 (de) * 1995-05-24 1996-11-28 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6352894B1 (en) * 1998-03-23 2002-03-05 Siemens Aktiengesellschaft Method of forming DRAM cell arrangement

Also Published As

Publication number Publication date
KR20040074004A (ko) 2004-08-21
KR100613526B1 (ko) 2006-08-16
DE10306281A1 (de) 2004-09-02
US7109544B2 (en) 2006-09-19
US20050001257A1 (en) 2005-01-06
DE10362018A1 (de) 2005-01-20
DE10306281B4 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
DE10362018B4 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE4201004C2 (de) Verfahren zur Bildung eines Kondensators
EP0744772B1 (de) DRAM-Speicherzelle mit vertikalem Transistor und Verfahren zur Herstellung derselben
DE102004006520B4 (de) Verfahren zur Herstellung einer DRAM-Speicherzellenanordnung mit Trenchkondensatoren und Stegfeldeffekttransistoren (FinFET) sowie DRAM-Speicherzellenanordnung
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE3787687T2 (de) Halbleiterspeicher.
DE19811882A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
WO2000019529A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE19929211B4 (de) Verfahren zur Herstellung eines MOS-Transistors sowie einer DRAM-Zellenanordung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE4034995C2 (de) Hochintegriertes Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
EP0917203A2 (de) Gain Cell DRAM Struktur und Verfahren zu deren Herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE10260770B4 (de) DRAM-Speicher mit vertikal angeordneten Auswahltransistoren und Verfahren zur Herstellung
EP0973201A1 (de) Stapelkondensator und entsprechendes Herstellungsverfahren
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE10260769A1 (de) DRAM-Speicher mit vertikal angeordneten Auswahltransistoren
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
EP1155446B1 (de) Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator
DE3835692C2 (de) Halbleiterspeicheranordnung und Verfahren zu deren Herstellung
DE4409718A1 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung
DE10333777B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE4103596C2 (de) DRAM-Zellen-Anordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
AC Divided out of

Ref document number: 10306281

Country of ref document: DE

Kind code of ref document: P

OP8 Request for examination as to paragraph 44 patent law
AC Divided out of

Ref document number: 10306281

Country of ref document: DE

Kind code of ref document: P

AC Divided out of

Ref document number: 10306281

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee