CN101789433A - 一种动态随机存储器的阵列结构及其制备方法 - Google Patents

一种动态随机存储器的阵列结构及其制备方法 Download PDF

Info

Publication number
CN101789433A
CN101789433A CN201010105582.1A CN201010105582A CN101789433A CN 101789433 A CN101789433 A CN 101789433A CN 201010105582 A CN201010105582 A CN 201010105582A CN 101789433 A CN101789433 A CN 101789433A
Authority
CN
China
Prior art keywords
layer
random access
access memory
dynamic random
doping type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010105582.1A
Other languages
English (en)
Inventor
吴东平
张世理
王鹏飞
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201010105582.1A priority Critical patent/CN101789433A/zh
Publication of CN101789433A publication Critical patent/CN101789433A/zh
Priority to US13/255,503 priority patent/US20130126954A1/en
Priority to PCT/CN2011/000012 priority patent/WO2011095044A1/zh
Priority to US14/264,048 priority patent/US20140342516A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于微电子技术领域，具体公开了一种动态随机存储器的阵列结构及其制备方法。该动态随机存储器的阵列结构利用竖直MOS场效应晶体管作为动态随机存储器的阵列器件，并用金属硅化物埋层作为连接连续多个竖直MOS场效应晶体管阵列器件的埋层位线。所述的竖直MOS场效应晶体管阵列器件含有埋层金属双栅结构，并且所述的埋层金属双栅结构同时作为该动态随机存储器的阵列结构的埋层字线。本发明所公开的动态随机存储器的阵列结构可以提高动态随机存储器的集成密度、降低埋层位线的电阻率，还可以增强阵列器件的存储性能。同时，本发明还提出了一种动态随机存储器的阵列结构的制备方法。

Description

一种动态随机存储器的阵列结构及其制备方法
技术领域
本发明涉及一种半导体存储器结构及其制备方法，特别涉及一种动态随机存储器的阵列结构及其制备方法，属于微电子技术领域。
背景技术
随机存储器(Random Access Memory：RAM)是以相同速度高速地、随机地写入和读出数据(写入速度和读出速度可以不同)的一种半导体存储器。RAM的优点是存取速度快、读写方便，缺点是数据不能长久保持，断电后自行消失，因此主要用于计算机主存储器等要求快速存储的系统。按工作方式不同，随机存储器可分为静态随机存储器(Static Random Access Memory：SRAM)和动态随机存储器(DynamicRandom Access Memory：DRAM)两类。
动态随机存储器的存储单元通常由一个由金属-氧化物-半导体场效应晶体管(MOSFET)构成的阵列器件和一个与之相连的电容组成，其工作原理是利用场效应晶体管对电容进行充电和放电，以电容上存储电荷的多少，即电容端电压的高低来表示“1”和“0”。动态随机存储器具有集成度较高、功耗较低、存取速度快和应用范围广等优点，但是缺点也很明显，因为保存在DRAM存储单元中的信息随着电容的漏电而会逐渐消失，为了保持DRAM存储单元中的信息，必须每隔2～4毫秒的时间间隔对存储单元的信息重写一次(刷新)，如果存储单元没有被刷新，存储的信息就会丢失(关机就会丢失数据)。
随着DRAM技术和产品的持续缩微化和高速化的发展，动态随机存储器的存储单元也逐步缩微化，相应的技术挑战也越来越大。对DRAM的阵列器件来说，在尺寸和面积缩小的同时，还需要有大的开态电流以及小的泄漏电流。一般的平面器件结构已经不能适应其要求，三维器件如RCAT(recessed channel array transistor)已经逐渐应用到先进的DRAM技术和产品中。但是随着DRAM技术进入到30纳米节点以下，为了继续满足高速化、高信息保持特性等要求，有必要用新的阵列器件结构来取代RCAT及其相关的改进型器件结构。
发明内容
本发明的目的在于提出一种新的动态随机存储器的阵列结构及其制备方法，该动态随机存储器的阵列结构可以满足传统动态随机存储器需要有大的开态电流以及小的泄漏电流的要求，还可以满足传统动态随机存储器高速化、高信息保持特性等要求
本发明提出的动态随机存储器的阵列结构，利用竖直MOS场效应晶体管作为动态随机存储器的阵列器件，并用金属硅化物埋层作为连接连续多个竖直MOS场效应晶体管阵列器件的埋层位线。所述的竖直MOS场效应晶体管阵列器件含有埋层金属双栅结构。所述的埋层金属双栅结构用作所述动态随机存储器的阵列结构的埋层字线。所述的金属硅化物埋层在水平方向上是连续不间断的埋层，并且置于半导体衬底的内部。所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的金属硅化物是硅化钛、硅化钴、硅化镍、硅化铂或者是它们之中几种的混合物。
进一步地，本发明还提出了一种动态随机存储器的阵列结构的制备方法，该方法包括下列步骤：
提供一个具有第一种掺杂类型的半导体衬底；
形成器件的浅槽隔离结构；
进行离子注入，形成第二种掺杂类型的区域；
形成第一层绝缘介质；
对第一层绝缘介质和衬底进行刻蚀形成开口结构；
形成一层刻蚀阻挡层；
对刻蚀阻挡层进行各向异性刻蚀以露出用于形成金属硅化物的硅区；
进行离子注入，形成第三种掺杂类型的区域；
淀积第一层金属并退火，使之与所述硅区中的硅形成金属硅化物；
去除残留的金属；
形成第二层绝缘介质；
对第二层绝缘介质和剩余的刻蚀阻挡层进行干法刻蚀，从而只在所述开口的底部剩余一部分所述的第二层绝缘介质和刻蚀阻挡层；
形成栅绝缘层；
淀积第二层金属，并对第二层金属进行各向异性干法刻蚀形成金属栅电极；
淀积形成第三层绝缘介质，并对衬底表面进行平整化处理；
去除剩余的第一层绝缘介质露出第二种掺杂类型的区域；
在第二种掺杂类型的区域上连接电容。
优选地，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上硅(SOI)。所述的第一层绝缘介质和第二层绝缘介质为淀积形成的SiO2、Si3N4或者由它们和多晶硅层组成的多层结构。所述的刻蚀阻挡层由SiO2、Si3N4或者它们之间相混合的绝缘材料构成。
优选地，所述的第一种掺杂类型为轻掺杂的p型，所述的第二种掺杂类型和所述的第三种掺杂类型为重掺杂的n型；或者所述的第一种掺杂类型为轻掺杂的n型，所述的第二种掺杂类型和所述的第三种掺杂类型为重掺杂的p型。所述的第一种掺杂类型的区域和所述的第二种掺杂类型的区域形成p-n结结构，所述的第一种掺杂类型的区域和所述的第三种掺杂类型的区域形成p-n结结构。
优选地，所述的第一金属为钛、钴、镍、铂或者是它们之中几种的混合物。所述的金属硅化物在形成时向各个方向扩展，在水平方向上连接成一个连续不间断的金属硅化物埋层。所述的金属硅化物埋层包含在所述的第三种掺杂类型的区域里面，并且用做动态随机存储器阵列的埋层位线，用来连接连续多个竖直MOS场效应晶体管阵列器件。
优选地，所述的栅绝缘层为SiO2、HfO2、HfSiO、HfSiON、SiON、Al2O3或者它们之间的混合物。所述的第二层金属为TiN、Ti、Ta、TaN或者它们之间的混合物。所述的金属栅电极用来对动态随机存储器阵列器件进行控制，并且用来形成动态随机存储器阵列的埋层字线。所述的埋层字线方向与所述的埋层位线方向垂直。
本发明的优点在于，该动态随机存储器的阵列结构可以提高动态随机存储器的集成密度，降低埋层位线的电阻率，增强阵列器件的性能。
附图说明
图1b、图2b、图3b、图4b、图5至图12为本发明提供的一个n型竖直MOS场效应晶体管的动态随机存储器阵列器件实例的形成工艺的截面图。
图1a为图1b所示结构的平面图。
图1c为图1a所示结构从图1a中沿ab方向的截面图。
图2a为图2b所示结构的平面图。
图3a为图3b所示结构的平面图。
图4a为图4b所示结构的平面图。
图13为本发明提供的一个p型竖直MOS场效应晶体管的动态随机存储器阵列器件的截面图。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。
实施例1：n型竖直MOS场效应晶体管的动态随机存储器阵列器件
提供一个具有p型掺杂的半导体衬底，然后形成浅槽隔离区域，图1a为形成的衬底结构的平面图，所示201为形成的浅槽隔离区域，202为硅有源区，浅槽隔离区域与硅有源区为交替的条状结构。图1b为图1a所示结构沿虚线cd方向的截面图，所示虚线101表示形成的浅槽隔离区域的底部深度。图1c为图1a所示结构沿虚线ab方向的截面图。
接下来，进行n型杂质离子注入，在硅衬底表面形成第一个重掺杂的n型掺杂区域，从而在p型掺杂的硅衬底内形成p-n结，然后在硅衬底表面淀积形成一层薄膜203，薄膜203为SiO2、Si3N4或者由它们和多晶硅层组成的多层结构，形成的衬底结构的平面图如图2a，图2b为图2a所示结构沿虚线cd方向的截面图，所示虚线102表示形成的所述p-n结的深度。
接下来，淀积形成一层光阻层，然后对光阻层、薄膜203和半导体衬底进行各向异性干法刻蚀形成开口结构，再去除光阻层，形成的器件结构的平面图如图3a所示，图3b为图3a所示结构沿虚线cd方向的截面图。
接下来，淀积形成一层薄膜204，然后对薄膜204进行各向异性干法刻蚀从而在开口底部露出用于形成硅化物的硅区，形成的器件结构的平面图如图4a，图4b为图4a所示结构沿虚线cd方向的截面图。薄膜204为SiO2、Si3N4或者它们之间相混合的绝缘材料。
在下面的形成工艺中，我们将只显示如图1a沿虚线cd方向上的截面图，而不再显示器件结构的平面图。
在开口内进行n型杂质离子注入，在硅衬底内形成第二个重掺杂的n型掺杂区域，并在p型掺杂的硅衬底内再次形成新的p-n结，如图5，所示虚线103和虚线104表示形成的新p-n结的深度。在n型杂质离子注入之后，一般需要进行高温退火步骤，以使注入的n型杂质离子进行激活，在杂质离子激活的同时，注入的n型杂质离子会同时向各个方向扩散并在水平方向上连接成连续不间断的重掺杂n型区域。需要指出的是，n型杂质离子注入和后续的退火激活也可以在薄膜204形成之前进行。
如图6，淀积形成一层金属层205，金属层205为钛、钴、镍、铂或者是它们之间的混合物。
接下来，利用退火技术使金属层205仅和露出的硅衬底反应形成位于第二个重掺杂的n型掺杂区域里面的金属硅化物埋层206，然后去除剩余未反应的金属，如图7。金属硅化物埋层206用做动态随机存储器阵列的埋层位线，用来连接连续多个竖直MOS场效应晶体管阵列器件。当形成的金属硅化物的厚度较厚或开口之间的硅的宽度足够小时，金属硅化物在水平方向上能够形成连续不间断的金属硅化物层。退火温度可以控制在300摄氏度到900摄氏度之间。退火时，金属和硅反应形成金属硅化物，而金属和绝缘层不发生反应或仅发生微弱的反应。同时，为了更容易地形成连续不间断的金属硅化物层，也可以在图4b所示的在开口底部露出硅区之后进行各向同性对硅的刻蚀，从而进一步缩小开口之间暴露出来的硅的宽度。
接下来，淀积一层绝缘介质薄膜207，绝缘介质薄膜207优选为SiO2，然后对薄膜207和薄膜204进行干法刻蚀从而形成如图8所示的结构。需要注意的是在进行本次刻蚀时，原来的薄膜203一般也会被刻蚀减薄。
接下来，形成栅绝缘层208，如图9。栅绝缘层208为热生长的SiO2或者为淀积形成的SiO2或高k介质层。需要注意的是如果栅绝缘层208为淀积形成的介质层，则该介质层会覆盖衬底的所有表面。
接下来，淀积形成一层金属层209，金属层209为TiN、Ti、Ta、TaN或者它们之间的混合物，然后对金属层209进行各向异性干法刻蚀形成如图10所示的金属栅电极结构。如图10所示，每个竖直场效应晶体管同时由两个金属栅电极控制，并且该金属栅电极同时形成动态随机存储器阵列的埋层字线，该埋层字线的方向和金属硅化物埋层206形成的埋层位线的方向垂直。
再接下来，形成一层填满开口的介质层210，介质层210为含有SiO2的绝缘介质层，然后利用化学机械抛光或刻蚀的方法对介质层210表面进行平整化，形成如图11所示的结构。
最后，去除剩余的薄膜203，如图12，这样一个n型竖直MOS场效应晶体管阵列器件和连接多个阵列器件的埋层字线和位线就形成了。
在后续的工艺中形成和竖直MOS场效应晶体管阵列器件上面的n型重掺杂的区域连接电容之后，动态随机存储器阵列结构就形成了(在此未作图表示)。
实施例2：p型竖直MOS场效应晶体管的动态随机存储器阵列器件
图13中所示300为形成的一个p型竖直MOS场效应晶体管阵列器件和连接多个阵列器件的埋层字线和位线结构，该实例的衬底和竖直场效应晶体管的掺杂类型和实例一的掺杂类型完全相反，即衬底为n型，竖直场效应晶体管为p型。如图13，所示304为SiO2、Si3N4或者它们之间相混合的绝缘材料。所示306为形成的金属硅化物埋层，该金属硅化物埋层用做动态随机存储器阵列的埋层位线，并用来连接连续多个竖直MOS场效应晶体管阵列器件。所示307为SiO2介质层。所示308为栅绝缘层，栅绝缘层308为热生长的SiO2或者为淀积形成的SiO2以及高k介质层。所示309为由TiN、Ti、Ta、TaN或者它们之间的混合物构成的金属栅电极。所示310为SiO2介质层。所示虚线401表示浅槽隔离结构区域的底部深度。所示虚线402、403和404表示形成的p-n结的深度。
由于p型竖直MOS场效应晶体管的动态随机存储器阵列器件与n型竖直MOS场效应晶体管的动态随机存储器阵列器件的形成工艺相同，在此我们不再做详细叙述。在图13所示的竖直MOS场效应晶体管阵列器件上面的p型重掺杂的区域连接电容之后，就可以形成一个动态随机存储器阵列结构了(在此我们未作图表示)。和n型MOS竖直场效应晶体管相比，p型MOS竖直场效应晶体管的瞬态双极型增益较小，通过优化设计，该增益可以小于1，因此更有利于避免困扰无体硅接触竖直型动态随机存储器阵列器件的浮体效应问题。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (18)

1.一种动态随机存储器的阵列结构，其特征在于，该动态随机存储器的阵列结构利用竖直MOS场效应晶体管作为动态随机存储器的阵列器件，并用金属硅化物埋层作为连接连续多个竖直MOS场效应晶体管阵列器件的埋层位线；所述的竖直MOS场效应晶体管阵列器件含有埋层金属双栅结构；所述的埋层金属双栅结构用作所述动态随机存储器的阵列结构的埋层字线。
2.根据权利要求1所述的动态随机存储器的阵列结构，其特征在于，所述的金属硅化物埋层置于半导体衬底内部。
3.根据权利要求1所述的动态随机存储器的阵列结构，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。
4.根据权利要求1所述的动态随机存储器的阵列结构，其特征在于，所述的金属硅化物埋层在水平方向上是连续不间断的埋层。
5.根据权利要求1所述的动态随机存储器的阵列结构，其特征在于，所述的金属硅化物是硅化钛、硅化钴、硅化镍、硅化铂或者是它们之中几种的混合物。
6.一种动态随机存储器的阵列结构的制造方法，其特征在于，该方法包括下列步骤：
提供一个具有第一种掺杂类型的半导体衬底；
形成器件的浅槽隔离结构；
进行离子注入，形成第二种掺杂类型的区域；
形成第一层绝缘介质；
对第一层绝缘介质和衬底进行刻蚀形成开口结构；
形成一层刻蚀阻挡层；
对刻蚀阻挡层进行各向异性刻蚀以露出用于形成金属硅化物的硅区；
进行离子注入，形成第三种掺杂类型的区域；
淀积第一层金属并退火，使之与所述硅区中的硅形成金属硅化物；
去除残留的金属；
形成第二层绝缘介质；
对第二层绝缘介质和剩余的刻蚀阻挡层进行干法刻蚀，从而只在所述开口的底部剩余一部分所述的第二层绝缘介质和刻蚀阻挡层；
形成栅绝缘层；
淀积第二层金属，并对第二层金属进行各向异性干法刻蚀形成金属栅电极；
淀积形成第三层绝缘介质，并对衬底表面进行平整化处理；
去除剩余的第一层绝缘介质以露出第二种掺杂类型的区域；
在第二种掺杂类型的区域上连接电容。
7.根据权利要求6所述的方法，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上硅。
8.根据权利要求6所述的方法，其特征在于，所述的第一种掺杂类型为轻掺杂的p型，所述的第二种掺杂类型和所述的第三种掺杂类型为重掺杂的n型；或者，所述的第一种掺杂类型为轻掺杂的n型，所述的第二种掺杂类型和所述的第三种掺杂类型为重掺杂的p型。
9.根据权利要求6所述的方法，其特征在于，所述的第一种掺杂类型的区域和所述的第二种掺杂类型的区域形成p-n结结构，所述的第一种掺杂类型的区域和所述的第三种掺杂类型的区域形成p-n结结构。
10.根据权利要求6所述的方法，其特征在于，所述的第一层绝缘介质和第二层绝缘介质为淀积形成的SiO2或Si3N4，或者由SiO2或Si3N4，和多晶硅层组成的多层结构。
11.根据权利要求6所述的方法，其特征在于，所述的刻蚀阻挡层由SiO2、Si3N4或者它们之间相混合的绝缘材料构成。
12.根据权利要求6所述的方法，其特征在于，所述的第一层金属为钛、钴、镍或铂，或者是它们之中几种的混合物。
13.根据权利要求6所述的方法，其特征在于，所述的金属硅化物在形成时向各个方向扩展，在水平方向上连接成一个连续不间断的金属硅化物埋层。
14.根据权利要求6所述的方法，其特征在于，所述的金属硅化物埋层包含在所述的第三种掺杂类型的区域里面，并且用做动态随机存储器阵列的埋层位线，用来连接连续多个竖直MOS场效应晶体管阵列器件。
15.根据权利要求6所述的方法，其特征在于，所述的栅绝缘层为SiO2、HfO2、HfSiO、HfSiON、SiON或Al2O3，或者它们之中几种的混合物。
16.根据权利要求6所述的方法，其特征在于，所述的第二层金属为TiN、Ti、Ta或TaN，或者它们之中几种的混合物。
17.根据权利要求6所述的方法，其特征在于，所述的金属栅电极用来对竖直MOS场效应晶体管阵列器件进行控制，并且用来形成动态随机存储器阵列的埋层字线。
18.根据权利要求17所述的方法，其特征在于，所述的埋层字线方向与所述的埋层位线方向垂直。
CN201010105582.1A 2010-02-04 2010-02-04 一种动态随机存储器的阵列结构及其制备方法 Pending CN101789433A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201010105582.1A CN101789433A (zh) 2010-02-04 2010-02-04 一种动态随机存储器的阵列结构及其制备方法
US13/255,503 US20130126954A1 (en) 2010-02-04 2011-01-04 Dynamic Random Access Memory Array and Method of Making
PCT/CN2011/000012 WO2011095044A1 (zh) 2010-02-04 2011-01-04 一种动态随机存储器的阵列结构及其制备方法
US14/264,048 US20140342516A1 (en) 2010-02-04 2014-04-28 Method of making a dynamic random access memory array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010105582.1A CN101789433A (zh) 2010-02-04 2010-02-04 一种动态随机存储器的阵列结构及其制备方法

Publications (1)

Publication Number Publication Date
CN101789433A true CN101789433A (zh) 2010-07-28

Family

ID=42532574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010105582.1A Pending CN101789433A (zh) 2010-02-04 2010-02-04 一种动态随机存储器的阵列结构及其制备方法

Country Status (3)

Country Link
US (2) US20130126954A1 (zh)
CN (1) CN101789433A (zh)
WO (1) WO2011095044A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011095044A1 (zh) * 2010-02-04 2011-08-11 复旦大学 一种动态随机存储器的阵列结构及其制备方法
CN103165610A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 半导体器件及其制造方法
CN104600076A (zh) * 2013-10-31 2015-05-06 骆志炯 连接存储栅存储单元及其操作和制造方法
CN112349718A (zh) * 2019-08-07 2021-02-09 南亚科技股份有限公司 半导体元件及其制造方法
CN114927527A (zh) * 2022-07-20 2022-08-19 合肥晶合集成电路股份有限公司 闪存器件、存储单元及其制造方法
CN115719600A (zh) * 2022-11-16 2023-02-28 南京大学 存储单元、存储的方法、存储阵列、存储器及其制备方法
WO2023184648A1 (zh) * 2022-03-31 2023-10-05 长鑫存储技术有限公司 半导体结构及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8603891B2 (en) * 2012-01-20 2013-12-10 Micron Technology, Inc. Methods for forming vertical memory devices and apparatuses
KR20130106159A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
US8637912B1 (en) * 2012-07-09 2014-01-28 SK Hynix Inc. Vertical gate device with reduced word line resistivity
US9245893B1 (en) * 2014-11-19 2016-01-26 Micron Technology, Inc. Semiconductor constructions having grooves dividing active regions
WO2018182699A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Vertical field effect transistors (vfets) with self-aligned wordlines
US20190181222A1 (en) * 2017-12-08 2019-06-13 Nanya Technology Corporation Semiconductor memory structure and method for preparing the same
TWI702711B (zh) * 2019-07-04 2020-08-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
CN114914243A (zh) * 2020-05-08 2022-08-16 福建省晋华集成电路有限公司 存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384439B1 (en) * 1998-02-02 2002-05-07 Texas Instruments, Inc. DRAM memory cell and array having pass transistors with recessed channels
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
DE10162578A1 (de) * 2001-12-19 2003-08-21 Infineon Technologies Ag Schicht-Anordnung, Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE10306281B4 (de) * 2003-02-14 2007-02-15 Infineon Technologies Ag Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
US7518182B2 (en) * 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
KR100673012B1 (ko) * 2005-09-02 2007-01-24 삼성전자주식회사 이중 게이트형 수직 채널 트랜지스터들을 구비하는다이내믹 랜덤 억세스 메모리 장치 및 그 제조 방법
CN101789433A (zh) * 2010-02-04 2010-07-28 复旦大学 一种动态随机存储器的阵列结构及其制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011095044A1 (zh) * 2010-02-04 2011-08-11 复旦大学 一种动态随机存储器的阵列结构及其制备方法
CN103165610A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 半导体器件及其制造方法
CN103165610B (zh) * 2011-12-16 2016-09-14 爱思开海力士有限公司 半导体器件及其制造方法
CN104600076A (zh) * 2013-10-31 2015-05-06 骆志炯 连接存储栅存储单元及其操作和制造方法
CN112349718A (zh) * 2019-08-07 2021-02-09 南亚科技股份有限公司 半导体元件及其制造方法
CN112349718B (zh) * 2019-08-07 2024-03-19 南亚科技股份有限公司 半导体元件及其制造方法
WO2023184648A1 (zh) * 2022-03-31 2023-10-05 长鑫存储技术有限公司 半导体结构及其制作方法
CN114927527A (zh) * 2022-07-20 2022-08-19 合肥晶合集成电路股份有限公司 闪存器件、存储单元及其制造方法
CN115719600A (zh) * 2022-11-16 2023-02-28 南京大学 存储单元、存储的方法、存储阵列、存储器及其制备方法
CN115719600B (zh) * 2022-11-16 2023-08-11 南京大学 存储单元、存储的方法、存储阵列、存储器及其制备方法

Also Published As

Publication number Publication date
WO2011095044A1 (zh) 2011-08-11
US20130126954A1 (en) 2013-05-23
US20140342516A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
CN101789433A (zh) 一种动态随机存储器的阵列结构及其制备方法
US5220530A (en) Semiconductor memory element and method of fabricating the same
US7034351B2 (en) Memory cell and method for forming the same
US7453103B2 (en) Semiconductor constructions
CN1933178B (zh) 半导体器件
US7564086B2 (en) Self-aligned, silicided, trench-based DRAM/eDRAM processes with improved retention
US7276418B2 (en) Memory cell and method for forming the same
US20080299734A1 (en) Method of manufacturing a self-aligned fin field effect transistor (FinFET) device
US20090085102A1 (en) Semiconductor device having vertical surrounding gate transistor structure, method for manufacturing the same, and data processing system
CN102376711B (zh) 半导体存储器器件及其制造方法
US20080017904A1 (en) Semiconductor device
US20080277738A1 (en) Memory cells, memory banks, memory arrays, and electronic systems
JP2012178554A (ja) 半導体メモリ装置
CN102169882A (zh) 一种半导体存储器器件及其制造方法
US10818667B2 (en) Integrated assemblies which include carbon-doped oxide, and methods of forming integrated assemblies
CN104979355A (zh) 半浮栅存储器单元及半浮栅存储器阵列
US5262670A (en) Vertically stacked bipolar dynamic random access memory
US7781838B2 (en) Integrated circuit including a body transistor and method
JPH0612805B2 (ja) 半導体記憶装置の製造方法
JP2003017591A (ja) 半導体記憶装置
CN100479166C (zh) 静态随机存取存储器单元
JPH0691216B2 (ja) 半導体記憶装置
JP3607499B2 (ja) 半導体集積回路装置
CN111293116A (zh) 集成式组合件及其形成方法
JPH04186765A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100728