JP3607499B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3607499B2 JP3607499B2 JP10978498A JP10978498A JP3607499B2 JP 3607499 B2 JP3607499 B2 JP 3607499B2 JP 10978498 A JP10978498 A JP 10978498A JP 10978498 A JP10978498 A JP 10978498A JP 3607499 B2 JP3607499 B2 JP 3607499B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- trench
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は半導体集積回路装置に係り、特にメモリセルを構成する容量素子としてトレンチキャパシタを用いたダイナミック型半導体記憶装置に関する。
【0002】
【従来の技術】
ダイナミック型半導体記憶装置(以下、DRAMと称する)のメモリセルは、キャパシタとトランスファ用の絶縁ゲート型トランジスタとから構成されている。DRAMの集積度を向上させるには、より小さな面積で値がより大きなキャパシタを形成することが望ましい。その一つの手段として、シリコン基板に形成したトレンチを用いてキャパシタを構成するトレンチキャパシタがある。
【0003】
トレンチキャパシタのなかでも、ギガビットクラスの超大規模容量DRAMまで対応可能なものとして、BEST(BuriEd STrap)セルが注目されている。
【0004】
BESTセルについては、例えば下記の文献に開示されている。
【0005】
International Electron Devices Meeting 1993,pp.627−630,
A 0.6 μm2 256Mb Trench DRAM Cell With Self−Aligned BuriEd STrap (BEST),L.Nesbit et al.,Dec.5−8, 1993.
BESTセルのトレンチキャパシタは、P型シリコン基板中にN型埋め込みウェルを形成し、このN型ウェルに達するようにトレンチを形成し、このトレンチの内部にストレージ電極を形成することにより形成される。N型埋め込みウェルはプレート電極として機能する。
【0006】
上記BESTセルは微細に形成できるので、メモリセルアレイの集積密度の向上に有効である。しかし、プレート電極をN型埋め込みウェルにより形成するため、メモリセルアレイの周りに形成されるセンスアンプ等の回路を含めたチップのサイズの縮小は困難である。
【0007】
N型埋め込みウェルは、基板の深い部分にN型不純物を大量に注入し、注入されたN型不純物を基板中に広く熱拡散させて形成する。N型不純物は基板に対して垂直な方向だけでなく、基板に対して水平な方向にも拡散する。このためN型埋め込みウェルの平面面積は増大してしまう。
【0008】
また、N型埋め込みウェルの形成に長い時間の熱拡散工程が必要であり、製造コストがかさむ、という量産上の不都合もある。
【0009】
このような事情に鑑み、近年のBESTセルは、N型不純物をトレンチから基板中に固相拡散させてトレンチの周囲にN型拡散層を形成し、このN型拡散層をプレート電極とするように改良されてきている。
【0010】
図30はこの種のBESTセル1個分の素子構造を示す断面図である。
【0011】
図30に示すように、P型シリコンからなる半導体基板141にはトレンチ142が形成されている。このトレンチ142に対向した基板141の内部にはN型不純物が高濃度に導入されたN+ 型拡散領域143が形成されている。このN+ 型拡散領域143はトレンチキャパシタのプレート電極となる。また、上記トレンチ142の内周面上には例えばシリコン酸化膜からなるキャパシタ絶縁膜144が形成されており、さらに上部を残してトレンチ42を埋めるように上記トレンチキャパシタのストレージ電極145が形成されている。さらにトレンチ上部にはN+ 型の導電体層146が埋設されている。
【0012】
上記トレンチキャパシタ周辺の基板141上にはトランスファトランジスタ147と厚いフィールド酸化膜148が形成されている。上記トランスファトランジスタ147では、基板141上にゲート酸化膜149とゲート電極150とが順次積層形成され、基板表面にはN型拡散領域からなるソース領域151とドレイン領域152が形成されている。そして、上記ソース領域151は、上記トレンチ142の側壁の一部を介して上記N+ 型の導電体層146と電気的に接続されている。
【0013】
上記のようにトレンチキャパシタは、トレンチ142の内周面上に形成されたキャパシタ絶縁膜144を介してトレンチ内部に形成された電極145と、トレンチ142と対向するシリコン基板141内に形成され対向電極として用いられる高不純物濃度のN+ 型拡散領域143とを有している。そして、上記対向電極とトレンチ内部に形成された電極との間には、DRAM内部で使用される電圧の半分の電圧が印加されるようになっている。また、一般に上記キャパシタ絶縁膜144の厚さは10nm以下と非常に薄くされており、上記N+ 型拡散領域143における不純物濃度は5×1018/cm3 以上と十分に高く設定されている。
【0014】
【発明が解決しようとする課題】
ところで、DRAMの高集積化が進んでいくと、上記トレンチの間口が小さくなるために、トレンチを深くしたりしてキャパシタの容量値を大きくする必要がある。上記N+ 型拡散領域143は、N型の不純物を含有し、固相拡散源となる絶縁膜をトレンチ内に形成し、この絶縁膜からトレンチ側面を介して基板141中に、N型の不純物を固相拡散させて形成する。この後、上記拡散源となる絶縁膜をトレンチから除去する。この際、間口が小さくて深いトレンチ、即ち高アスペクト比のトレンチであると、このトレンチから上記拡散源となる絶縁膜を充分に除去することが困難である。
【0015】
上記拡散源となる絶縁膜がトレンチの底、即ちトレンチの先端部分に残ってしまうとトレンチが浅くなる。このため、トレンチキャパシタとして十分な容量値を確保することができず、データの記憶特性が劣化するという問題がある。
【0016】
なお、現状のトレンチのアスペクト比はほぼ20(深さ7μm程度/間口0.3μm程度)である。図31(A)および図31(B)にそれぞれアスペクト比がほぼ20のトレンチを持つBESTセルの断面を示す。
【0017】
図31(A)に示すように、トレンチ142の間口部分の幅Fは約0.3μm、その深さDは約7μmである。アスペクト比D/Fは約20であり、非常に高い。このような高アスペクト比のトレンチ142は、現在の製造技術では先尖形となる。上記拡散源となる絶縁膜の除去はドライエッチングで行われるのが通常である。トレンチ142の間口部分の幅Fは広い。このため、トレンチ142の外部から未反応の新鮮なエッチャントガスが充分に供給され、上記絶縁膜は容易に除去できる。
【0018】
これに対し、トレンチ142の先端部分の幅は狭いうえ、かつエッチングガスはトレンチ142の内部で上記絶縁膜と反応しながらトレンチの先端部分に達する。このため、未反応の新鮮なエッチントガスは間口部分に比べて極めて少なくなり、上記絶縁膜のエッチング効果は格段に落ちてしまう。
【0019】
例えばこのような事情により、上記絶縁膜をトレンチ142から完全に除去することは大変難しい。
【0020】
このため、図31(B)に示すように、固相拡散源となる絶縁膜160がトレンチ142の底に残ってしまう。上記絶縁膜160がトレンチ142の底に残ると、トレンチキャパシタT.C.として機能するトレンチ142の実効的な深さD’は浅くなり、トレンチキャパシタT.C.の容量が低下する。上記絶縁膜160を完全に除去するためには充分な時間をかけて上記絶縁膜160をエッチングすれば良いが、製造に要する時間が延び、製造コストがかさんでしまう。
【0021】
DRAMのメモリセルは、ギガビットクラス以上のメモリ容量を実現するために、今後も微細化され続ける。そして、トレンチキャパシタにおいては、アスペクト比20を超えるトレンチが形成されるようになる。このような観点から、上記絶縁膜160の除去はさらに困難化することが予想される。
【0022】
この発明は上記のような事情を考慮してなされたものであり、その目的は、高集積化された場合であっても、容量素子の容量値を十分に大きくすることができる半導体集積回路装置を提供することにある。
【0023】
【課題を解決するための手段】
上記目的を達成するために、この発明では、第1導電型の半導体基板と、この半導体基板内に形成され、前記半導体基板の表面から離間され、前記半導体基板を上部領域と下部領域とに分割する埋め込み層と、前記半導体基板の表面から前記下部領域まで前記埋め込み層を突き抜けて形成されたトレンチと、このトレンチ内に形成され、前記半導体基板の下部領域に容量結合する電極体と、前記下部領域の前記トレンチ周囲の部分に形成された、第1導電型の強度が前記下部領域の第1導電型の強度よりも弱い第1導電型の半導体領域とを具備する。
【0024】
即ち、この発明では、トレンチ内に形成された電極体を半導体基板の下部領域に容量結合させ、電界効果により半導体基板の下部領域に第2導電型の反転層を形成するようにした。そして、反転層をキャパシタの一方の電極として使用する。
【0025】
このような発明によれば、キャパシタの一方の電極を、第2導電型の導電型の不純物をトレンチから基板に拡散させて得る構造を解消できる。
さらに、電極体と半導体基板の下部領域との電位差が“負”になると蓄積できる電荷量が減少する事情を改善できる。
【0026】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を説明する。なお、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【0027】
[第1の実施形態]
図1はこの発明の第1の実施形態に係るダイナミック型メモリセル1個分の素子構造を概略的に示す断面図である。図2はそのダイナミック型メモリセルをアスペクト比約20で示した図である。
【0028】
図1、図2に示すように、P型シリコンからなる半導体基板11にはトレンチ12が形成されている。このトレンチ12のアスペクト比D/Fは、現在の256メガビットクラスでは約20であるが、1ギガビットクラスでは、キャパシタの容量の確保の観点から20を超えることが予測されている。
【0029】
図2にアスペクト比D/Fが約20のトレンチ12を示す。このトレンチ12の上部を除いた内周面上には、膜厚が例えば10nmのシリコン酸化膜からなるキャパシタ絶縁膜13が形成されている。なお、このキャパシタ絶縁膜13として、シリコン酸化膜の他にONO膜(シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜からなる3層構造絶縁膜)、ON膜(シリコン酸化膜及びシリコン窒化膜からなる2層構造絶縁膜)等も使用できる。さらに、上記トレンチ12の上部を除いた内周面上で上記キャパシタ絶縁膜13よりも上部には、このキャパシタ絶縁膜13よりも十分に膜厚が厚い、例えば30〜40nmのシリコン酸化膜(カラー酸化膜)14が形成されている。また、上記トレンチ12内には、N型不純物が導入されて低抵抗化された例えば多結晶シリコン層からなる電極15がトレンチ内部を途中まで埋めるように形成されている。なお、この電極15として、多結晶シリコン層の他にアモルファスシリコン層(非晶質シリコン層)などが使用可能である。さらに上記トレンチ12内の上記電極15の上部には、N型不純物が導入されて低抵抗化された例えば多結晶シリコン層からなる導電体層16が形成されている。また、上記導電体層16の一部を含む基板11の表面には素子分離用のフィールド絶縁膜17が形成されている。なお、図2においては、上記導電体層16を、上記電極15と一体化して、一つの部材として示している。
【0030】
上記基板11の表面から離間した基板内部には、板状のN型埋め込み層18が埋設するように形成されている。このN型埋め込み層18は深さ方向で所定の幅を有しており、上記基板11の表面からこのN型埋め込み層18の上面までの距離は0.5μm以上に設定されている。さらにこのN型埋め込み層18は、その上面が、膜厚が厚い前記シリコン酸化膜14の下部よりも浅い位置となるように形成されている。上記N型埋め込み層18にはN型不純物として例えばリン(P)が導入されており、リンの導入によりそのシート抵抗が1000Ω以下となるように設定されている。そして、上記基板11は、この板状のN型埋め込み層18により上部領域11Aと下部領域11Bとに電気的に分離されている。
【0031】
基板11の上部領域11Aの主表面上には、メモリセルのキャパシタに接続される選択トランジスタのN型のソース領域19及びドレイン領域20が形成されており、ソース領域19は上記トレンチ12の側壁部で上記導電体層16と電気的に接続され、ドレイン領域20は図示しないビット線に接続されている。
【0032】
上記ソース、ドレイン領域相互間の基板上にはゲート酸化膜21とゲート電極(ワード線)22とが積層形成されている。
【0033】
すなわち、上記構成でなるDRAMセルでは、基板11に形成されたトレンチ12内にキャパシタが構成されており、ベリード・ストラップ(埋め込みストラップ)として作用する導電体層16を介してキャパシタの電極15が絶縁ゲート型トランジスタのソース領域19に接続された構成とされている。そして、キャパシタの形状は、板状のN型埋め込み層18に試験管状のトレンチが突き刺さっているような形状にされている。
【0034】
次に、この発明に係るダイナミック型メモリセルをDRAMチップに集積した具体的な構成の一例を説明する。この具体的な構成の一例の説明は256メガビットDRAMにより行う。
【0035】
図3はこの発明に係るダイナミック型メモリセルを用いた256メガビットDRAMチップの平面図である。
【0036】
図3に示すように、256メガビットDRAMは、例えば16個の16メガビットメモリセルアレイA1〜A16により構成される。図3中、“R/D”はロウデコーダを示している。また、“C/D”はカラムデコーダを示している。
【0037】
図4は図3に示す16メガビットメモリセルアレイの平面図である。
【0038】
図4に示すように、16メガビットメモリセルアレイは16個の1メガビットブロックB1〜B16より構成される。これら1メガビットブロックB1〜B16各々は16個の64キロビットセグメントS1〜S16より構成される。即ち、16メガビットメモリセルアレイは64キロビットセグメントを256個集積することにより構成される。
【0039】
なお、64キロビットセグメントはメモリセルアレイの一種である。現在、256メガビットを超えるような超大規模DRAMでは、64キロビットセグメントような小規模のメモリセルアレイを多数集積し、これによりさらに大規模なメモリセルアレイを構成するようになっている。
【0040】
図5は図4に示す破線枠V内の拡大図である。
【0041】
図5に示すように、64キロビットセグメントは、ビット線センスアンプ等のビット線系回路101、およびワード線ドライバ等のワード線系回路102により囲まれている。図5中、“S/A”はビット線センスアンプ、“EQL.”はビット線イコライザ、“CG”はカラムゲートをそれぞれ示している。
【0042】
図6は図5に示すVI−VI線に沿う断面図である。
【0043】
図6に示すように、64キロビットセグメントの下にはN型埋め込み層18が形成されている。基板11中において、このN型埋め込み層18は各64キロビットセグメント毎に設けられている。即ち、一つの16メガビットメモリセルアレイではN型埋め込み層18が256個設けられる。さらに図3に示す256メガビットDRAMチップ全体ではN型埋め込み層18の数は4096個になる。また、基板11内にはN+ 型ウェル32が形成されている。このN+ 型ウェル32は基板11の表面からN型埋め込み層18に達する。また、このN+ 型ウェル32は、図5の平面に示すようにリング状である。リング状のN+ 型ウェル32はN型埋め込み層18とともに基板11を上部領域11Bと下部領域11Aとにそれぞれ分離する。トレンチ12は、上部領域11BからN型埋め込み層18を突き抜け、下部領域11Aに達する。
【0044】
図7は図6に示す破線枠VII内の拡大図である。
【0045】
図7に示すように、基板11にはP+ 型拡散層31が形成されている。このP+ 型拡散層31には配線35が電気的に接続されている。配線35には基板電位VSUBが供給される。この基板電位VSUBは配線35から上記P+ 型拡散層31を介して基板11に与えられる。上記基板電位VSUBの一例は回路内接地電位VSS、即ち0Vである。上記基板電位VSUBは下部領域11Bにも伝わる。
【0046】
また、上記N+ 型ウェル32には配線36が電気的に接続されている。配線36にはプレート電位VPLが供給される。このプレート電位VPLは配線36から上記N+ 型ウェル32を介してN型埋め込み層18に与えられる。この実施形態における上記プレート電位VPLは基板電位VSUBと同じ、回路内接地電位VSS、即ち0Vである。
【0047】
また、基板11にはP+ 型拡散層33が形成されている。このP+ 型拡散層33には配線37が電気的に接続されている。配線37にはトランスファトランジスタのバックゲートバイアス電位VBBが供給される。このバックゲートバイアス電位VBBは配線37から上記P+ 型拡散層33を介して上部領域11Aに与えられる。上記バックゲートバイアス電位VBBの一例は負電位、例えば−0.5Vである。上部領域11AはDRAMを動作させる場合に上記負電位となる。このようにトランスファトランジスタのバックゲートバイアス電位VBBを負電位とする理由は、トランスファトランジスタのサブスレッショルドリークを抑制し、トレンチキャパシタのデータリテンション特性の悪化を防ぐためである。また、上部領域11Aは、下部領域11BとN型埋め込み層18およびN+ 型ウェル32により分離されているために、トランスファトランジスタのバックゲート領域のみが上記バックゲートバイアス電位VBBとなる。
【0048】
なお、図7中、参照符号34に示す絶縁膜は層間絶縁膜である。この層間絶縁膜は配線35をP+ 型拡散層31に接続するための開口部、配線36をN+ 型ウェル32に接続するための開口部、配線37をP+ 型拡散層33に接続するための開口部をそれぞれ有している。
【0049】
このようにこの発明に係るダイナミック型メモリセルを集積したDRAMにおいては、N型埋め込み層18はメモリセルアレイ毎に設けられる。なお、メモリセルアレイの例として、64キロビットセグメントを例示したが、メモリセルアレイは、その周囲が他の回路によって囲まれたものであれば良い。
【0050】
[動 作]
次に、この発明に係るダイナミック型メモリセルを集積したDRAMの基本的な動作の一例を説明する。以下説明する基本的な動作の一例の説明は、読み出し/書き込み動作時におけるビット線電圧の変化に着目して行う。
【0051】
図8は64キロビットセグメントおよびビット線系回路の回路図、図9(A)は“1”データ読み出し/書き込み時におけるビット線電圧の変化を示す電圧波形図、図9(B)は“0”データ読み出し/書き込み時におけるビット線電圧の変化を示す電圧波形図である。
【0052】
この発明に係るダイナミック型メモリセルを備えたDRAMを動作させる場合、基板11の下部領域11BとN型埋め込み層18には同一電位、例えば回路内接地電位VSS、即ち基準電位の0Vを印加し、基板11の上部領域11Aには負電位、例えば−0.5Vを印加する。この状態で下記のように動作させる。
【0053】
[“1”データ読み出し/書き込み]
図8に示すカラムゲート112を“オフ”させた状態で、CMOS型のビット線センスアンプ111を駆動するセンスアンプ駆動信号SAP、 /SANの電位をそれぞれプリチャージレベル、例えばVDD/2とし、ビット線センスアンプ111を非活性にする。さらにプリチャージ信号φEQLを“H”レベルとし、ビット線イコライザ113を活性にする。これにより、ビット線対BL、 /BL(BL1、 /BL1、BL2、 /BL2)はプリチャージされる。ビット線のプリチャージレベルVPRCHは、例えばVDD/2である。
【0054】
また、センスアンプ駆動信号SAPは、CMOS型のビット線センスアンプのうち、PMOS部分を駆動する駆動信号、センスアンプ駆動信号 /SANは、CMOS型のビット線センスアンプのうち、NMOS部分を駆動する駆動信号である。
【0055】
次いで、プリチャージ信号φEQLを“L”レベルとし、ビット線イコライザ113を非活性にする。これにより、ビット線対BL、 /BLはプリチャージレベルでフローティングになる。
【0056】
次いで、ロウデコーダによりロウアドレスをデコードし、データ読み出し/書き込みを行うワード線WL(WL1〜WL4)を選択する。選択されたワード線WLにはワード線ドライバWDRVから正の電位が供給される。例えばワード線WL2が選択されると、メモリセルMC11〜MC42のうち、ワード線WL2をゲートするメモリセルのトランスファトランジスタがそれぞれ“オン”する。図8ではメモリセルMC21、MC22である。これにより、プリチャージレベルでフローティングのビット線対BL1とメモリセルMC21のストレージ電極とが電気的に接続され、同様にプリチャージレベルでフローティングのビット線対BL2とメモリセルMC22のストレージ電極とが電気的に接続される。メモリセルMC21、M22のキャパシタそれぞれに電荷が蓄積されていると、メモリセルMC21、M22のキャパシタからそれぞれビット線BL1、ビット線BL2に向けて電荷が放電される。この結果、図9(A)に示すように、ビット線BL1、ビット線BL2の電位はそれぞれ、プリチャージレベルのビット線 /BL1、 /BL2に比べて+ΔV高くなる。
【0057】
次いで、センスアンプ駆動信号SAPの電位をプリチャージレベルVDD/2から内部電源電圧VDD(約2V)とし、同様にセンスアンプ駆動信号 /SANの電位をプリチャージレベルVDD/2から回路内接地電位VSS(0V)とし、センスアンプ111を活性にする。活性化されたセンスアンプ111は、ビット線対間に現れた電位差+ΔVを検知し、この電位差+ΔVを増幅する。これにより、ビット線BL1、BL2の電位はそれぞれ、センスアンプ駆動信号SAPの電位、即ち内部電源電圧VDDまで実質的に上昇する。一方、ビット線 /BL1、 /BL2の電位はそれぞれ、センスアンプ駆動信号 /SANの電位、即ち回路内接地電位VSSまで実質的に下降する。
【0058】
ビット線BL1、BL2の電位が内部電源電圧VDDに上昇するに連れ、メモリセルMC21、MC22それぞれのストレージ電極の電位が内部電源電圧VDDまで上昇していく。この結果、メモリセルMC21、M22のキャパシタは充電され、“1”データが再書き込みされる(データリフレッシュ)。
【0059】
次いで、ワード線WL2の電位を下げ、メモリセルMC21、MC22のトランスファトランジスタをオフさせる。
【0060】
次いで、センスアンプ駆動信号SAPの電位を内部電源電圧VDDからプリチャージレベルVDD/2に遷移させるとともに、センスアンプ駆動信号 /SANの電位を回路内接地電位VSSからプリチャージレベルVDD/2に遷移させる。これにより、センスアンプ111を非活性にする。さらにプリチャージ信号φEQLを“L”レベルから“H”レベルとし、ビット線イコライザ113を活性にする。これにより、ビット線対BL、 /BL(BL1、 /BL1、BL2、 /BL2)はプリチャージレベルVPRCH(VDD/2)となり、プリチャージされる。
【0061】
[“0”データ読み出し/書き込み]
図8に示すカラムゲート112を“オフ”させた状態で、ビット線センスアンプ111を駆動するセンスアンプ駆動信号SAP、 /SANの電位をそれぞれプリチャージレベル、例えばVDD/2とし、ビット線センスアンプ111を非活性にする。さらにプリチャージ信号φEQLを“H”レベルとし、ビット線イコライザ113を活性にする。これにより、ビット線対BL、 /BL(BL1、 /BL1、BL2、 /BL2)はプリチャージされる。ビット線のプリチャージレベルVPRCHは、例えばVDD/2である。
【0062】
次いで、プリチャージ信号φEQLを“L”レベルとし、ビット線イコライザ113を非活性にする。これにより、ビット線対BL、 /BLはプリチャージレベルでフローティングになる。
【0063】
次いで、ロウデコーダによりロウアドレスをデコードし、データ読み出し/書き込みを行うワード線WL(WL1〜WL4)を選択する。選択されたワード線WLにはワード線ドライバWDRVから正の電位が供給される。例えばワード線WL3が選択されると、メモリセルMC11〜MC42のうち、ワード線WL3をゲートするメモリセルのトランスファトランジスタがそれぞれ“オン”する。図8ではメモリセルMC31、MC32である。これにより、プリチャージレベルでフローティングのビット線対BL1とメモリセルMC31のストレージ電極とが電気的に接続され、同様にプリチャージレベルでフローティングのビット線対BL2とメモリセルMC32のストレージ電極とが電気的に接続される。メモリセルMC31、M32のキャパシタそれぞれに電荷が無いと、メモリセルMC31、M32のキャパシタそれぞれにビット線BL1、ビット線BL2から電荷が充電される。この結果、図9(B)に示すように、ビット線BL1、ビット線BL2の電位はそれぞれ、プリチャージレベルのビット線 /BL1、 /BL2に比べて−ΔV低くなる。
【0064】
次いで、センスアンプ駆動信号SAPの電位をプリチャージレベルVDD/2から内部電源電圧VDD(約2V)とし、同様にセンスアンプ駆動信号 /SANの電位をプリチャージレベルVDD/2から回路内接地電位VSS(0V)とし、センスアンプ111を活性にする。活性化されたセンスアンプ111は、ビット線対間に現れた電位差−ΔVを検知し、この電位差−ΔVを増幅する。これにより、ビット線BL1、BL2の電位はそれぞれ、センスアンプ駆動信号 /SANの電位、即ち回路内接地電位VSSまで実質的に下降する。一方、ビット線 /BL1、 /BL2の電位はそれぞれ、センスアンプ駆動信号SAPの電位、即ち内部電源電圧VDDまで実質的に上昇する。
【0065】
ビット線BL1、BL2の電位が回路内接地電位VSSに下降するに連れ、メモリセルMC31、MC32それぞれのストレージ電極の電位が回路内接地電位VSSまで上昇していく。この結果、メモリセルMC21、M22のキャパシタは放電され、“0”データが再書き込みされる(データリフレッシュ)。
【0066】
次いで、ワード線WL3の電位を下げ、メモリセルMC31、MC32のトランスファトランジスタをオフさせる。
【0067】
次いで、センスアンプ駆動信号SAPの電位を内部電源電圧VDDからプリチャージレベルVDD/2に遷移させるとともに、センスアンプ駆動信号 /SANの電位を回路内接地電位VSSからプリチャージレベルVDD/2に遷移させる。これにより、センスアンプ111を非活性にする。さらにプリチャージ信号φEQLを“L”レベルから“H”レベルとし、ビット線イコライザ113を活性にする。これにより、ビット線対BL、 /BL(BL1、 /BL1、BL2、 /BL2)はプリチャージレベルVPRCH(VDD/2)となり、プリチャージされる。
【0068】
DRAMでは以上のようなデータ読み出し/書き込みを、例えば“ナノ秒”オーダーのサイクルで繰り返すことにより、“1”データ、または“0”データをメモリセルに保持し続ける。
【0069】
なお、データの読み出し要求があった場合には、カラムデコーダによりカラムアドレスがデコードされ、データ読み出しを行うビット線対(カラム)が選択される。例えばビット線対BL1、 /BL1が選択された場合には、カラム選択信号CSL1が“H”レベルとなって、カラムゲート112−1が“オン”する。これにより、データはビット線対BL1、 /BL1からデータ線対DQ、 /DQに読み出される。なお、カラムゲート112(112−1、112−2)は、ビット線対間の電位差が増幅されている期間、即ち図9(A)、図9(B)に示すセンス&リフレッシュ期間に“オン”される。
【0070】
ここで、上記キャパシタは、図1および図2に示すように、その断面構造上、トレンチ内部の電極15をゲート電極、キャパシタ絶縁膜13をゲート絶縁膜、トレンチ12を中心にして両側に位置する一対のN型埋め込み層18をソース、ドレイン領域とする絶縁ゲート型トランジスタと見做すことができる。そして、上部領域11AとN型埋め込み層18が逆バイアスされているため、ソース領域となる上記一対の一方のN型埋め込み層18から基板11の下部領域11Bに少数キャリア(この実施形態では電子)が注入される。この結果、下部領域11Bの上記トレンチ12の基板11側の側面には少数キャリアによる反転層が形成される。ここでソース、ドレイン領域となるN型埋め込み層18は共に同一電位(基準電位)に設定されているので、熱平衡状態(equibrium condition )にあり、ドレイン領域となる上記一対の他方のN型埋め込み層18に少数キャリアが流れ込むことはない。そして、この少数キャリアによる反転層と、キャパシタ絶縁膜13を介在した上記電極15によってキャパシタが形成される。すなわち、ソース、ドレイン領域となる一対のN型埋め込み層18間及びN型埋め込み層18と下部領域11B間には電位差が生じていないので(共に0V)、少数キャリアの移動がなく、少数キャリアはチャネル(いわゆるトレンチの界面)に沿って溜まることになる。なお、ここでいうトレンチの界面とは、N型埋め込み層18よりも下部に位置する界面を指している。
【0071】
このように上記構造でなるDRAMセルでは、従来のようにトレンチに対向した基板内部にキャパシタの一方の電極となるN+型拡散領域を形成する必要がないので、セルの高集積化が進んでいき、トレンチの間口が小さくなってきても、トレンチを深くしてキャパシタの容量値を大きくすることが容易である。すなわち、従来のようにトレンチの内部に固相拡散源となる不純物を含有した絶縁膜を堆積し、この絶縁膜から不純物をトレンチ側面に拡散させる必要がなく、板状のN型埋め込み層18を基板内部に埋め込み、この板状のN型埋め込み層18に試験管状のトレンチ12を突き刺さすように構成することで十分大きな容量値を得ることができる。この結果、高集積化が進んでも十分なキャパシタ容量値が確保でき、データの記憶特性の劣化を防止することができる。
【0072】
なお、ソース領域19とN型埋め込み層18及びその間に存在する基板11の上部領域11AでNPN構造が形成されるが、この位置には膜厚が十分に厚いシリコン酸化膜14が形成されているので、この部分に寄生の絶縁ゲート型トランジスタが形成されることはない。従って、導電体層16及び電極15に正極性の電圧が印加された場合でも、ソース領域19とN型埋め込み層18との間が導通して、電流が流れることはない。
【0073】
[N型埋め込み層18]
次に、N型埋め込み層18が形成される位置およびその抵抗値について説明する。
【0074】
図10はN型埋め込み層18の不純物プロファイル図である。図10は、特にN型埋め込み層18をリン(P)のイオン注入によって形成した場合の不純物プロファイルを示している。
【0075】
図10に示す特性A、Bはともに、リンのドーズ量を例えば1×1013/cm2 にし、特性Aはイオンの加速電圧を1.8MeVに、特性Bは1.5MeVにそれぞれ設定した場合を示している。いずれの場合にも、熱処理を行って注入イオンを活性化した後では、上記N型埋め込み層18は深さ方向で所定の幅を有するように形成される。そして、基板11の主表面からこのN型埋め込み層18の上面までの距離は1μm程度にされている。ここで、基板11の主表面からN型埋め込み層18の上面までの距離をあまり短くすると、絶縁ゲート型トランジスタのソース領域19とN型埋め込み層18との間でパンチスルーが発生する恐れがあるので、十分な耐圧を確保するために両者間の距離は少なくとも0.5μm以上に設定することが好ましい。
【0076】
図11はN型埋め込み層18におけるドーズ量とシート抵抗との関係を示す特性図である。図11は、特にN型不純物イオンをリンイオンとした場合の関係について示している。
【0077】
図11に示すように、ドーズ量が概略2×1013/cm2 を越えるとN型埋め込み層18のシート抵抗は1000Ω以下となる。ここで、N型埋め込み層18のシート抵抗を1000Ω以下に設定すると、少数キャリアの発生、消滅が十分に速く起きるため、DRAMの動作に支障がないことが実験によって確認されている。従って、N型埋め込み層18をリンのイオン注入によって形成する場合には、ドーズ量を2×1013/cm2 以上としてシート抵抗を1000Ω以下に設定する。
【0078】
なお、上記少数キャリアとは下部領域11Bに対する少数キャリアであり、電子である。即ち、N型埋め込み層18は少数キャリアの供給源として作用している。この少数キャリアはトレンチ12に沿った反転層(N型)を下部領域11Bに形成するものである。N型埋め込み層18を少数キャリアの供給源として作用させるためには、そのシート抵抗は1500Ω以下であれば良い。
【0079】
[トレンチキャパシタ]
次に、トレンチキャパシタの電圧−容量特性について説明する。
【0080】
図12はこの発明に係るダイナミック型メモリセルが具備するトレンチキャパシタの電圧−容量特性を示す特性図である。
【0081】
図12に示すように、この発明に係るダイナミック型メモリセルが具備するトレンチキャパシタの電圧−容量特性は、容量がほぼ一定となる領域(I)および容量が変化する領域(II)とを持つ。概略的に、ストレージ電極15とプレート電極との電位差(電圧)が“正”であると容量はほぼ一定であり、反対に“負”であると容量が減少する傾向を示す。これは次の理由によるものと推測される。
【0082】
図13(A)はパワーオン前のトレンチキャパシタの状態を示す図、図13(B)はパワーオン後のトレンチキャパシタの状態(I)を示す図、図13(C)はパワーオン後のトレンチキャパシタの状態(II)を示す図である。
【0083】
図13(A)に示すように、パワーオン前のトレンチキャパシタは、トレンチ12の周囲の導電型はP型である。なお、N型埋め込み層18と下部領域11Bとの間にはPN接合が存在するので空乏層が生じている。
【0084】
また、図13(B)に示すように、パワーオン後、下部領域11Bに対して、ストレージ電極15の電位が高くなるとトレンチ12の周囲に空乏層が発生し、さらに空乏層の中にN型の反転層が形成され、やがて、トレンチ12の周囲がN型の反転層によっては完全に覆われる。この状態においてはトレンチキャパシタの誘電体膜がキャパシタ絶縁膜13のみとなるので、その容量は最大値を示すようになる。これが図12に示す領域(I)の状態である。
【0085】
また、図13(C)に示すように、パワーオン後、下部領域11Bに対して、ストレージ電極15の電位が低くなるとN型の反転層が消滅し始め、トレンチ12の周囲はN型の反転層によっては完全に覆われなくなる。この状態においては、トレンチキャパシタの誘電体膜はキャパシタ絶縁膜13の他、空乏層が存在するので、その容量は図13(B)に示す状態よりも低下する。これが図12に示す領域(II)の状態である。
【0086】
なお、トレンチ12の周囲からN型の反転層が完全に消滅し、さらに空乏層も完全に消滅すれば、トレンチキャパシタの誘電体膜はキャパシタ絶縁膜13のみとなるので、その容量は最大値を示す。しかしながら、DRAMは“ナノ秒”のサイクルでデータのリフレッシュを繰り返すので、N型の反転層および空乏層は完全に消滅しきれない。即ち、“ナノ秒”は非常に短い時間であるために、N型の反転層を構成する電子が全て再結合しきれない。このため、図13(C)に示すように、N型の反転層と空乏層とが混在した状態が残ってしまうものと推測される。
【0087】
[この発明に係るダイナミック型メモリセルの第1の使用例]
ところで、ダイナミック型メモリセルにおいて、上記のようにそのキャパシタの容量が変化することは、あまり好ましいことではない。このため、この発明に係るダイナミック型メモリセルおいては、領域(I)の特性で使用されることが望ましい。
【0088】
この発明に係るダイナミック型メモリセルを領域(I)の特性で使用するための一例は、図9(A)および図9(B)に示したビット線がとり得る電圧の最低値と同じか、それよりもプレート電位VPLを低くすることである。このようにすれば、ストレージ電極15とプレート電極との電位差(電圧)が“負”になることはない。よって、この発明に係るダイナミック型メモリセルを領域(I)の特性により使用できる。
【0089】
ところで、ビット線の電位はその回路動作の上では、通常、負電位にならない。例えばビット線が回路動作の上でとり得る最低の電位は、NMOSセンスアンプを駆動する駆動信号 /SANの駆動電位VSANである。駆動電位VSANは、通常、回路内接地電位VSS(0V)である。これに鑑み、具体例としては、上述したようにプレート電位VPLを回路内接地電位VSS(0V)とする。即ち、N型埋め込み層18を回路内接地電位VSS(0V)にバイアスする。
【0090】
次に、プレート電位VPLを回路内接地電位VSS(0V)とした時に、トレンチキャパシタに蓄積できる電荷量について説明する。
【0091】
図14(A)はこの発明に係るダイナミック型メモリセルに“1”データを書き込んだ時の蓄積電荷量Qを示す図、図15(A)はこの発明に係るダイナミック型メモリセルに“0”データを書き込んだ時の蓄積電荷量Qを示す図である。なお、条件は、プレート電位VPL=0V、基板電位VSUB=0V、ビット線プリチャージレベル=1V、“1”データ書き込みレベル=2V、“0”データ書き込みレベル=0Vである。
【0092】
また、図14(B)は“1”データ書き込み時におけるビット線、N型埋め込み層18および下部領域11Bの電位の状態を示す図、図15(B)は“0”データ書き込み時におけるビット線、N型埋め込み層18および下部領域11Bの電位の状態を示す図である。
【0093】
[“1”データ書き込み]
図14(A)および図14(B)に示すように、ビット線の電位をプリチャージレベル1Vとした後、トランスファトランジスタを“オン”させ、ストレージ電極15をビット線に接続する。この時のストレージ電極15の電位はほぼプリチャージレベル1Vである。この後、ビット線の電位を“1”データ書き込みレベル2Vに遷移させる。これにともなって、ストレージ電極15の電位は1Vから2Vに遷移する。電荷量Qは容量C×電圧Vであるから、この時にトレンチキャパシタに蓄積される電荷量Qは図14(A)に斜線に示したものとなる。
【0094】
[“0”データ書き込み]
図15(A)および図15(B)に示すように、ビット線の電位をプリチャージレベル1Vとした後、トランスファトランジスタを“オン”させ、ストレージ電極15をビット線に接続する。この時のストレージ電極15の電位はほぼプリチャージレベル1Vである。この後、ビット線の電位を“0”データ書き込みレベル0Vに遷移させる。これにともなって、ストレージ電極15の電位は1Vから0Vに遷移する。電荷量Qは容量C×電圧Vであるから、この時にトレンチキャパシタに蓄積される電荷量Qは図15(A)に斜線に示したものとなる。
【0095】
以上のように、プレート電位VPLを、ビット線がとりう得る電位の最低値と同じか、それよりも低くすることで、この発明に係るダイナミック型メモリセルを、図12に示す領域(I)の範囲で使用することができる。これによれば、“1”データ書き込み時および“0”書き込み時の双方において容量Cの減少がほとんどなく、この発明に係るダイナミック型メモリセルを最大の容量で使用できる。即ち、“1”データ書き込み時および“0”書き込み時の双方において、充分な電荷を蓄積することができる。
【0096】
なお、上記第1の使用例では、ビット線の最低電位が回路内接地電位VSS(0V)としたが、例えば駆動電位VSANが負電位となるような場合、プレート電位VPLは駆動電位VSANに合わせて、同じ負電位としても良い。
【0097】
[この発明に係るダイナミック型メモリセルの第2の使用例]
上記第1の使用例では、“1”データ書き込み時および“0”書き込み時の双方において、充分な電荷を蓄積できる利点がある。その反面、プレート電位VPLとビット線がとりうる電圧の最大値との差が大きくなり、キャパシタ絶縁膜13に印加される電界が大きくなる、という事情を招く。キャパシタの容量を大きくするための方法の一つとしてキャパシタ絶縁膜13、即ちキャパシタの誘電体膜の薄膜化がある。しかしながら、キャパシタ絶縁膜13に印加される電界が大きいと、これの薄膜化も難しくなってくる。このため、この発明に係るダイナミック型メモリセルおいては、キャパシタ絶縁膜13に印加される電界を小さくすることが望ましい。
【0098】
この発明に係るダイナミック型メモリセルのキャパシタ絶縁膜13に印加される電界を小さくするための一例は、図9(A)および図9(B)に示したビット線のプリチャージレベルとプレート電位VPLとを互いに実質的に等しくすることである。このようにすれば、ストレージ電極15の電位がプレート電極の電位に対して“正”になった時、反対に“負”になった時の双方において、キャパシタ絶縁膜13に印加される電界をほぼ等しくできる。これにより、キャパシタ絶縁膜13に印加される電界は、例えば上記第1の使用例に比べて小さくできる。具体的には、プリチャージレベルおよびプレート電位VPLの双方を回路内接地電位VSS(0V)とする。プリチャージレベルは、ビット線イコライザに供給されるプリチャージ電位VPRCHである。
【0099】
図16(A)はこの発明に係るダイナミック型メモリセルに“1”データを書き込んだ時の蓄積電荷量Qを示す図、図17(A)はこの発明に係るダイナミック型メモリセルに“0”データを書き込んだ時の蓄積電荷量Qを示す図である。なお、条件は、プレート電位VPL=0V、基板電位VSUB=0V、ビット線プリチャージレベル=0V、“1”データ書き込みレベル=1V、“0”データ書き込みレベル=−1Vである。
【0100】
また、図16(B)は“1”データ書き込み時におけるビット線、N型埋め込み層18および下部領域11Bの電位の状態を示す図、図17(B)は“0”データ書き込み時におけるビット線、N型埋め込み層18および下部領域11Bの電位の状態を示す図である。
【0101】
[“1”データ書き込み]
図16(A)および図16(B)に示すように、ビット線の電位をプリチャージレベル0Vとした後、トランスファトランジスタを“オン”させ、ストレージ電極15をビット線に接続する。この時のストレージ電極15の電位はほぼプリチャージレベル0Vである。この後、ビット線の電位を“1”データ書き込みレベル1Vに遷移させる。これにともなって、ストレージ電極15の電位は0Vから1Vに遷移する。電荷量Qは容量C×電圧Vであるから、この時にトレンチキャパシタに蓄積される電荷量Qは図16(A)に斜線に示したものとなる。
【0102】
[“0”データ書き込み]
図17(A)および図17(B)に示すように、ビット線の電位をプリチャージレベル0Vとした後、トランスファトランジスタを“オン”させ、ストレージ電極15をビット線に接続する。この時のストレージ電極15の電位はほぼプリチャージレベル0Vである。この後、ビット線の電位を“0”データ書き込みレベル−1Vに遷移させる。これにともなって、ストレージ電極15の電位は0Vから−1Vに遷移する。電荷量Qは容量C×電圧Vであるから、この時にトレンチキャパシタに蓄積される電荷量Qは図17(A)に斜線に示したものとなる。以上のように、プレート電位VPLとビット線プリチャージレベルとを互いに実質的に等しくすることにより、キャパシタ絶縁膜13に印加される電界を小さくすることができる。即ちプレート電位VPL(0V)と“1”データ書き込み時のストレージ電極15の電位(ほぼ1V)との電位差、およびプレート電位VPL(0V)と“0”データ書き込み時のストレージ電極15の電位(ほぼ−1V)との電位差はともに約1Vとなる。
【0103】
なお、図17(A)に示すように、第2の使用例では“0”データ書き込み時、ストレージ電極15の電位がプレート電位VPLに対して“負”になるので、上述したように容量Cが減少する。これにより、蓄積できる電荷量Qは“1”データ書き込み時よりも減少する。このような特性は上述したようにあまり好ましいことではないが、全く使用できないものではない。たとえ容量Cが減少する傾向を示しても、結果として電荷量Qが“0”データを保持するのに充分な量であれば、何等問題なく、使用することができる。
【0104】
また、第1の使用例ではキャパシタ絶縁膜13に印加される電界が大きくなるが、内部電源の低電圧化も同時に進行している。例えば従来内部電源電圧は5Vが一般的であったが、現在、市販されているLSI製品では3Vが主流である。さらに実際には内部電源電圧3V以下、例えばこの実施形態のように内部電源電圧2Vでも充分に動作するようになってきている。今後は2V以下に低電圧化される。このようにキャパシタ絶縁膜13に印加される電界は内部電源を低電圧化することでも小さくできる。
【0105】
以上のことから、上記第1、第2の使用例のどちらも充分に使用できる。そして、実使用に際しては、いずれか最適なほうを選んで実施されれば良い。
【0106】
[この発明に係るダイナミック型メモリセルの第3の使用例]
図18は、この発明に係るダイナミック型メモリセルが具備するトレンチキャパシタの電圧−容量特性を示す特性図である。なお、図18は図12に示した特性図を簡略化して示したものである。
【0107】
図18に示すように、実際には、ストレージ電極15とプレート電極との電位差が“負”になると容量が減少する。この結果、蓄積可能な電荷量は減少する。理想は、ストレージ電極15とプレート電極との電位差が“負”でも“正”でも、その容量が一定になることである。
【0108】
この第3の使用例の目的は、ストレージ電極15とプレート電極との電位差が“負”になると蓄積できる電荷量が減少する事情を改善し、上記電位差が“負”になった時に、蓄積できる電荷量を増やすことにある。
【0109】
図19(A)は第3の使用例が示す電圧−容量特性の傾向を示す図、図19(B)は第3の使用例に係る、プリチャージレベル(VPRCH)がストレージ電極15に印加された時のN型埋め込み層18および下部領域11Bの電位の状態を示す図である。
【0110】
図19(A)に示すように、第3の使用例は、容量−電圧特性カーブC−Vを、図中破線に示すように、負の方向にシフトさせるものである。このためには、図13(B)に示した反転層を、ストレージ電極15とプレート電極との電位差が“負”になっても消滅させ難くすれば良い。このために、第3の使用例では、図19(B)に示すように、基板電位VSUBをプリチャージレベル、即ちプリチャージ電位VPRCHよりも低く、かつプレート電位VPLよりも低くする。上記プリチャージ電位VPRCHは、ビット線イコライザに供給されるプリチャージ電位VPRCHである。これにより、ストレージ電極15がプリチャージ電位VPRCHになった時において、ストレージ電極15と下部領域11Bとの間に正の電位差を生じさせることができる。ストレージ電極15と下部領域11Bとの間に正の電位差が生じていれば、ストレージ電極15は、トレンチ12周囲の下部領域11Bに反転層を生じさせる。この後、“0”データ書き込み時には、ストレージ電極15の電位はプリチャージ電位VPRCHから例えば0Vに遷移するが、少なくともストレージ電極15がプリチャージ電位VPRCHの時には充分な反転層がある。これにより、反転層が消滅し始める状態を、例えば第2の使用例に比べて負の方向にシフトできる。これにより、ストレージ電極15とプレート電極との電位差が“負”になった時に、蓄積できる電荷量を増やすことができる。
【0111】
なお、第3の使用例においては、第2の使用例と同様に、プレート電位VPLがプリチャージ電位VPRCH(プリチャージレベル)と等しくできる。このため、第2の使用例と同様に、キャパシタ絶縁膜13に印加される電界を小さくできる効果を得ることができる。
【0112】
[第2の実施形態]
第2の実施形態は、ストレージ電極15とプレート電極との電位差が“負”になると蓄積できる電荷量が減少する事情を、構造的な工夫により改善したものである。
【0113】
図20(A)はこの発明の第2の実施形態に係るダイナミック型メモリセルが具備するトレンチキャパシタが示す電圧−容量特性の傾向を示す図、図20(B)はこの発明の第2の実施形態に係るダイナミック型メモリセルが具備するトレンチキャパシタの断面図である。
【0114】
図20(A)に示すように、第2の実施形態は、容量−電圧特性カーブC−Vの容量の減少率を、図中破線に示すように、小さくするものである。このためには、図13(B)に示した反転層を、ストレージ電極15とプレート電極との電位差が“負”になっても消滅させ難くすれば良い。このために、第2の実施形態では、トレンチ12の周囲に、P型の強度が下部領域11BのP型の強度よりも弱い領域を形成する。具体的には、図20(B)に示すように、トレンチ12の周囲にP型の下部領域11BよりもP型不純物濃度が薄いP− 型領域11Cを形成する。
【0115】
このようにトレンチ12の周囲に、P型の強度が下部領域11BのP型の強度よりも弱いP− 型領域11Cを形成することによって、トレンチ12の周囲には、より多くの少数キャリア(この実施形態では電子)を含む反転層が形成されるようになる。反転層に含まれる少数キャリアが多ければ、その反転層が消滅するまでにより長い時間を要する。したがって、反転層は、ストレージ電極15とプレート電極との電位差が“負”になっても消滅し難くなる。これにより、ストレージ電極15とプレート電極との電位差が“負”になった時に、蓄積できる電荷量を増やすことができる。
【0116】
なお、この第2の実施形態は、上述の第1、第2、第3の使用例と組み合わせて使用できる。
【0117】
[製造方法]
次に、この発明に係るダイナミック型メモリセルを具備したDRAMの製造方法について説明する。
【0118】
この発明に係るダイナミック型メモリセルを具備したDRAMチップは、5つの主要な工程を経て製造される。
【0119】
即ちトレンチキャパシタを形成する工程、シャロートレンチアイソレーション(STI)を形成する工程、トランジスタを形成する工程、内部配線を形成する工程、そしてN型埋め込み層18を形成する工程である。このN型埋め込み層18を形成する工程はこの発明に係るダイナミック型メモリセルにおいて特に重要である。この工程を製造シーケンスのどこに組み込むかで、この発明に係るダイナミック型メモリセルを具備したDRAMの製造コストが左右される。
【0120】
以下、3つの製造シーケンス例について説明する。
【0121】
[第1の製造シーケンス例]
図21(A)は、この発明に係るダイナミック型メモリセルを具備したDRAMの第1の製造シーケンス例を示す図である。
【0122】
図21(A)に示すように、第1の製造シーケンス例は、最初にN型埋め込み層18を形成する。この後、トレンチキャパシタ、STI、トランジスタ、配線を順次形成する。この第1の製造シーケンスは、基板11の深い部分からその上部に向かって順次装置構造を形成していく方法である。
【0123】
上記第1の製造シーケンス例では、基板11の内部にN型埋め込み層18を形成してからトレンチ12を形成する。この発明に係るダイナミック型メモリセルを形成するためには、トレンチ12をN型埋め込み層18に正確にアライメントさせなければならない。しかし、N型埋め込み層18は基板11の深い部分に形成されており、N型埋め込み層18は基板11の表面から見ることができない。このため、N型埋め込み層18に対するトレンチ12のアライメントには、N型埋め込み層18の形成に使用されたアライメントマークが使われる。このアライメントマークの代表例は、オリエンテーションフラット等、ウェーハに形成されているシリコン結晶の方向を示すマークである。
【0124】
この発明に係るダイナミック型メモリセルを具備したDRAMは、上記第1の製造シーケンスにより形成することができる。
【0125】
[第2の製造シーケンス例]
現在のオリエンテーションフラットはアライメントマークとして充分な精度を有している。しかし、最先端の技術を使用して製造されるLSI製品、即ちMビットクラス以上の集積度を誇るDRAM製品においては、オリエンテーションフラット以上に高精度なマークが必要とされる。このため、N型埋め込み層18を形成する前に、ウェーハの表面にオリエンテーションフラット以上の精度を持つアライメントマークを形成する。
【0126】
しかしこの方法では、アライメントマークを形成する工程が別途必要であり、製造コストがかさむ事情がある。
【0127】
この第2の製造シーケンス例は、アライメントマークを形成せずに、トレンチ12とN型埋め込み層18との高精度なアライメントを可能にする製造方法を提供することを目的としている。
【0128】
図21(B)は、この発明に係るダイナミック型メモリセルを具備したDRAMの第2の製造シーケンス例を示す図である。
【0129】
図21(B)に示すように、第2の製造シーケンス例は、最初にトレンチキャパシタを形成する。この後、N型埋め込み層18、STI、トランジスタ、配線を順次形成する。
【0130】
上記第2の製造シーケンス例では、基板11の表面からその内部に向かってトレンチ12を形成してからN型埋め込み層18を形成する。トレンチ12は基板11の表面に露呈しており、トレンチ12は基板11の表面から見ることができる。即ちトレンチ12はアライメントマークとして使うことができる。このようにトレンチ12をアライメントマークとして使用することで、別途アライメントマークを形成しなくても、N型埋め込み層18はトレンチ12に正確にアライメントさせることができる。
【0131】
[第3の製造シーケンス例]
製造コストの削減は廉価な製品を市場に供給するための重要な課題である。製造コストを削減するために最も良い方法は、マスクレス、即ちホトリソグラフィ工程を用いないことである。しかしながら、現状のLSI製造においては、ホトリソグラフィ工程をゼロにすることは不可能である。しかし、マスクの数を削減することは可能である。
【0132】
この第3の製造シーケンス例は、マスクの数を削減し、製造コストの圧縮を可能にする製造方法を提供することを目的としている。
【0133】
図21(C)は、この発明に係るダイナミック型メモリセルを具備したDRAMの第3の製造シーケンス例を示す図である。
【0134】
図21(C)に示すように、第3の製造シーケンス例は、トレンチキャパシタ、STIをそれぞれ形成した後に、N型埋め込み層18を形成する。この後、トランジスタ、配線を順次形成する。
【0135】
上記第3の製造シーケンス例では、トレンチ12、STIを形成してからN型埋め込み層18を形成する。N型埋め込み層18はメモリセルアレイが形成される部分の下に形成される。N型埋め込み層18を形成するための導電性不純物のイオン注入は、メモリセルのトランスファトランジスタ用の活性領域を通して行われる。トランスファトランジスタを含め、LSIを構成するためのトランジスタが形成される活性領域には、通常、しきい値電圧を調節するために導電性不純物がイオン注入される。第3の製造シーケンスでは、N型埋め込み層18を形成する時点において、活性領域および分離領域がともに完成している。このため、N型埋め込み層18を形成するための導電性不純物のイオン注入と、トランスファトランジスタのしきい値電圧を調節するための導電性不純物のイオン注入とを、同じマスクを用いて行うことができる。同じマスクを用いて、N型埋め込み層18およびしきい値電圧調節のためのイオン注入を行うことで、マスクの数を削減でき、製造コストを圧縮することができる。
【0136】
[メモリセルの製造方法]
次に、この発明に係るダイナミック型メモリセルの製造方法の具体的一例を説明する。以下に説明する製造形成方法は、上記第3の製造シーケンスに従う。
【0137】
図22(A)〜図28(B)はそれぞれ、この発明に係るダイナミック型メモリセルを主要な製造工程毎に示す斜視図である。
【0138】
まず、図22(A)に示すように、P型シリコンからなる半導体基板11の表面を熱酸化し、バッファ酸化膜(SiO2 )41を形成する。次いで、バッファ酸化膜41上に窒化シリコンを堆積し、窒化シリコン膜(Si3 N4 )42を形成する。次いで、窒化シリコン膜42の上にホトレジストを塗布し、図示せぬホトレジスト膜を形成する。次いで、このホトレジスト膜に対し、ホトリソグラフィ法によりトレンチの形成パターンに対応した窓を形成する。次いで、このホトレジスト膜をマスクに用いたRIE法により、窒化シリコン膜42をエッチングし、窒化シリコン膜42にトレンチの形成パターンに対応した窓43を形成する。この工程に使用されるアライメントマークは、ウェーハ(基板11)に形成された図示せぬオリエンテーションフラット等である。
【0139】
次に、図22(B)に示すように、上記窒化シリコン膜42をマスクに用いたRIE法により基板11をエッチングし、基板11に間口Fが例えば0.3μmで深さが7μmのトレンチ(ディープトレンチ)12を形成する。
【0140】
なお、図20(B)に示した第2の実施形態に係るダイナミック型メモリセルを形成する場合には、トレンチ12を形成した後、このトレンチ12に対して、基板11とは反対導電型の不純物、この実施形態ではN型の不純物をイオン注入すれば良い。
【0141】
次に、図23(A)に示すように、上記トレンチ12から露出した基板11の表面を熱酸化し、膜厚が例えば10nm程度の二酸化シリコンからなるキャパシタ絶縁膜13を形成する。なお、キャパシタ絶縁膜13は二酸化シリコンに限らず、SiO2 /Si3 N4 /SiO2 の三層構造からなる膜(ONO膜)や、SiO2 /Si3 N4 の二層構造からなる膜(ON膜)等にすることもできる。次いで、ここまで得られている構造の上に導電性のポリシリコンを堆積し、導電性のポリシリコン膜44を形成する。このポリシリコン膜44はトレンチ12を埋め込む。また、導電性不純物としてN型の不純物を含有している。
【0142】
次に、図23(B)に示すように、上記窒化シリコン膜42をストッパに用いたRIE法により上記ポリシリコン膜44をエッチバックし、トレンチ12の上部から上記ポリシリコン膜44を除去する。なお、トレンチ12の内部に残されたポリシリコン膜44はストレージ電極15となる。
【0143】
次に、図24(A)に示すように、上記窒化シリコン膜42およびストレージ電極15をマスクに用いたCDE法によりキャパシタ絶縁膜13をエッチングし、トレンチ12の上部から上記キャパシタ絶縁膜13を除去する。次いで、ここまで得られている構造の上に二酸化シリコンを堆積し、膜厚が例えば30〜40nm程度の二酸化シリコン膜を形成する。次いで、上記窒化シリコン膜42およびストレージ電極15をストッパに用いたRIE法により二酸化シリコン膜をエッチングし、トレンチ12の側壁に二酸化シリコン膜を残す。トレンチ12の側壁に残された二酸化シリコン膜はカラー酸化膜14となる。
【0144】
次に、図24(B)に示すように、図24(A)に示す構造の上にノンドープのポリシリコンを堆積し、ノンドープのポリシリコン膜を形成する。次いで、上記窒化シリコン膜42をストッパに用いたRIE法によりこのノンドープのポリシリコン膜をエッチバックし、トレンチ12の上部からこのポリシリコン膜を除去する。トレンチ12の内部に残されたノンドープのポリシリコン膜は、ストレージ電極15を基板11の表面に導く導電体層16(16A)となる。なお、この工程時においては導電体層16Aは高い抵抗値を有する。導電体層16Aを構成するポリシリコンがノンドープであるためである。しかしながら、以後の製造過程においてN型不純物がストレージ電極15から拡散(固相拡散)されるために、最終的にはその抵抗値は導電体として機能するように減少される。次いで、上記窒化シリコン膜42および導電体層16Aをマスクに用いたCDE法によりキャパシタ絶縁膜13をエッチングし、トレンチ12の上部から上記カラー酸化膜14を除去する。これにより、トレンチ12から基板11の表面を露出させる。
【0145】
次に、図25(A)に示すように、図24(B)に示す構造の上にノンドープのポリシリコンを堆積し、ノンドープのポリシリコン膜を形成する。次いで、上記窒化シリコン膜42をストッパに用いたRIE法によりこのノンドープのポリシリコン膜をエッチバックし、トレンチ12の上部からこのポリシリコン膜を除去する。トレンチ12の内部に残されたノンドープのポリシリコン膜は、ストレージ電極15を基板11の表面に導く導電体層16(16B)となる。なお、この工程時においては導電体層16Bは導電体層16Aと同様に高い抵抗値を有するが、同様に以後の製造過程においてN型不純物がストレージ電極15から拡散(固相拡散)されるために、最終的にはその抵抗値は導電体として機能するように減少される。導電体層16Bは導電体層16Aと一体になり、図1に示した導電体層16を構成する。また、トレンチ12の側壁を介して導電体層16Bは基板11に接触される。
【0146】
ここまでの工程により、トレンチキャパシタが完成する。次に、STIを形成する製造シーケンスに移る。
【0147】
STIを形成するために、まず、図25(B)に示すように、図25(A)に示す構造の上にホトレジストを塗布し、ホトレジスト膜を形成する。次いで、このホトレジスト膜に対し、ホトリソグラフィ法によりSTIの形成パターンに対応した窓を形成する。この結果、互いに孤立したホトレジスト膜45が複数得られる。複数の孤立したホトレジスト膜45は各々活性領域となる部分を覆う。この工程では、アライメントマークとしてトレンチ12を使用する。これにより、形成される活性領域はトレンチ12に対して高精度にアライメントされる。
【0148】
次に、図26(A)に示すように、ホトレジスト膜45をマスクに用いたRIE法により、図25(B)に示す構造をエッチングし、図25(B)に示す構造に格子状のシャロートレンチ46を形成する。次いで、ホトレジスト膜45を除去する。シャロートレンチ46から突出した部分は活性領域47となる。
【0149】
次に、図26(B)に示すように、図26(A)に示す構造の上に二酸化シリコンを堆積し、二酸化シリコン膜を形成する。この二酸化シリコン膜はシャロートレンチ46を埋め込む。次いで、上記窒化シリコン膜42をストッパに用いたCMP法により二酸化シリコン膜を後退させ、シャロートレンチアイソレーション(STI)17を形成する。次いで、窒化シリコン膜42を除去する。
【0150】
以上の図25(B)〜図26(B)までの工程により、STIが完成する。次に、N型埋め込み層18を形成する製造シーケンスに移る。
【0151】
N型埋め込み層18を形成するために、図27(A)に示すように、図26(B)に示す構造の上にホトレジストを塗布し、ホトレジスト膜を形成する。次いで、このホトレジスト膜に対し、ホトリソグラフィ法によりN型埋め込み層18の形成パターンに対応した窓を形成する。なお、図27(A)はメモリセルアレイの一部分を拡大した斜視図であるため、ホトレジスト膜に形成された上記窓は示されない。 図29(A)および図29(B)はそれぞれ、製造途中のメモリセルアレイ(64キロビットセグメント)の全体を示す斜視図である。
【0152】
図29(A)に示すように、ホトレジスト膜48には、N型埋め込み層18の形成パターンに対応した窓49が形成されている。この窓49は、メモリセルアレイ(64キロビットセグメント)に対応している。図23に示す二点鎖線枠50は、メモリセルアレイ(64キロビットセグメント)が形成される部分を示している。この工程では、アライメントマークとしてSTI17、もしくはトレンチ12を使用する。これにより、形成されるN型埋め込み層18はトレンチ12に対して高精度にアライメントされる。次いで、ホトレジスト膜48をマスクに用いて、N型埋め込み層18を形成するためのN型不純物を基板11にイオン注入する。このN型不純物は、例えばリンイオンである。このリンイオンは、例えば図10、図11を参照して説明したような適切なドーズ量および加速電圧により注入される。
【0153】
なお、このとき、上記トレンチ12の上部をマスクすることにより、トレンチ12内にイオンが注入されないようにしても良い。
【0154】
次いで、ホトレジスト膜48をマスクに用いて、しきい値電圧を調節するためのN型不純物もしくはP型不純物をイオン注入する。P型、N型どちらの導電性不純物をイオン注入するかは、基板11の不純物濃度とトランスファトランジスタのしきい値電圧との関係から決定される。図27(A)に示す点線51は、しきい値電圧を調節するための導電性不純物が注入された部分を示している。
【0155】
また、図27(A)に示すように、STI17を形成した後に、N型埋め込み層18を形成するためのN型不純物を行った場合の構造的特徴は、N型埋め込み層18の深さが、STI17の下と活性領域47の下とで変わることである。具体的には、活性領域47の下のN型埋め込み層18は深く、STI17の下のN型埋め込み層18は浅くなる。
【0156】
次に、図29(B)に示すように、ホトレジスト膜48を除去した後、再度ホトレジストを塗布し、ホトレジスト膜を形成する。次いで、このホトレジスト膜に対し、ホトリソグラフィ法によりウェル32の形成パターンに対応した窓53を形成する。窓53はリング状である。このため、ホトレジスト膜には格子状の部分52Aの部分と、孤立した島状の部分52Bとが得られる。格子状の部分52Aは、センスアンプ(S/A)や、ワード線ドライバ(WDRV)が形成される部分を被覆し、島状の部分52Bはダイナミック型メモリセルが形成される部分を被覆する。この工程では、アライメントマークとしてSTI17、もしくはトレンチ12を使用する。これにより、形成されるウェル32はトレンチ12に対して高精度にアライメントされ、結果としてN型埋め込み層18に対して高精度にアライメントされる。次いで、ホトレジスト膜52A、52Bをマスクに用いて、ウェル32を形成するためのN型不純物を基板11にイオン注入する。このN型不純物は、例えばリンイオンである。
【0157】
図27(A)、図29(A)に示す工程により、N型埋め込み層18が完成する。また、図29(B)に示す工程により上記N型埋め込み層18を基板11の表面に導くためのウェル32が完成する。なお、Pチャネル型MOSトランジスタを形成するための図示せぬN型ウェル等を形成する工程があるが、この工程はウェル32の形成と共通に行われても良いし、ウェル32を形成する前、もしくはウェル32を形成した後に行われても良い。
【0158】
次に、トランジスタを形成する製造シーケンス、および内部配線を形成する製造シーケンスに移る。これらの製造シーケンスは公知の製法にしたがって行われて良いが、引き続きビット線が形成されるまでの具体的な一例を説明することにする。
【0159】
まず、図27(B)に示すように、バッファ酸化膜41を除去し、活性領域47に基板11の表面を露出させる。次いで、露出した基板11の表面を熱酸化し、ゲート酸化膜(SiO2 )21を形成する。次いで、ここまで得られた構造の上に導電性のポリシリコンを堆積し、導電性のポリシリコン膜を形成する。次いで、導電性のポリシリコン膜の上に窒化シリコンを堆積し、窒化シリコン膜61を形成する。次いで、ホトリソグラフィ法を用いて、窒化シリコン膜61、導電性のポリシリコン膜22をパターニングする。これによりワード線22が形成される。なお、ワード線22の上面上に形成された窒化シリコン膜61は、ビット線コンタクト孔をセルフアラインコンタクト技術を用いて形成する際のストッパとなる膜である。次いで、窒化シリコン膜61、STI17をマスクに用いて、ソース、ドレイン領域を形成するためのN型不純物を基板11に対してイオン注入する。これにより、ソース領域19およびドレイン領域20が形成される。次いで、ここまで得られた構造の上に窒化シリコンを堆積し、窒化シリコン膜62を形成する。このワード線22の側面上に形成された窒化シリコン膜62は、ビット線コンタクト孔に埋め込まれる導電物とワード線22とのショートを抑制するための膜である。
【0160】
次に、図28(A)に示すように、図27(B)に示す構造の上に例えば二酸化シリコンを堆積し、第1層層間絶縁膜63を形成する。次いで、ホトリソグラフィ法を用いて、ドレイン領域20に達するビット線コンタクト孔64を第1層層間絶縁膜62に形成する。次いで、ビット線コンタクト孔64を例えばタングステン66等で埋め込む。
【0161】
次に、図28(B)に示すように、図28(A)に示す構造の上に例えば二酸化シリコンを堆積し、第2層層間絶縁膜67を形成する。次いで、ホトリソグラフィ法を用いて、ビット線の形成パターンに対応した溝68を第2層間絶縁膜67に形成する。次いで、溝68を例えばタングステン66等で埋め込み、平坦化することによってビット線23が形成される。
【0162】
以上のようにして、この発明に係るダイナミック型メモリセルが完成する。
【0163】
なお、上記製造方法において、N型埋め込み層18、ソース領域19、ドレイン領域20等を活性化するための熱工程を製造工程の最後の方で行えば、製造工程の最初の方でN型埋め込み層18を形成する場合と比べて深さ方向の幅が広がることを防止できる。このため、このN型埋め込み層18のシート抵抗を十分に下げることができる。
【0164】
【発明の効果】
以上説明したようにこの発明によれば、高集積化された場合であっても、容量素子の容量値を十分に大きくすることができる半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【図1】図1はこの発明に係るダイナミック型メモリセルの断面図。
【図2】図2はこの発明に係るダイナミック型メモリセルをアスペクト比約20で示す断面図。
【図3】図3はこの発明に係るダイナミック型メモリセルを用いた256メガビットDRAMチップの平面図。
【図4】図4は図3に示す16メガビットメモリセルアレイの平面図。
【図5】図5は図4に示す破線枠V内の拡大図。
【図6】図6は図5に示すVI−VI線に沿う断面図。
【図7】図7は図6に示す破線枠VII内の拡大図。
【図8】図8は64キロビットセグメントおよびビット線系回路の回路図。
【図9】図9(A)は“1”データ読み出し/書き込み時におけるビット線電圧の変化を示す電圧波形図、図9(B)は“0”データ読み出し/書き込み時におけるビット線電圧の変化を示す電圧波形図。
【図10】図10はN型埋め込み層の不純物プロファイル図。
【図11】図11はN型埋め込み層におけるドーズ量とシート抵抗との関係を示す特性図。
【図12】図12はこの発明に係るダイナミック型メモリセルが具備するトレンチキャパシタの電圧−容量特性を示す特性図。
【図13】図13(A)はパワーオン前のトレンチキャパシタの状態を示す図、図13(B)はパワーオン後のトレンチキャパシタの状態(I)を示す図、図13(C)はパワーオン後のトレンチキャパシタの状態(II)を示す図。
【図14】図14(A)はこの発明に係るダイナミック型メモリセルに“1”データを書き込んだ時の蓄積電荷量を示す図、図14(B)は“1”データ書き込み時におけるビット線、N型埋め込み層および下部領域の電位の状態を示す図。
【図15】図15(A)はこの発明に係るダイナミック型メモリセルに“0”データを書き込んだ時の蓄積電荷量を示す図、図15(B)は“0”データ書き込み時におけるビット線、N型埋め込み層および下部領域の電位の状態を示す図。
【図16】図16(A)はこの発明に係るダイナミック型メモリセルに“1”データを書き込んだ時の蓄積電荷量を示す図、図16(B)は“1”データ書き込み時におけるビット線、N型埋め込み層および下部領域の電位の状態を示す図。
【図17】図17(A)はこの発明に係るダイナミック型メモリセルに“0”データを書き込んだ時の蓄積電荷量を示す図、図17(B)は“0”データ書き込み時におけるビット線、N型埋め込み層および下部領域の電位の状態を示す図。
【図18】図18はこの発明に係るダイナミック型メモリセルが具備するトレンチキャパシタの電圧−容量特性を概略的に示す特性図。
【図19】図19(A)は第3の使用例の電圧−容量特性の傾向を示す図、図19(B)は第3の使用例に係る、プリチャージレベルがストレージ電極に印加された時のN型埋め込み層および下部領域の電位の状態を示す図。
【図20】図20(A)はこの発明の第2の実施形態に係るダイナミック型メモリセルが具備するトレンチキャパシタの電圧−容量特性の傾向を示す図、図20(B)はこの発明の第2の実施形態に係るダイナミック型メモリセルが具備するトレンチキャパシタの断面図。
【図21】図21(A)はこの発明に係るダイナミック型メモリセルを具備したDRAMの第1の製造シーケンス例を示す図、図21(B)はこの発明に係るダイナミック型メモリセルを具備したDRAMの第2の製造シーケンス例を示す図、図21(C)はこの発明に係るダイナミック型メモリセルを具備したDRAMの第3の製造シーケンス例を示す図。
【図22】図22(A)および図22(B)はそれぞれこの発明に係るダイナミック型メモリセルの主要な製造工程における斜視図。
【図23】図23(A)および図23(B)はそれぞれこの発明に係るダイナミック型メモリセルの主要な製造工程における斜視図。
【図24】図24(A)および図24(B)はそれぞれこの発明に係るダイナミック型メモリセルの主要な製造工程における斜視図。
【図25】図25(A)および図25(B)はそれぞれこの発明に係るダイナミック型メモリセルの主要な製造工程における斜視図。
【図26】図26(A)および図26(B)はそれぞれこの発明に係るダイナミック型メモリセルの主要な製造工程における斜視図。
【図27】図27(A)および図27(B)はそれぞれこの発明に係るダイナミック型メモリセルの主要な製造工程における斜視図。
【図28】図28(A)および図28(B)はそれぞれこの発明に係るダイナミック型メモリセルの主要な製造工程における斜視図。
【図29】図29(A)および図29(B)はそれぞれ製造途中のメモリセルアレイの全体を示す斜視図。
【図30】図30は従来のダイナミック型メモリセルの断面図。
【図31】図31(A)は従来のダイナミック型メモリセルをアスペクト比約20で示す断面図、図31(B)はトレンチの底に固相拡散源膜が残った状態を示す図。
【符号の説明】
11…半導体基板、
12…トレンチ、
13…キャパシタ絶縁膜、
14…シリコン酸化膜(カラー酸化膜)、
15…電極、
16…導電体層、
17…フィールド絶縁膜(STI)、
18…N型埋め込み層、
19…ソース領域、
20…ドレイン領域、
21…ゲート酸化膜、
22…ゲート電極。
Claims (16)
- 第1導電型の半導体基板と、
前記半導体基板の表面から離間されて前記半導体基板内に形成された、この半導体基板を上部領域と下部領域とに分割する第2導電型の埋め込み層と、
前記半導体基板の表面から前記下部領域まで前記埋め込み層を突き抜けて形成されたトレンチと、
前記トレンチ内に形成された、前記下部領域に容量結合する電極体と、
前記電極体に接続されたスイッチと、
前記スイッチに接続された回路配線と、
前記下部領域の前記トレンチ周囲の部分に形成された、第1導電型の強度が前記下部領域の第1導電型の強度よりも弱い第1導電型の半導体領域と
を具備することを特徴とする半導体集積回路装置。 - 前記電極体は前記下部領域に第2導電型の反転層を電界効果により形成し、この反転層は前記電極体とともに容量素子を構成することを特徴とする請求項1に記載の半導体集積回路装置。
- 前記埋め込み層は前記反転層を形成するキャリアのソースとして機能することを特徴とする請求項2に記載の半導体集積回路装置。
- 前記埋め込み層は第2導電型の不純物を含んだ拡散層であり、この拡散層のシート抵抗は1500(Ω/□)以下であることを特徴とする請求項3に記載の半導体集積回路装置。
- 前記埋め込み層は深さ方向に幅を有し、この埋め込み層の上面から前記半導体基板の表面までの距離は0.5μm以上であることを特徴とする請求項3に記載の半導体集積回路装置。
- 前記埋め込み層はプレート電位の供給を受けることを特徴とする請求項3に記載の半導体集積回路装置。
- 前記プレート電位は前記回路配線が回路構成上とり得る最低の電位以下であることを特徴とする請求項6に記載の半導体集積回路装置。
- 前記最低の電位は前記回路配線に接続されるNMOSセンスアンプを駆動する駆動信号の電位であることを特徴とする請求項7に記載の半導体集積回路装置。
- 前記プレート電位は前記回路配線のプリチャージレベルと実質的に同じであることを特徴とする請求項6に記載の半導体集積回路装置。
- 前記プリチャージレベルは前記回路配線に接続されるイコライザに供給されるプリチャージ電位であることを特徴とする請求項9に記載の半導体集積回路装置。
- 前記下部領域の電位は、前記回路配線のプリチャージレベル以下、かつプレート電位以下であることを特徴とする請求項6に記載の半導体集積回路装置。
- 前記プレート電位は前記回路配線のプリチャージレベルと実質的に同じであることを特徴とする請求項11に記載の半導体集積回路装置。
- 前記プリチャージレベルは前記回路配線に接続されるイコライザに供給されるプリチャージ電位であることを特徴とする請求項12に記載の半導体集積回路装置。
- 前記上部領域の電位は、前記下部領域の電位以下であることを特徴とする請求項3に記載の半導体集積回路装置。
- 前記スイッチは前記上部領域をバックゲート領域とした絶縁ゲート型FETであることを特徴とする請求項14に記載の半導体集積回路装置。
- 前記第1導電型の半導体領域の第1導電型の不純物濃度は、前記下部領域の第1導電型の不純物濃度よりも低いことを特徴とする請求項1に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10978498A JP3607499B2 (ja) | 1997-04-23 | 1998-04-20 | 半導体集積回路装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-105947 | 1997-04-23 | ||
JP10594797 | 1997-04-23 | ||
JP10978498A JP3607499B2 (ja) | 1997-04-23 | 1998-04-20 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH118357A JPH118357A (ja) | 1999-01-12 |
JP3607499B2 true JP3607499B2 (ja) | 2005-01-05 |
Family
ID=26446170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10978498A Expired - Fee Related JP3607499B2 (ja) | 1997-04-23 | 1998-04-20 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3607499B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4669130B2 (ja) | 2001-01-10 | 2011-04-13 | 川崎マイクロエレクトロニクス株式会社 | 発振装置 |
-
1998
- 1998-04-20 JP JP10978498A patent/JP3607499B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH118357A (ja) | 1999-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4053738B2 (ja) | 半導体メモリ装置 | |
US6680864B2 (en) | Method for reading a vertical gain cell and array for a dynamic random access memory | |
US5981332A (en) | Reduced parasitic leakage in semiconductor devices | |
US8089801B2 (en) | Semiconductor memory device and method of forming the same | |
US6661042B2 (en) | One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region | |
US5897351A (en) | Method for forming merged transistor structure for gain memory cell | |
US7081653B2 (en) | Semiconductor memory device having mis-type transistors | |
JP4064607B2 (ja) | 半導体メモリ装置 | |
US6964895B2 (en) | Method of fabricating vertical one-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region | |
US7785959B2 (en) | Method of multi-port memory fabrication with parallel connected trench capacitors in a cell | |
US20100085813A1 (en) | Method of driving a semiconductor memory device and a semiconductor memory device | |
US7911000B2 (en) | Semiconductor memory device | |
JP2005158952A (ja) | 半導体装置及びその製造方法 | |
JPH08213566A (ja) | 側壁静電容量体dramセル | |
JP2002246571A (ja) | 半導体メモリ装置 | |
US20080017904A1 (en) | Semiconductor device | |
US6436755B1 (en) | Dynamic random access memory cell and method for fabricating the same | |
US6150686A (en) | Semiconductor integrated circuit device with trench capacitor and method of manufacturing the same | |
US20060054955A1 (en) | DRAM cell having MOS capacitor | |
JPS6136384B2 (ja) | ||
US7208799B2 (en) | Floating body cell dynamic random access memory with optimized body geometry | |
US6638817B2 (en) | Method for fabricating dram cell array not requiring a device isolation layer between cells | |
JP4104836B2 (ja) | 半導体メモリ装置及びその製造方法 | |
JP3607499B2 (ja) | 半導体集積回路装置 | |
JPH07106444A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |