TW201826514A - 前側型影像感測器及用於製造該感測器之方法 - Google Patents

前側型影像感測器及用於製造該感測器之方法 Download PDF

Info

Publication number
TW201826514A
TW201826514A TW106134583A TW106134583A TW201826514A TW 201826514 A TW201826514 A TW 201826514A TW 106134583 A TW106134583 A TW 106134583A TW 106134583 A TW106134583 A TW 106134583A TW 201826514 A TW201826514 A TW 201826514A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
image sensor
support substrate
donor
Prior art date
Application number
TW106134583A
Other languages
English (en)
Other versions
TWI737833B (zh
Inventor
瓦特 史瓦然貝區
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201826514A publication Critical patent/TW201826514A/zh
Application granted granted Critical
Publication of TWI737833B publication Critical patent/TWI737833B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明係關於用於前側型影像感測器之基板，其連續包含P-型摻雜半導支撐基板、電氣絕緣層及稱為主動層之半導層，其特徵在於該基板在該支撐基板與該電氣絕緣層之間包含P+型摻雜半導磊晶層。 本發明亦係關於包含此種基板之影像感測器，以及用於製造該基板之方法。

Description

前側型影像感測器及用於製造該感測器之方法
發明領域 本發明係關於用於「前側」型影像感測器之基板、併入有該基板之影像感測器、及用於製造該基板之方法。
發明背景 文件US 2016/0118431描述一種「前側」型影像感測器(亦稱為「前側成像器」)。
如圖1中所例示，該感測器包含絕緣體上半導體(SOI)型基板，其從其背側至其前側包含P+摻雜矽之支撐基板1、氧化矽之層2、及稱為主動層的P-摻雜矽之層3，其中界定光電二極體之矩陣陣列，每一光電二極體界定一像素。
根據慣例，P-摻雜相應於處於大約1014 至數1015 at/cm3 下之P型摻雜劑(例如，硼)之濃度。
P+摻雜相應於處於大約數1015 至1019 at/cm3 下之P型摻雜劑之濃度。
P+型摻雜支撐基板之選擇旨在最小化電子自支撐基板至主動層之遷移，該遷移可能產生相應於甚至在不存在光的情況下在光電二極體中產生載子的暗電流。另一方面，支撐基板可在低於主動層之彼電壓的電壓下偏置，用於引起主動層之大多數載子在主動層3與氧化矽之層2之間的界面處的堆積。氧化矽之層2意欲使主動層3與基板1電氣地絕緣，以達阻止電子自支撐基板傳遞至主動層之目的。
然而，在SOI基板之工業製造線路上實行P+摻雜基板受到關注。
的確，在一些製造站中，例如在清潔或熱處理步驟期間，觀察到硼擴散出支撐基板及散射至製造線路之環境中。
但是，製造線路通常不專用於單一類型的SOI基板，且可尤其造成要處理少量摻雜或未摻雜的基板。然而，擴散至環境中之硼開始污染該基板且此擴散不允許對其摻雜位準之準確控制，從而會改變其電氣性質。
發明概要 本發明之一個目的係克服上述問題且提供用於「前側」型影像感測器之基板，其致能暗電流得以最小化而不在該基板之製造線路上產生污染問題。
為此，本發明提供用於前側型影像感測器之基板，其連續包含P-型摻雜半導支撐基板、電氣絕緣層及稱為主動層之半導層，其特徵在於該基板在該支撐基板與該電氣絕緣層之間包含P+型摻雜半導磊晶層。
「前側」在本文中意指影像感測器的意欲暴露於光輻射之側面。
在其中支撐基板將包含不同材料之堆疊的狀況中，「支撐基板之材料」意指位於該支撐基板之前側的材料，以使得生長磊晶層以與下伏基板之彼者相同的晶格參數(或足夠接近於該晶格參數)來執行。
根據一個實施例，磊晶層係由與該支撐基板相同的半導體材料形成。
在一個特定實行方式中，該支撐基板及該磊晶層係由矽製成。
根據一個實施例，主動層係由矽製成。
有利地，電氣絕緣層之厚度在10 nm與50 nm之間。
較佳地，磊晶層之厚度在0.1 μm與3 μm之間。
本發明亦係關於一種前側影像感測器，其包含如上文所述的基板及在該基板之該主動層中的光電二極體之矩陣陣列。
本發明之另一目標係關於用於製造用於前側型影像感測器之基板的方法，該方法包含以下步驟： -提供P-型摻雜半導支撐基板； -在該支撐基板上磊晶地生長P+型摻雜半導層， -提供包含半導體材料之表層的供體基板； -將該磊晶層黏結至該半導體材料之層，一電氣絕緣層係位於該黏結界面處； -使該供體基板薄化以便將半導主動層轉移至該支撐基板。
根據一個實施例，該方法包含以下步驟：在該供體基板中形成脆化區以便將該表層限界，及使該供體基板薄化，其包含沿該脆化區拆離。
在一個實行方式中，形成該脆化區包含將原子物種植入該供體基板中。
根據一個實施例，該方法進一步包含繞該磊晶層形成摻雜劑擴散阻障層。
較佳實施例之詳細說明 圖2例示根據本發明之一個實施例的用於前側影像感測器之基板。
該基板自其背側至其前側連續包含P-型摻雜半導支撐基板1、P+型摻雜半導層4、電氣絕緣層2及稱為主動層之半導層3。
層3意欲接收可使得影像得以被感測的光電二極體之矩陣陣列(未表示)。有利地而非以限制性方式，該層3可由矽製成。另一方面，該層可稍微摻雜。
支撐基板1通常係藉由切割P-摻雜單晶鑄錠來獲得。有利地，基板1係由矽製成。
P+型摻雜半導層4係藉由磊晶術形成在支撐基板1上。為最小化層4之缺陷性，層4之晶格參數接近於支撐基板1之晶格參數。因此，磊晶層有利地為與基板1相同的材料(例如，若支撐基板1為P-摻雜矽，則為P+摻雜矽)或另一材料(例如，若支撐基板1為P-摻雜矽，則為P+摻雜SiGe)。當然，此等示範性材料不為限制性的。
磊晶層4之厚度有利在0.1 μm與3 μm之間、較佳地在0.1 μm與1 μm之間。
夾在磊晶層4與主動層之間的層2提供該層之間的電氣絕緣。
根據一個較佳實施例，該層2係由氧化矽製成，但任何其他介電材料可為適合的。
電氣絕緣層2之厚度有利地在10 nm與50 nm之間。因此，如將所見的，有可能以低於主動層3之彼電壓的電壓將P+摻雜層電氣偏置，以便引起主動層之大多數載子在主動層3與氧化矽之層2之間的界面處的堆積。
與圖1中例示的其中位於氧化矽之層後部的部分為完全P+摻雜的已知基板相對比，本發明提供由具有不同的摻雜位準之兩個層形成的結構，該結構為具有有限厚度的直接處於電氣絕緣層2後部處的P+摻雜層4，及實質上比層4厚的處於該層4後部的支撐基板1。
該兩部分結構致能前文提及的歸因於摻雜物種擴散離開基板的污染現象得以避免-或至少得以最小化。
的確，P+摻雜材料之暴露面積(其與基板之環境接觸)實質上在本發明之組態中相對於先前技術之組態有所減少。例如： -對於30 cm直徑、775 μm厚度及1 mm寬度之倒角之P+摻雜支撐基板(相應於根據先前技術之基板)而言，暴露面積係等於基板背側之面積、基板之側面面積及倒角面積之總和，即為： Π * 15² + 2 * Π * 15 * 0.0775 + Π *(152 –14.92 ) = 724 cm2 -對於在30 cm直徑並具有1 mm寬度之倒角的P-摻雜基板上形成的1 μm厚度之P+摻雜磊晶層(相應於本發明之一個實施例)而言，暴露面積等於該層之側面面積及倒角面積之總和，即為： 2 * Π * 15 * 0.0001 + Π *(152 – 14.92 ) = 9 cm2 。
應提醒的是，因為基板不是理想圓柱形但具有周邊倒角，所以藉由層轉移(例如藉由下文描述的Smart CutTM 方法)製造SOI基板導致轉移供體基板之層至接收器基板之中心部分上而其倒角除外。換言之，接收器基板並未由轉移至倒角區域中之層覆蓋。為避免使圖式複雜，倒角未表示在該等圖式上。
在上文闡述的實例中，在根據本發明之基板中的P+材料之暴露面積因此比已知基板低接近於80至100倍。
因此，含於磊晶層4中之摻雜物種可能產生比整體支撐基板低得多的污染。
根據未例示的一個實施例，將可能藉由繞P+摻雜磊晶層形成阻障層而進一步限制摻雜物種向基板外擴散。此種阻障層可尤其由與層1相同的材料或具有等效於層4之彼者的晶格參數但無摻雜的材料形成。然而，此種阻障層之形成需要另外的製造步驟，從而增加製造方法之時間週期及複雜性(例如，在包括或不包括倒角區之邊緣處的微影術及蝕刻步驟)。
現將參考圖3A至3C描述尤其使用熟知Smart CutTM 方法的根據本發明的用於製造用於前側型影像感測器之基板的方法。
參考圖3A，提供P+摻雜支撐基板1，且P+摻雜層4磊晶地生長直至達成所欲厚度。因此形成用於轉移主動層之接收結構。層4之厚度取決於其摻雜位準：摻雜位準愈高(至多1019 at/cm3 )，此層應保持來避免摻雜物種散佈出基板太強烈之厚度愈低。之前提及的阻障層可有助於取決於預期的摻雜位準以及預期的隨後熱處理來保持層4之預定厚度。
另一方面，參考圖3B，提供包含意欲形成SOI基板之主動層3的半導體材料之表層31之供體基板30。表層有利地藉由脆化區32來限界。根據一個實施例，脆化區32係藉由植入諸如例如氫及/或氦之原子物種來形成。替代地，脆化區可為多孔區。
供體基板之表層31有利地包含意欲形成SOI基板之埋入絕緣層2之電氣絕緣層。此電氣絕緣層2可為層31之材料之氧化物。任擇地，此種電氣絕緣層可存在於接收結構之磊晶層4上，或甚至供體基板及接收結構兩者上。
參考圖3C，供體基板係黏結至接收結構，電氣絕緣層處於黏結界面處。
申請人已核實：雖然在支撐基板上形成磊晶層可能誘導接收結構之平面性之變形，但供體基板與接收結構之間的黏結品質仍為適合的。
隨後，供體基板30經薄化以便將表層半導層31轉移至支撐基板1。根據Smart CutTM 方法，此薄化包含沿脆化區32拆離供體基板30。在例如退火、拋光及/或清潔步驟的可能精整步驟之後，獲得圖2中所例示的基板。
根據一個替代形式(未表示)，供體基板不包含任何脆化區，且表層至供體基板上之轉移係藉由藉助於經由與黏結界面相對的面來拋光供體基板以藉由材料移除來進行。
圖4例示根據本發明的包含基板之前側型影像感測器之一部分。僅感測器相應於像素之一部分在此圖中表示，該像素係藉由絕緣溝槽7與主動層3中形成之其他像素電氣地絕緣。
在主動層3之前側之表面下方形成N-摻雜區33。此N-摻雜區與P-摻雜主動層3形成光電二極體。在區域33與層3之前側之間形成的區域34有利地具有高於區域33之彼摻雜位準的摻雜位準N以便使界面鈍化。鈍化層6係形成於主動層3上且可封裝致能該像素受電氣控制的元件。
任擇地，諸如濾光器之其他層可形成在鈍化層6上，但其未在圖4中表示。
如此的影像感測器之結構及其製造方法係熟習此項技術者所知的，且因此不做進一步詳細描述。
當電氣絕緣層2為足夠薄的(大約10 nm至50 nm)時，其進而起到藉由層3及4形成的電容器之介電元件的作用。在操作影像感測器之後，主動層3係以通常相應於地面之電壓來偏置。P+摻雜磊晶層可有利地以低於主動層3之電壓的電壓V4來偏置，因此V4為負。根據與在文件US 2016/0118431中解釋的彼者相同的原理，負電壓V4之施加誘導層3之大多數載子(電洞)在電氣絕緣層2與主動層3之間的界面處的堆積。此電荷堆積在層3中於與電氣絕緣層2之界面處產生正電壓V3。電容器因此經受電壓差V3-V4。待施加的電壓V4取決於電氣絕緣層2之厚度。
圖5例示根據本發明之一個實施例的、在施加熱處理(曲線a)之前及在製造一個影像感測器範疇內施加兩種普通熱處理(曲線b及c)之後的基板中之硼原子之濃度的模擬。
橫坐標軸指示在SOI基板中之深度(以μm計)，原點相應於主動層之前側(標記1至4相應於圖2至3C之彼等標記)。縱坐標軸指示硼原子之濃度(以原子/cm3 計)。
曲線具有炮門之形狀，其展示高的硼濃度限於磊晶層4。
曲線b及c相應於與曲線a之彼者相同的SOI基板，但在施加兩種不同的熱處理之後，曲線c之彼者表示高於曲線b之彼者的熱量收支。兩個此等曲線皆展示硼原子自層4至下伏支撐基板1之光擴散，但仍為有限的。因此，磊晶層之摻雜位準及其對減少暗電流之效應得以維持。
如之前提及的相同類型之另外的阻障層可位於支撐基板1與磊晶層4之間以避免如上文所提及的擴散。
另一實施例可包括具有預定摻雜梯度之磊晶層4，此摻雜漸增至與電氣絕緣層2接觸的前側。在熱處理之影響下，具有此梯度的層4內部之擴散致能足夠的平均摻雜得以維持以用於所研究的應用。 參考文獻 US 2016/0118431
1‧‧‧P-型摻雜半導支撐基板/支撐基板
2‧‧‧電氣絕緣層/層
3‧‧‧半導層/主動層
4‧‧‧P+型摻雜半導層/磊晶層
6‧‧‧鈍化層
7‧‧‧絕緣溝槽
30‧‧‧主動層
31‧‧‧表層
32‧‧‧脆化區
33‧‧‧N-摻雜區/區域
34‧‧‧區域
a、b、c‧‧‧曲線
V3‧‧‧正電壓
V4‧‧‧電壓
本發明之進一步特性及優點將在參考隨附圖式閱讀隨後的詳細描述之後而明顯，該等圖式中： -圖1為如文件US 2016/0118431中所述的用於前側影像感測器之SOI基板之橫截面圖； -圖2為根據本發明之一個實施例的基板之橫截面圖； -圖3A至3C例示根據本發明之一個實施例的用於製造基板之方法的不同步驟； -圖4為根據本發明之一個實施例的包含基板之「前側」型影像感測器之像素的橫截面圖； -圖5例示根據本發明之一個實施例的、在施加熱處理(曲線a)之前及在施加兩種普通熱處理(曲線b及c)之後的基板中之硼原子之濃度的模擬。
為圖式之可讀性，不同的層未必按比例繪製。

Claims (11)

  1. 一種用於一前側型影像感測器之基板，其連續包含一P-型摻雜半導支撐基板、一電氣絕緣層及一稱為一主動層之半導層，其特徵在於該基板在該支撐基板與該電氣絕緣層之間包含一P+型摻雜半導磊晶層。
  2. 如請求項1之基板，其中該磊晶層係形成自與該支撐基板相同的半導體材料。
  3. 如請求項2之基板，其中該支撐基板及該磊晶層具有矽。
  4. 如請求項1至3中任一項之基板，其中該主動層具有矽。
  5. 如請求項1至4中任一項之基板，其中該電氣絕緣層之厚度在10 nm與50 nm之間。
  6. 如請求項1至5中任一項之基板，其中該磊晶層之厚度在0.1 μm與3 μm之間。
  7. 一種前側型影像感測器，其特徵在於該前側型影像感測器包含一如請求項1至6中任一項之基板，及在該基板之該主動層中的一光電二極體之矩陣陣列。
  8. 一種用於製造用於一前側型影像感測器之一基板的方法，該方法包含以下步驟： -提供一P-型摻雜半導支撐基板； -在該支撐基板上磊晶地生長一P+型摻雜半導層， -提供一包含半導體材料之一表層的供體基板； -將該磊晶層黏結至該半導體材料之層，一電氣絕緣層係位於該黏結界面處； -使該供體基板薄化以便將一半導主動層轉移至該支撐基板上。
  9. 如請求項8之方法，其包含以下步驟：在該供體基板中形成一脆化區以便將該表層限界，且其中使該供體基板薄化之步驟包含沿該脆化區拆離。
  10. 如請求項9之方法，其中形成該脆化區之步驟包含將原子物種植入該供體基板中。
  11. 如請求項8至10中任一項之方法，其進一步包含繞著該磊晶層形成一摻雜劑擴散阻障層。
TW106134583A 2016-10-10 2017-10-06 前側型影像感測器及用於製造該感測器之方法 TWI737833B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1659763 2016-10-10
FR1659763A FR3057396B1 (fr) 2016-10-10 2016-10-10 Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
??1659763 2016-10-10

Publications (2)

Publication Number Publication Date
TW201826514A true TW201826514A (zh) 2018-07-16
TWI737833B TWI737833B (zh) 2021-09-01

Family

ID=57396731

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106134583A TWI737833B (zh) 2016-10-10 2017-10-06 前側型影像感測器及用於製造該感測器之方法

Country Status (8)

Country Link
US (3) US10903263B2 (zh)
EP (1) EP3523826B1 (zh)
JP (1) JP7051836B2 (zh)
KR (1) KR102457269B1 (zh)
CN (1) CN109791938B (zh)
FR (1) FR3057396B1 (zh)
TW (1) TWI737833B (zh)
WO (1) WO2018069310A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741903B (zh) * 2020-01-07 2021-10-01 力成科技股份有限公司 感測器及其製造方法
US11676983B2 (en) 2020-01-07 2023-06-13 Powertech Technology Inc. Sensor with dam structure and method for manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4235787B2 (ja) * 2001-10-03 2009-03-11 ソニー株式会社 固体撮像素子の製造方法
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2005333070A (ja) * 2004-05-21 2005-12-02 Sony Corp 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法
JP4211696B2 (ja) * 2004-06-30 2009-01-21 ソニー株式会社 固体撮像装置の製造方法
US20070045668A1 (en) * 2005-08-26 2007-03-01 Micron Technology, Inc. Vertical anti-blooming control and cross-talk reduction for imagers
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
FR2935067B1 (fr) * 2008-08-14 2011-02-25 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice plan de masse enterre
EP2200084A1 (en) * 2008-12-22 2010-06-23 S.O.I. TEC Silicon Method of fabricating a back-illuminated image sensor
JP2011014673A (ja) 2009-07-01 2011-01-20 Panasonic Corp Ｓｏｉ基板とその製造方法およびそれを用いた固体撮像装置の製造方法
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
FR3002812B1 (fr) * 2013-03-01 2016-08-05 St Microelectronics Crolles 2 Sas Procede de transfert de couche
FR3027731B1 (fr) * 2014-10-24 2018-01-05 Stmicroelectronics Sa Capteur d'image face avant a courant d'obscurite reduit sur substrat soi

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741903B (zh) * 2020-01-07 2021-10-01 力成科技股份有限公司 感測器及其製造方法
US11676983B2 (en) 2020-01-07 2023-06-13 Powertech Technology Inc. Sensor with dam structure and method for manufacturing the same

Also Published As

Publication number Publication date
FR3057396B1 (fr) 2018-12-14
US11552123B2 (en) 2023-01-10
WO2018069310A1 (en) 2018-04-19
US20190267425A1 (en) 2019-08-29
KR20190061070A (ko) 2019-06-04
EP3523826B1 (en) 2021-11-17
JP7051836B2 (ja) 2022-04-11
CN109791938A (zh) 2019-05-21
KR102457269B1 (ko) 2022-10-20
US20210118936A1 (en) 2021-04-22
TWI737833B (zh) 2021-09-01
EP3523826A1 (en) 2019-08-14
FR3057396A1 (fr) 2018-04-13
US20230127950A1 (en) 2023-04-27
CN109791938B (zh) 2023-04-28
US10903263B2 (en) 2021-01-26
JP2019534556A (ja) 2019-11-28

Similar Documents

Publication Publication Date Title
US10079181B2 (en) P-FET with strained silicon-germanium channel
US20230127950A1 (en) Front-side type image sensors
US8203174B2 (en) Image sensor having an epitaxial layer doped in-situ
US7508018B2 (en) Image sensor having a highly doped and shallow pinning layer
US9991300B2 (en) Buried channel deeply depleted channel transistor
CN106233439B (zh) 高击穿n型埋层
US9406569B2 (en) Semiconductor device having diffusion barrier to reduce back channel leakage
EP3451380B1 (fr) Detecteur photosensible a pn-jonction 3d et grille autoalignees
CN114975490A (zh) 一种图像传感器形成方法及图像传感器
US6670657B2 (en) Integrated circuit having photodiode device and associated fabrication process
KR101832243B1 (ko) 광 트랜지스터 및 그 제조 방법
US11830889B2 (en) Semiconductor device and method of forming the same
TWI810422B (zh) 用於製造供用於前側影像感測器之基材的方法
US20160148834A1 (en) Soi wafer fabrication method and soi wafer