JP2005333070A - 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法 - Google Patents

半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法 Download PDF

Info

Publication number
JP2005333070A
JP2005333070A JP2004152180A JP2004152180A JP2005333070A JP 2005333070 A JP2005333070 A JP 2005333070A JP 2004152180 A JP2004152180 A JP 2004152180A JP 2004152180 A JP2004152180 A JP 2004152180A JP 2005333070 A JP2005333070 A JP 2005333070A
Authority
JP
Japan
Prior art keywords
single crystal
layer
semiconductor layer
crystal semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004152180A
Other languages
English (en)
Inventor
Hideo Yamanaka
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004152180A priority Critical patent/JP2005333070A/ja
Publication of JP2005333070A publication Critical patent/JP2005333070A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 高感度、高精細及び高精度な縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像素子デバイスを高歩留、高品質で生産することができる固体撮像装置の製造方法を提供する。
【解決手段】 単結晶Ｓｉからなる種子基板に１０に多孔質Ｓｉ層（低多孔質Ｓｉ層１１ａ，高多孔質Ｓｉ層１１ｂ，低多孔質Ｓｉ１１ｃ）、ｐ型単結晶Ｓｉ層１２ａ、ｎ＋型単結晶Ｓｉ層１２ｂを形成し、ｎ＋型単結晶Ｓｉ層１２ｂと単結晶Ｓｉからなる支持基板３０に形成した絶縁層１３を貼り合せ、種子基板を高多孔質Ｓｉ層１１ｂから分離し、支持基板上に形成されたｐ型単結晶Ｓｉ層１２ａ上にｐ−型単結晶Ｓｉ層１２ｃを形成し、このｐ−型単結晶Ｓｉ層１２ｃに固体撮像素子を形成した後に、支持基板のｎ＋型単結晶Ｓｉ層１２ｂまでエッチング溝部を形成し、このｎ＋型単結晶Ｓｉ層１２ｂと電気的に接続した配線及び外部接続用電極を形成する。
【選択図】 図６

Description

本発明は半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法に関する。詳しくは、高精度な半導体素子デバイスや縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像デバイスを高歩留、高品質で生産することができる半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法に係るものである。
従来、ＳＯＩ（Silicon On Insulator）基板を採用した半導体装置の製造が行われており、ＳＯＩ基板の製法として、キャノン社のＥＬＴＲＡＮ（商標）技術、仏Ｓｏｉｔｅｃ社のＳＭＡＲＴ ＣＵＴ（商標）技術や、ＳＩＭＯＸ（Separation by IMplanted OXygen）法などが知られている。
例えば、ＥＬＴＲＡＮ法では、特許文献１に開示されているように、まずシードＳｉウエーハ表面を陽極酸化により直径０．０１μｍの極細の穴が無数に空いた多孔質のスポンジ構造に化学処理し、この多孔質Ｓｉ上に単結晶Ｓｉ層をエピタキシャル成長させる。さらに、この単結晶Ｓｉ層表面を熱酸化して絶縁膜を形成し、ハンドルＳｉウエーハと貼り合せた後、ウオータージェットにより多孔質Ｓｉ層のところでシードＳｉウエーハを分離する。その後、超高選択エッチングでハンドルＳｉウエーハ上に残された多孔質Ｓｉ層を除去する。最後に、水素アニール処理で表面を平滑化することでＳＯＩ基板を作製する。また、特許文献２には、シードＳｉウエーハの分離を、多孔質Ｓｉ層の引っ張り剥離により行うことが記載されている。
また、ＳＭＡＲＴ ＣＵＴ法では、特許文献３，４，５，６などに記載のように、Ｓｉウエーハ表面から所定の深さの所に高濃度水素イオン注入層を形成し、別に熱酸化して絶縁膜を形成したＳｉウエーハと貼り合せした後、剥離熱処理して高水素イオン注入領域で剥離し、最後に水素アニール処理で表面を平滑化することでＳＯＩ基板を作製する。
更に、ＳＩＭＯＸ法では、特許文献７，８などの記載のように、酸素イオンのイオン注入によって単結晶シリコン基板内部に酸素イオンを注入し、高温熱処理によってこれら酸素イオンとシリコン原子を化学反応させて埋め込み酸化層（ＢＯＸ層）を形成することでＳＯＩ基板を作成する。
また、従来の表面照射型固体撮像素子では、過剰電荷を基板側に逃がす電子シャッタ動作をさせるためと、可視光のみならず近赤外線領域にも感度を有するために、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造を採用し、オーバーフロードレイン電極にシャッタパルスを印加して縦型ｎｐｎトランジスタ動作を行って過剰電荷を排出させて露光時間を制御することで、例えばＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくし、高ダイナミックレンジを得ている。そして、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供している。
ここで、特許文献９には、受光部とオーバーフローバリアとなるｐ型半導体ウエル領域と、オーバーフロードレインとなるｎ型基板が垂直方向に形成されてなる、いわゆる縦型オーバーフロードレイン構造が提案されている。
また、特許文献１０には、受光センサ部のオーバーフローバリア領域となるｐ型半導体ウエル領域を、アルミニウム不純物イオン注入で形成する方法、アルミニウム不純物の固相拡散，液相拡散あるいは気相拡散で形成する方法、アルミニウム不純物を有するエピタキシャル層で形成する方法が提案されている。このアルミニウムは拡散係数が小さく、固溶度（溶解度）も小さく、活性化率が小さいので、オーバーフローバリア領域上のエピタキシャル層への不純物のアウトディフージョンまたはオートドーピングが小さく抑えられ、固体撮像素子の素子特性ばらつきが少なくなる。そして、赤外線が充分に吸収される深さにオーバーフローバリア領域が形成され、受光センサ部の空乏領域を厚さ２μｍ以上好ましくは５μｍ以上の高抵抗エピタキシャル層とすることで、近赤外線領域にも感度を有するようにしている。
しかし、いずれもオーバーフロードレインをｎ型単結晶Ｓｉ基板としているので、基板の裏面研磨及びエッチング後にＴｉ−Ａｕ電極を形成して電気的接続を図る必要があり、歩留、品質及び生産性面で不利となり、コストアップとなってしまう。
そこで、上記したＳＯＩ基板に縦型オーバーフロードレイン方式を構成することが考えられる。
特許第２６０８３５１号公報 特開平１１−１９５５６２号公報 特許第３０４８２０１号公報 特開２０００−１９６０４７号公報 特開２００１−７７０４４号公報 特開平５−２１１１２８号公報 特許第３０８０８６７号公報 特開２００２−２８９５５２号公報 特開平９−３３１０５８号公報 特開２０００−３１１９９４号公報
ここで、特許文献１などに記載のＥＬＴＲＡＮ法のポイントは、ウオータージェットにより多孔質Ｓｉ層のところでシードＳｉウエーハを分離することであるが、ウエーハサイズが大きくなると分離しにくくなるため、割れ、欠け、クラックの発生などにより歩留および品質が問題となりやすい。また、特許文献２に記載の方法では、多孔質Ｓｉ層の引っ張り剥離を行うため、割れ、欠け、クラックの発生などにより歩留および品質が問題となりやすい。
また、特許文献３，４，５，６などに記載のＳＭＡＲＴ ＣＵＴ法のポイントは、剥離アニールにより、水素微小気泡内の圧力作用および結晶再配列作用で高濃度水素イオン注入層に歪みを発生させ、両基板を引張り剥離することであるが、ウエーハサイズが大きくなると分離しにくくなるため、割れ、欠けやクラックの発生などで歩留および品質が問題となりやすい。
更に、特許文献７，８に記載のＳＩＭＯＸ法のポイントは、酸素イオン注入による結晶構造へのダメージ低減であり、酸素イオン注入と高温熱処理を複数回にわけて行うことで、リーク欠陥を極力少なく、絶縁耐圧を高めることが行われているが充分ではない。
本発明は以上の点に鑑みて創案されたものであって、高精度な半導体素子デバイスや縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像素子デバイスを高歩留、高品質で生産することができる半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、該多孔質半導体層上に第１の単結晶半導体層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記種子基板の第１の単結晶半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記種子基板を前記多孔質半導体層から分離する工程と、半導体エピタキシャル成長により前記第１の単結晶半導体層上に第２の単結晶半導体層を形成する工程と、前記支持基板に形成された第２の単結晶半導体層に半導体素子を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に多孔質Ｓｉ層、単結晶Ｓｉ層を形成し、この単結晶Ｓｉ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層と貼り合せ、ウオータージェット、エアージェット、ウオーターエアージェットなどの高圧流体ジェット噴射剥離法、レーザー加工剥離法またはレーザーウオータージェット加工剥離法などにより種子基板を多孔質Ｓｉ層から分離した後に、例えばＣＶＤのＳｉエピタキシャル成長により単結晶Ｓｉ層上に高結晶性単結晶Ｓｉ層を形成し、支持基板に形成された高結晶性単結晶Ｓｉ層に半導体素子を形成するために、高性能な半導体素子デバイスを高歩留、高品質で生産することができる。
また、本発明に係る半導体装置の製造方法は、単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、該多孔質半導体層上に歪み印加単結晶半導体層（以下、歪み印加半導体層と称する。）を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記種子基板の歪み印加半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記種子基板を前記多孔質半導体層から分離する工程と、半導体エピタキシャル成長により前記支持基板に形成された歪み印加半導体層上に歪み単結晶半導体層（以下、歪み半導体層と称する。）を形成する工程と、該歪み半導体層に半導体素子を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に多孔質Ｓｉ層、歪み印加のＳｉＧｅ層を形成し、このＳｉＧｅ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を貼り合せ、ウオータージェット、エアージェット、ウオーターエアージェットなどの高圧流体ジェット噴射剥離法、レーザー加工剥離法またはレーザーウオータージェット加工剥離法などにより種子基板を多孔質Ｓｉ層から分離し、例えばＣＶＤのＳｉエピタキシャル成長により支持基板に形成されたＳｉＧｅ層上に歪みＳｉ層を形成した後に、歪みＳｉ層に半導体素子を形成するために、高性能な半導体素子デバイスを高歩留、高品質で生産することができる。
また、本発明に係る半導体装置の製造方法は、単結晶半導体からなる種子基板の所定深さにイオン注入層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、該絶縁層を介して前記種子基板と前記支持基板を貼り合せる工程と、前記種子基板のイオン注入層に歪部を発生させる工程と、前記種子基板を前記イオン注入層の歪部から分離して第１の単結晶半導体層を形成する工程と、半導体エピタキシャル成長により前記支持基板に形成された第１の単結晶半導体層上に第２の単結晶半導体層を形成する工程と、前記支持基板に形成された第２の単結晶半導体層に半導体素子を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板の所定深さに高濃度水素イオン注入層を形成し、単結晶Ｓｉからなる支持基板に酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を形成し、この絶縁層を介して種子基板及び支持基板を貼り合せ、剥離アニール等によりイオン注入層に歪み発生させ、種子基板をイオン注入層の歪部から分離した後に、例えばＣＶＤのＳｉエピタキシャル成長により支持基板に形成された単結晶Ｓｉ層上に高結晶性単結晶Ｓｉ層を形成し、支持基板に形成された高結晶性単結晶Ｓｉ層に半導体素子を形成するために、高性能な半導体素子デバイスを高歩留、高品質で生産することができる。
また、本発明に係る半導体装置の製造方法は、歪み印加単結晶半導体（以下、歪み印加半導体と称する。）からなる種子基板の所定深さにイオン注入層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、該絶縁層を介して前記種子基板と前記支持基板を貼り合せる工程と、前記種子基板のイオン注入層に歪部を発生させる工程と、前記種子基板を前記イオン注入層の歪部から分離して歪み印加半導体層を形成する工程と、半導体エピタキシャル成長により前記支持基板に形成された歪み印加半導体層上に歪み半導体層を形成する工程と、該歪み半導体層に半導体素子を形成する工程を備える。
本製造方法では、歪み印加のＳｉＧｅからなる種子基板の所定深さに高濃度水素イオン注入層を形成し、単結晶Ｓｉからなる支持基板に酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を形成し、この絶縁層を介して種子基板及び支持基板を貼り合せ、剥離アニール等によりイオン注入層に歪み発生させて種子基板をイオン注入層の歪部から分離し、例えばＣＶＤのＳｉエピタキシャル成長により支持基板に形成された歪み印加のＳｉＧｅ層上に歪みＳｉ層を形成した後に、歪みＳｉ層に半導体素子を形成するために、高性能な半導体素子デバイスを高歩留、高品質で生産することができる。
また、本発明に係る半導体装置の製造方法は、単結晶半導体からなる支持基板の所定深さにイオンを注入する工程と、前記支持基板と前記イオンを高温反応させて埋め込み絶縁層を形成する工程と、半導体エピタキシャル成長により該埋め込み絶縁層が形成された前記支持基板表面の第１の単結晶半導体層上に第２の単結晶半導体層を形成し、この第２の単結晶半導体層に半導体素子を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる支持基板の所定深さに酸素イオンまたは窒素イオンまたは酸素及び窒素イオンを注入し、支持基板とイオンを高温反応させて埋め込み絶縁層を形成した後に、例えばＣＶＤのＳｉエピタキシャル成長により埋め込み絶縁層が形成された支持基板表面の単結晶Ｓｉ層上に高結晶性単結晶Ｓｉ層を形成し、この高結晶性単結晶Ｓｉ層に半導体素子を形成するために、高性能な半導体素子デバイスを高歩留、高品質で生産することができる。
また、本発明に係る半導体装置の製造方法は、歪み印加半導体からなる支持基板の所定深さにイオンを注入する工程と、前記支持基板と前記イオンを高温反応させて埋め込み絶縁層を形成する工程と、半導体エピタキシャル成長により該埋め込み絶縁層が形成された前記支持基板表面の歪み印加半導体層上に歪み半導体層を形成する工程と、該歪み半導体層に半導体素子を形成する工程を備える。
本製造方法では、例えば歪み印加のＳｉＧｅからなる支持基板の所定深さに酸素イオンまたは窒素イオンまたは酸素及び窒素イオンを注入し、支持基板とイオンを高温反応させて埋め込み絶縁層を形成し、例えばＣＶＤのＳｉエピタキシャル成長により埋め込み絶縁層が形成された支持基板表面の歪み印加のＳｉＧｅ層上に歪みＳｉ層を形成した後に、歪みＳｉ層に半導体素子を形成するために、高性能な半導体素子デバイスを高歩留、高品質で生産することができる。
また、本発明に係る半導体装置の製造方法は、単結晶半導体からなる種子基板にエッチング停止層を介して第１の単結晶半導体層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記種子基板の第１の単結晶半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングして第１の単結晶半導体層を露出する工程と、前記支持基板に形成された第１の単結晶半導体層上に第２の単結晶半導体層を形成する工程と、該第２の単結晶半導体層に半導体素子を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に形成した高濃度ｐ型単結晶Ｓｉ層のエッチング停止層を介して単結晶Ｓｉ層を形成し、この単結晶Ｓｉ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を貼り合せ、支持基板と貼り合せた種子基板及びエッチング停止層をエッチングした後に、例えばＣＶＤのＳｉエピタキシャル成長により支持基板に形成された単結晶Ｓｉ層上に高結晶性単結晶Ｓｉ層を形成し、この高結晶性単結晶Ｓｉ層に半導体素子を形成するために、高性能な半導体素子デバイスを高歩留、高品質で生産することができる。
また、本発明に係る半導体装置の製造方法は、単結晶半導体からなる種子基板にエッチング停止層を介して歪み印加半導体層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記種子基板の歪み印加半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングして歪み印加半導体層を露出する工程と、前記支持基板に形成された歪み印加半導体層上に歪み半導体層を形成する工程と、該歪み半導体層に半導体素子を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に高濃度ｐ型単結晶Ｓｉ層のエッチング停止層を介して歪み印加のＳｉＧｅ層を形成し、この歪み印加のＳｉＧｅ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を貼り合せ、支持基板と貼り合せた種子基板及びエッチング停止層をエッチングし、例えばＣＶＤのＳｉエピタキシャル成長により支持基板に形成された歪み印加のＳｉＧｅ層上に歪みＳｉ層を形成した後に、歪みＳｉ層に半導体素子を形成するために、高性能な半導体素子デバイスを高歩留、高品質で生産することができる。
また、上記の目的を達成するために、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置は、オーバーフロードレイン層を設けた半導体基板層に固体撮像素子を形成するとともに、分割線に沿って前記半導体基板層をエッチングすることにより前記オーバーフロードレイン層を露出させる溝を形成し、該溝の壁面に少なくとも前記オーバーフロードレイン層と導通する配線を設け、前記分割線に沿って前記半導体基板を切断して形成している。
また、上記の目的を達成するために、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法は、支持基板にオーバーフロードレイン層を含む半導体基板層を形成する工程と、該半導体基板層の所要の位置に固体撮像素子を形成する工程と、該固体撮像素子を形成した前記半導体基板層を分割線に沿ってエッチングすることにより前記オーバーフロードレイン層を露出させる溝を形成する工程と、該溝の壁面に少なくとも前記オーバーフロードレイン層と導通する配線を設ける工程と、前記半導体基板層を前記分割線に沿って切断する工程とを有する。
また、上記の目的を達成するために、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法は、単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、該多孔質半導体層上に第１の単結晶半導体層若しくは歪み印加半導体層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記種子基板の第１の単結晶半導体層若しくは歪み印加半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記種子基板を前記多孔質半導体層から分離して第１の単結晶半導体層若しくは歪み印加半導体層を露出させる工程と、前記支持基板上に形成された第１の単結晶半導体層若しくは歪み印加半導体層上に第２の単結晶半導体層若しくは第１の歪み半導体層を形成する工程と、該第２の単結晶半導体層若しくは第１の歪み半導体層上に第３の単結晶半導体層若しくは第２の歪み半導体層を形成する工程と、該第３の単結晶半導体層若しくは第２の歪み半導体層に固体撮像素子を形成する工程と、前記固体撮像素子周囲に前記第１の単結晶半導体層若しくは歪み印加半導体層が露出するエッチング溝部を形成し、前記第１の単結晶半導体層若しくは歪み印加半導体層と電気的に接続した少なくとも配線を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に多孔質Ｓｉ層、第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層を形成し、この第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を貼り合せ、ウオータージェット、エアージェット、ウオーターエアージェットなどの高圧流体ジェット噴射剥離法、レーザー加工剥離法またはレーザーウオータージェット加工剥離法などにより種子基板を多孔質Ｓｉ層から分離し、第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層上に第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層、第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層を形成し、この第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層にＣＣＤまたはＣＭＯＳセンサ等の固体撮像素子を形成した後に、固体撮像素子周囲にエッチング溝部を形成して第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層を露出させ、第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層と電気的に接続した配線及び外部接続用電極を形成するために、高性能な固体撮像デバイスを高歩留、高品質で生産することができると共に、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して過剰電荷を排出させて露光時間を制御することができるので、例えばＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくできて高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
また、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法は、単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、該多孔質半導体層上に第１の単結晶半導体層若しくは歪み印加半導体層を形成する工程と、該第１の単結晶半導体層若しくは歪み印加半導体層上に第２の単結晶半導体層若しくは第１の歪み半導体層若しくは多結晶半導体層若しくは非晶質半導体層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記種子基板の第２の単結晶半導体層若しくは第１の歪み半導体層若しくは多結晶半導体層若しくは非晶質半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記種子基板を前記多孔質半導体層から分離する工程と、前記支持基板に形成された第１の単結晶半導体層若しくは歪み印加半導体層上に第３の単結晶半導体層若しくは第２の歪み半導体層を形成する工程と、該第３の単結晶半導体層若しくは第２の歪み半導体層に固体撮像素子を形成する工程と、前記固体撮像素子周囲に前記第２の単結晶半導体層若しくは第１の歪み半導体層若しくは多結晶半導体層若しくは非晶質半導体層が露出するエッチング溝部を形成し、前記第２の単結晶半導体層若しくは第１の歪み半導体層若しくは多結晶半導体層若しくは非晶質半導体層と電気的に接続した少なくとも配線を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に多孔質Ｓｉ層、第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層、第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層若しくは多結晶Ｓｉ層若しくは非晶質Ｓｉ層を形成し、この第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層若しくは多結晶Ｓｉ層若しくは非晶質Ｓｉ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を貼り合せ、ウオータージェット、エアージェット、ウオーターエアージェットなどの高圧流体ジェット噴射剥離法、レーザー加工剥離法またはレーザーウオータージェット加工剥離法などにより種子基板を多孔質Ｓｉ層から分離し、支持基板に形成された第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層上に第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層を形成し、この第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層にＣＣＤまたはＣＭＯＳセンサ等の固体撮像素子を形成した後に、固体撮像素子周囲にエッチング溝部を形成して第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層若しくは多結晶Ｓｉ層若しくは非晶質Ｓｉ層を露出させ、第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層若しくは多結晶Ｓｉ層若しくは非晶質Ｓｉ層と電気的に接続した配線及び外部接続用電極を形成するために、高性能な固体撮像デバイスを高歩留、高品質で生産することができると共に、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して過剰電荷を排出させて露光時間を制御することができるので、例えばＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくできて高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
また、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法は、単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、該多孔質半導体層上に第１の単結晶半導体層を形成する工程と、該第１の単結晶半導体層上に第２の単結晶半導体層若しくは第１の多結晶半導体層若しくは第１の非晶質半導体層を形成する工程と、該第２の単結晶半導体層若しくは第１の多結晶半導体層若しくは第１の非晶質半導体層上に第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記種子基板を前記多孔質半導体層から分離する工程と、前記支持基板に形成された第１の単結晶半導体層に固体撮像素子を形成する工程と、前記固体撮像素子周囲に前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層が露出するエッチング溝部を形成し、前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層と電気的に接続した少なくとも配線を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に多孔質Ｓｉ層、第１の単結晶Ｓｉ層、第２の単結晶Ｓｉ層若しくは第１の多結晶Ｓｉ層若しくは第１の非晶質Ｓｉ層、第３の単結晶Ｓｉ層若しくは第２の多結晶Ｓｉ層若しくは第２の非晶質Ｓｉ層を形成し、この第３の単結晶Ｓｉ層若しくは第２の多結晶Ｓｉ層若しくは第２の非晶質Ｓｉ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を貼り合せ、ウオータージェット、エアージェット、ウオーターエアージェットなどの高圧流体ジェット噴射剥離法、レーザー加工剥離法またはレーザーウオータージェット加工剥離法などにより種子基板を多孔質Ｓｉ層から分離し、支持基板に形成された第１の単結晶Ｓｉ層にＣＣＤまたはＣＭＯＳセンサ等の固体撮像素子を形成した後に、固体撮像素子周囲にエッチング溝部を形成して第３の単結晶Ｓｉ層若しくは第２の多結晶Ｓｉ層若しくは第２の非晶質Ｓｉ層を露出させ、第３の単結晶Ｓｉ層若しくは第２の多結晶Ｓｉ層若しくは第２の非晶質Ｓｉ層と電気的に接続した配線及び外部接続用電極を形成するために、高性能な固体撮像デバイスを高歩留、高品質で生産することができると共に、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して過剰電荷を排出させて露光時間を制御することができるので、例えばＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくできて高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
また、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法は、単結晶半導体若しくは歪み印加半導体からなる種子基板の所定深さにイオン注入層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、該絶縁層を介して前記種子基板と前記支持基板を貼り合せる工程と、前記種子基板の前記イオン注入層に歪部を発生させる工程と、前記種子基板を前記イオン注入層の歪部から分離して第１の単結晶半導体層若しくは歪み印加半導体層を形成する工程と、半導体エピタキシャル成長により前記支持基板に形成された第１の単結晶半導体層若しくは歪み印加半導体層上に第２の単結晶半導体層若しくは第１の歪み半導体層を形成する工程と、該第２の単結晶半導体層若しくは第１の歪み半導体層上に第３の単結晶半導体層若しくは第２の歪み半導体層を形成する工程と、該第３の単結晶半導体層若しくは第２の歪み半導体層に固体撮像素子を形成する工程と、前記固体撮像素子周囲に前記第１の単結晶半導体層若しくは歪み印加半導体層が露出するエッチング溝部を形成し、前記第１の単結晶半導体層若しくは歪み印加半導体層と電気的に接続した少なくとも配線を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉ若しくは歪み印加半導体からなる種子基板の所定深さに高濃度水素イオン注入層を形成し、単結晶Ｓｉからなる支持基板に酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を形成し、この絶縁層を介して種子基板と支持基板を貼り合せ、剥離アニールにより種子基板のイオン注入層に歪み発生させて種子基板をイオン注入層の歪部から分離し、例えばＣＶＤのＳｉエピタキシャル成長により支持基板に形成された第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層上に第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層、第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層を形成し、この第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層にＣＣＤまたはＣＭＯＳセンサ等の固体撮像素子を形成した後に、固体撮像素子周囲にエッチング溝部を形成して第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層を露出させ、第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層と電気的に接続した配線及び外部接続用電極を形成するために、高性能な固体撮像デバイスを高歩留、高品質で生産することができると共に、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して過剰電荷を排出させて露光時間を制御することができるので、例えばＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくできて高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
また、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法は、単結晶半導体若しくは歪み印加半導体からなる支持基板の所定深さにイオンを注入する工程と、前記支持基板と前記イオンを高温反応させて埋め込み絶縁層を形成する工程と、半導体エピタキシャル成長により該埋め込み絶縁層が形成された前記支持基板表面の第１の単結晶半導体層若しくは歪み印加半導体層上に第２の単結晶半導体層若しくは第１の歪み半導体層を形成する工程と、該第２の単結晶半導体層若しくは第１の歪み半導体層上に第３の単結晶半導体層若しくは第２の歪み半導体層を形成する工程と、該第３の単結晶半導体層若しくは第２の歪み半導体層に固体撮像素子を形成する工程と、前記固体撮像素子周囲に前記第１の単結晶半導体層若しくは歪み印加半導体層が露出するエッチング溝部を形成し、前記第１の単結晶半導体層若しくは歪み印加半導体層と電気的に接続した少なくとも配線を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉ若しくは歪み印加のＳｉＧｅらなる支持基板の所定深さに酸素イオンまたは窒素イオンまたは酸素及び窒素イオンをイオン注入し、支持基板と注入イオンを高温反応させて埋め込み絶縁層を形成し、例えばＣＶＤのＳｉエピタキシャル成長によりこの埋め込み絶縁層を形成した支持基板表面の第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層上に第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層、第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層を形成し、この第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層にＣＣＤまたはＣＭＯＳセンサ等の固体撮像素子を形成した後に、固体撮像素子周囲にエッチング溝部を形成して第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層を露出させ、第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層と電気的に接続した配線及び外部接続用電極を形成するために、高性能な固体撮像デバイスを高歩留、高品質で生産することができると共に、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して過剰電荷を排出させて露光時間を制御することができるので、例えばＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくできて高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
また、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法は、単結晶半導体からなる種子基板にエッチング停止層を介して第１の単結晶半導体層若しくは歪み印加半導体層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記種子基板の第１の単結晶半導体層若しくは歪み印加半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングする工程と、前記支持基板に形成された第１の単結晶半導体層若しくは歪み印加半導体層上に第２の単結晶半導体層若しくは第１の歪み半導体層を形成する工程と、該第２の単結晶半導体層若しくは第１の歪み半導体層上に第３の単結晶半導体層若しくは第２の歪み半導体層を形成する工程と、該第３の単結晶半導体層若しくは第２の歪み半導体層に固体撮像素子を形成する工程と、前記固体撮像素子周囲に前記第１の単結晶半導体層若しくは歪み印加半導体層を露出させるエッチング溝部を形成し、前記第１の単結晶半導体層若しくは歪み印加半導体層と電気的に接続した少なくとも配線を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に高濃度ｐ型単結晶Ｓｉ層のエッチング停止層を介して第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層を形成し、種子基板の第１の単結晶Ｓｉ層若しくは歪み印加ＳｉＧｅ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を貼り合せ、支持基板と貼り合せた種子基板及びエッチング停止層をエッチングし、例えばＣＶＤのＳｉエピタキシャル成長により支持基板に形成された第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層上に第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層、第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層を形成し、この第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層にＣＣＤまたはＣＭＯＳセンサ等の固体撮像素子を形成した後に、固体撮像素子周囲にエッチング溝部を形成して第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層を露出させ、第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層と電気的に接続した配線及び外部接続用電極を形成するために、高性能な固体撮像デバイスを高歩留、高品質で生産することができると共に、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して過剰電荷を排出させて露光時間を制御することができるので、例えばＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくできて高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
また、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法は、単結晶半導体からなる種子基板にエッチング停止層を介して第１の単結晶半導体層若しくは歪み印加半導体層を形成する工程と、該第１の単結晶半導体層若しくは歪み印加半導体層上に第２の単結晶半導体層若しくは第１の歪み半導体層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記種子基板の第２の単結晶半導体層若しくは第１の歪み半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングする工程と、前記支持基板に形成された第１の単結晶半導体層若しくは歪み印加半導体層上に第３の単結晶半導体層若しくは第２の歪み半導体層を形成する工程と、該第３の単結晶半導体層若しくは第２の歪み半導体層に固体撮像素子を形成する工程と、前記固体撮像素子周囲に前記第２の単結晶半導体層若しくは第１の歪み半導体層が露出するエッチング溝部を形成し、前記第２の単結晶半導体層若しくは第１の歪み半導体層と電気的に接続した少なくとも配線を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に高濃度ｐ型単結晶Ｓｉ層のエッチング停止層を介して第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層、第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層を形成し、種子基板の第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を貼り合せ、支持基板と貼り合せた種子基板及びエッチング停止層を除去し、支持基板に形成された第１の単結晶Ｓｉ層若しくは歪み印加のＳｉＧｅ層上に第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層を形成し、この第３の単結晶Ｓｉ層若しくは第２の歪みＳｉ層にＣＣＤまたはＣＭＯＳセンサ等の固体撮像素子を形成した後に、固体撮像素子周囲にエッチング溝部を形成して第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層を露出させ、第２の単結晶Ｓｉ層若しくは第１の歪みＳｉ層と電気的に接続した配線及び外部接続用電極を形成するために、高性能な固体撮像デバイスを高歩留、高品質で生産することができると共に、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して過剰電荷を排出させて露光時間を制御することができるので、例えばＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくできて高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
また、本発明に係る縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法は、単結晶半導体からなる種子基板にエッチング停止層を介して第１の単結晶半導体層を形成する工程と、該第１の単結晶半導体層上に第２の単結晶半導体層若しくは第１の多結晶半導体層若しくは第１の非晶質半導体層を形成する工程と、該第２の単結晶半導体層若しくは第１の多結晶半導体層若しくは第１の非晶質半導体層上に第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層を形成する工程と、単結晶半導体からなる支持基板に絶縁層を形成する工程と、前記種子基板の第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層と前記支持基板の絶縁層を貼り合せる工程と、前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングする工程と、前記支持基板に形成された第１の単結晶半導体層に固体撮像素子を形成する工程と、前記固体撮像素子周囲に前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層が露出するエッチング溝部を形成し、前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層と電気的に接続した少なくとも配線を形成する工程を備える。
本製造方法では、例えば単結晶Ｓｉからなる種子基板に高濃度ｐ型単結晶Ｓｉ層のエッチング停止層を介して第１の単結晶Ｓｉ層、第２の単結晶Ｓｉ層若しくは第１の多結晶Ｓｉ層若しくは第１の非晶質Ｓｉ層、第３の単結晶Ｓｉ層若しくは第２の多結晶Ｓｉ層若しくは第２の非晶質Ｓｉ層を形成し、この第３の単結晶Ｓｉ層若しくは第２の多結晶Ｓｉ層若しくは第２の非晶質Ｓｉ層と単結晶Ｓｉからなる支持基板に形成した酸化シリコン(ＳｉＯ２)層またはＳｉＯ２と窒化シリコン（Ｓｉ３Ｎ４）とＳｉＯ２の積層膜または酸窒化シリコン（ＳｉＯＮ）層からなる絶縁層を貼り合せ、支持基板と貼り合せた種子基板及びエッチング停止層をエッチングし、支持基板に形成された第１の単結晶Ｓｉ層にＣＣＤまたはＣＭＯＳセンサ等の固体撮像素子を形成した後に、固体撮像素子周囲にエッチング溝部を形成して第３の単結晶Ｓｉ層若しくは第２の多結晶Ｓｉ層若しくは第２の非晶質Ｓｉ層を露出させ、第３の単結晶Ｓｉ層若しくは第２の多結晶Ｓｉ層若しくは第２の非晶質Ｓｉ層と電気的に接続した配線及び外部接続用電極を形成するために、高性能な固体撮像デバイスを高歩留、高品質で生産することができると共に、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して過剰電荷を排出させて露光時間を制御することができるので、例えばＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくできて高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
本発明により、以下の効果を奏することができる。
（１）本発明の半導体装置の製造方法では、支持基板上に絶縁層を介して単結晶半導体層を形成し、この単結晶半導体層上に形成した高結晶性単結晶半導体層からなる超薄型ＳＯＩ層に半導体素子を形成するために、高性能、高品質な半導体素子デバイスを高歩留、高品質で生産することができる。
（２）支持基板上に絶縁層を介して歪み印加半導体層を形成した場合には、これをシードとする半導体エピタキシャル成長によって歪み半導体層が得られ、この歪み半導体層からなる超薄型ＳＯＩ層に半導体素子を形成するために、高い電子移動度の高性能、高品質な半導体装置を得ることができる。
（３）本発明の固体撮像装置の製造方法では、支持基板上に絶縁層を介してオーバーフロードレイン層となるｎ+型単結晶半導体層または歪み印加単結晶半導体層、オーバーフローバリア層となるｐ型単結晶半導体層または歪み半導体層及び受光センサ層となるｐ−またはｎ−またはｉ型の単結晶半導体層または歪み半導体層を形成し、このｐ−またはｎ−またはｉ型単結晶半導体層または歪み半導体層に固体撮像素子を形成した後に、固体撮像素子周囲のエッチング溝部を形成してオーバーフロードレイン層となるｎ+型単結晶半導体層または歪み印加単結晶半導体層を露出させてオーバーフロードレイン層に接続した配線及び外部接続用電極を形成するために、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して過剰電荷を排出させて露光時間を制御することができ、例えば、ＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくでき、高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
（４）例えばオーバーフロードレイン層のｎ+型単結晶Ｓｉ層あるいはオーバーフローバリア層のｐ型単結晶Ｓｉ層を２０〜３０％ＳｉＧｅ層からなる歪み印加層とした場合には、このＳｉＧｅ層の上面にＳｉエピタキシャル成長で歪みＳｉ層を形成することにより、無歪みＳｉ層に比べ１．７６倍の高い電子移動度が得られ、高い電子移動度の受光センサ及び電荷転送回路などからなる高感度、高性能の固体撮像装置が得られる。
（５）スクライブラインに沿って形成した溝の壁面を利用してオーバーフロードレイン層と接続する配線を設けることにより、オーバーフロードレイン層と接続して半導体基板の表面に引き出すための配線を容易に形成することができる。しかも、この配線の形成にともなって、固体撮像装置の外形形状を大きくする必要がなく、固体撮像装置の小型化・軽量化の障害となることを防止できる。
（６）スクライブラインと固体撮像素子領域の間であってオーバーフローバリア層の上に、あるいはスクライブラインの溝の壁面に、オーバーフローバリア層と同じ導電型の埋め込み層を固体撮像素子領域を囲むリング状に形成して固体撮像素子領域全体がオーバーフローバリア層で囲まれた構造、または固体撮像素子領域全体が電位的にオーバーフローバリア層と同じ導電型ウエルで囲まれた構造とすることによって、スクライブラインの溝の壁面に直接にオーバーフロードレイン配線を形成できるので、確実な動作の縦型ｎｐｎトランジスタが形成でき、製造工数を低減できる。
（７）オーバーフロードレイン層のｎ＋型単結晶Ｓｉ層をｎ＋型ポリＳｉ層またはｎ+型アモルファスＳｉ層、オーバーフローバリア層のｐ型単結晶Ｓｉ層をｐ型ポリＳｉ層またはｐ型アモルファスＳｉ層とすることによって、赤色感度は「アモルファスＳｉ層>ポリＳｉ層>単結晶Ｓｉ層」となるので、受光センサの感度を高めて高感度化、高精細化の固体撮像装置とすることができ、しかも受光センサ部のｐ−またはｎ−またはｉ型単結晶Si層または歪みＳｉ層を薄くすることができるのでＣＶＤ工数削減にともなうコストダウンができる。
（８）高精度に膜厚が制御された超薄型ＳＯＩ基板層を用いることにより基板面内における感度及び飽和信号量のバラツキを抑制でき、信頼性の高い高速動作による高感度、高Ｓ／Ｎ比、多画素、高ダイナミックレンジで大面積の固体撮像装置を製造することができる。しかも、製造工数を少なくすることができるので、容易に且つ低コストで製造することができる。
（９）従来のオーバーフローバリア層は基板表面から深い位置にボロン等のイオンを注入して形成するために、高価な高エネルギーイオン注入装置が必要であり、生産性が悪くコストアップの一因であったが、本発明に用いる例えばＣＶＤ装置、酸素及び窒素イオン注入装置、Ｓｉエッチング装置などは汎用の半導体製造装置で充分であり、生産性も高くコストダウンが実現する。
（１０）本発明の半導体装置及び固体撮像装置の製造方法では、絶縁層として少なくとも窒化系シリコン膜、特に適当な膜厚の窒化系シリコン膜を形成することにより、パッケージングした時やデバイスプロセス中の支持基板側からのハロゲン元素汚染を防止することができると共に、高性能な絶縁膜でありリーク電流が少なく良好なローノイズ性が得られ、歩留及び品質が向上する。
以下、本発明の実施の形態について図面を参酌しながら説明し、本発明の理解に供する。なお、以下では、（Ａ）多孔質半導体層分離法、（Ｂ）イオン注入層分離法、（Ｃ）ＳＩＭＯＸ法及び（Ｄ）Ｓｉエッチング法を用いた固体撮像装置の製造方法について説明する。
（Ａ）多孔質半導体層分離法
本実施例においては、多孔質シリコン（以下、「Ｓｉ」と称する。）層を使用した多孔質半導体層分離法による固体撮像装置の製造方法について説明する。
（１）種子基板１０としての単結晶Ｓｉ基板に陽極化成法で多孔質Ｓｉ層（低多孔質Ｓｉ層１１ａ、高多孔質Ｓｉ層１１ｂ、低多孔質Ｓｉ層１１ｃ）を形成する。
[１]まず、例えば８インチφのｐ型Ｓｉ単結晶（抵抗率０．０１〜０．０２Ω・ｃｍ）の種子基板（以下、「Ｓｉ基板」とも称する。）１０に、モノシランガス、ジボランガスなどのＣＶＤ法によりボロン１×１０１９ａｔｏｍｓ／ｃｍ３程度の濃度でｐ型不純物を添加し、約１０μｍ厚の高濃度の半導体エピタキシャル成長の単結晶Ｓｉ層（後述する低多孔質Ｓｉ層１１ａに相当する）を形成する。
[２]この高濃度層表面に、モノシランガス、ジボランガスなどのＣＶＤ法によりボロン５×１０１４ａｔｏｍｓ／ｃｍ３程度の濃度でｐ型不純物を添加し、約２０μｍ厚の低濃度の半導体エピタキシャル成長の単結晶Ｓｉ層（後述する高多孔質Ｓｉ層１１ｂに相当する）を形成する。
[３]さらに、この低濃度層表面に、モノシランガス、ジボランガスなどのＣＶＤ法によりボロン５×１０１９ａｔｏｍｓ／ｃｍ３程度の濃度でｐ型不純物を添加し、約１０μｍ厚の高濃度の半導体エピタキシャル成長の単結晶Ｓｉ層（後述する低多孔質Ｓｉ層１１ｃに相当する）を形成する。
なお、気相エピタキシーであるＣＶＤ法での単結晶Ｓｉ層形成には、水素化物原料のモノシラン（ＳｉＨ４）以外に、同じく水素化物原料のジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）や、ハロゲン化物原料のジクロルシラン（ＳｉＨ２Ｃｌ２）、トリクロルシラン（ＳｉＨＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）などの原料ガスを用いることができる。また、単結晶Ｓｉ層の形成方法としては、ＣＶＤ法に限らず、ＭＢＥ（MolecularBeam Epitaxy；分子線エピタキシー）法、スパッター法等でもよい。
[４]その後、陽極化成法により、例えば電解液５０％フッ化水素溶液とエチルアルコールとを２：１の体積割合で混合した混合液を用い、例えば約１０ｍＡ／ｃｍ２の電流密度で５〜１０分間電流を流し、高濃度層に多孔率の低い多孔質Ｓｉ層１１ａ，１１ｃ、低濃度層に多孔率の高い多孔質Ｓｉ層１１ｂを形成する。
ここで、多孔質Ｓｉ層形成後に約４００℃でドライ酸化することで、多孔質Ｓｉ層の孔の内壁を１〜３ｎｍ程度酸化し、多孔質Ｓｉ層が高温処理により構造変化を起こすのを抑制する方が好ましい。
また、低多孔質Ｓｉ層は不純物濃度が高く（例えば、１×１０１９／ｃｍ３以上）、多孔率が低い（１０〜３０％程度）方が好ましく、高多孔質Ｓｉ層は不純物濃度が低く（例えば、１×１０１９／ｃｍ３以下）、多孔率が高い（４０〜７０％程度）方が好ましい。
なお、陽極化成におけるＳｉの溶解反応ではフッ化水素溶液中のＳｉの陽極反応には正孔が必要であるため、基板には多孔質化しやすいｐ型Ｓｉ基板を用いるのが望ましいが、これに限るものではない。
また、このように、陽極化成法により多孔質層を形成する場合は、多孔質層を多孔率の異なる複数の層で構成することができる。なお、上記の様に、単結晶Ｓｉ基板１０上に第１の低多孔質Ｓｉ層１１ａ、高多孔質Ｓｉ層１１ｂ、第２の低多孔質Ｓｉ層１１ｃを順に形成した３層構造とするほか、単結晶Ｓｉ基板１０の上に高多孔質Ｓｉ層１１ｂと低多孔質Ｓｉ層１１ｃとを順に形成した２層構造としてもよい。
なお、Ｓｉ基板１０としては、ＣＺ（Czochralski）法、ＭＣＺ（Magnetic Field Applied Czochralski）法やＦＺ（Floating Zone）法などで作成された単結晶Ｓｉ基板のみならず、基板表面が水素アニール処理された単結晶Ｓｉ基板、あるいはエピタキシャル単結晶Ｓｉ基板などを用いることができる。もちろん、単結晶Ｓｉ基板に代えて単結晶ＳｉＧｅ基板、更にはＳｉＣ基板、ＧａＡｓ基板やＩｎＰ基板等の単結晶化合物半導体基板を用いることもできる。
（２）多孔質Ｓｉ層（低多孔質Ｓｉ層１１ｃ）上にＳｉエピタキシャル成長の単結晶Ｓｉ層１２ａ，１２ｂを形成する（図１参照）。
[１]まず、ＣＶＤなどの半導体エピタキシャル成長装置内において、水素雰囲気中１０００〜１１００℃程度でプリベークを行い、低多孔質Ｓｉ層１１ｃの表面の孔を封止して表面を平坦化する。水素アニールは、１０５０℃で０．００１３ｎｍ／ｍｉｎ、１１００℃で０．００２２ｎｍ／ｍｉｎのエッチング速度で行う。
[２]この後、１０２０℃まで降温し、モノシランガスとジボランガスのＣＶＤを行い、約２〜３μｍのｐ型単結晶Ｓｉ層１２ａを形成する。この層は縦型オーバーフロードレイン構造となる仮想ｎｐｎトランジスタのベース領域となる。
[３]また、モノシランガスとフォスフォンガスのＣＶＤを行い、約２〜３μｍのｎ＋型単結晶Ｓｉ層１２ｂを形成する。この層は縦型オーバーフロードレイン構造となる仮想ｎｐｎトランジスタのコレクタ領域となる。
なお、気相エピタキシーであるＣＶＤ法での単結晶Ｓｉ層形成には、水素化物原料のジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）や、ハロゲン化物原料のジクロルシラン（ＳｉＨ２Ｃｌ２）、トリクロルシラン（ＳｉＨＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）などの原料ガスを用いることができる。また、単結晶Ｓｉ層の形成方法としては、ＣＶＤ法に限らず、ＭＢＥ（MolecularBeam Epitaxy；分子線エピタキシー）法、スパッター法等でもよい。
（３）支持基板３０表面に絶縁層１３を形成する（図１参照）。
単結晶Ｓｉ基板からなる支持基板３０を高温熱酸化して、例えば３００〜５００ｎｍの酸化シリコン膜或いは単結晶Ｓｉ基板からなる支持基板３０にＣＶＤで酸化シリコンと窒化シリコン膜を形成した後に高温熱酸化して、例えば酸化シリコン、窒化シリコン及び酸化シリコンの積層膜（例えば、ＳｉＯ２：２００ｎｍ、Ｓｉ３Ｎ４：５０ｎｍ、ＳｉＯ２：２００ｎｍの積層膜）を形成する。
ここで、絶縁層はＳｉＯ２またはＳｉＯ２、Ｓｉ３Ｎ４及びＳｉＯ２の積層膜のいずれでも良いが、パッケージングした時やデバイスプロセス中の支持基板からのハロゲン元素（Ｎａイオンなど）汚染防止のためには窒化系シリコン膜を含む絶縁層が好ましい。
（４）種子基板のｎ＋型単結晶Ｓｉ層１２ｂと支持基板の絶縁層１３を貼り合せる（図２参照）。
室温で種子基板１０のｎ＋型単結晶Ｓｉ層１２ｂと支持基板３０の絶縁層１３の表面同士を接触させ、ファンデスワールス力により結合させる。この後、４００℃３０分間の熱処理を行って共有結合させ、貼り合せを強固にする。なお、必要に応じて前記よりも高い温度例えば約１０００℃で３０〜６０分の熱処理を追加してより強固な貼り合せにしてもよい。但し、後述する様な、アモルファスＳｉ層やポリＳｉ層を含む場合には、膜の変質防止のために高温処理は好ましくない。熱処理は、窒素中、不活性ガス中、または窒素と不活性ガスの混合ガス中で行う。このとき、双方の基板の表面に塵や汚れ付着がないことを確認する。なお、異物があった時は、剥離洗浄する。
あるいは、減圧熱処理炉に重ね合わせた２枚の基板をセットし、真空引きで所定圧力（例えば１３３Ｐａ（１Ｔｏｒｒ）以下）に保持し、一定時間経過後に大気圧にブレークしたときの加圧で密着させ、連続して窒素中、不活性ガス中、または窒素と不活性ガスの混合ガス中で昇温加熱して熱処理接合する連続作業をしてもよい。
また、接合面を接合に先立って室温の真空中でアルゴンなどの不活性ガスイオンビームまたは不活性ガス高速原子ビームで照射してスパッタエッチングにより、表面の塵や汚れ付着等を除去して表面に接合するための結合力を付与して表面平滑度を高めて貼り合せを強固にしてもよい。
（５）種子基板１０及び支持基板３０裏面を紫外線照射硬化型テープ（以下、「ＵＶテープ」と称する。）９などで覆い、ウオータージェット、エアージェット、ウオーターエアージェットなどの高圧流体ジェット噴射剥離法、レーザー加工剥離法またはレーザーウオータージェット加工剥離法などにより、高多孔質Ｓｉ層１１ｂから種子基板を分離する（図３参照）。分離した種子基板は、必要に応じて表面再研磨、エッチング、水素を含む雰囲気下での熱処理等を行い、再使用することができる。
ここで、ＵＶテープ９は、ポリオレフィンやポリエチレンテレフタレート（ＰＥＴ）などのＵＶテープ基材及び強い粘着力で少なくとも糊残りのない帯電防止のアクリル系ＵＶ照射硬化型接着剤からなるものである。ＵＶ照射硬化型接着剤は接着力が強いため、このＵＶテープ９により種子基板１０及び支持基板３０を強固に保持及び表面保護した状態で、高多孔質Ｓｉ層１１ｂから種子基板を分離することができる。
なお、帯電防止のＵＶテープ９としては、ＵＶテープ基材の糊側表面に導電性透明酸化膜（ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ；酸化インジュウム・酸化錫の混合透明酸化膜）やＩＺＯ（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ；酸化インジュウム・酸化亜鉛の混合透明酸化膜）など）を形成または導電性の表面化学処理したもの、または、ＵＶ照射硬化型接着剤中に静電気ダメージを防止するレベルの導電性透明酸化物微粒子（ＩＴＯやＩＺＯなど）を混入させたものなどがある。また、必要に応じてこれらを組み合わせたものを用いてもよい。この帯電防止機能により製造工程中の静電破壊を防止することができるため、静電気ダメージによる半導体特性不良を防止することができる。なお、ＵＶ照射硬化型接着剤の硬化前および硬化後の表面抵抗は、１０６〜１０１２Ω／□程度の静電気ダメージを防止するレベルであることが望ましい。
なお、用途に応じて糊残りのない帯電防止の熱膨張剥離型粘着剤のテープを用いてもよい。
なお、高多孔質Ｓｉ層１１ｂからの分離を、ウオータージェット、エアージェット、ウオーターエアージェットなどの高圧流体ジェット噴射剥離法により行う場合、図９に示す高圧流体ジェット噴射剥離装置を用いる。図９は本発明の実施の形態における高圧流体ジェット噴射剥離装置の概略断面図である。
図９に示す高圧流体ジェット噴射剥離装置は、上下から基板を真空吸着して回転させる一対のホルダ８１ａ，８１ｂと、高圧流体ジェット８２を噴射する微細ノズル８３を備える。ガードリングストッパ８０は、ホルダ８１ａ，８１ｂの周囲を囲む円筒状の治具である。ガードリングストッパ８０には、微細ノズル８３から噴射される高圧流体ジェット８２の幅を制御して通過させる１０〜５０μｍ程度の径のスリット孔８４が形成されている。なお、スリット孔８４の径については、高圧流体ジェット８２の水圧および風圧との相関によって決定する。
このような高圧流体ジェット噴射剥離装置において、例えば、ホルダ８１ａ，８１ｂ間に図２に示す種子基板１０と支持基板３０を貼り合わせた基板を挟持する。ここで分離したい層（分離層）は高多孔質Ｓｉ層１１ｂである。なお、図９においては簡単のため、種子基板１０、高多孔質Ｓｉ層１１ｂおよび支持基板３０以外については図示を省略している。
ここで、ガードリングストッパ８０の高さと、ホルダ８１ａ，８１ｂで挟持する種子基板１０および支持基板３０の高さを調整し、微細ノズル８３から噴射される高圧流体ジェット８２が分離したい回転中の高多孔質Ｓｉ層１１ｂに正確に当たるように微調整する。その後、ホルダ８１ａ，８１ｂを回転させ、微細ノズル８３から噴射する高圧流体ジェット８２の圧力を高多孔質Ｓｉ層１１ｂの横方向から作用させて種子基板１０を分離する。
このとき、微細ノズル８３から噴射する高圧流体ジェット８２は、ガードリングストッパ８０のスリット孔８４によってその幅が制御されるうえ、分離したい高多孔質Ｓｉ層１１ｂに正確に当たるようにその高さが微調整されているため、狙った高多孔質Ｓｉ層１１ｂ以外の部分には剥離するほど強く当たらない。
また、高圧流体ジェット８２は、ウオータージェット、エアージェットの他、水、エッチング液やアルコールなどの液体、空気、窒素ガスやアルゴンガスなどの気体や、前記液体に前記気体を適当比率で混在させた液体と気体との混合体などのジェットの噴射により行うこともできる。特に液体と気体との混合体のジェットの噴射、いわゆるウオーターエアージェットでは、液体に気体のバブルが混入し、このバブル破裂時の衝撃作用によってより効果的に分離を行える。
また、高圧流体ジェット８２を吹き付ける場合には、流体に超音波を印加すると、超音波振動が多孔質層に作用するため、より効果的に多孔質層からの分離を行える。さらに、この高圧流体ジェット８２に、さらに微細な固体としての粒体や粉体（研磨剤、氷、プラスチック片など）の超微粉末を添加してもよい。このように高圧流体ジェット８２に、微細な固体を添加すれば、この微細な固体が高多孔質Ｓｉ層１１ｂに直に衝突することによって、より効果的に分離を行える。
あるいは、回転中の基板の高多孔質Ｓｉ層１１ｂにレーザー出力部から照射するレーザー光を当てて分離するレーザー加工剥離装置（図示せず）を用いることもできる。なお、このレーザー加工剥離装置と前述の高圧流体ジェット噴射剥離装置との違いは、レーザー出力部が前述の微細ノズル８３とスリット孔８４を組み合わせたものに相当することのみであり、他はほとんど同じ構成である。
このレーザー加工剥離装置では、回転中の基板の高多孔質Ｓｉ層１１ｂの横方向から一つ以上のレーザー照射によるレーザー加工（アブレーション加工、熱加工など）によって、この高多孔質Ｓｉ層１１ｂから分離することができる。
ここで、レーザーとしては、炭酸ガスレーザー、ＹＡＧ（Yttrium Aluminum Garnet）レーザー、エキシマレーザー、高調波変調レーザーなどからなる可視光、近紫外線、遠紫外線、近赤外線、遠赤外線などのレーザー光を使用できる。
レーザー加工では、加工対象物が吸収する少なくとも一つ以上のパルス波または連続波のレーザー光を照射して、熱加工やアブレーション加工で分離する方法と、加工対象物に対して透過する波長を有する少なくとも一つ以上のパルス波または連続波の近赤外線レーザー（Ｎｄ：ＹＡＧレーザー、Ｎｄ：ＹＶＯ4レーザー、Ｎｄ：ＹＬＦレーザー、チタンサファイアレーザーなど）を加工対象物内部に焦点を合わせて照射し、多光子吸収による光学的損傷現象を発生させて改質領域（例えばクラック領域、溶融処理領域、屈折率変化領域など）を形成し、そこを起点として比較的小さな力で分離する方法とがある。
一般的に、後者の場合は加工対象物例えば単結晶半導体基板の内部に集光点を合わせて、集光点におけるピークパワー密度（パルスレーザー光の集光点の電界強度）が１×１０８（Ｗ／ｃｍ２）以上で且つパルス幅が１μｓ以下の条件でレーザー光を照射すると、加工対象物内部には多光子吸収による光学的損傷現象が発生し、この光学的損傷により内部に熱ひずみが誘起され、これにより内部に改質領域例えばクラック領域が形成され、そこを起点として比較的小さな力で分離させる方法であるが、単結晶半導体基板に比べ多孔質半導体層や後述するイオン注入層の単結晶半導体層の場合は、上記以下のピークパワー密度により多光子吸収による光学的損傷現象を発生させて改質領域（例えばクラック領域、溶融処理領域、屈折率変化領域など）の形成が可能であり、このレーザー加工による多孔質半導体層や後述するイオン注入層からの分離が容易である。
レーザー加工の場合は、上記のいずれの方法でもレーザー光線を集光レンズで加工対象物内部(つまり多孔質半導体層や後述するイオン注入層の内部)に焦点を合せ、その焦点を徐々に回転中の加工対象物内部に移動させることで分離することができる。特に、本発明の場合は、加工対象物が多孔質Ｓｉ層やイオン注入層なので、このレーザー光による分離加工を高精度で効率良く行うことができる。このとき、必要に応じて流体冷却した支持治具を用いて、ＵＶテープを介して支持基板側を冷却しながら多孔質Ｓｉ層またはイオン注入層から支持基板を分離してもよい。
また、回転中の基板の高多孔質Ｓｉ層１１ｂに、出力部からレーザー光とウオータージェットを組み合わせたレーザーウオータージェットを照射して分離するレーザーウオータージェット加工剥離装置（図示せず）を用いることもできる。なお、このレーザーウオータージェット加工剥離装置と前述のレーザー加工剥離装置および高圧流体ジェット噴射剥離装置との違いは、レーザーウオータージェット出力部が前述の微細ノズル８３とスリット孔８４を組み合わせたものに相当することのみであり、他はほとんど同じ構成である。
レーザーウオータージェット加工剥離法は、ウオータージェットとレーザーの利点を組み合わせ、水と空気の境界面でレーザー光が完全に反射することを利用し、グラスファイバー内と同じようにウオータージェットがレーザー光を全反射して平行にガイドし、このレーザー光の吸収による熱加工やアブレーション加工で分離する方法である。従来の熱変形が問題となるレーザー加工法と違い、レーザーウオータージェットは常時水による冷却がされているので、分離面の熱影響、例えば熱変形などが低減される。
このレーザーウオータージェット加工剥離法では、例えば、少なくとも一つ以上のパルス波または連続波の近赤外線レーザー（Ｎｄ：ＹＡＧレーザー、Ｎｄ：ＹＶＯ4レーザー、Ｎｄ：ＹＬＦレーザー、チタンサファイアレーザーなど）が任意の水圧の純水または超純水の水柱内に封じ込まれた一つ以上のレーザーウオータージェットを、回転中の基板の高多孔質Ｓｉ層１１ｂの横方向から照射する加工（アブレーション加工、熱加工など）によって、この高多孔質Ｓｉ層１１ｂから分離することができる。
なお、レーザーとしては、炭酸ガスレーザー、ＹＡＧレーザー、エキシマレーザー、高調波変調レーザーなどからなる可視光、近赤外線、遠赤外線、近紫外線、遠紫外線などのレーザー光を使用できる。また、任意の水圧のウオータージェットの水柱は水道水でもよいが、レーザーの種類によってはレーザーを乱反射で散乱させずに減衰させない純水または超純水によるウオータージェットの水柱が望ましい。
なお、上記の高圧流体ジェット噴射剥離法、レーザー加工剥離法およびレーザーウオータージェット加工剥離法は、超薄型半導体層或いは超薄型ＳＯＩ半導体層の剥離による映像信号処理ＬＳＩ、メモリＬＳＩ、ＣＰＵＬＳＩ、ＤＳＰＬＳＩ、音声信号処理ＬＳＩ、ＣＣＤ、ＣＭＯＳセンサ、ＢiＣＭＯＳなどの半導体デバイスの製造にも使用できる。さらに、高圧流体ジェット噴射法、レーザー加工法およびレーザーウオータージェット加工法により、単結晶あるいは多結晶半導体基板あるいは透明または不透明支持基板の切断や、回転中の単結晶あるいは多結晶半導体インゴットのスライシングなどにも使用できる。
（６）剥離残りの高多孔質Ｓｉ層１１ｂ及び低多孔質Ｓｉ層１１ｃをＨＦ＋Ｈ2Ｏ2＋Ｈ2Ｏ混合液、ＨＦ＋ＨＮＯ3＋ＣＨ3ＣＯＯＨ混合液などのフッ酸系エッチャント又はアルカリ系エッチャントでウエットエッチングする。なお、低多孔質Ｓｉ層１１ｃ残りはＨＦ＋ＨＮＯ3＋ＣＨ3ＣＯＯＨ混合液よりもＨＦ＋Ｈ2Ｏ2＋Ｈ2Ｏ混合液でのエッチングはエッチングムラが小さいので好ましい。
（７）水素アニールによりｐ型単結晶Ｓｉ層１２ａ表面をエッチングして平坦化し、この平坦化した単結晶Ｓｉ層１２ａをシードにＳｉエピタキシャル成長させて約４〜５μｍ厚のｐ−またはｎ−またはｉ型単結晶Ｓｉ層１２ｃを形成する（図４参照）。
ここで、ｐ−型単結晶Ｓｉ層は、モノシランガスとジボランガスのＣＶＤによりｐ−またはｎ−またはｉ型の約４〜５μｍの受光センサ領域となる単結晶Ｓｉ層を形成する。この層は縦型オーバーフロードレイン構造となる仮想ｎｐｎトランジスタのエミッタ領域となる。
ところで、電子移動度を高める手段の１つとして、チャネル半導体層に歪みをかける技術が知られている。
これは、チャネル半導体層に歪みをかけると、そのバンド構造が変化し、その結果、縮退が解けて電子散乱が抑制されるので電子移動度を高めることが出来る。
具体的には、単結晶Ｓｉ基板上にＳｉよりも格子定数の大きい材料からなる混晶層の歪み印加の単結晶半導体層、例えば、Ｇｅ濃度２０〜３０％の単結晶ＳｉＧｅ混晶層（以下、ＳｉＧｅ層と称する）を形成し、このＳｉＧｅ層上にチャネル半導体層としての単結晶Ｓｉ層を形成すると、格子定数の違いにより、歪みのかかった単結晶Ｓｉ層（以下、歪みＳｉ層と称する。）が形成される。この歪みＳｉ層を用いると、無歪みＳｉ層を用いた場合に比べ約１．７６倍の大幅な電子移動度の向上を達成できることが報告されている。（Ｊ．Welser，J．L．Hoyt，S．Takagi，and J．F．Gibbons，ＩＥＤＭ94-373）
そこで、例えば、Ｇｅ濃度２０〜３０％のＳｉＧｅ層である歪み印加の単結晶半導体層としてのｐ型単結晶Ｓｉ層１２ａを形成し、その上に歪みＳｉ層を形成すると、従来の無歪みチャネル層の単結晶Ｓｉ層に比べ約１．７６倍の大幅な電子移動度の向上を達成した高感度、高性能の固体撮像装置が得られる。
このＧｅ組成比は大きい方が良く、０．２を大きく下回る場合はＭＯＳＴＦＴの移動度の顕著な向上は期待できず、また、０．５を大きく超える場合はＳｉＧｅ層表面凹凸の増加や膜質低下等の問題があり、０．３程度が好ましい。
また、Ｇｅ濃度はＳｉＧｅ層の中で徐徐に増加させ、表面で所望濃度例えばＧｅ濃度２０〜３０％となる傾斜組成とし、この傾斜組成のＳｉＧｅ層上に歪Ｓｉ層を形成することが好ましい。
尚、ＳｉＧｅ層の成膜方法としては、ＣＶＤ法、ＭＢＥ法等のエピタキシャル成長法や、ＬＰＥ（Liqud Phase Epitaxy）法等の液相成長法、ポリＳｉＧｅ層やアモルファスＳｉＧｅ層の固相成長法などがあるが、Ｇｅ組成比の制御が可能な結晶成長方法であれば、他の成長方法でもよい。
また、Ｓｉ原料としては水素化物原料のモノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）や、ハロゲン化物原料のジクロルシラン（ＳｉＨ2Ｃｌ2）、トリクロルシラン（ＳｉＨＣｌ3）、四塩化ケイ素（ＳｉＣｌ４）など、Ｇｅ原料としてはゲルマン（ＧｅＨ４）、四塩化ゲルマニウム（ＧｅＣｌ４）、四フッ化ゲルマニウム（ＧｅＦ４）などが適している。
尚、歪み半導体層としてＳｉＧｅ層の代わりに、ＳｉＣやＳｉＮ等のようにＳｉと他の元素との混晶層、ＺｎＳｅ層等の２−６族混晶層もしくはＧａＡｓやＩｎＰ等の３−５族混晶層などの互いに格子定数の異なる材料からなる混晶層でもよい。
なお、本実施例では、種子基板の多孔質Ｓｉ層上にＳｉエピタキシャル成長によりオーバーフローバリア層のｐ型単結晶Ｓｉ層または歪み印加のＳｉＧｅ層１２ａ及びオーバーフロードレイン層のｎ＋型単結晶Ｓｉ層または歪みＳｉ層１２ｂを形成し、種子基板のｎ＋型単結晶Ｓｉ層または歪みＳｉ層１２ｂと支持基板の絶縁層を貼り合せ、多孔質Ｓｉ層から種子基板を分離した後に、ｐ型単結晶Ｓｉ層または歪み印加のＳｉＧｅ層１２ａ上にＳｉエピタキシャル成長により受光センサ層のｐ−またはｎ−またはｉ型単結晶Ｓｉ層または歪みＳｉ層１２ｃを形成しているが、種子基板の多孔質Ｓｉ層上にＳｉエピタキシャル成長によりオーバーフロードレイン層のｎ＋型単結晶Ｓｉ層または歪み印加のＳｉＧｅ層１２ｂを形成し、種子基板のｎ＋型単結晶Ｓｉ層または歪み印加のＳｉＧｅ層１２ｂと支持基板の絶縁層を貼り合せ、多孔質Ｓｉ層から種子基板を分離した後に、ｎ＋型単結晶Ｓｉ層または歪み印加のＳｉＧｅ層１２ｂ上にＳｉエピタキシャル成長によりオーバーフローバリア層のｐ型単結晶Ｓｉ層または歪みＳｉ層１２ａを形成し、このｐ型単結晶Ｓｉ層または歪みＳｉ層１２ａの上にＳｉエピタキシャル成長により受光センサ層のｐ−またはｎ−またはｉ型単結晶Ｓｉ層または歪みＳｉ層１２ｃを形成しても良い。
また、種子基板の多孔質Ｓｉ層上にＳｉエピタキシャル成長により受光センサ層のｐ−またはｎ−またはｉ型単結晶Ｓｉ層１２ｃを形成し、このｐ−型単結晶Ｓｉ層１２ｃ上にＳｉエピタキシャル成長によりオーバーフローバリア層のｐ型単結晶Ｓｉ層１２ａを形成し、更にｐ型単結晶Ｓｉ層１２ａ上にＳｉエピタキシャル成長によりオーバーフロードレイン層のｎ＋型単結晶Ｓｉ層１２ｂを形成し、種子基板のｎ＋型単結晶Ｓｉ層１２ｂと支持基板の絶縁層を貼り合せ、多孔質Ｓｉ層から種子基板を分離しても良い。
ところで、従来は単結晶Ｓｉ層からなる受光センサ層を厚く、つまり表面より深い位置にダイオード接合面を形成して赤色感度向上させているが、この深い位置のダイオード接合面形成のために表面より深い位置へのイオン注入のための高価な高エネルギーイオン注入装置が必要で生産性が悪化し、コストアップを招いている。
そこで、本発明では光入射側のオーバーフロードレイン層とオーバーフローバリア層、さらには受光センサ層の一部に単結晶Ｓｉ層よりも赤色感度の高いポリＳｉ層及び／またはアモルファスＳｉ（以後、a−Ｓｉと称する。）層を形成して、それらの少なくとも一部が受光センサのダイオード接合空乏層広がり範囲内になるように膜厚を設定することで赤色感度を高め、これにより受光センサ層部分の厚みを薄くすることで、Ｓｉエピタキシー装置の生産性を向上させ、コストダウンができるようにしている。
具体的には、以下の４通りの形成法がある。
（１）ｎ+型ポリＳｉ層のオーバーフロードレイン層と、ｐ型単結晶Ｓｉ層のオーバーフローバリア層の場合
（２）ｎ+型ポリＳｉ層のオーバーフロードレイン層と、ｐ型ポリＳｉ層のオーバーフローバリア層の場合
（３）ｎ+型a−Ｓｉ層のオーバーフロードレイン層と、ｐ型ポリＳｉ層のオーバーフローバリア層の場合
この時に、a−Ｓｉ層の熱変質防止のために、単結晶Ｓｉ層または歪み印加のＳｉＧｅ層をシードにＳｉエピタキシャル成長による受光センサ層形成はせずに、ｐ−型またはｎ−型またはｉ型の受光センサ層は予め種子基板に作成しておくのが望ましい。
（４）ｎ+型a−Ｓｉ層のオーバーフロードレイン層と、p型a−Ｓｉ層のオーバーフローバリア層の場合
この時に、a−Ｓｉ層の熱変質防止のために、単結晶Ｓｉ層または歪み印加のＳｉＧｅ層をシードにＳｉエピタキシャル成長による受光センサ層形成はせずに、ｐ−型またはｎ−型またはｉ型の受光センサ層は予め種子基板に作成しておくのが望ましい。
例えば、図５（ａ）で示す様に、種子基板の多孔質Ｓｉ層上に順に約４〜５μｍ厚の受光センサ層のｐ−またはｎ−またはｉ型単結晶Ｓｉ層１２ｃ、約１〜３μｍのオーバーフローバリア層のｐ型単結晶Ｓｉ層１２ａ、約１〜３μｍのオーバーフロードレイン層のｎ＋型アモルファスＳｉ層６０若しくはｎ＋型ポリＳｉ層６１を形成し、または、図５（ｂ）で示す様に、種子基板の多孔質Ｓｉ層上に順に約４〜５μｍ厚の受光センサ層のｐ−またはｎ−またはｉ型単結晶Ｓｉ層１２ｃ、約1〜３μｍのオーバーフローバリア層のｐ型ポリＳｉ層６２、約１〜３μｍのオーバーフロードレイン層のｎ＋型アモルファスシリコン層６０若しくはｎ＋型ポリＳｉ層６１を形成し、または、図５（ｃ）で示す様に、種子基板の多孔質Ｓｉ層上に順に約４〜５μｍ厚の受光センサ層のｐ−またはｎ−またはｉ型単結晶Ｓｉ層１２ｃ、約１〜３μｍのオーバーフローバリア層のｐ型アモルファスＳｉ層６３、約１〜３μｍのオーバーフロードレイン層のｎ＋型アモルファスシリコン層６０を形成した後に、支持基板の絶縁層と貼り合せ、多孔質Ｓｉ層から種子基板を分離しても良い。
この時に、必要に応じてオーバーフロードレイン層のｎ＋型ポリＳｉ層またはｎ＋型アモルファスＳｉ層上に絶縁層を形成し、支持基板の絶縁層との貼り合せ向上を図ってもよい。
この場合には、アモルファスＳｉ層やポリＳｉ層の加熱変質防止のために、受光センサ層のｐ−型またはｎ−型またはｉ型の単結晶Ｓｉ層または歪みＳｉ層１２ｃは予め種子基板に作成しておき、種子基板分離後の多孔質層残りエッチングした後は低温処理、例えば超臨界または高密度プラズマＣＶＤ｛ＥＣＲ，ＩＣＰ（Inductively Coupled Plasma）、ヘリコン波プラズマ（Helicon Plasma）方式など｝、光ＣＶＤ、レーザーＣＶＤなどでのゲート酸化膜及び層間絶縁膜形成やＲＴＡ（Rapid Thermal Anneal）での注入イオン活性化などをすることが好ましい。
あるいは、ポリＳｉ層の加熱変質防止のために低温処理、例えば熱分解反応または水素還元法または不等化反応ＣＶＤによるＳｉエピタキシャル成長以外に、例えば高密度プラズマＣＶＤ｛ＥＣＲ，ＩＣＰ（Inductively Coupled Plasma）、ヘリコン波プラズマ（Helicon Plasma）方式など｝、光ＣＶＤ、レーザーＣＶＤなどにより、種子基板分離後に受光センサ層となる単結晶Ｓｉ層形成または歪み印加のＳｉＧｅ層上への歪みＳｉ層形成してもよい。
さらに高密度プラズマＣＶＤ｛ＥＣＲ，ＩＣＰ（Inductively Coupled Plasma）、ヘリコン波プラズマ（Helicon Plasma）方式など｝、光ＣＶＤ、レーザーＣＶＤなどでのゲート酸化膜及び層間絶縁膜形成やＲＴＡ（Rapid Thermal Anneal）での注入イオン活性化などをすることが好ましい。
（８）汎用技術によりｐ−またはｎ−またはｉ型単結晶Ｓｉ層１２ｃ内に、例えば表面にｐ＋型の正電荷蓄積領域３１を有するｎ＋型不純物拡散領域２５からなる光電変換部（受光センサのダイオード部）１７、読み出しゲート部３２、垂直転送レジスタ部３３などを含む複数のＣＣＤまたはＣＭＯＳセンサなどの表面照射型固体撮像デバイスを形成する（図６参照）。なお、図６中符号３６はｐ型のチャンネルストップ領域、符号３７はｎ型の転送チャンネル領域、符号３８はｐ型の半導体ウエル領域を示している。
ＣＣＤ型固体撮像デバイスは、Ｓｉ単結晶基板上に光を電荷（電子）に変換するフォトダイオードを二次元に配置した撮像領域と、その電荷を転送及び出力する為の回路で構成され、フォトダイオードで光電変換した電子を垂直転送レジスタと水平転送レジスタで出力部に転送し、ここで電子を信号電圧に増幅するものである。このフォトダイオードは正方格子配列が一般的だが、八角形の受光素子をジグザグに配列した所謂ハニカム格子配列も製品化されている。
ＣＣＤ型固体撮像デバイスは、転送部の構成によってインターライン（ＩＬ）方式とフレームトランスファ（ＦＴ）方式がある。
フレームトランスファ（ＦＴ）方式は、電荷が蓄積部に高速転送され、水平レジスタでシリアルな電荷列として出力され、信号電圧に増幅するものである。
インターライン（ＩＬ）方式は、フォトダイオードで得られた電荷をフォトセンサの横にある垂直転送ラインで一段ずつ垂直に転送し、水平レジスタでシリアルな電荷列として出力部に送られ、信号電圧に増幅するものである。
ここで具体的にインターライン（ＩＬ）方式ＣＣＤ型固体撮像デバイスを形成する場合には、フォトダイオードを水平方向および垂直方向にマトリックス状に形成し、垂直方向に配列したフォトダイオードに共通接続するＣＣＤからなる垂直転送レジスタを形成し、当該各垂直転送レジスタに共通接続するＣＣＤからなる水平転送レジスタを形成する。また、水平転送レジスタの転送段には出力部を設ける。
ＣＭＯＳ型固体撮像デバイス（ＣＭＯＳセンサ）は低消費電力、単一電源などの特徴を生かして、携帯電話などモバイル機器などの映像入力デバイスとして注目を集めている。
ＣＭＯＳセンサは基本的にメモリやロジックＬＳＩなどと同じＣＭＯＳプロセスを用いて製造する。具体的にＣＭＯＳセンサを形成する場合は、フォトダイオードとＭＯＳトランジスタからなるスイッチ素子の組み合わせで単位画素を形成し、当該単位画素をマトリックス状に複数配列するように形成し、各画素に接続する水平および垂直のシフトレジスタを形成する。ＣＭＯＳセンサでは、当該シフトレジスタから印加されるパルスによって順番にスイッチされて、各画素の信号電荷が出力に取り出されていくものである。
ここで、スクライブライン内の溝形成と溝内壁にオーバーフロードレイン配線を形成する際には、まず、所要の第１レジストマスクを用いてスクライブライン１６部分の受光センサ層１７の単結晶Ｓｉ層１２ｃをエッチングしてオーバーフローバリア層の単結晶Ｓｉ層１２ａを露出させるエッチングを行い、次に第１レジストマスクよりも大きい所要の第２レジストマスクを用いてオーバーフローバリア層の単結晶Ｓｉ層１２ａをエッチングすることによりオーバーフロードレイン層の単結晶Ｓｉ層１２ｂを露出させるエッチング溝を形成する。これにより、オーバーフローバリア層の単結晶Ｓｉ層１２ａの段差がエッチング溝底面のオーバーフロードレイン層の単結晶Ｓｉ層１２ｂ上に形成される。
次いで、全面に絶縁膜１５を形成し、エッチング溝の底面にオーバーフロードレイン層の単結晶Ｓｉ層１２ｂを露出させるため、第２レジストマスクよりも大きい所要の第３レジストマスクを用いて絶縁膜のエッチングを行った後、ＣＶＤなどにより全面にｎ+型ポリＳｉ膜またはアルミニウム膜を形成してパターニングを行い、オーバーフロードレイン層である単結晶Ｓｉ層１２ｂと電気的接続を得るオーバーフロードレイン配線２０を形成している（図７（ａ）参照）。
すなわち、エッチング溝の壁面に絶縁膜を介して形成したｎ+型ポリＳｉ膜またはアルミニウム膜は、オーバーフロードレイン層の単結晶Ｓｉ層１２ｂと導通をとるためのオーバーフロードレイン配線層となっている。
なお、上記の図７（ａ）では、縦型ｎｐｎトランジスタのベースとなる単結晶Ｓｉ層１２ａのオーバーフローバリア層を電気的にフローティングにした等価回路の構成としている。
ところで、縦型ｎｐｎトランジスタのベースとコレクタを接続した等価回路とする場合には、単結晶Ｓｉ層１２ａのオーバーフローバリア層と単結晶Ｓｉ層１２ｂのオーバーフロードレイン層がショートした状態のオーバーフロードレイン配線としてもよい。
即ち、例えば、所要の第１レジストマスクでスクライブライン部分の受光センサ層の単結晶Ｓｉ層１２ｃをエッチングしてオーバーフローバリア層の単結晶Ｓｉ層１２ａを露出させるエッチングを行い、次に第１レジストマスクよりも大きい所要の第２レジストマスクを用いてオーバーフローバリア層の単結晶Ｓｉ層１２ａをエッチングすることによりオーバーフロードレイン層の単結晶Ｓｉ層１２ｂを露出させるエッチング溝を形成する。次いで、全面に絶縁膜１５を形成し、単結晶Ｓｉ層１２ａ及び第２単結晶Ｓｉ層１２ｂを露出させるために、第１レジストマスクより大きく第２レジストマスクよりも小さい所要の第３レジストマスクを用いて絶縁膜のエッチングを行い、ＣＶＤなどにより全面にｎ+型ポリＳｉ膜またはアルミニウム膜を形成してパターニングにより、単結晶Ｓｉ層１２ａのオーバーフローバリア層と単結晶Ｓｉ層１２ｂのオーバーフロードレイン層がショートした状態のオーバーフロードレイン配線を形成してもよい（図７（ｂ）参照）。
あるいは、全面に絶縁膜１５を形成して所要の第１レジストマスクでスクライブライン部分の受光センサ層の単結晶Ｓｉ層１２ｃをエッチングして単結晶Ｓｉ層１２ａのオーバーフローバリア層を露出させ、ＣＶＤなどにより全面にｐ型ポリＳｉ層６２を形成する。次にレジストマスクにより、ｐ型ポリＳｉ層及び単結晶Ｓｉ層１２ａのオーバーフローバリア層及び単結晶Ｓｉ層１２ｂのオーバーフロードレイン層をエッチングして受光センサ層の単結晶Ｓｉ層１２ｃ上部の絶縁膜及びエッチング溝内の絶縁層を露出させる。そして、全面にｎ＋型ポリＳｉ膜またはアルミニウム膜を形成し、パターニングによって、オーバーフロードレイン層及びオーバーフローバリア層がショートした状態のオーバーフロードレイン配線を形成してもよい（図７（ｃ）参照）。
この時は、固体撮像素子周囲がオーバーフローバリア層と同じ導電型のｐ型ポリＳｉ層で囲まれ、しかもオーバーフローバリア層の単結晶Ｓｉ層１２ａとで固体撮像素子領域全体を囲んでいる構造としている。
さらに、スクライブラインと固体撮像素子領域の間またはスクライブラインの溝の壁面に、単結晶Ｓｉ層１２ａのオーバーフローバリア層の上部に固体撮像素子領域を囲むリング状にオーバーフローバリア層と同じ導電型のｐ＋型埋め込み層２１を形成して固体撮像素子領域の全体（下及び横）がオーバーフローバリア層で囲まれた構造、または固体撮像素子領域全体が電位的にオーバーフローバリア層と同じ導電型のｐ型ウエルで囲まれた構造を設けた場合には、エッチング溝の内壁面に直接にｎ+型ポリＳｉ膜またはアルミニウム膜のオーバーフロードレイン配線を形成してもよい。
即ち、例えば、全面に絶縁膜１５を形成し、単結晶Ｓｉ層１２ｃ内にｎ＋型受光センサ層２５と固体撮像素子領域の周囲を取り囲むリング状にｐ＋型埋め込み層２１を同時に形成し、スクライブライン内の単結晶Ｓｉ層１２ｃ及びオーバーフローバリア層の単結晶Ｓｉ層１２ａをエッチングしてオーバーフロードレイン層の単結晶Ｓｉ層１２ｂを露出させる。次に、全面にｎ＋型ポリＳｉ膜またはアルミニウム膜を形成し、パターニングしてスクライブライン内の溝の壁面に直接にオーバーフロードレイン層及びオーバーフローバリア層がショートしたオーバーフロードレイン配線を形成してもよい（図７（ｄ）及び図８参照）。
尚、固体撮像素子領域を囲むリング状のｐ＋型埋め込み層２１は、第１単結晶Ｓｉ層１２ａのオーバーフローバリア層と接してもよいし、オーバーフローバリア層と接せずに電位的にｐ＋型ウエルで囲まれた構造としてもよい。
その後、所要のレジストマスクを用いてリンイオンを注入することによりｎ＋型の受光センサ領域２５及びｐ＋型の正電荷蓄積領域３１を形成し、さらに汎用のリソグラフィとエッチング及びイオン注入技術により、水平転送レジスタ部、垂直転送レジスタ部、読み出しゲート部、出力回路部などのＣＣＤまたはＣＭＯＳセンサを構成する表面照射型固体撮像素子を形成し、不要な絶縁膜を除去してゲート絶縁膜を形成し、例えば７５０℃−３０分或いは約１０００℃数秒のＲＴＡ（Rapid thermal Anneal）で注入イオンを活性化させる。
また、表面にゲート電極、ソース／ドレイン電極、層間絶縁膜３４、水平転送電極及び垂直転送電極３５、及びその他の所要の複数の内部配線及び外部取り出し電極を形成し、さらにスクライブライン内のオーバーフロードレイン層と電気的接続するｎ+型ポリＳｉ膜などのオーバーフロードレイン配線に接続したオーバーフロードレイン電極を形成する（図６参照）。なお、図６中符号３９はゲート絶縁膜、符号４０は遮光膜を示している。
（９）それぞれのＣＣＤまたはＣＭＯＳセンサ部毎にＯＣＣＦ（On Chip Color Filter）層を形成し、それぞれのＯＣＣＦ層上に更にＯＣＬ（On Chip Lens）を形成する。
[１]汎用リソグラフィ技術により、複数のＣＣＤまたはＣＭＯＳセンサ部に対応する領域上に、赤色、青色、緑色の顔料を分散した有機染料の色フィルタ層を形成する。
[２]汎用リソグラフィ技術により、それぞれのＣＣＤまたはＣＭＯＳセンサ部に対応する色フィルタ層上にマイクロレンズを形成する。
（１０）その後、特性検査を行って合否判定し、ダイシング分割して縦型オーバーフロードレイン構造及び電子シャッタ機能の表面照射型固体撮像デバイスチップを形成した後、中空パッケージ内にダイボンドし、金線ワイヤーボンドでパッケージングし、ガラスシールで密封することによって縦型オーバーフロードレイン構造及び電子シャッタ機能の表面照射型固体撮像装置を得ることができる。
（Ｂ）イオン注入層分離法
本実施例においては、イオン注入層を使用したイオン注入層分離法による固体撮像装置の製造方法について説明する。なお、注入するイオンは水素イオンのみならず、ヘリウム等の不活性ガス、窒素ガスを用いることができるが、以下では水素イオンを注入する実施例を用いて説明する。
（１）種子基板１０のｎ＋型単結晶Ｓｉ基板表面から１〜２μｍの深さに、高濃度水素イオン注入層４１を形成する（図１０参照）。例えば、１００〜２００ＫｅＶ，５×１０１６〜１×１０１７／ｃｍ２のドーズ量で、ｎ＋型単結晶Ｓｉ基板表面から約１〜２μｍ深さに水素イオン注入層を形成する。
この時に、予め種子基板をＧｅ濃度２０〜３０％のＳｉＧｅ基板としておけば、後述する分離後のＳｉエピタキシャル成長で歪みＳｉ層が直に形成できる。
（２）支持基板３０表面に絶縁層１３を形成する。なお、条件等は上記（Ａ）多孔質半導体層分離法の（３）に準ずる（図１０参照）。
（３）種子基板と支持基板の絶縁層１３を貼り合せる（図１０参照）。なお、条件等は上記（Ａ）の多孔質半導体層分離法の（４）に準ずる。
（４）剥離用アニールにより高濃度水素イオン注入層に歪み発生させ、種子基板及び支持基板裏面にＵＶテープ９を貼り合せ、高圧流体ジェット噴射等により、種子基板のイオン注入層歪部から種子基板を分離する（図１１参照）。
剥離用アニールは、４００〜６００℃、１０〜２０分間の熱処理、または急加熱急冷却のＲＴＡ（Rapid Thermal Anneal；ラピッドサーマルアニール、例えばハロゲンランプアニールの８００℃数秒、Ｘｅフラッシュランプアニール１０００℃数ミリ秒、炭酸ガス等のレーザーアブレーションなど）などの熱処理により行う。
これにより、イオン注入した水素が膨張し、微小気泡内の圧力作用及び結晶再配列作用により水素イオン注入層４１に歪み層を発生する。
なお、剥離アニール無しで、水素イオン注入層のレーザー加工剥離法またはレーザーウオータージェット加工剥離法によって種子基板を分離しても良い。
（５）支持基板上に形成されたオーバーフロードレイン層のｎ＋型単結晶Ｓｉ層１２ｂを水素アニールによりエッチングして平坦化し、この平坦化したｎ＋型単結晶Ｓｉ層１２ｂをシードにＳｉエピタキシャル成長させて、高結晶性、高平坦性の約２〜３μｍ厚のオーバーフローバリア層となるｐ型単結晶Ｓｉ層１２ａ、約５μｍ厚の受光センサ層となるｐ−またはｎ−またはｉ型単結晶Ｓｉ層１２ｃを形成する（図１２参照）。
ここで、オーバーフロードレイン層のｎ＋型単結晶Ｓｉ層１２ｂをＧｅ濃度２０〜３０％のＳｉＧｅ層とすれば、このＳｉＧｅ層をシードにＳｉエピタキシャル成長でオーバーフローバリア層となるｐ＋型歪みＳｉ層１２ａ、受光センサ層となるｐ−またはｎ−またはｉ型歪みＳｉ層１２ｃが形成できる。
また、ｐ型単結晶Ｓｉ層１２ａは、例えば、モノシランガスとジボランガスのＣＶＤにより形成するが、この層は縦型オーバーフロードレイン構造となる仮想ｎｐｎトランジスタのベース領域となる。更に、ｐ−型単結晶Ｓｉ層１２ｃは、例えば、モノシランガスとジボランガスのＣＶＤにより形成するが、この層は縦型オーバーフロードレイン構造となる仮想ｎｐｎトランジスタのエミッタ領域となる。
これ以降の工程については、（Ａ）に準ずる。
（Ｃ）ＳＩＭＯＸ法
本実施例においては、ＳＩＭＯＸ法による固体撮像装置の製造方法について説明する。
（１）酸素及び窒素イオン注入層８９を形成する（図１３参照）。
[１]支持基板３０としてのｎ＋型単結晶Ｓｉ基板に酸素イオン注入層を形成する。酸素イオン注入は、約５００ＫｅＶ，２×１０１７〜６×１０１７／ｃｍ２のドーズ量でピーク値の深さ約１μｍに注入する。なお、任意濃度のｎまたはｐ型不純物を添加した単結晶Ｓｉ基板を採用するのが好ましい。
[２]次に、窒素イオン注入層を形成する。窒素イオン注入は、約５００ＫｅＶ，２×１０１７〜６×１０１７／ｃｍ２のドーズ量でピーク値の深さ約１μｍに注入する。
（２）高温熱処理して酸窒化シリコンの埋め込み絶縁層（ＢＯＸ層）９０を形成すると同時にｎ+型単結晶Ｓｉ層１２ｂを形成する（図１４参照）。
埋め込み絶縁層（ＢＯＸ層；酸窒化シリコン膜）は、酸化性雰囲気中の１０５０℃、５〜１０時間の高温熱処理により、酸素イオン、窒素イオンとシリコン原子を化学反応させて形成する。同時に、支持基板表面に熱酸化のＳｉＯ２膜（図示せず）を形成する。
（３）熱酸化のＳｉＯ２膜をエッチングし、例えばＣＶＤ装置での水素アニールにより結晶性改善と同時にｎ+型単結晶Ｓｉ層表面をエッチングして平坦性改善し、連続して支持基板表面のｎ＋型単結晶Ｓｉ層１２ｂをシードにＳｉエピタキシャル成長によりｐ型単結晶Ｓｉ層１２ａ、ｐ−またはn−またはｉ型単結晶Ｓｉ層１２ｃを形成する（図１４参照）。
水素アニールは、１０５０℃で０．００１３ｎｍ／ｍｉｎ、１１００℃で０．００２２ｎｍ／ｍｉｎのエッチング速度でＳｉエッチングして結晶性改善と高平坦性のｎ＋型単結晶Ｓｉ層１２ｂを得た後に、このｎ＋型単結晶Ｓｉ層１２ｂをシードにＳｉエピタキシャル成長により例えば約１〜３μｍのオーバーフローバリア層となるｐ型単結晶Ｓｉ層１２ａと、約４〜５μｍの受光センサ層となるｐ−またはn−またはｉ型単結晶Ｓｉ層１２ｃを形成する。
ここで、ｎ＋型単結晶Ｓｉ層１２ｂをＧｅ濃度２０〜３０％のｎ＋型ＳｉＧｅ層とすれば、このＳｉＧｅ層をシードにＳｉエピタキシャル成長でｐ型の歪みＳｉ層１２ａ、ｐ−またはn−またはｉ型の歪みＳｉ層１２ｃが形成できる。
また、ｐ型単結晶Ｓｉ層１２ａは、例えば、モノシランガスとジボランガスのＣＶＤにより形成するが、この層は縦型オーバーフロードレイン構造となる仮想ｎｐｎトランジスタのベース領域となる。更に、ｐ−またはn−またはｉ型単結晶Ｓｉ層１２ｃは、例えば、モノシランガスとジボランガスのＣＶＤにより形成するが、この層は縦型オーバーフロードレイン構造となる仮想ｎｐｎトランジスタのエミッタ領域となる。
これ以降の工程については、（Ａ）に準ずる。
（Ｄ）Ｓｉエッチング法
本実施例においては、Ｓｉエッチング法による固体撮像装置の製造方法について説明する。
（１）種子基板１０としてのｐ−型単結晶Ｓｉ基板表面に、Ｓｉエピタキシャル成長によりボロンを高濃度にドープしたエッチング停止層としての約４〜５μｍ厚のｐ＋＋型単結晶Ｓｉ層４２を形成し、このｐ＋＋型単結晶Ｓｉ層の上に、Ｓｉエピタキシャル成長によりボロンをドープした約１〜３μｍ厚のｐ型単結晶Ｓｉ層１２ａ、リンをドープした約１〜３μｍ厚のｎ＋型単結晶Ｓｉ層１２ｂを形成する（図１５参照）。
（２）ｐ−型単結晶Ｓｉからなる支持基板３０を熱酸化して全面に絶縁層１３（例えばＳｉＯ２層）を３００〜５００ｎｍ形成する（図１５参照）。
（３）Ｈ２Ｏ２を含む溶液（例えば、ＮＨ３：Ｈ２Ｏを５：１の割合で混合したＨ２Ｏ２を含む溶液、ＨＣｌ：Ｈ２Ｏを６：１の割合で混合したＨ２Ｏ２を含む溶液、Ｈ２ＳＯ４とＨ２Ｏ２を含む溶液など）により種子基板表面が親水性を持つように調整した後に、酸化水素（Ｈ−Ｏ）を介して、種子基板と支持基板を貼り合せる（図１６参照）。
（４）貼り合せ面の縁に接着剤を塗布した後に、ｐ−型単結晶Ｓｉからなる種子基板をエチレンジアミン・ピロカテコールでエッチングし、フッ酸、硝酸系エッチング液によりエッチング停止層をエッチングし、ウエーハ周辺をＣ面取りすることでＳＯＩ基板のチッピングを除去すると同時に接着剤を除去する（図１７参照）。
この時に、ｐ−型単結晶Ｓｉからなる支持基板表面には全面に絶縁膜１３を形成しておくので支持基板がエッチングされることはない。
（５）ＣＶＤ装置内で、水素アニールにより表面エッチングして平坦化し、ｐ型単結晶Ｓｉ層１２ａをシードにＳｉエピタキシャル成長により高結晶性の約４〜５μｍ厚のｐ−またはn−またはｉ型単結晶Ｓｉ層１２ｃを形成する。これにより、単結晶Ｓｉの支持基板３０の上部に絶縁層１３を介してオーバーフロードレイン層のｎ＋型単結晶Ｓｉ層１２ｂ、オーバーフローバリア層のｐ型単結晶Ｓｉ層１２ａ、受光センサ層のｐ−またはn−またはｉ型単結晶Ｓｉ層１２ｃを形成することができる（図１７参照）。
なお、ｐ型単結晶Ｓｉ層１２ａをＧｅ濃度２０〜３０％のＳｉＧｅ層とすれば、これをシードにＳｉエピタキシャル成長でｐ−またはn−またはｉ型歪みＳｉ層が形成できる。
これ以降の工程については、（Ａ）に準ずる。
本実施例では、多孔質半導体層分離法、イオン注入層分離法、ＳＩＭＯＸ法、Ｓｉエッチング法等により、その表面に絶縁層を介してｎ＋型単結晶Ｓｉ層を形成した単結晶Ｓｉ基板或いはその表面に絶縁層を介してｎ＋型ＳｉＧｅ層を形成した単結晶Ｓｉ基板からなるＳＯＩ基板層を形成し、このｎ＋型単結晶Ｓｉ層或いはｎ＋型ＳｉＧｅ層をシードとしてＳｉエピタキシャル成長でｐ型単結晶Ｓｉ層或いはｐ型歪みＳｉ層、ｐ−型単結晶Ｓｉ層或いはｐ−型歪みＳｉ層を形成し、ｐ−型単結晶Ｓｉ層或いはｐ−型歪みＳｉ層内にＣＣＤまたはＣＭＯＳセンサ及び電極を形成し、スクライブライン内に溝形成してｎ＋型単結晶Ｓｉ層或いはＳｉＧｅ層を露出させてオーバーフロードレイン配線及び外部接続用電極を形成する縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型カラー固体撮像装置の製造方法であるので、蓄積した過剰電荷を排出する縦型オーバーフロードレイン構造により、オーバーフロードレイン電極にシャッタパルスを印加して仮想ｎｐｎトランジスタを動作させて過剰電荷を排出させて露光時間を制御することができる。例えば、ＣＣＤの場合は垂直転送レジスタの取り扱い電荷量を大きくでき、高ダイナミックレンジが得られる。また、メカニカルシャッタと組み合わせて多画素化の静止画用ＣＣＤカメラを提供することができる。
また、絶縁層としてＳｉＯ２のみならず窒化系シリコン膜（ＳｉＯＮ、ＳｉＯ２とＳｉ３Ｎ４とＳｉＯ２の積層膜等）、特に適当な膜厚の窒化系シリコン膜を形成することにより、パッケージングした時やデバイスプロセス中の支持基板側からのハロゲン元素（Ｎａイオンなど）汚染を防止することができると共に、高性能な絶縁膜でありリーク電流が少なく良好なローノイズ性が得られ、歩留及び品質が向上する。
更に、ｎ＋型の単結晶Ｓｉ層若しくはｐ型単結晶Ｓｉ層が、例えば２０〜３０％ＳｉＧｅ層等の歪み印加半導体層の場合には、これをシードとするシリコンエピタキシャル成長によって歪み半導体である歪みＳｉ層が得られ、例えば、無歪みチャネル層の単結晶Ｓｉ層と比較して約１．７６倍の高い電子移動度の固体撮像装置を得ることができる。
また、多孔質半導体層分離法の場合に、ｎ＋型単結晶Ｓｉ層をｎ＋型ポリＳｉ層或いはｎ＋型アモルファスＳｉ層とすると、赤色感度はアモルファスＳｉ層>ポリＳｉ層>単結晶Ｓｉ層となるので、全体としての受光センサ感度を高めて高感度化、高精細化の固体撮像装置が実現し、受光センサ部の単結晶Ｓｉ層または歪みＳｉ層を薄くすることができ、コストダウンが実現する。
従来のオーバーフローバリア層は基板表面から深い位置にボロンをイオン注入して形成するために、高価な高エネルギーイオン注入装置が必要であり、生産性が悪くコストアップの一因であったが、本発明に用いるエピタキシー装置、酸素及び窒素イオン注入装置、Ｓｉエッチング装置などは汎用装置で充分であり、生産性も高くコストダウンが実現する。
なお、上記の実施形態では、本発明をＣＣＤ型の表面照射型固体撮像装置の製造に適用した場合であるが、その他のＣＭＯＳ型、CMD（Charge Modulation Device；電荷変調素子）型、BCMD（Bulk Charge Modulated Device；バルク電荷変調素子）型、閾値電圧変調型などの表面照射型固体撮像装置の製造にも適用できるのは言うまでもない。
多孔質半導体層分離法による固体撮像装置の製造工程を示す断面図（１）である。 多孔質半導体層分離法による固体撮像装置の製造工程を示す断面図（２）である。 多孔質半導体層分離法による固体撮像装置の製造工程を示す断面図（３）である。 多孔質半導体層分離法による固体撮像装置の製造工程を示す断面図（４）である。 多孔質半導体層分離法による固体撮像装置の製造工程を示す断面図（５）である。 多孔質半導体層分離法による固体撮像装置の製造工程を示す断面図（６）である。 スクライブライン内の溝形成と溝内壁のオーバーフロードレイン配線形成を説明するための模式的な断面図である。 多孔質半導体層分離法による固体撮像装置の製造工程を示す断面図（７）である。 本発明の実施の形態における高圧流体ジェット噴射剥離装置の概略断面図である。 イオン注入層分離法による固体撮像装置の製造工程を示す断面図（１）である。 イオン注入層分離法による固体撮像装置の製造工程を示す断面図（２）である。 イオン注入層分離法による固体撮像装置の製造工程を示す断面図（３）である。 ＳＩＭＯＸ法による固体撮像装置の製造工程を示す断面図（１）である。 ＳＩＭＯＸ法による固体撮像装置の製造工程を示す断面図（２）である。 Ｓｉエッチング法による固体撮像装置の製造工程を示す断面図（１）である。 Ｓｉエッチング法による固体撮像装置の製造工程を示す断面図（２）である。 Ｓｉエッチング法による固体撮像装置の製造工程を示す断面図（３）である。
符号の説明
９ ＵＶテープ
１０ 種子基板
１１ａ 低多孔質Ｓｉ層
１１ｂ 高多孔質Ｓｉ層
１１ｃ 低多孔質Ｓｉ層
１２ａ ｐ型単結晶Ｓｉ層
１２ｂ ｎ＋型単結晶Ｓｉ層
１２ｃ ｐ−型単結晶Ｓｉ層
１３ 絶縁層
１５ 絶縁膜
１６ スクライブライン
１７ 受光センサ層
２０ オーバーフロードレイン配線
２１ ｐ＋型埋め込み層
２５ ｎ＋型受光センサ層
３０ 支持基板
３１ ｐ＋型正電荷蓄積領域
３２ 読み出しゲート部
３３ 垂直転送レジスタ部
３４ 層間絶縁膜
３５ 転送電極
３６ チャンネルストップ領域（ｐ＋型）
３７ 転送チャンネル領域（ｎ型）
３８ 半導体ウエル領域（ｐ型）
３９ ゲート絶縁膜
４０ 遮光膜
４１ 高濃度水素イオン注入層
４２ ｐ＋＋型単結晶Ｓｉ層
６０ ｎ＋型アモルファスＳｉ層
６１ ｎ＋型ポリＳｉ層
６２ ｐ型ポリＳｉ層
６３ ｐ型アモルファスＳｉ層
８０ ガードリングストッパ
８１ａ，８１ｂ ホルダ
８２ 高圧流体ジェット
８３ 微細ノズル
８４ スリット孔
８９ 酸素及び窒素イオン注入層
９０ 埋め込み絶縁層（ＢＯＸ層）

Claims (52)

  1. 単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、
    該多孔質半導体層上に第１の単結晶半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記種子基板の第１の単結晶半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記種子基板を前記多孔質半導体層から分離する工程と、
    前記第１の単結晶半導体層上に第２の単結晶半導体層を形成する工程と、
    該第２の単結晶半導体層に半導体素子を形成する工程を備える
    ことを特徴とする半導体装置の製造方法。
  2. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、
    該多孔質半導体層上に歪み印加単結晶半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記種子基板の歪み印加単結晶半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記種子基板を前記多孔質半導体層から分離する工程と、
    前記支持基板に形成された歪み印加単結晶半導体層上に歪み単結晶半導体層を形成する工程と、
    該歪み単結晶半導体層に半導体素子を形成する工程を備える
    ことを特徴とする半導体装置の製造方法。
  4. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 単結晶半導体からなる種子基板の所定深さにイオン注入層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    該絶縁層を介して前記種子基板と前記支持基板を貼り合せる工程と、
    前記種子基板のイオン注入層に歪部を発生させる工程と、
    前記種子基板を前記イオン注入層の歪部から分離して第１の単結晶半導体層を形成する工程と、
    前記第１の単結晶半導体層上に第２の単結晶半導体層を形成する工程と、
    該第２の単結晶半導体層に半導体素子を形成する工程を備える
    ことを特徴とする半導体装置の製造方法。
  6. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 歪み印加単結晶半導体からなる種子基板の所定深さにイオン注入層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    該絶縁層を介して前記種子基板と前記支持基板を貼り合せる工程と、
    前記種子基板のイオン注入層に歪部を発生させる工程と、
    前記種子基板を前記イオン注入層の歪部から分離して歪み印加単結晶半導体層を形成する工程と、
    前記支持基板に形成された歪み印加単結晶半導体層上に歪み単結晶半導体層を形成する工程と、
    該歪み単結晶半導体層に半導体素子を形成する工程を備える
    ことを特徴とする半導体装置の製造方法。
  8. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 単結晶半導体からなる支持基板の所定深さにイオンを注入する工程と、
    前記支持基板と前記イオンを高温反応させて埋め込み絶縁層を形成する工程と、
    該埋め込み絶縁層が形成された前記支持基板表面の第１の単結晶半導体層上に第２の単結晶半導体層を形成する工程と、
    該第２の単結晶半導体層に半導体素子を形成する工程を備える
    ことを特徴とする半導体装置の製造方法。
  10. 前記イオンは酸素イオンまたは窒素イオンまたは酸素及び窒素イオンを含む
    ことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 歪み印加単結晶半導体からなる支持基板の所定深さにイオンを注入する工程と、
    前記支持基板と前記イオンを高温反応させて埋め込み絶縁層を形成する工程と、
    該埋め込み絶縁層が形成された前記支持基板表面の歪み印加単結晶半導体層上に歪み単結晶半導体層を形成する工程と、
    該歪み単結晶半導体層に半導体素子を形成する工程を備える
    ことを特徴とする半導体装置の製造方法。
  12. 前記イオンは、酸素イオンまたは窒素イオンまたは酸素及び窒素イオンを含む
    ことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 単結晶半導体からなる種子基板にエッチング停止層を介して第１の単結晶半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記種子基板の第１の単結晶半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングして第１の単結晶半導体層を露出する工程と、
    前記支持基板に形成された第１の単結晶半導体層上に第２の単結晶半導体層を形成する工程と、
    該第２の単結晶半導体層に半導体素子を形成する工程を備える
    ことを特徴とする半導体装置の製造方法。
  14. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 単結晶半導体からなる種子基板にエッチング停止層を介して歪み印加単結晶半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記種子基板の歪み印加単結晶半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングして歪み印加単結晶半導体層を露出する工程と、
    前記支持基板に形成された歪み印加単結晶半導体層上に歪み単結晶半導体層を形成する工程と、
    該歪み単結晶半導体層に半導体素子を形成する工程を備える
    ことを特徴とする半導体装置の製造方法。
  16. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. オーバーフロードレイン層を設けた半導体基板層に固体撮像素子を形成するとともに、
    分割線に沿って前記半導体基板層をエッチングすることにより前記オーバーフロードレイン層を露出させる溝を形成し、
    該溝の壁面に少なくとも前記オーバーフロードレイン層と導通する配線を設け、
    前記分割線に沿って前記半導体基板を切断して形成した
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置。
  18. 前記半導体基板層には単結晶半導体層を設け、
    該単結晶半導体層に前記固体撮像素子の受光ダイオード接合面を形成している
    ことを特徴とする請求項１７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置。
  19. 前記半導体基板層には歪み単結晶半導体層を設け、
    該歪み単結晶半導体層に前記固体撮像素子の受光ダイオード接合面を形成している
    ことを特徴とする請求項１７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置。
  20. 前記半導体基板層にはオーバーフローバリア層となるｐ型多結晶半導体層と単結晶半導体層と互いに積層させて設け、
    前記ｐ型多結晶半導体層と前記単結晶半導体層との界面に前記固体撮像素子の受光ダイオード接合面を形成している
    ことを特徴とする請求項１７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置。
  21. 前記半導体基板層にはオーバーフローバリア層となるp型非晶質半導体層と単結晶半導体層とを互いに積層させて設け、
    前記p型非晶質半導体層と前記単結晶半導体層との界面に前記固体撮像素子の受光ダイオード接合面を形成している
    ことを特徴とする請求項１７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置。
  22. 前記半導体基板層にはオーバーフローバリア層となるｐ型多結晶半導体層と歪み単結晶半導体層とを互いに積層させて設け、
    前記ｐ型多結晶半導体層と前記歪み単結晶半導体層との界面に前記固体撮像素子の受光ダイオード接合面を形成している
    ことを特徴とする請求項１７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置。
  23. 前記半導体基板層にはオーバーフローバリア層となるp型非晶質半導体層と歪み単結晶半導体層とを互いに積層させて設け、
    前記p型非晶質半導体層と前記歪み単結晶半導体層との界面に前記固体撮像素子の受光ダイオード接合面を形成している
    ことを特徴とする請求項１７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置。
  24. 前記半導体基板層における前記分割線と固体撮像素子領域の間であって、前記オーバーフローバリア層の上方部分に、前記オーバーフローバリア層と同じ導電型とした埋め込み層を、固体撮像素子領域を囲むリング状に形成した
    ことを特徴とする請求項１７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置。
  25. 前記半導体基板層における前記分割線に沿って形成した前記溝の壁面に、電位的にオーバーフローバリア層と同じ導電型としたウエルを形成し、該ウエルで固体撮像素子領域を囲繞した
    ことを特徴とする請求項１７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置。
  26. 支持基板にオーバーフロードレイン層を含む半導体基板層を形成する工程と、
    該半導体基板層の所要の位置に固体撮像素子を形成する工程と、
    該固体撮像素子を形成した前記半導体基板層を分割線に沿ってエッチングすることにより前記オーバーフロードレイン層を露出させる溝を形成する工程と、
    該溝の壁面に少なくとも前記オーバーフロードレイン層と導通する配線を設ける工程と、
    前記半導体基板層を前記分割線に沿って切断する工程とを有する
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  27. 前記オーバーフロードレイン層と導通させる配線は、前記溝の全壁面及びこれと接続する固体撮像素子表面の周辺部の全面に設けて、固体撮像素子表面の４辺の任意の複数の位置に外部接続用電極を形成する
    ことを特徴とする請求項２６に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  28. 前記オーバーフロードレイン層と導通させる配線は、前記溝の壁面及び固体撮像素子チップの４辺の任意の複数の位置に設けて、それと接続する固体撮像素子表面の周辺部に外部接続用電極を形成する
    ことを特徴とする請求項２６に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  29. 単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、
    該多孔質半導体層上に第１の単結晶半導体層若しくは歪み印加単結晶半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記種子基板の第１の単結晶半導体層若しくは歪み印加単結晶半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記種子基板を前記多孔質半導体層から分離して第１の単結晶半導体層若しくは歪み印加単結晶半導体層を露出させる工程と、
    前記支持基板上に形成された第１の単結晶半導体層若しくは歪み印加単結晶半導体層上に第２の単結晶半導体層若しくは第１の歪み単結晶半導体層を形成する工程と、
    該第２の単結晶半導体層若しくは第１の歪み単結晶半導体層上に第３の単結晶半導体層若しくは第２の歪み単結晶半導体層を形成する工程と、
    該第３の単結晶半導体層若しくは第２の歪み単結晶半導体層に固体撮像素子を形成する工程と、
    前記固体撮像素子周囲に記第１の単結晶半導体層若しくは歪み印加単結晶半導体層が露出するエッチング溝部を形成し、前記第１の単結晶半導体層若しくは歪み印加単結晶半導体層と電気的に接続した少なくとも配線を形成する工程を備える
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  30. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項２９に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  31. 前記エッチング溝部は、前記支持基板を分割する際の分割線に沿って形成する
    ことを特徴とする請求項２９に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  32. 単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、
    該多孔質半導体層上に第１の単結晶半導体層若しくは歪み印加単結晶半導体層を形成する工程と、
    該第１の単結晶半導体層若しくは歪み印加単結晶半導体層上に第２の単結晶半導体層若しくは第１の歪み単結晶半導体層若しくは多結晶半導体層若しくは非晶質半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記種子基板の第２の単結晶半導体層若しくは第１の歪み単結晶半導体層若しくは多結晶半導体層若しくは非晶質半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記種子基板を前記多孔質半導体層から分離する工程と、
    前記支持基板に形成された第１の単結晶半導体層若しくは歪み印加単結晶半導体層上に第３の単結晶半導体層若しくは第２の歪み単結晶半導体層を形成する工程と、
    該第３の単結晶半導体層若しくは第２の歪み単結晶半導体層に固体撮像素子を形成する工程と、
    前記固体撮像素子周囲に前記第２の単結晶半導体層若しくは第１の歪み単結晶半導体層若しくは多結晶半導体層若しくは非晶質半導体層が露出するエッチング溝部を形成し、前記第２の単結晶半導体層若しくは第１の歪み単結晶半導体層若しくは多結晶半導体層若しくは非晶質半導体層と電気的に接続した少なくとも配線を形成する工程を備える
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  33. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項３２に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  34. 前記エッチング溝部は、前記支持基板を分割する際の分割線に沿って形成する
    ことを特徴とする請求項３２に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  35. 単結晶半導体からなる種子基板に多孔質半導体層を形成する工程と、
    該多孔質半導体層上に第１の単結晶半導体層を形成する工程と、
    該第１の単結晶半導体層上に第２の単結晶半導体層若しくは第１の多結晶半導体層若しくは第１の非晶質半導体層を形成する工程と、
    該第２の単結晶半導体層若しくは第１の多結晶半導体層若しくは第１の非晶質半導体層上に第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記種子基板を前記多孔質半導体層から分離する工程と、
    前記支持基板に形成された第１の単結晶半導体層に固体撮像素子を形成する工程と、
    前記固体撮像素子周囲に前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層が露出するエッチング溝部を形成し、前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層と電気的に接続した少なくとも配線を形成する工程を備える
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  36. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項３５に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  37. 前記エッチング溝部は、前記支持基板を分割する際の分割線に沿って形成する
    ことを特徴とする請求項３５に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  38. 単結晶半導体若しくは歪み印加単結晶半導体からなる種子基板の所定深さにイオン注入層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    該絶縁層を介して前記種子基板と前記支持基板を貼り合せる工程と、
    前記種子基板のイオン注入層に歪部を発生させる工程と、
    前記種子基板を前記イオン注入層の歪部から分離して第１の単結晶半導体層若しくは歪み印加単結晶半導体層を形成する工程と、
    前記支持基板に形成された第１の単結晶半導体層若しくは歪み印加単結晶半導体層上に第２の単結晶半導体層若しくは第１の歪み単結晶半導体層を形成する工程と、
    該第２の単結晶半導体層若しくは第１の歪み単結晶半導体層上に第３の単結晶半導体層若しくは第２の歪み単結晶半導体層を形成する工程と、
    該第３の単結晶半導体層若しくは第２の歪み単結晶半導体層に固体撮像素子を形成する工程と、
    前記固体撮像素子周囲に前記第１の単結晶半導体層若しくは歪み印加単結晶半導体層が露出するエッチング溝部を形成し、前記第１の単結晶半導体層若しくは歪み印加単結晶半導体層と電気的に接続した少なくとも配線を形成する工程を備える
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  39. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項３８に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  40. 前記エッチング溝部は、前記支持基板を分割する際の分割線に沿って形成する
    ことを特徴とする請求項３８に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  41. 単結晶半導体若しくは歪み印加単結晶半導体からなる支持基板の所定深さにイオンを注入する工程と、
    前記支持基板と前記イオンを高温反応させて埋め込み絶縁層を形成する工程と、
    該埋め込み絶縁層が形成された前記支持基板表面の第１の単結晶半導体層若しくは歪み印加単結晶半導体層上に第２の単結晶半導体層若しくは第１の歪み単結晶半導体層を形成する工程と、
    該第２の単結晶半導体層若しくは第１の歪み単結晶半導体層上に第３の単結晶半導体層若しくは第２の歪み単結晶半導体層を形成する工程と、
    該第３の単結晶半導体層若しくは第２の歪み単結晶半導体層に固体撮像素子を形成する工程と、
    前記固体撮像素子周囲に前記第１の単結晶半導体層若しくは歪み印加単結晶半導体層が露出するエッチング溝部を形成し、前記第１の単結晶半導体層若しくは歪み印加単結晶半導体層と電気的に接続した少なくとも配線を形成する工程を備える
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  42. 前記イオンは酸素イオンまたは窒素イオンまたは酸素及び窒素イオンを含む
    ことを特徴とする請求項４１に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  43. 前記エッチング溝部は、前記支持基板を分割する際の分割線に沿って形成する
    ことを特徴とする請求項４１に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  44. 単結晶半導体からなる種子基板にエッチング停止層を介して第１の単結晶半導体層若しくは歪み印加単結晶半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記種子基板の第１の単結晶半導体層若しくは歪み印加単結晶半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングする工程と、
    前記支持基板に形成された第１の単結晶半導体層若しくは歪み印加単結晶半導体層上に第２の単結晶半導体層若しくは第１の歪み単結晶半導体層を形成する工程と、
    該第２の単結晶半導体層若しくは第１の歪み単結晶半導体層上に第３の単結晶半導体層若しくは第２の歪み単結晶半導体層を形成する工程と、
    該第３の単結晶半導体層若しくは第２の歪み単結晶半導体層に固体撮像素子を形成する工程と、
    前記固体撮像素子周囲に前記第１の単結晶半導体層若しくは歪み印加単結晶半導体層が露出するエッチング溝部を形成し、前記第１の単結晶半導体層若しくは歪み印加単結晶半導体層と電気的に接続した少なくとも配線を形成する工程を備える
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  45. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項４４に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  46. 前記エッチング溝部は、前記支持基板を分割する際の分割線に沿って形成する
    ことを特徴とする請求項４４に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  47. 単結晶半導体からなる種子基板にエッチング停止層を介して第１の単結晶半導体層若しくは歪み印加単結晶半導体層を形成する工程と、
    該第１の単結晶半導体層若しくは歪み印加単結晶半導体層上に第２の単結晶半導体層若しくは第１の歪み単結晶半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記種子基板の第２の単結晶半導体層若しくは第１の歪み単結晶半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングする工程と、
    前記支持基板に形成された第１の単結晶半導体層若しくは歪み印加単結晶半導体層上に第３の単結晶半導体層若しくは第２の歪み単結晶半導体層を形成する工程と、
    該第３の単結晶半導体層若しくは第２の歪み単結晶半導体層に固体撮像素子を形成する工程と、
    前記固体撮像素子周囲に前記第２の単結晶半導体層若しくは第１の歪み単結晶半導体層が露出するエッチング溝部を形成し、前記第２の単結晶半導体層若しくは第１の歪み単結晶半導体層と電気的に接続した少なくとも配線を形成する工程を備える
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  48. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項４７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  49. 前記エッチング溝部は、前記支持基板を分割する際の分割線に沿って形成する
    ことを特徴とする請求項４７に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  50. 単結晶半導体からなる種子基板にエッチング停止層を介して第１の単結晶半導体層を形成する工程と、
    該第１の単結晶半導体層上に第２の単結晶半導体層若しくは第１の多結晶半導体層若しくは第１の非晶質半導体層を形成する工程と、
    該第２の単結晶半導体層若しくは第１の多結晶半導体層若しくは第１の非晶質半導体層上に第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層を形成する工程と、
    単結晶半導体からなる支持基板に絶縁層を形成する工程と、
    前記種子基板の第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層と前記支持基板の絶縁層を貼り合せる工程と、
    前記支持基板と貼り合せた前記種子基板及びエッチング停止層をエッチングする工程と、
    前記支持基板に形成された第１の単結晶半導体層に固体撮像素子を形成する工程と、
    前記固体撮像素子周囲に前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層が露出するエッチング溝部を形成し、前記第３の単結晶半導体層若しくは第２の多結晶半導体層若しくは第２の非晶質半導体層と電気的に接続した少なくとも配線を形成する工程を備える
    ことを特徴とする縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  51. 前記絶縁層は、少なくとも窒化系シリコン膜を含む
    ことを特徴とする請求項５０に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
  52. 前記エッチング溝部は、前記支持基板を分割する際の分割線に沿って形成する
    ことを特徴とする請求項５０に記載の縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置の製造方法。
JP2004152180A 2004-05-21 2004-05-21 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法 Pending JP2005333070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004152180A JP2005333070A (ja) 2004-05-21 2004-05-21 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004152180A JP2005333070A (ja) 2004-05-21 2004-05-21 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法

Publications (1)

Publication Number Publication Date
JP2005333070A true JP2005333070A (ja) 2005-12-02

Family

ID=35487491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004152180A Pending JP2005333070A (ja) 2004-05-21 2004-05-21 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法

Country Status (1)

Country Link
JP (1) JP2005333070A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065122A (ja) * 2007-08-10 2009-03-26 Panasonic Corp 固体撮像素子及びその製造方法
CN109791938A (zh) * 2016-10-10 2019-05-21 索泰克公司 正面型图像传感器和用于制造这种传感器的方法
WO2020262501A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065122A (ja) * 2007-08-10 2009-03-26 Panasonic Corp 固体撮像素子及びその製造方法
CN109791938A (zh) * 2016-10-10 2019-05-21 索泰克公司 正面型图像传感器和用于制造这种传感器的方法
CN109791938B (zh) * 2016-10-10 2023-04-28 索泰克公司 正面型图像传感器和用于制造这种传感器的方法
WO2020262501A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Similar Documents

Publication Publication Date Title
EP2209140B1 (en) Method for manufacturing solid-state image device
US7276429B2 (en) Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device
US8865507B2 (en) Integrated visible and infrared imager devices and associated methods
US7985612B2 (en) Method and device for reducing crosstalk in back illuminated imagers
CN101814516B (zh) 固态成像器件及其制造方法、和成像装置
KR101706068B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
US20120021540A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010114409A (ja) Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JPH08241977A (ja) 半導体装置の製造方法
JP2004179649A (ja) 超薄型半導体装置の製造方法および製造装置
US8778771B2 (en) Semiconductor device, method of manufacturing the same, and solid-state image sensor
US20110124164A1 (en) Method for manufacturing soi substrate and semiconductor device
TWI431765B (zh) 固態影像拾取裝置及其製造方法、影像拾取裝置、半導體裝置及其製造方法、及半導體基板
JP2006278382A (ja) 半導体装置の製造方法
JP2005268238A (ja) 裏面照射型固体撮像装置及びその製造方法
JP2005333070A (ja) 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法
JP2010103318A (ja) 半導体基板およびその製造方法、固体撮像素子
WO2011013290A1 (ja) 半導体装置の製造方法
KR20120074879A (ko) 실리콘 기판의 제조방법
KR20120074859A (ko) 실리콘 기판의 제조방법
JP2010067735A (ja) 固体撮像装置の製造方法および固体撮像装置の基板の製造方法