JP2019534556A - 表側面型撮像素子およびその素子の製造方法 - Google Patents
表側面型撮像素子およびその素子の製造方法 Download PDFInfo
- Publication number
- JP2019534556A JP2019534556A JP2019519328A JP2019519328A JP2019534556A JP 2019534556 A JP2019534556 A JP 2019534556A JP 2019519328 A JP2019519328 A JP 2019519328A JP 2019519328 A JP2019519328 A JP 2019519328A JP 2019534556 A JP2019534556 A JP 2019534556A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- support substrate
- semiconductor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000003384 imaging method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 139
- 239000000463 material Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000002344 surface layer Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
本発明は、ｐ−型ドープされた半導体支持基板（１）、電気絶縁層（２）、および活性層と呼ばれる半導体層（３）を順に有する基板と、前記基板の活性層内のフォトダイオードのマトリックスアレイを含んでなる表側面型撮像素子であって；基板が、支持基板（１）と電気絶縁層（２）の間に、ｐ＋型ドープされた半導体エピタキシャル層（４）を有することを特徴とする表側面型撮像素子に関する。また、本発明は、その素子の製造方法にも関する。
Description
本発明は「表側面」型撮像素子用基板、その基板を含んでなる撮像素子、およびその基板の製造方法に関する。
米国特許ＵＳ２０１６／０１１８４３１には「表側面」型撮像素子（「フロントサイドイメージャー」とも呼ばれる）が記載されている。
図１に示したように、この素子はセミコンダクター・オン・インシュレーター（ＳＯＩ）基板を有し、その基板は裏側面側から表側面側に向かって順に、Ｐ＋ドープされたケイ素の支持基板１、酸化ケイ素層２、および活性層と呼ばれるＰ−ドープされたケイ素層３を含んでなっており、ケイ素層３の中に各々が画素となるフォトダイオードのマトリックスアレイが設定されている。
従来から、Ｐ−ドープではＰ型ドーパント（例えば、ホウ素）を１０１４から数１０１５ａｔ／ｃｍ３程度の濃度で加えている。
また、Ｐ＋ドープではＰ型ドーパントを数１０１５から１０１９ａｔ／ｃｍ３程度の濃度で加えている。
Ｐ＋ドープされたケイ素の支持基板を用いるのは、光がない時でもフォトダイオードでキャリアが発生してしまう暗電流を発生させる恐れのある、支持基板から活性層への電子移動を最小にするためである。一方、活性層３と酸化ケイ素層２との界面に活性層の大多数のキャリアを集結させるために、支持基板に活性層よりも低い電圧のバイアスをかけることができる。酸化ケイ素層２は、活性層３を基板１から絶縁して、電子が支持基板から活性層へと動くのを防ぐために設けられる。
しかしながら、ＳＯＩ基板の工業的な生産ラインでＰ＋ドープ基板を製造することの困難さに関心が向けられている。
実際、いくつかの製造現場では、例えば、洗浄もしくは熱処理工程の際に、支持基板からホウ素が拡散して製造ラインの環境中に散在してしまうような事態が見うけられる。
製造ラインは一般に一つのタイプのＳＯＩ基板だけのためのものではなく、特に、ほとんど、あるいは、全くドープされていない基板も製造できるようにしてある。それにも関わらず、環境中に散在するホウ素がそれら基板を汚染するようになると、この拡散によってドープ量の正確な制御が出来なくなり、基板の電気特性も変わってしまう恐れがある。
本発明の目的の一つは、上記の問題を克服し、基板生産ラインでの汚染問題を引き起こすことなく、暗電流を最小化できる基板を含んでなる「表側面（ｆｒｏｎｔ−ｓｉｄｅ）」型撮像素子を提供することである。
そのために、本発明は、
ｐ−型ドープされた半導体支持基板、電気絶縁層、および活性層と呼ばれる半導体層を順に有する基板と
前記基板の活性層内のフォトダイオードのマトリックスアレイ
を含んでなる表側面型撮像素子であって、
基板が、支持基板と電気絶縁層の間に、ｐ＋型ドープされた半導体エピタキシャル層を有することを特徴とする表側面型撮像素子を提供する。
ｐ−型ドープされた半導体支持基板、電気絶縁層、および活性層と呼ばれる半導体層を順に有する基板と
前記基板の活性層内のフォトダイオードのマトリックスアレイ
を含んでなる表側面型撮像素子であって、
基板が、支持基板と電気絶縁層の間に、ｐ＋型ドープされた半導体エピタキシャル層を有することを特徴とする表側面型撮像素子を提供する。
本件の文脈において、「表側面」とは撮像素子が光放射に照射されるように意図された側を意味している。
支持基板が、異なる材料の積層体である場合は、「支持基板の材料」とは表側面側に位置する材料を意味し、そこではエピタキシャル層がその下の基板と同じ（もしくは十分に同じに近い）格子定数で成長する。
エピタキシャル層が支持基板と同じ半導体材料で形成される態様もある。
特に、支持基板とエピタキシャル層がケイ素で形成されるような実施形態もある。
活性層がケイ素で形成されるような態様もある。
電気絶縁層の厚さは１０から５０ｎｍであることが有利である。
エピタキシャル層の厚さは０．１から３μｍであることが好ましい。
本発明のもう一つの目的は、
−ｐ−型ドープされた半導体支持基板を備える工程、
−その支持基板上でｐ＋型ドープされた半導体層をエピタキシャル成長させる工程、
−半導体材料の表層を有するドナー基板を備える工程、
−エピタキシャル層を前記半導体材料層と、電気絶縁層が界面に位置するように結合させる工程、
−半導体活性層が支持基板上に転写されるようにドナー基板を薄くする工程、および
−前記基板の活性層内にフォトダイオードのマトリックスアレイを形成する工程
を含んでなる表側面型撮像素子の製造方法に関するものである。
−ｐ−型ドープされた半導体支持基板を備える工程、
−その支持基板上でｐ＋型ドープされた半導体層をエピタキシャル成長させる工程、
−半導体材料の表層を有するドナー基板を備える工程、
−エピタキシャル層を前記半導体材料層と、電気絶縁層が界面に位置するように結合させる工程、
−半導体活性層が支持基板上に転写されるようにドナー基板を薄くする工程、および
−前記基板の活性層内にフォトダイオードのマトリックスアレイを形成する工程
を含んでなる表側面型撮像素子の製造方法に関するものである。
上記の製造方法が、前記表層を区切るための脆化ゾーンを形成する工程を含み、ドナー基板を薄くすることのなかに、前記脆化ゾーンに沿ってドナー基板を切り離すことを含むような態様もある。
さらに、その脆化ゾーンを形成することに、ドナー基板に原子種を注入することを含むような実施形態もある。
また、製造方法が、上記エピタキシャル層に関して、さらにドーパント拡散バリア層を設ける工程を含むような態様もある。
さらに、下記に説明する添付図面を参照しながら、本発明の特徴と利点を以下に詳しく記述する。
−図１は、米国特許ＵＳ２０１６／０１１８４３１に記載された表側面撮像素子用のＳＯＩ基板の断面図であり、
−図２は、本発明の一態様による基板の断面図であり、
−図３Ａから３Ｃは、本発明の一態様による基板の製造方法の異なる工程を説明する図であり、
−図３Ａから３Ｃは、本発明の一態様による基板の製造方法の異なる工程を説明する図であり、
−図３Ａから３Ｃは、本発明の一態様による基板の製造方法の異なる工程を説明する図であり、
−図４は、本発明の一態様による基板を含んでなる「表側面」型撮像素子の画素の断面図であり、
−図５は、本発明の一態様による基板中のホウ素原子濃度を、熱処理を行う前（曲線ａ）と２種類の通常の熱処理を行った後（曲線ｂおよびｃ）についてシミュレーションした結果を示している。
なお、図を見やすくするために、異なる層は必ずしも同じ拡大比率で図示してるわけではない。
図２に、本発明の一態様による表側面型撮像素子の基板の断面図を示す。
この基板は、裏側面側から表側面側に向かって順に、ｐ−型ドープされた半導体支持基板１、ｐ＋型ドープされた半導体層４、電気絶縁層２、および、活性層と呼ばれる半導体層３を有している。
層３は、画像を感知できるフォトダイオードのマトリックスアレイ（図示せず）に対応するようにされている。この層３はケイ素で形成できると有利であるが、それには限定されない。また、この層にわずかにドープすることも可能である。
支持基板１は、一般に、ｐ−型ドープされた単結晶インゴットを切断することで得られる。基板１はケイ素で形成されていると有利である。
ｐ＋型ドープされた半導体層４は、支持基板１上でエピタキシャル成長させることで形成される。層４の欠陥を最小にするため、層４の格子定数は支持基板１の格子定数に近いものとする。このエピタキシャル層は支持基板１の材料と同じ材料（例えば、もし支持基板１がｐ−ドープされたケイ素なら、ｐ＋型ドープされたケイ素）であると有利であるが、あるいは、違う材料（例えば、もし支持基板１がｐ−ドープされたケイ素なら、ｐ＋型ドープされたＳｉＧｅ）でもよい。もちろん、ここで例に挙げた材料に限定されない。
エピタキシャル層４の厚さは、０．１から３μｍであると有利であり、０．１から１μｍであると好ましい。
エピタキシャル層４と活性層に挟まれた層２は、これらの層を電気的に絶縁するものである。
この層２が酸化ケイ素で形成されるのは好ましい態様の一つであるが、他の誘電物質が好適な場合もありうる。
電気絶縁層２の厚さは、１０から５０ｎｍであると有利である。後に示すように、活性層３と酸化ケイ素層２との界面に活性層のキャリアの大部分を集結させるために、活性層３よりも低い電圧の電気的バイアスをｐ＋ドープ層にかけることが可能である。
図１に示した公知の基板では、酸化ケイ素層の裏側面に位置する部分が十分にｐ＋ドープされているのとは対照的に、本発明が提供する構造は二つの異なるドープレベルを有する層で構成される。すなわち、電気絶縁層２の裏側面に直に位置する厚さが制限されたｐ＋ドープ層４と、その層４の裏側面に位置する層４よりも実質的に厚い支持基板１である。
この二部構造によって、上述した基板からのドーピング種の拡散による汚染現象を回避、あるいは、少なくとも最小化することができる。
実際、従来の配置についても、本発明の配置におけるｐ＋ドープ材料の露出部分（基板が周辺環境と接触する部分）は実質的に小さくなっている。例えば、
−直径３０ｃｍ、厚さ７７５μｍ、面取り幅１ｍｍのｐ＋ドープ支持基板（従来の基板に相当する）の場合、露出部分は、基板の裏側面面積、基板の側面積、および面取り部分の面積の和に等しい、すなわち、
π＊１５２＋２＊π＊１５＊０．０７７５＋π＊（１５２−１４．９２）＝７２４ｃｍ２
であり、
−直径３０ｃｍ、面取り幅１ｍｍのｐ−ドープ基板上に形成された厚さ１ｍｍのｐ＋ドープエピタキシャル層（本発明の一態様に相当する）の場合、露出部分は、この層の側面積と面取り部分の面積の和に等しい、すなわち、
２＊π＊１５＊０．０００１＋π＊（１５２−１４．９２）＝９ｃｍ２
である。
−直径３０ｃｍ、厚さ７７５μｍ、面取り幅１ｍｍのｐ＋ドープ支持基板（従来の基板に相当する）の場合、露出部分は、基板の裏側面面積、基板の側面積、および面取り部分の面積の和に等しい、すなわち、
π＊１５２＋２＊π＊１５＊０．０７７５＋π＊（１５２−１４．９２）＝７２４ｃｍ２
であり、
−直径３０ｃｍ、面取り幅１ｍｍのｐ−ドープ基板上に形成された厚さ１ｍｍのｐ＋ドープエピタキシャル層（本発明の一態様に相当する）の場合、露出部分は、この層の側面積と面取り部分の面積の和に等しい、すなわち、
２＊π＊１５＊０．０００１＋π＊（１５２−１４．９２）＝９ｃｍ２
である。
基板は厳密には円筒形ではなく、周縁面取り部があるために、層転写（例えば、後述するスマートカット［商標登録］法）によってＳＯＩ基板を製造すると、ドナー基板はレシーバー基板の中心部に転写されるが、その面取り部は転写されないことに注意する。すなわち、レシーバー基板は面取り部分までは転写された層によって被覆されない。図を複雑にすることを避けるため、図には面取り部分は示していない。
上述した例では、本発明による基板におけるｐ＋材料の露出部分は、従来の基板におけるものの８０から１００倍近く小さくなっている。
結果として、エピタキシャル層４に含まれるドーピング種は、バルクの支持基板よりもはるかに汚染し難くなっている。
図示しなかった一態様として、ｐ＋エピタキシャル層についてのバリア層を設けることで基板から外へのドーピング種の拡散をさらに制限することも可能である。そのようなバリア層は特に層１と同じ材料、あるいは、層４と同じ格子定数を有する材料でドープなしで形成することができる。しかしながら、このようなバリア層の形成には、追加的な生産工程（例えば、面取り部分を含むにしろ含まないにしろ、辺縁部のリソグラフィーおよびエッチング工程）を必要とし、製造時間と製造方法の複雑さを増やしてしまう。
本発明による表側面型撮像素子用基板の製造方法、特に、有名なスマートカット［登録商標］法を用いた製造方法について、図３Ａから３Ｃを参照しながら以下に説明する。
図３Ａに示すように、ｐ＋ドープ支持基盤を備え、ｐ＋ドープ層４を所望の厚さになるまでエピタキシャル成長させる。こうして活性層を転写するためのレシーバー構造を形成する。層４の厚さはこの層のドーピングレベルに依り、ドーピングレベルが高いほど（最大１０１９ａｔ／ｃｍ３）、層の厚さを薄くしてドーピング種が基板からあまりにも強く放散するのを回避しなければならない。上記したバリア層は、目標とするドーピングレベルおよびその後に行う予定の熱処理に応じて予め定められた層４の厚さを維持するのに有用である。
一方で、図３Ｂに示すように、ＳＯＩ基板の活性層３を形成するための半導体材料の表層３１を有するドナー基板を備える。表層は脆化ゾーン３２によって区切られていると有利である。脆化ゾーン３２を、例えば、水素および／またはヘリウムなどの原子種を注入することによって形成する態様もある。あるいは、脆化ゾーンを多孔質ゾーンにすることもできる。
ドナー基板の表層３１は、ＳＯＩ基板の埋め込み絶縁層２を形成するための電気絶縁層を有していると有利である。この電気絶縁層２は層３１の材料の酸化物にすることもできる。場合によっては、このような電気絶縁層はレシーバー構造のエピタキシャル層４上に存在してもよいし、また、ドナー構造とレシーバー構造の双方に存在してもよい。
図３Ｃに示したように、ドナー基板を電気絶縁層が結合界面になるようにレシーバー構造と結合させる。
支持基板上にエピタキシャル層を形成することでレシーバー構造の平面性が変形する恐れがあるが、本出願人は、ドナー基板とレシーバー構造との間の結合力は安定的に維持されることを確認している。
次に、ドナー基板を薄くすることで表側面半導体層３１を支持基板１に転写する。スマートカット［登録商標］法によれば、この薄くする工程では、ドナー基板を脆化ゾーン３２に沿って切り離す。そして、例えば、アニール、研磨および／または洗浄工程などの可能な仕上げ工程を行って、図２に示した基板を得る。
あるいは、これに替えて（図示せず）、ドナー基板にいかなる脆化ゾーンも設けないで、結合界面の反対側の面からドナー基板を研磨することで材料を除去して、表層をドナー基板へ転写する。
次に、活性層３にフォトダイオードのマトリックスアレイを設ける。このようなフォトダイオードのマトリックスアレイの製造方法は当業者には公知であるので、ここで詳細な記述は行わない。
図４には、本発明による表側面型撮像素子の一部分を示した。この図では、画素に相当する素子の部分のみを示している。この画素は絶縁溝７によって活性層３に形成された他の画素から電気的に絶縁されている。
活性層３の表側面の下には、Ｎ−ドープ領域３３が形成されている。このＮ−ドープ領域３３はＰ−ドープ活性層３とともにフォトダイオードを形成する。領域３３と層３の表側面との間に形成された領域３４は、界面を不動態化するために、領域３３よりも高いＮ−ドーピングレベルであると有利である。活性層３上には不働態化層６が形成され、この画素を電気制御する部分を保護できるようにしている。
場合によっては、この不働態化層６の上にフィルターなどの他の層を形成することもできるが、それは図４には図示していない。
上記のような撮像素子の構造およびその製造方法は、当業者には公知であるので、これ以上詳しくは記述しない。
電気絶縁層２は十分に薄い（１０から５０ｎｍ程度）と、層３と４が形成するコンデンサーの誘電体としての役割を果たす。撮像素子を稼働させるとき、活性層３には一般にグランドに相当する電圧でバイアスがかかっている。活性層３よりも低い電圧Ｖ４、従って、Ｖ４は負の電圧であるが、その電圧Ｖ４で、ｐ＋ドープエピタキシャル層にバイアスがかけられると有利である。米国特許ＵＳ２０１６／０１１８４３１で説明されているのと同じ原理で、負電圧Ｖ４を印加することで、電気絶縁層２と活性層３との界面に、層３のキャリア（正孔）の大部分が集結するのを促す。この電荷集結によって層３の電気絶縁層２との界面では正電圧Ｖ３が生じる。こうして、このコンデンサーには電位差Ｖ３−Ｖ４がかかることになる。印加する電圧Ｖ４は、電気絶縁層２の層厚に依存する。
図５には、本発明の一態様による基板中のホウ素原子濃度を、熱処理を行う前（曲線ａ）と２種類の通常の熱処理を行った後（曲線ｂおよびｃ）について、１個の撮像素子を製造する範囲内でシミュレーションした結果を示した。
横軸は、始まりを活性層の表側面としたＳＯＩ基板の深さ（単位：μｍ）を示している（記号１、４は、図２および３Ｃ中のそれぞれの記号に相当している）。縦軸はホウ素原子の濃度（単位：ａｔｏｍｓ／ｃｍ３）を示している。
曲線ａは、高いホウ素原子濃度がエピタキシャル層４内に限定されることを示す銃眼（クレネル）形をしている。
曲線ｂおよびｃは、曲線ａと同じＳＯＩ基板に相当するが、２種類の異なる熱処理を行った後では、曲線ｃの基板は曲線ｂの基板よりも高い熱収支を示す。これらの曲線はともにホウ素原子が層４から、その下の支持基板１にわずかに拡散してることを表しているが、その拡散は限定的なものである。従って、エピタキシャル層のドーピングレベルと、その暗電流防止効果は維持されている。
上記したものと同じタイプの追加的なバリア層を支持基板１とエピタキシャル層４の間に設けて、上記したように拡散を防止することもできる。
エピタキシャル層４が、ドープ量が電気絶縁層２と接する表側に向かって増加していくような、予め定められたドーピング勾配を有しているような態様もある。熱処理の影響を受けて、このような勾配を有する層４の内部で拡散が起きても、本出願が目的とするのに十分な平均ドーピング量を維持することができる。
米国特許ＵＳ２０１６／０１１８４３１
Claims (10)
- −ｐ−型ドープされた半導体支持基板（１）、電気絶縁層（２）、および活性層と呼ばれる半導体層（３）を順に有する基板と
−前記基板の活性層（３）内のフォトダイオードのマトリックスアレイ
を含んでなる表側面型撮像素子であって、
基板が、支持基板（１）と電気絶縁層（２）の間に、ｐ＋型ドープされた半導体エピタキシャル層（４）を有することを特徴とする、表側面型撮像素子。 - エピタキシャル層（４）が支持基板（１）と同じ半導体材料で形成されている、請求項１に記載の素子。
- 支持基板（１）とエピタキシャル層（４）がケイ素で形成されている、請求項２に記載の素子。
- 活性層がケイ素で形成されている、請求項１〜３のいずれかに記載の素子。
- 電気絶縁層（２）の厚さが１０から５０ｎｍである、請求項１〜４のいずれかに記載の素子。
- エピタキシャル層（４）の厚さが０．１から３μｍである、請求項１〜５のいずれかに記載の素子。
- −ｐ−型ドープされた半導体支持基板（１）を備える工程、
−その支持基板（１）上でｐ＋型ドープされた半導体層（４）をエピタキシャル成長させる工程、
−半導体材料の表層（３１）を有するドナー基板（３０）を備える工程、
−エピタキシャル層（４）を前記半導体材料層（３１）と、電気絶縁層（２）が結合界面に位置するように結合させる工程、
−半導体活性層（３）が支持基板（１）上に転写されるようにドナー基板（３０）を薄くする工程、および
−前記半導体活性層（３）内にフォトダイオードのマトリックスアレイを形成する工程
を含んでなることを特徴とする、表側面型撮像素子の製造方法。 - 前記表層（３１）を区切るための脆化ゾーン（３２）をドナー基板（３０）内に形成する工程を含み、ドナー基板（３０）を薄くすることのなかに、前記脆化ゾーン（３２）に沿って切り離すことを含む、請求項７に記載の方法。
- 脆化ゾーン（３２）を形成することに、ドナー基板（３０）に原子種を注入することを含む、請求項８に記載の方法。
- エピタキシャル層（４）に関して、さらにドーパント拡散バリア層を設ける工程を含む、請求項７〜９のいずれかに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1659763 | 2016-10-10 | ||
| FR1659763A FR3057396B1 (fr) | 2016-10-10 | 2016-10-10 | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
| PCT/EP2017/075797 WO2018069310A1 (en) | 2016-10-10 | 2017-10-10 | Front-side type image sensor and method for manufacturing such a sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019534556A true JP2019534556A (ja) | 2019-11-28 |
| JP7051836B2 JP7051836B2 (ja) | 2022-04-11 |
Family
ID=57396731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019519328A Active JP7051836B2 (ja) | 2016-10-10 | 2017-10-10 | 表側面型撮像素子およびその素子の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US10903263B2 (ja) |
| EP (1) | EP3523826B1 (ja) |
| JP (1) | JP7051836B2 (ja) |
| KR (1) | KR102457269B1 (ja) |
| CN (1) | CN109791938B (ja) |
| FR (1) | FR3057396B1 (ja) |
| TW (1) | TWI737833B (ja) |
| WO (1) | WO2018069310A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3077923B1 (fr) * | 2018-02-12 | 2021-07-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche |
| US11676983B2 (en) | 2020-01-07 | 2023-06-13 | Powertech Technology Inc. | Sensor with dam structure and method for manufacturing the same |
| TWI741903B (zh) * | 2020-01-07 | 2021-10-01 | 力成科技股份有限公司 | 感測器及其製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014673A (ja) * | 2009-07-01 | 2011-01-20 | Panasonic Corp | Ｓｏｉ基板とその製造方法およびそれを用いた固体撮像装置の製造方法 |
| JP2011530826A (ja) * | 2008-08-14 | 2011-12-22 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 埋め込み接地板を備えた半導体構造体の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4235787B2 (ja) * | 2001-10-03 | 2009-03-11 | ソニー株式会社 | 固体撮像素子の製造方法 |
| JP4123415B2 (ja) * | 2002-05-20 | 2008-07-23 | ソニー株式会社 | 固体撮像装置 |
| JP2004134672A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
| JP2005333070A (ja) * | 2004-05-21 | 2005-12-02 | Sony Corp | 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法 |
| JP4211696B2 (ja) * | 2004-06-30 | 2009-01-21 | ソニー株式会社 | 固体撮像装置の製造方法 |
| US20070045668A1 (en) * | 2005-08-26 | 2007-03-01 | Micron Technology, Inc. | Vertical anti-blooming control and cross-talk reduction for imagers |
| US8049256B2 (en) * | 2006-10-05 | 2011-11-01 | Omnivision Technologies, Inc. | Active pixel sensor having a sensor wafer connected to a support circuit wafer |
| EP2200084A1 (en) * | 2008-12-22 | 2010-06-23 | S.O.I. TEC Silicon | Method of fabricating a back-illuminated image sensor |
| EP2282332B1 (en) * | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
| FR3002812B1 (fr) * | 2013-03-01 | 2016-08-05 | St Microelectronics Crolles 2 Sas | Procede de transfert de couche |
| FR3027731B1 (fr) * | 2014-10-24 | 2018-01-05 | Stmicroelectronics Sa | Capteur d'image face avant a courant d'obscurite reduit sur substrat soi |
-
2016
- 2016-10-10 FR FR1659763A patent/FR3057396B1/fr active Active
-
2017
- 2017-10-06 TW TW106134583A patent/TWI737833B/zh active
- 2017-10-10 KR KR1020197013421A patent/KR102457269B1/ko active IP Right Grant
- 2017-10-10 EP EP17780436.6A patent/EP3523826B1/en active Active
- 2017-10-10 US US16/340,879 patent/US10903263B2/en active Active
- 2017-10-10 JP JP2019519328A patent/JP7051836B2/ja active Active
- 2017-10-10 CN CN201780061756.9A patent/CN109791938B/zh active Active
- 2017-10-10 WO PCT/EP2017/075797 patent/WO2018069310A1/en active Application Filing
-
2020
- 2020-12-23 US US17/133,316 patent/US11552123B2/en active Active
-
2022
- 2022-12-23 US US18/145,976 patent/US20230127950A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011530826A (ja) * | 2008-08-14 | 2011-12-22 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 埋め込み接地板を備えた半導体構造体の製造方法 |
| JP2011014673A (ja) * | 2009-07-01 | 2011-01-20 | Panasonic Corp | Ｓｏｉ基板とその製造方法およびそれを用いた固体撮像装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109791938B (zh) | 2023-04-28 |
| EP3523826A1 (en) | 2019-08-14 |
| CN109791938A (zh) | 2019-05-21 |
| WO2018069310A1 (en) | 2018-04-19 |
| TW201826514A (zh) | 2018-07-16 |
| KR20190061070A (ko) | 2019-06-04 |
| JP7051836B2 (ja) | 2022-04-11 |
| FR3057396A1 (fr) | 2018-04-13 |
| KR102457269B1 (ko) | 2022-10-20 |
| US20230127950A1 (en) | 2023-04-27 |
| US11552123B2 (en) | 2023-01-10 |
| TWI737833B (zh) | 2021-09-01 |
| EP3523826B1 (en) | 2021-11-17 |
| US10903263B2 (en) | 2021-01-26 |
| US20190267425A1 (en) | 2019-08-29 |
| FR3057396B1 (fr) | 2018-12-14 |
| US20210118936A1 (en) | 2021-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230127950A1 (en) | Front-side type image sensors | |
| JP5706391B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US7576404B2 (en) | Backlit photodiode and method of manufacturing a backlit photodiode | |
| US20110049594A1 (en) | Silicon-on-insulator substrate with built-in substrate junction | |
| US8704282B2 (en) | Method for forming a back-side illuminated image sensor | |
| TW200830381A (en) | Method for adding an implant at the shallow trench isolation corner | |
| JP5183958B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US7968358B2 (en) | Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same | |
| JP5194508B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US8963273B2 (en) | Back-side illuminated image sensor with a junction insulation | |
| US9831285B2 (en) | Photoelectric conversion apparatus and method of manufacturing the same | |
| US9520441B2 (en) | Method for electronically pinning a back surface of a back-illuminated imager fabricated on a UTSOI wafer | |
| CN114975490A (zh) | 一种图像传感器形成方法及图像传感器 | |
| US6670657B2 (en) | Integrated circuit having photodiode device and associated fabrication process | |
| US11830889B2 (en) | Semiconductor device and method of forming the same | |
| JP5096780B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| WO2016062674A1 (en) | Substrate and method for producing a substrate | |
| US8674468B2 (en) | Imaging array with dual height semiconductor and method of making same | |
| JP2000133704A (ja) | 誘電体分離ウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7051836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |