WO2010122701A1 - Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法 - Google Patents

Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
WO2010122701A1
WO2010122701A1 PCT/JP2010/001089 JP2010001089W WO2010122701A1 WO 2010122701 A1 WO2010122701 A1 WO 2010122701A1 JP 2010001089 W JP2010001089 W JP 2010001089W WO 2010122701 A1 WO2010122701 A1 WO 2010122701A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
wafer
support substrate
single crystal
oxygen
Prior art date
Application number
PCT/JP2010/001089
Other languages
English (en)
French (fr)
Inventor
米田健司
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010122701A1 publication Critical patent/WO2010122701A1/ja
Priority to US13/214,007 priority Critical patent/US8531000B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Definitions

  • the present invention relates to an SOI (silicon-on-insulator) wafer structure and a manufacturing method thereof, and further to a manufacturing method of a semiconductor device using the SOI wafer.
  • SOI silicon-on-insulator
  • an insulating film interlayer film having a low dielectric constant has been developed, but an oxide film (insulating) called BOX (Buried Oxide) is formed on the surface of a silicon wafer as a support substrate.
  • BOX Buried Oxide
  • An SOI (Silicon On On Insulator) wafer having a structure in which a relatively thin single crystal silicon layer is formed thereon has attracted attention as an effective means.
  • application to a three-dimensional integrated circuit has also been studied, such as forming semiconductor elements by further stacking and highly integrating these SOI wafers.
  • JP-A-8-293589 Japanese Patent Laid-Open No. 9-293845
  • metal impurities mainly transition metals such as Fe, Cu, Ni, and Cr, heavy metals, and noble metals
  • S layers single crystal silicon layers
  • Si oxides silicon oxides
  • the metal impurities are made harmless by using a method called gettering.
  • crystal strain is formed in a deep region (several tens of ⁇ m from the surface) where no element is formed on the wafer by oxygen precipitation or crystal defects, and metal atoms are added to the crystal strain.
  • a technique is employed in which a concentration layer is formed and the boron generates metal atoms (Cu, Fe) and pairs (Cu—B, Fe—B) to capture the metal atoms.
  • the S layer which is a region where semiconductor elements are mainly formed, basically does not have gettering capability, and a technique for providing gettering capability to a support substrate on which no elements are formed is known. ing.
  • Patent Document 1 uses a support substrate in which defects due to oxygen precipitation or laser irradiation are exposed in the vicinity of the surface of a silicon wafer serving as a support substrate, and has a structure in which these gettering layers are directly under the BOX layer. SOI wafers have been proposed.
  • Patent Document 2 also discloses an SOI structure in which a gettering layer is formed immediately below the BOX layer by causing oxygen precipitation on the outermost surface of a silicon substrate that is a support substrate (see FIG. 8).
  • gettering sites are formed relatively easily because oxygen precipitation and defects are introduced into the support substrate in the SOI wafer.
  • a BOX is formed between the S layer and the gettering sites.
  • the diffusion coefficient of metal impurities is smaller in the silicon oxide film than in silicon, and the diffusion coefficient of metal impurities is smaller in the silicon oxide film constituting the BOX layer.
  • the thickness of the BOX layer is several tens of nm even if it is thin, and when it is thick, it reaches several ⁇ m.
  • the gettering ability is greatly reduced.
  • metal impurities that easily form oxides such as Fe diffusion in the silicon oxide film can hardly be expected, and gettering is extremely difficult. It becomes.
  • metals such as Ni and Cu can be expected to diffuse in a silicon oxide film rather than Fe, heat treatment for high temperature and long time is required for gettering.
  • the low gettering performance is an important problem to be solved.
  • an impurity diffusion layer in which an impurity (boron or phosphorus) is diffused at a high concentration is formed in the vicinity of the element around the semiconductor element formed in the S layer, and gettering is performed by defects in the impurity diffusion layer.
  • the step of forming the impurity diffusion layer is added during the semiconductor manufacturing process, the manufacturing process becomes complicated.
  • the proximity gettering also depends on the impurity concentration of the diffusion layer and the distance from the element, so that the gettering effect is unstable, and the effect is higher than general gettering due to oxygen precipitation or crystal defects. Is low.
  • the diffusion layer is formed so as to surround the semiconductor element, it not only reduces the degree of freedom in designing the semiconductor device but also becomes a factor that hinders miniaturization of the element.
  • the present invention provides a SOI wafer that exhibits an excellent gettering effect, so that when a semiconductor device is manufactured using the SOI wafer, defects in the semiconductor device are caused by metal impurities.
  • the purpose is to suppress.
  • an SOI wafer according to the present invention forms an insulating layer (BOX layer) made of a silicon oxide film on the surface of a support substrate made of single crystal silicon, and oxygen, A gettering layer containing at least oxygen of carbon and nitrogen was provided, and a single crystal silicon layer was provided immediately above the gettering layer.
  • BOX layer insulating layer
  • the single crystal silicon layer is a region where a semiconductor element is formed, and usually a conductive impurity is contained in the single crystal silicon.
  • the gettering layer may contain a conductive impurity or germanium.
  • the silicon constituting the gettering layer may be single crystal, polycrystalline, or amorphous, or may be a mixed form of polycrystalline and amorphous.
  • the oxygen concentration contained in the gettering layer is preferably 1 ⁇ 10 18 atoms / cm 3 or more.
  • the carbon concentration is preferably 3 ⁇ 10 16 atoms / cm 3 or more.
  • the nitrogen concentration is preferably 1 ⁇ 10 14 atoms / cm 3 or more.
  • the thickness of the single crystal silicon layer is preferably 1 ⁇ m or more and 50 ⁇ m or less.
  • the thickness of the gettering layer is preferably set thinner than that of the single crystal silicon layer.
  • the thickness of the single crystal silicon layer is It is preferable that they are 1 micrometer or more and 10 micrometers or less.
  • the thickness of the single crystal silicon layer is preferably 10 ⁇ m or more and 50 ⁇ m or less.
  • the SOI wafer of the present invention can be manufactured by the following manufacturing method.
  • the manufacturing method of an SOI wafer provided with the bonding process which bonds together the surface of the insulating layer in a 2nd wafer, and the thin film formation process which scrapes off a 1st support substrate from the bonding body bonded by the bonding process.
  • a single crystal silicon layer is formed on the first support substrate, and at least oxygen of oxygen, nitrogen, and carbon is ionized in a region near the surface of the single crystal silicon layer (region where gettering layer is to be formed).
  • a first wafer is created by introducing the first wafer by an implantation method, and a second wafer is created by forming an insulating layer made of a silicon oxide film on the surface of a second support substrate made of a single crystal silicon substrate.
  • a method for manufacturing an SOI wafer comprising: a thinning process for scraping a supporting substrate.
  • ion implantation when ion implantation is performed in the first wafer preparation step, it is preferable to perform ion implantation with acceleration energy that has a peak concentration in the region near the surface and 80% or more of the total dose.
  • Bonding in the second wafer creation process for creating the wafer the bonding process for bonding the surface of the polycrystalline or amorphous silicon layer in the first wafer and the surface of the insulating layer of the second wafer, and the bonding process
  • a method for manufacturing an SOI wafer comprising: a thinning step of scraping off the first support substrate from the bonded body.
  • ion implantation is performed in the first wafer preparation step, ion implantation is performed with acceleration energy such that the polycrystalline or amorphous silicon layer has a peak concentration and 80% or more of the total dose exists. Is preferred.
  • the first support substrate made of single crystal silicon containing at least oxygen in the lattice among oxygen, nitrogen, and carbon is subjected to heat treatment to cause oxygen precipitation to the surface of the first support substrate.
  • a first wafer creating process for creating one wafer, a second wafer creating process for creating a second wafer by forming an insulating layer made of a silicon oxide film on a second support substrate made of single crystal silicon, and a second wafer A bonding step of bonding the insulating layer of the first wafer and the oxygen-deposited surface of the first wafer, a thinning step of scraping off the outer surface side of the first support substrate in the bonded body bonded in the bonding step,
  • a method for manufacturing an SOI wafer comprising: a silicon epitaxial layer forming step of forming a single crystal silicon epitaxial layer on a thinned first support substrate in a coalescence.
  • a hydrogen ion implantation step for injecting hydrogen ions at a predetermined depth position is provided for the first wafer created in the first wafer creation step, and the thinning step.
  • the oxygen precipitation density for precipitating oxygen on the first wafer that is, the number of micro defects BMD (Bulk Micro Defect) generated per unit volume by oxygen precipitation is 5 ⁇ 10 5 / cm 2 or more. It is preferable that it is 1 ⁇ 10 7 / cm 2 or less.
  • an element forming step for forming semiconductor elements and wirings on the single crystal silicon layer of the SOI wafer is provided using the SOI wafer of the present invention as a material.
  • a semiconductor element and a wiring including a buried semiconductor element are formed on a single crystal silicon layer of the SOI wafer using the SOI wafer of the present invention as a material, and insulation is performed on the wiring.
  • an insulating layer may be formed on the surface of the second wafer to be bonded to the first wafer, but the insulating layer may not be formed.
  • a gettering layer containing at least oxygen among oxygen, carbon, and nitrogen is provided immediately below the single crystal silicon layer. Oxygen is deposited in the layer to form gettering sites.
  • the gettering layer contains carbon and nitrogen together with oxygen, the carbon and nitrogen have an action of promoting oxygen precipitation.
  • the gettering site is formed in the layer in contact with the single crystal silicon layer, so that the gettering ability strong against the single crystal silicon layer is exhibited.
  • the single crystal silicon layer which is a region for forming a semiconductor element, is a layer different from the gettering layer, and the single crystal silicon layer does not need to contain oxygen. Precipitation can be suppressed and a high-quality single crystal silicon layer with few defects can be maintained.
  • the gettering layer is formed on the SOI wafer before forming the semiconductor element, in the process of forming the semiconductor element on the single crystal silicon layer, the semiconductor as in the case of proximity gettering. There is no need to perform a step of forming an impurity diffusion layer in the vicinity of the element, and in that respect, the degree of freedom in designing the semiconductor device is maintained.
  • an SOI wafer having the structure of the present invention that is, an SOI wafer having a strong gettering capability can be manufactured at low cost and high productivity.
  • a semiconductor device can be manufactured while obtaining a strong gettering effect. As a result, electrical characteristics and reliability can be obtained. Can be manufactured.
  • the semiconductor device including the embedded element is manufactured according to the manufacturing method for manufacturing a semiconductor device according to the present invention, which is easily affected by metal impurities. In doing so, the influence of metal impurities can be suppressed, and the effect of improving the electrical characteristics and reliability is great.
  • a BOX layer (embedded oxide film layer) 2 made of a silicon oxide film is formed on a support silicon substrate 1 made of a single crystal silicon wafer. ing.
  • the BOX layer 2 is an oxide film formed on the surface of a single crystal silicon wafer by thermal oxidation.
  • a gettering layer 3 made of oxygen-containing silicon is formed immediately above the BOX layer 2, and an S layer 4 made of single crystal silicon for forming an element is formed directly on the gettering layer 3. Formed and configured. When the SOI wafer 10 is heated, gettering sites are formed by oxygen precipitation in the gettering layer 3, and the metal impurity contained in the S layer 4 is captured.
  • the single-crystal silicon wafer constituting the supporting silicon substrate 1 usually contains conductive dopants (phosphorus, arsenic, boron, etc.), but these conductive dopants are used as the supporting silicon substrate 1 in applications such as for high frequencies. Alternatively, a high-resistance substrate that does not intentionally include may be used.
  • the support silicon substrate 1 does not require a gettering function, the support silicon substrate 1 is not regulated to contain oxygen, nitrogen, or carbon, and may contain a large amount of oxygen precipitation nuclei. However, it does not have to contain oxygen precipitation nuclei. However, according to the normal manufacturing method of a single crystal silicon wafer, oxygen and carbon are contained.
  • the thickness of the BOX layer 2 is determined depending on what kind of semiconductor device the SOI wafer 10 is used for, and is generally determined in the range of 50 nm to several ⁇ m.
  • the gettering layer 3 is formed of silicon containing oxygen as described above, the form of oxygen contained in silicon may be contained alone or oxygen and carbon. , Oxygen and nitrogen, or any combination of oxygen, carbon and nitrogen.
  • the crystal quality in the gettering layer 3 is not limited and may be single crystal silicon, amorphous silicon, polycrystalline silicon, or amorphous. And a polycrystalline mixed crystal.
  • the silicon constituting the gettering layer 3 takes various forms depending on the method of manufacturing the gettering layer 3.
  • the silicon crystal constituting the gettering layer 3 includes defects, oxygen precipitation, strain, or crystal grain boundaries, the disturbance of these crystals functions as a gettering site, so that the gettering function is improved. There is also.
  • germanium Ge is contained in the gettering layer 3
  • distortion occurs in the lattice of the silicon crystal, and the distortion functions as a gettering site.
  • boron B is contained in the gettering layer 3, a gettering function by boron is added.
  • the oxygen concentration is preferably 1 ⁇ 10 18 atoms / cm 3 or more because the function to behave is enhanced.
  • the upper limit of the oxygen concentration is not particularly limited, but about 2 ⁇ 10 18 atoms / cm 3 is a practical upper limit.
  • the carbon concentration is preferably 3 ⁇ 10 16 atoms / cm 3 or more and 1 ⁇ 10 18 atoms / cm 3 or less in order to promote oxygen precipitation.
  • the gettering layer 3 When the gettering layer 3 contains nitrogen, it has a function of increasing the density of oxygen precipitation nuclei.
  • the nitrogen concentration is preferably 5 ⁇ 10 13 atoms / cm 3 or more and 5 ⁇ 10 14 atoms / cm 3 or less.
  • oxygen concentration and carbon concentration can be measured by infrared absorption, and the nitrogen concentration can be measured by SIMS.
  • the thinner the film thickness the smaller the total amount of metal impurities that can be gettered.
  • a thickness that ensures a sufficient gettering function is necessary, but considering the function of the SOI wafer, setting the thickness of the gettering layer 3 to be thicker than the S layer 4 is a special case. It is difficult to consider except in some cases, and it is usually appropriate to set the film thickness to be approximately the same as the thickness of the S layer 4 or thinner than the S layer 4.
  • the S layer 4 is a layer made of single crystal silicon and contains conductive impurities (phosphorus, arsenic, boron). Since the S layer 4 is a region for forming a semiconductor element, it is preferable that the S layer 4 is defect-free and has a low interstitial oxygen concentration.
  • the gettering layer 3 and the S layer 4 have different silicon structures.
  • the film thickness of the S layer 4 is determined by device design requirements and has a width of 10 nm to several tens of ⁇ m, but it is one tenth or less compared to the thickness of the support substrate (silicon substrate).
  • the thickness of the S layer 4 is suitably about 2 to 8 ⁇ m, and an FD type (fully depleted type) MOS
  • the thickness of the S layer 4 is 20 to 50 nm
  • the thickness of the S layer 4 is about 50 to 300 nm.
  • the thickness of the S layer 4 is large and 1 to 5 ⁇ m. Set to. Further, for manufacturing a high voltage power device exceeding 1000 V, the thickness of the S layer is set to 10 to 50 ⁇ m, and the BOX layer is set to 1 to 2 ⁇ m.
  • the gettering layer 3 also needs to be formed very thin. However, if the S layer 4 is 1 ⁇ m or more, the S layer 4 The gettering layer 3 can be formed relatively easily because the metal impurity mixed in the S layer 4 may be set to a thickness that can be gettered within a range smaller than the film thickness.
  • the gettering layer 3 having gettering characteristics is formed immediately below the S layer 4 forming the element, and no BOX layer is interposed between the gettering layer 3 and the S layer 4.
  • Metal impurity atoms contained in the S layer 4 are efficiently diffused into the gettering layer 3 and captured at the gettering site formed in the gettering layer 3.
  • the ability to getter metal impurities present in the S layer 4 is high.
  • a semiconductor device is manufactured by forming a semiconductor element on the S layer 4 of the SOI wafer 10, it is possible to suppress the occurrence of crystal defects, PN junction leakage, oxide breakdown, and the like due to metal impurities. it can.
  • the S layer 4 is made of single crystal silicon and is a layer different from the gettering layer 3, oxygen is not precipitated in the S layer 4 even when a heat treatment process is applied, and good crystallinity is obtained. Maintained.
  • the gettering site does not necessarily have to be formed in the gettering layer 3, and gettering is performed on the gettering layer 3 in the process of manufacturing a device using the SOI wafer 10.
  • a site may be formed.
  • the manufactured SOI wafer 10 when high-temperature heat treatment is performed after the formation of the gettering layer 3 and the S layer 4, the manufactured SOI wafer 10 exhibits gettering characteristics from the initial stage. Otherwise, gettering characteristics are exhibited after high-temperature heat treatment is performed in the semiconductor device manufacturing process.
  • a heat treatment process exceeding 1000 ° C. may be performed before the start of the device manufacturing process or in the first process.
  • FIG. 2 is a diagram illustrating a manufacturing process of the SOI wafer according to the manufacturing method 1.
  • First wafer manufacturing process As shown in FIG. 2A, a first wafer to be a donor wafer is manufactured.
  • the substrate used as the first support substrate 101 is not particularly limited as long as it is a single crystal silicon substrate.
  • a CZ silicon substrate doped with an oxygen concentration of 1.2 ⁇ 10 18 atoms / cm 3 and boron at a concentration of 1.5 ⁇ 10 15 atoms / cm 3 is used as the first support substrate 101.
  • An S layer 102 made of silicon containing boron at a concentration of 1 ⁇ 10 15 atoms / cm 3 is formed with a thickness of 5 ⁇ m on the first support substrate 101 by vapor phase epitaxy. Thereafter, a gettering layer 103 made of silicon containing oxygen or a combination of nitrogen and carbon in oxygen is formed again on the S layer 102 by vapor phase epitaxy.
  • the silicon constituting the gettering layer 103 contains oxygen and carbon in combination.
  • oxygen and nitrogen oxygen and nitrogen and carbon are contained, the vapor phase is similarly applied. This is possible if each element is included in the epitaxial process.
  • boron constituting the gettering layer 103 is also doped with boron at a concentration of 1 ⁇ 10 15 atoms / cm 3 .
  • a two-layer structure of the S layer 102 (thickness 5 ⁇ m) and the gettering layer 103 (thickness 1 ⁇ m) made of silicon containing oxygen and carbon is formed on the first support substrate 101.
  • Second wafer manufacturing process A second wafer as a handle wafer shown in FIG.
  • a single crystal silicon wafer to be a second support substrate is prepared, and this silicon wafer is thermally oxidized to form a silicon oxide film 105 with a film thickness of 300 nm on the surface portion of the second support substrate 104.
  • a silicon wafer to be a supporting substrate As a silicon wafer to be a supporting substrate, a P-type (boron doping amount of 1.5 ⁇ 10 15 atoms / cm 3 ), a specific resistance of 10 to 15 ⁇ cm, and oxygen and nitrogen doped (oxygen doping amount of 1. 6 ⁇ 10 18 atoms / cm 3 , the nitrogen doping amount 4 ⁇ 10 15 atoms / cm 3 ).
  • Bonding process The gettering layer 103 of the first wafer and the silicon oxide film 105 of the second wafer are bonded together by being overlapped. Then, heat treatment is performed at 600 ° C. in order to increase the bonding strength. As a result, as shown in FIG. 2C, the first wafer is bonded onto the second wafer.
  • polishing process Thereafter, the bonded wafers are polished from the back side of the first wafer (the first support substrate 101 side) by a mechanical mechanical polishing method (Chemical Mechanical Polishing).
  • a mechanical mechanical polishing method Chemical Mechanical Polishing
  • 1 ⁇ m of the S layer 102 having a thickness of 5 ⁇ m is polished.
  • a BOX layer 105 made of a silicon oxide film is formed with a thickness of 300 nm on the surface portion of the second support substrate 104, and a getter made of silicon containing oxygen and nitrogen is formed immediately above the BOX layer 105.
  • a ring layer 103 is formed with a thickness of 1 ⁇ m, and an S layer 102 made of single crystal silicon is formed with a thickness of 4 ⁇ m immediately above the ring layer 103.
  • heat treatment is performed at 750 ° C. for 2 hours and further at 1000 ° C. for 2 hours for surface stabilization.
  • oxygen is precipitated in the gettering layer 103 existing immediately below the S layer 102 while maintaining good crystallinity.
  • the oxygen precipitation density deposited on the gettering layer 103 is, for example, 5 ⁇ 10 6 atoms / cm 2 .
  • FIG. 3 shows a manufacturing process of the SOI wafer according to the manufacturing method 2.
  • an SOI wafer is manufactured by bonding a donor wafer and a handle wafer as in manufacturing method 1 described above, but a gettering layer is formed by ion implantation of oxygen or the like into the surface portion of the silicon layer. The point is different.
  • First wafer manufacturing process First, in preparing a first wafer to be a donor wafer, as shown in FIG. 3A, a boron concentration of 1 ⁇ 10 15 atoms is formed on a first support substrate 201 made of single crystal silicon by vapor phase epitaxy. A silicon epitaxial layer 202 of / cm 3 is formed with a thickness of 6 ⁇ m.
  • the first support substrate 201 used here is not particularly limited.
  • the silicon epitaxial layer 202 is divided into an S layer 202a and a gettering layer 204 in a later step, it is not yet divided into two layers at this stage.
  • oxygen (and nitrogen, carbon, etc.) 203 is implanted from the surface of the silicon epitaxial layer 202.
  • the acceleration energy is set so that the sum of the average range (Rp) of each ion (oxygen, nitrogen, carbon, etc.) and the variation ⁇ Rp is within the range of the thickness (1 ⁇ m) of the gettering layer 204 to be formed.
  • oxygen ions, nitrogen ions, and carbon ions may be included in the gettering layer 204 with a thickness of 1 ⁇ m by 80% or more with respect to the total implantation amount. That is, even if the tail of the ion range including the average range and ⁇ Rp enters the S layer 202a, the amount should be less than 20% with respect to the total implantation amount of oxygen ions, nitrogen ions, and carbon ions. It does not matter.
  • oxygen is ion-implanted at an acceleration energy of 225 keV with an average range (Rp) of implantation of 0.5 ⁇ m, and then nitrogen ions are accelerated with an average range (Rp) of 0.5 ⁇ m.
  • the injection is performed at 225 keV.
  • the dose amount of oxygen ions is 1.6 ⁇ 10 14 atoms / cm 2
  • the dose amount of nitrogen ions is 1 ⁇ 10 12 atoms / cm 2 . Since ⁇ Rp of oxygen and nitrogen at 225 keV is 80 nm and 113 nm, respectively, there is no problem in ion implantation within 1 ⁇ m assumed as the thickness of the gettering layer 204.
  • a silicon epitaxial layer 202 that becomes the S layer 202a with a thickness of 5 ⁇ m is formed on the first support substrate 201, and contains oxygen and nitrogen with a thickness of 1 ⁇ m thereon.
  • a gettering layer 204 made of silicon is formed.
  • the ions may be implanted to two to three depths within the thickness of the gettering layer 204 to be formed.
  • the thickness of the gettering layer 204 to be formed is 1 ⁇ m
  • oxygen is ion-implanted at 110 keV, 225 keV, and 375 keV (dose) so as to have three average ranges (0.25 ⁇ m, 0.5 ⁇ m, and 0.75 ⁇ m).
  • the amount is 5.3 ⁇ 10 13 atoms / cm 2
  • nitrogen is ion-implanted (dose amount: 3.4 ⁇ 10 11 atoms / cm 2 ) at 100 keV, 225 keV, and 375 keV so as to have the same average range.
  • oxygen and nitrogen can be ion-implanted into each of the three depths.
  • ⁇ Rp when oxygen and nitrogen are implanted into the deepest position (0.75 ⁇ m) is 0.15 ⁇ m and 0.14 ⁇ m. Even if this ⁇ Rp is added to the implantation depth Rp, it is 0.9 ⁇ m, so that the implanted ions can be contained within the thickness of the gettering layer 204 within 1 ⁇ m.
  • the acceleration energy is 90 keV, 200 keV, and 325 keV.
  • the concentration distribution of oxygen, nitrogen, and carbon in the depth direction can be made uniform.
  • Second wafer manufacturing process As shown in FIG. 3B, a second wafer as a handle wafer is produced.
  • This second wafer is produced by thermally oxidizing the surface portion of a single crystal silicon substrate (silicon wafer) to form a silicon oxide film to be the BOX layer 206 with a thickness of 200 nm.
  • a silicon wafer an undoped high resistance wafer having a specific resistance of 1000 ⁇ cm is used.
  • Bonding process The S layer 202a of the first wafer and the BOX layer 206 of the second wafer are bonded together, and heat treatment for increasing the bonding strength is performed at 600 ° C. As shown in FIG. 3C, the bonded wafer has a gettering layer 204, an S layer 202a made of single crystal silicon, and a first support substrate 201 stacked on the BOX layer 206 of the support substrate 205 in this order. It has a structured.
  • polishing process Thereafter, the bonded wafer is polished from the back surface side (first support substrate 201 side) of the first wafer by a mechanical chemical polishing method, and the first support substrate 201 is completely polished and removed. Of the 5 ⁇ m thick S layer 202a, 1 ⁇ m thick is polished.
  • a BOX layer 206 made of a silicon oxide film is formed on the second support substrate 205, and a gettering layer 204 is formed thereon with a thickness of 1 ⁇ m.
  • An S layer 202 having a thickness of 4 ⁇ m is formed immediately above.
  • heat treatment is performed at 1000 ° C. for 2 hours to stabilize the surface.
  • oxygen is precipitated in the gettering layer 204 immediately below the S layer 202a.
  • the oxygen precipitation density is, for example, 5 ⁇ 10 6 pieces / cm 2 .
  • the gettering is performed while keeping the ion concentration in the S layer 202a low.
  • the ion concentration in the layer 204 can be increased throughout the depth direction.
  • the gettering function can be enhanced by forming gettering sites at a high density in the gettering layer 204 while maintaining the crystallinity of the S layer 202a.
  • gettering layers are formed by ion implantation of oxygen or the like into an amorphous or polycrystalline silicon layer. Since the amorphous or polycrystalline silicon layer, particularly the polycrystalline silicon layer, functions as a gettering site itself, the gettering function in the gettering layer can be enhanced.
  • FIG. 4 shows a manufacturing process of the SOI wafer according to the manufacturing method 3.
  • First wafer manufacturing process In manufacturing a first wafer to be a donor wafer, first, a first support substrate 301 is prepared.
  • the substrate used as the first support substrate 301 is not particularly limited as long as it is a substrate made of single crystal silicon.
  • a silicon epitaxial layer (S layer 302) containing boron at a concentration of 1 ⁇ 10 15 atoms / cm 3 is formed on the first support substrate 301 by a vapor phase epitaxial method to a thickness of 5 ⁇ m. Form with. Thereafter, a silicon layer 303 made of non-doped polycrystalline or amorphous silicon is formed on the S layer 302 with a thickness of 1 ⁇ m.
  • the S layer 302 and the silicon layer 303 can be formed by depositing silicon by changing the conditions by a vapor phase method such as a CVD method.
  • a vapor phase method such as a CVD method.
  • the silicon film when it is formed, it can be formed of a single crystal, a polycrystal or an amorphous material by adjusting conditions such as temperature.
  • silicon is easily formed as a single crystal at a high temperature of 570 ° C. or higher, and polycrystal or amorphous is easily formed at a low temperature of 550 ° C. or lower.
  • the epitaxial monocrystal may be formed depending on the surface state even under conditions where polycrystal or amorphous is usually formed. Care must be taken in setting the conditions as they can grow.
  • oxygen (and nitrogen, carbon) 304 is ion-implanted from the surface of the polycrystalline or amorphous silicon layer 303, whereby oxygen or the like is introduced into the silicon layer 303 to form the gettering layer 305. .
  • the ion implantation is performed using a combination of oxygen and nitrogen, but it may be performed using only oxygen, or a combination of oxygen and carbon, or a combination of oxygen, nitrogen, and carbon.
  • the silicon layer 303 having a thickness of 1 ⁇ m only needs to contain 80% or more of the total implantation amount of oxygen and nitrogen, and even if the skirt portion of the ion range enters the S layer, If the ratio is less than 20% of the total injection amount, there is no problem.
  • oxygen is ion-implanted with an acceleration energy of 225 keV at which the average range (Rp) is 0.5 ⁇ m.
  • the dose is set to 1.6 ⁇ 10 14 atoms / cm 2 .
  • nitrogen is implanted at an acceleration energy of 225 keV with an average range (Rp) of 0.5 ⁇ m, and the dose is set to 1 ⁇ 10 12 atoms / cm 2 .
  • carbon is ion-implanted at an acceleration energy of 200 keV with an average range of 0.5 ⁇ m, and the dose is set to 1 ⁇ 10 13 atoms / cm 2 .
  • an S layer 302 having a thickness of 5 ⁇ m is formed on the first support substrate 301, and a gettering layer 305 made of polycrystalline or amorphous silicon containing oxygen and nitrogen is formed thereon. Is formed with a thickness of 1 ⁇ m.
  • ions may be implanted into the silicon layer 303 at two to three depths.
  • oxygen is dosed at a dose of 5.3 ⁇ 10 13 atoms / cm 2 at a position of each average range within 1 ⁇ m thickness (0.25 ⁇ m, 0.5 ⁇ m, 0.75 ⁇ m) of the silicon layer 303.
  • Ions are implanted with a quantity of 3.4 ⁇ 10 11 atoms / cm 2 .
  • carbon may be ion-implanted with a dose amount of 3.4 ⁇ 10 12 atoms / cm 2 .
  • Second wafer manufacturing process As the second support substrate 306 made of single crystal silicon, a non-doped high resistance wafer having a specific resistance of 1000 ⁇ cm is used. The surface portion of the second support substrate 306 is thermally oxidized to form a silicon oxide film to be the BOX layer 307 with a thickness of 200 nm, thereby producing a second wafer as a handle wafer shown in FIG. 4B. .
  • the gettering layer 305 of the first wafer and the BOX layer 307 of the second wafer are bonded together, and heat treatment is performed at 600 ° C. in order to increase the bonding strength.
  • the bonded wafer has a gettering layer 305 made of polycrystalline or amorphous silicon containing oxygen and nitrogen, a single layer on the BOX layer 307 of the support substrate 306.
  • An S layer 302 made of crystalline silicon and a first support substrate 301 are sequentially stacked.
  • Polishing process Thereafter, the bonded wafer is polished from the back side of the first wafer by a mechanical chemical polishing method to polish and remove all of the first support substrate 301, and then the S layer 302 having a thickness of 5 ⁇ m is removed. Of these, a thickness of 1 ⁇ m is polished.
  • a BOX layer 307 made of a silicon oxide film is formed on the second support substrate 306, a gettering layer 305 is formed thereon with a thickness of 1 ⁇ m, and an S layer 302 is formed immediately thereon. It is formed with 4 ⁇ m. Thereafter, heat treatment is performed at 1000 ° C. for 2 hours to stabilize the surface. In this heat treatment, the crystallinity of the S layer 302 made of single crystal silicon is maintained well, and oxygen precipitation occurs in the gettering layer 305 immediately below the S layer 302.
  • the oxygen precipitation density in the gettering layer 305 is, for example, 1 ⁇ 10 9 atoms / cm 3 .
  • the silicon layer 303 is made of amorphous silicon, it changes to single crystal or polycrystalline silicon by the above heat treatment (1000 ° C.), but the gettering effect of the gettering layer 305 is basically unchanged. .
  • FIG. 5 shows an SOI wafer manufacturing process according to the manufacturing method 4.
  • a gettering layer is formed using a method of peeling a single crystal silicon substrate containing oxygen.
  • First wafer manufacturing process First, in manufacturing a first wafer to be a donor wafer, oxygen and nitrogen are simply contained at an interstitial oxygen concentration of 1.6 ⁇ 10 18 atoms / cm 3 and an interstitial nitrogen concentration of 5 ⁇ 10 14 atoms / cm 3 .
  • a crystalline silicon substrate is prepared.
  • This single crystal silicon substrate is subjected to heat treatment at 800 ° C. for 2 hours and then at 1000 ° C. for 4 hours to cause oxygen precipitation.
  • the oxygen precipitation density is, for example, 1 ⁇ 10 9 pieces / cm 3 .
  • a silicon oxide film to be a BOX layer 402 is formed with a thickness of 200 nm on the surface portion of the single crystal silicon substrate 401 as shown in FIG.
  • Second wafer preparation process As shown in FIG. 5B, a wafer made of single crystal silicon is prepared as the second support substrate 405 to be a handle wafer.
  • Bonding process The BOX layer 402 of the first wafer and the second support substrate 405 are bonded together.
  • Peeling process Thereafter, heat treatment is performed on the bonded wafer at 600 ° C., thereby causing hydrogen embrittlement and deposition expansion due to hydrogen gasification of hydrogen atoms in the hydrogen ion implantation region 404 inside the single crystal silicon substrate 401. To peel off.
  • This peeling technique is known as a nano cleaving technique or a SOITEC method (Smart Cut method) (see Japanese Patent Application Laid-Open No. 2008-263087).
  • This peeling step can reduce the thickness of the single crystal silicon substrate 401 existing on the BOX layer 402 to a thickness suitable for a gettering layer. After peeling, heat treatment is performed for stabilization, and then the peeling surface of the single crystal silicon substrate 401 is polished to finish the finished film thickness to 1 ⁇ m.
  • a gettering layer 401 a is formed on the BOX layer 402 as shown in FIG. Thereafter, an S layer 407 made of single crystal silicon containing boron at a concentration of 1 ⁇ 10 15 atoms / cm 3 is formed with a thickness of 5 ⁇ m on the gettering layer 401a by vapor phase epitaxy.
  • a BOX layer 402 made of a silicon oxide film having a thickness of 200 nm is formed on the second support substrate 405, and an oxygen precipitation density of 1 ⁇ 10 9 pieces / cm is formed on the BOX layer 402.
  • a gettering layer 401a made of 3 single-crystal silicon is formed with a thickness of 1 ⁇ m, and an S layer 407 made of single-crystal silicon is formed with a thickness of 5 ⁇ m immediately above it.
  • oxygen precipitation is performed by performing heat treatment on the first wafer in two stages of 800 ° C. and 1000 ° C. as described above.
  • the temperature when performing the two-stage heat treatment may be a combination of precipitation nucleation (low temperature) and precipitation nucleation growth (high temperature), and the heat treatment is not a two-stage but a single high temperature of 1000 ° C. or more. You may go on.
  • oxygen precipitation can be achieved even if the heat treatment at 800 ° C. and 1000 ° C. is omitted for the first wafer. it can.
  • an SOI wafer having a high gettering capability can be manufactured at low cost with high productivity.
  • An example in which a semiconductor device is manufactured using an SOI wafer similar to the SOI wafer 10 as a starting material will be described.
  • an SOI wafer as a starting material has a BOX layer 602 formed on a surface portion of a support substrate 601 made of a single crystal silicon substrate, and gettering made of silicon containing oxygen on the surface.
  • a layer 603 and an S layer 620 made of P-type single crystal silicon are sequentially formed.
  • the support substrate 601 considering the stable heat treatment process by light irradiation such as RTP (Rapid Thermal Processing), it is a P type with a low resistivity of 0.01 to 0.02 ⁇ cm A substrate is used.
  • RTP Rapid Thermal Processing
  • the thickness of the BOX layer 602 is 200 nm, and the thickness of the gettering layer 603 is 1 ⁇ m.
  • the S layer 620 is a P-type single crystal epitaxial layer and is formed with a specific resistance of 11-14 ⁇ cm and a thickness of 5 ⁇ m.
  • the oxygen precipitation density is, for example, 5 ⁇ 10 6 atoms / cm 2 .
  • an image sensor is formed as follows.
  • a photodiode 606 as an embedded device is formed in the surface region of the S layer 620 in the SOI wafer to a depth of 3 ⁇ m from the surface, and a CMOS transistor 607 and an element isolation 605 are formed. .
  • a wiring layer 608 is formed on the surface of the S layer 620, an insulating layer 609 made of a silicon oxide film is formed on the outermost surface of the wiring, and planarization is performed by mechanical chemical polishing.
  • the gettering layer 603 exhibits a gettering function and captures metal impurities mixed in the S layer 620.
  • M ⁇ X indicates that the metal impurity M contained in the S layer 620 diffuses into the gettering layer 603 and is indicated by X in the gettering layer 603. It is captured by the gettering site 604.
  • a second support substrate 610 made of P-type single crystal silicon and having a specific resistance of 10 to 15 ⁇ cm shown in FIG. 6C is prepared.
  • an insulating layer 609 of an SOI wafer that is a donor wafer is bonded onto the second support substrate 610, and heat treatment is performed to stabilize the bonding. Since wiring is already formed on the SOI wafer, this heat treatment is performed at a relatively low temperature (for example, 400 ° C.).
  • Polishing process The bonded wafer is polished from the surface side of the support substrate 601. Then, the entire support substrate 601 is removed by polishing, and polishing is temporarily stopped in the BOX layer 602.
  • the BOX layer 602 functions as a stopper layer, which helps to improve the controllability of polishing. Considering this point, it is desirable to set the film thickness of the BOX layer 602 to an optimum film thickness as a polishing stopper layer in advance.
  • the gettering layer 603 is completely removed by polishing.
  • the S layer 620 has a thickness of 1 ⁇ m out of the thickness of 5 ⁇ m. Only the thickness is 4 ⁇ m by polishing.
  • the photodiode 606 is formed to a depth of 3 ⁇ m from the surface. Therefore, even if the S layer 620 is polished by 1 ⁇ m in thickness, the S layer 620 remains on the photodiode 606 in a thickness of 1 ⁇ m.
  • a protective film 611 is formed on the surface of the S layer 620. Thereafter, although not shown, a process of forming a filter, a lens and the like is performed on the protective film 611.
  • a TSV 612 (through silicon via) is formed from the back surface side of the second support substrate 610 toward the wiring layer 608, wiring is performed in the TSV, and the second support is further provided.
  • a wiring lead 613 such as a pad or a bump is formed on the back surface of the substrate 610.
  • a back-illuminated imaging device having a photodiode on the second support substrate 610 is manufactured.
  • the gettering layer 603 having the gettering capability exists immediately below the S layer 620 that is the active layer until the wiring process is completed during the imaging element formation process. Sufficient gettering capability can be secured. Since the solid-state imaging device is likely to be defective due to the presence of metal impurities, the effect obtained by gettering the metal impurities is also great.
  • the gettering layer 603 that has already gettered metal impurities is removed by etching or polishing, so that the metal impurities trapped in the gettering layer 603 are released, which adversely affects the semiconductor element. I don't give it.
  • the gettering layer 603 is removed by polishing or etching depends on the design of the semiconductor element, and part or all of the gettering layer 603 is left as it is in the semiconductor element. May be.
  • FIG. 7 is a diagram showing a semiconductor element manufactured by Manufacturing Example 2.
  • the SOI substrate including the gettering layer remains in the semiconductor element as it is.
  • a BOX layer 702 made of a silicon oxide film is formed on a surface portion of a support substrate 701 made of a single crystal silicon substrate, and a gettering layer 703 and P type single crystal silicon are made thereon.
  • An SOI wafer on which the S layer 704 is formed is used.
  • a P-type low-resistance substrate having a specific resistance of 0.01 to 0.02 ⁇ cm is used in consideration of stabilization of the heat treatment process by light irradiation such as RTP.
  • the BOX layer 702 has a thickness of 1 ⁇ m
  • the gettering layer 703 has a thickness of 1 ⁇ m
  • the S layer 704 is a P-type single crystal epitaxial layer having a specific resistance of 11 to 14 ⁇ cm and a thickness of 2 ⁇ m.
  • Oxygen precipitation is formed in the gettering layer 703 by performing a heat treatment at 1000 ° C. for 4 hours before the semiconductor device manufacturing step.
  • the oxygen precipitation density is, for example, 1 ⁇ 10 9 pieces / cm 3 .
  • an element isolation 705 made of an oxide film which penetrates the S layer 704 from the surface of the S layer 704 and reaches the BOX layer 702 is formed, and an S layer active region surrounded by the element isolation 705
  • a MOS transistor including a source / drain region 706 in 706 the semiconductor element shown in FIG. 7 is manufactured.
  • the manufactured semiconductor element is suitable as a high breakdown voltage device because the S layer active region 706 in which the MOS transistor is formed by the element isolation 705 is completely isolated.
  • the gettering layer 703 having a thickness of 1 ⁇ m is present immediately below 2 ⁇ m of the MOS transistor, and therefore gettering is performed during or after the formation of the gate oxide film 707. Since metal impurities are captured by the layer 703, the reliability of the gate oxide film 707 is ensured.
  • the MOS transistor is formed in the S layer, but it goes without saying that other semiconductor elements constituting the high voltage device can be formed in the same manner.
  • the SOI wafer 10 has an excellent gettering capability for capturing metal impurities contained in the S layer.
  • metal impurities are extremely strongly gettered, which contributes to improving the performance and reliability of the semiconductor element. Further, it is not necessary to perform a complicated process for providing gettering capability during the semiconductor manufacturing process.
  • the SOI wafer according to the present invention is suitable for manufacturing semiconductor devices including solid-state imaging devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　金属不純物に対して高いゲッタリング能力を有するＳＯＩウェーハを提供することを目的とする。 そのために、ＳＯＩウェーハ１０において、支持基板１の上部に熱酸化によるＢＯＸ層２が形成されている。ＢＯＸ層２の直上に、酸素、酸素と炭素、酸素と窒素、酸素と炭素と窒素のいずれかの組み合わせを含むシリコンからなるゲッタリング層３が形成され、ゲッタリング層３の直上に、半導体素子を形成するための単結晶シリコンからなるＳ層４が形成されている。

Description

ＳＯＩウェーハ、その製造方法および半導体装置の製造方法
　本発明はＳＯＩ(シリコン・オン・インシュレータ)ウェーハの構造およびその製造方法、さらに、ＳＯＩウェーハを用いた半導体装置の製造方法に関するものである。
　近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、素子の微細化が進んでいる。それに伴って、トランジスタのゲート長の微細化など横方向の微細化のみならず、ゲート絶縁膜の極薄膜化など縦方向の微細化も進んでいる。一方、このような素子の微細化により配線間および配線とシリコン基板間の静電容量（寄生容量）が大きくなるため、素子の低消費電力化、高速化を有効に行えないという問題も生じている。
 配線間の寄生容量を低下させる上で、低誘電率の絶縁膜層間膜を開発することも行われているが、支持基板となるシリコンウェーハの表面にＢＯＸ(Buried Oxide)と呼ばれる酸化膜（絶縁膜）を形成し、その上に比較的薄い単結晶シリコン層を形成した構造のＳＯＩ(Silicon On Insulator)ウェーハが、その有効な手段として注目されている。近年では、このＳＯＩウェーハにおいて、半導体素子同士をさらに積層し高集積化して形成するなど、３次元的な集積回路への適用も検討されている。
特開平８－２９３５８９号公報 特開平９－２９３８４５号公報
 このようなＳＯＩウェーハを用いて半導体装置を製造する際に、金属不純物（主としてＦｅ，Ｃｕ，Ｎｉ，Ｃｒなどの遷移金属や、重金属、貴金属）が、単結晶シリコン層（Ｓ層）やシリコン酸化膜中に残存すると、結晶欠陥を誘起したり、ＰＮ接合の接合リークや、酸化膜の絶縁破壊を引き起こし、半導体素子の電気特性や信頼性に深刻な問題を引き起こす可能性がある。特に、イメージデバイスにおいては電荷の湧き出しによる白点不良の原因となる。
 そこで、ゲッタリングという手法を用いてこの金属不純物を無害化することが行われる。
 一般的なシリコンウェーハにおけるゲッタリング手法としては、ウェーハにおける素子を形成しない深い領域（表面から数十μｍ）に、酸素析出や結晶欠陥などによって結晶歪を形成して、この結晶歪に金属原子を捕獲させる手法、シリコンウェーハの裏面に多結晶シリコンなどの結晶粒界を有する膜を形成し、この結晶粒界に金属原子を捕獲させる手法、あるいは、シリコンウェーハにおける表面から深い位置に、ホウ素の高濃度層を形成し、このホウ素が金属原子(Ｃｕ、Ｆｅ)とペア(Ｃｕ－Ｂ、Ｆｅ－Ｂ)を生成することによって当該金属原子を捕獲する手法などが採られている。
 一方、ＳＯＩウェーハにおいては、主として半導体素子を形成する領域であるＳ層には基本的にゲッタリング能力を持たせることはなく、素子を形成しない支持基板にゲッタリング能力を付与する技術が知られている。
 例えば、特許文献１には、支持基板となるシリコンウェーハの表面付近に酸素析出やレーザー照射による欠陥が露出するような支持基板を用い、これらのゲッタリング層がＢＯＸ層直下に来るような構造のＳＯＩウェーハが提案されている。また、特許文献２においても、支持基板であるシリコン基板の最表面に酸素析出を生じさせることにより、ＢＯＸ層直下にゲッタリング層を形成したＳＯＩ構造が開示されている（図８参照）。
 これら先行文献に記載された技術では、ＳＯＩウェーハにおける支持基板に酸素析出や欠陥を導入しているので比較的容易にゲッタリングサイトが形成されるが、Ｓ層とゲッタリングサイトとの間にＢＯＸ層が介在しており、一般に金属不純物の拡散係数はシリコン中と比べてシリコン酸化膜中では小さく、ＢＯＸ層を構成するシリコン酸化膜中でも金属不純物の拡散係数が小さい。さらにＢＯＸ層の膜厚は、薄くても数十ｎｍあり、厚い場合は数μｍに及ぶ。
 従って、Ｓ層に含まれる金属不純物がゲッタリングサイトに拡散して捕獲されるには、高温で長時間の熱処理が必要となり、半導体素子の形成プロセスに大きな制約が加わることとなる。
 特に、ＢＯＸ層が厚い場合は、ゲッタリング能力は大幅に低下し、Ｆｅなど、酸化物を形成しやすい金属不純物については、シリコン酸化膜中での拡散はほとんど期待できず、ゲッタリングが極めて困難となる。一方、ＮｉやＣｕなどの金属についてはＦｅよりはシリコン酸化膜中での拡散が期待できるものの、ゲッタリングに高温・長時間の熱処理を必要とする。
 以上のように、ＳＯＩウェーハにおいては、そのゲッタリング性能が低いことが解決すべき重要な課題である。
 なお、この他のゲッタリング手法として、半導体製造プロセス中に、Ｓ層にゲッタリング能力を付与する近接ゲッタリング（Proximity Gettering）と呼ばれる手法も実施されている。
 例えば、Ｓ層に形成する半導体素子の周囲に、不純物（ホウ素あるいは燐）を高濃度で拡散した不純物拡散層を、素子に近接させて形成し、不純物拡散層中の欠陥によってゲッタリングを行うことも報告されているが、半導体製造プロセス中に不純物拡散層を形成する工程が加わるため、製造プロセスが複雑になる。また、この近接ゲッタリングにおいても、拡散層の不純物濃度と素子からの距離に依存するため、そのゲッタリング効果は不安定であり、酸素析出や結晶欠陥による一般的なゲッタリングと比べるとその効果は低い。さらに、半導体素子を取り巻くように拡散層を形成するので、半導体装置設計上の自由度を低下させるだけでなく、素子の微細化を阻害する要因ともなる。
 本発明は、このような課題に鑑み、優れたゲッタリング効果を奏するＳＯＩウェーハを提供することによって、ＳＯＩウェーハを用いて半導体装置を製造するときに、金属不純物によって半導体装置に欠陥が生じるのを抑えることを目的とする。
 上記目的を達成するため、本発明にかかるＳＯＩウェーハは、単結晶シリコンからなる支持基板の表面に、シリコン酸化膜からなる絶縁層（ＢＯＸ層）を形成し、当該絶縁層の直上に、酸素、炭素、窒素のうち、少なくとも酸素を含むゲッタリング層を設け、このゲッタリング層の直上に単結晶シリコン層を設けた。
 上記単結晶シリコン層は、半導体素子を形成する領域であって、通常、単結晶シリコンに導電型不純物が含有されている。
 上記本発明にかかるＳＯＩウェーハにおいて、ゲッタリング層中に、導電型不純物あるいはゲルマニウムを含有していてもよい。
 ゲッタリング層を構成するシリコンは、単結晶、多結晶、非晶質のいずれかでもよいし、多結晶と非晶質が混合された形態でもよい。
 ゲッタリング層中に含有される酸素濃度は１×１０18 atoms / cm3以上であることが望ましい。
 ゲッタリング層中に炭素が含まれる場合、炭素濃度は３×１０16 atoms / cm3以上であ　ることが好ましい。ゲッタリング層中に窒素が含まれる場合、窒素濃度は１×１０14 atoms 　/ cm3以上であることが好ましい。
 単結晶シリコン層の厚さは１μｍ以上５０μｍ以下であることが好ましい。
 ゲッタリング層の厚さは、単結晶シリコン層よりも薄く設定することが好ましい。
 本発明のＳＯＩウェーハを、ＰＤＰドライバ、ＬＣＤライバなど、２００Ｖ以上の高耐圧デバイス、あるいはイメージセンサなど、埋め込み型フォトダイオードを有するイメージデバイスを製造する材料として用いる場合、単結晶シリコン層の厚さは１μｍ以上１０μｍ以下であることが好ましい。
 また本発明のＳＯＩウェーハを、５００Ｖを超える高耐圧デバイスを製造する材料として用いる場合、単結晶シリコン層の厚さは、１０μｍ以上５０μｍ以下であることが好ましい。
 上記本発明のＳＯＩウェーハは、以下の製造方法によって製造できる。
 （１）第１支持基板上に、単結晶シリコン層と、酸素、炭素、窒素のうち、少なくとも酸素を含むシリコンからなるゲッタリング層とを順に形成することによって第１ウェーハを作成する第１ウェーハ作製工程と、単結晶シリコンからなる第２支持基板の表面にシリコン酸化膜からなる絶縁層を形成することによって第２ウェーハを作成する第２ウェーハ作成工程と、第１ウェーハにおけるゲッタリング層の表面と、第２ウェーハにおける絶縁層の表面とを貼り合わせる貼合工程と、貼合工程で貼り合わせられた貼合体から第１支持基板を削り取る薄膜化工程とを備えるＳＯＩウェーハの製造方法。
 （２）第１支持基板上に、単結晶シリコン層を形成し、当該単結晶シリコン層の表面近傍領域（ゲッタリング層形成予定領域）に、酸素、窒素、炭素のうち、少なくとも酸素を、イオン注入法で導入することによって第１ウェーハを作成する第１ウェーハ作成工程と、単結晶シリコン基板からなる第２支持基板の表面にシリコン酸化膜からなる絶縁層を形成することによって第２ウェーハを作成する第２ウェーハ作成工程と、第１ウェーハにおけるイオン注入された側の表面と、第２ウェーハにおける絶縁層の表面とを貼り合わせる貼合工程と、貼り合わせ工程で貼り合わせられた貼合体から第１支持基板を削り取る薄膜化工程とを備えるＳＯＩウェーハの製造方法。
　ここで、第１ウェーハ作成工程でイオン注入するとき、上記表面近傍領域に、ピーク濃度を持ち且つ総ドーズ量の８０％以上が存在するような加速エネルギでイオン注入することが好ましい。
　（３）第１支持基板上に、単結晶シリコン層と、多結晶あるいは非晶質のシリコン層を順に形成した後、当該多結晶あるいは非晶質のシリコン層中に、酸素、窒素、炭素のうち、少なくとも酸素をイオン注入することによって第１ウェーハを作成する第１ウェーハ作成工程と、単結晶シリコンからなる第２支持基板の表面に、シリコン酸化膜からなる絶縁層を形成することによって第２ウェーハを作成する第２ウェーハ作成工程と、第１ウェーハにおける多結晶あるいは非晶質のシリコン層の表面と、第２ウェーハの絶縁層の表面とを貼り合わせる貼合工程と、貼り合わせ工程で貼り合わせられた貼合体から第１支持基板を削り取る薄膜化工程とを備えるＳＯＩウェーハの製造方法。
　ここで、第１ウェーハ作成工程でイオン注入するとき、上記多結晶あるいは非晶質シリコン層中に、ピーク濃度を持ち且つ総ドーズ量の８０％以上が存在するような加速エネルギでイオン注入することが好ましい。
　（４）酸素、窒素、炭素のうち、少なくとも酸素を格子間に含む単結晶シリコンからなる第１支持基板に対して、熱処理を施すことによって当該第１支持基板の表面まで酸素析出をさせて第１ウェーハを作成する第１ウェーハ作成工程と、単結晶シリコンからなる第２支持基板上にシリコン酸化膜からなる絶縁層を形成して第２ウェーハを作成する第２ウェーハ作成工程と、第２ウェーハの絶縁層と、第１ウェーハの酸素析出している表面とを貼り合わせる貼合工程と、貼り合わせ工程で貼り合わせられた貼合体における第１支持基板の外面側を削り取る薄膜化工程と、貼合体における薄膜化された第１支持基板上に、単結晶シリコンエピタキシャル層を形成するシリコンエピタキシャル層形成工程とを備えるＳＯＩウェーハの製造方法。
 上記製造方法において、貼合工程の前に、第１ウェーハ作成工程で作成した第１ウェーハに対して、所定深さ位置に水素イオンを注入する水素イオン注入工程を設けておいて、薄膜化工程において、貼合体に熱処理を加えて、所定深さの位置で、水素脆化と水素ガス化を生じさせることによって第１ウェーハを剥離させることが好ましい。
 また、第１ウェーハ作成工程において、第１ウェーハに酸素を析出させる酸素析出密度、すなわち酸素析出によって単位体積あたりに生じる微小欠陥ＢＭＤ（Bulk　Micro  Defect）の個数は、５×１０5 / cm2以上、１×１０7 / cm2以下であることが好ましい。
　本発明にかかる半導体装置の製造方法においては、上記本発明のＳＯＩウェーハを材料として、当該ＳＯＩウェーハの単結晶シリコン層に、半導体素子および配線を形成する素子形成工程を設けた。
 また、本発明にかかる半導体装置の製造方法において、上記本発明のＳＯＩウェーハを材料として、ＳＯＩウェーハの単結晶シリコン層に、埋め込み型半導体素子を含む半導体素子および配線を形成し、配線上に絶縁膜を形成することによって第１ウェーハを作成する第１ウェーハ作成工程と、第１ウェーハの絶縁膜と、単結晶シリコンからなる第２支持基板とを貼り合わせる貼合工程と、貼り合わせ工程で貼り合わせられた貼合体に対して、第１ウェーハの支持基板、絶縁層、ゲッタリング層、及び単結晶シリコン層の一部を削り取ることによって薄膜化する薄膜化工程と、薄膜化された単結晶シリコン層の表面上に保護層を形成する保護層形成工程と、第２支持基板の外表面から当該第２支持基板を貫通して前記配線に到る貫通ビアを形成して引出電極を形成する引出電極形成工程とを設けてもよい。
 ここで、第１ウェーハと貼り合わせ行う第２ウェーハの表面に、絶縁層を形成してもよいが、絶縁層を形成しなくてもよい。
　本発明にかかるＳＯＩウェーハの構造によれば、単結晶シリコン層の直下に、酸素、炭素、窒素の中、少なくとも酸素を含むゲッタリング層が設けられているため、これを加熱した時に、ゲッタリング層に酸素が析出されてゲッタリングサイトが形成される。ここで、ゲッタリング層に、酸素と共に炭素や窒素が含まれている場合、その炭素や窒素は酸素析出を促進させる作用がある。
 このように本発明によれば、単結晶シリコン層に接する層にゲッタリングサイトが形成されるので、単結晶シリコン層に対して強いゲッタリング能力を発揮する。
 一方、半導体素子を形成する領域である単結晶シリコン層は、ゲッタリング層とは別の層であって、この単結晶シリコン層には酸素を含有させる必要がないので、単結晶シリコン層における酸素析出を抑えて、欠陥の少ない高品質の単結晶シリコン層に保つことができる。
 また、本発明によれば、半導体素子を形成する前のＳＯＩウェーハにゲッタリング層が形成されているため、単結晶シリコン層に半導体素子を形成するプロセスの中で、近接ゲッタリングのように半導体素子に近接させて不純物拡散層を形成する工程を行う必要がなく、その点で、半導体装置設計上の自由度も保たれる。
 また、本発明によるＳＯＩウェーハの製造方法によれば、上記本発明の構造を有するＳＯＩウェーハ、すなわち、強いゲッタリング能力を有するＳＯＩウェーハを、低コスト、高生産性で製造することができる。
 また、本発明にかかる半導体装置の製造方法によれば、上記本発明のＳＯＩウェーハを用いることによって、強いゲッタリング効果を得ながら半導体装置を製造することができ、その結果、電気特性や信頼性の優れた半導体素子を製造することができる。
 特に、固体撮像素子のような埋め込み素子を含む半導体装置においては、金属不純物による影響を受けやすいのが、本発明にかかる半導体装置を製造する製造方法によれば、埋め込み素子を含む半導体装置を製造する上で、金属不純物による影響を抑えることができ、その電気特性や信頼性を向上させる効果が大きい。
実施の形態に係るＳＯＩウェーハの断面構造を示す図である。 実施の形態に係るＳＯＩウェーハの製造方法を示す図である。 実施の形態に係るＳＯＩウェーハの製造方法を示す図である。 実施の形態に係るＳＯＩウェーハの製造方法を示す図である。 実施の形態に係るＳＯＩウェーハの製造方法を示す図である。 実施の形態に係る半導体装置の製造方法を示す図である。 実施の形態に係る半導体装置の製造方法を示す図である。 従来技術に係るゲッタリング能力を付与したＳＯＩウェーハの断面構造を示す図である。
　以下、本発明の一実施形態に係る不純物ゲッタリング機能を有するＳＯＩウェーハについて、図面を参照しながら説明する。
 [ＳＯＩウェーハ１０の構造]
 図１に示すように、本実施の形態にかかるＳＯＩウェーハ１０においては、単結晶シリコンウェーハからなる支持シリコン基板１の上部に、シリコン酸化膜からなるＢＯＸ層（埋め込み酸化膜層）２が形成されている。このＢＯＸ層２は、単結晶シリコンウェーハを熱酸化することにより、その表面に形成された酸化膜である。
 そして、ＢＯＸ層２の直上には、酸素が含有されたシリコンからなるゲッタリング層３が形成され、このゲッタリング層３の直上に、素子を形成するための単結晶シリコンからなるＳ層４が形成されて構成されている。そして、ＳＯＩウェーハ１０の加熱時に、ゲッタリング層３の層内に、酸素析出によるゲッタリングサイトが形成され、Ｓ層４に含まれる金属不純物を捕獲する効果を奏する。
　支持シリコン基板１を構成する単結晶シリコンウェーハには、通常、導電型のドーパント（燐、ヒ素、ホウ素など）が含まれるが、高周波用などの用途では、支持シリコン基板１として、これら導電型ドーパントを意図的には含まない高抵抗な基板を用いてもよい。
 支持シリコン基板１にはゲッタリング機能を必要としないので、この支持シリコン基板１には、酸素、窒素、炭素を含有させることは規定しておらず、酸素析出核を多量含有していてもよいし、酸素析出核を含有していなくてもよい。ただし、通常の単結晶シリコンウェーハの製造方法によれば、酸素および炭素が含有される。
　ＢＯＸ層２の厚さは、ＳＯＩウェーハ１０を、どのような半導体デバイスを製造する材料として用いるかによって決まり、一般に５０ｎｍ～数μｍの範囲で決定される。
 ゲッタリング層３は、上記のように、酸素が含有されたシリコンで形成されているが、シリコンに対して酸素が含有される形態は、酸素単独で含有されていてもよいし、酸素と炭素、酸素と窒素、酸素と炭素と窒素のいずれかの組み合わせで含有されていてもよい。
 このようなゲッタリング層３において、高温加熱時に、シリコンに含まれている酸素が析出されて、ゲッタリングサイトが形成される。また、ゲッタリング層３に酸素と共に炭素や窒素が含有されている場合、その炭素や窒素は、酸素析出を促進させる働きをなす。
 ゲッタリング層３には半導体素子を形成しないので、当該ゲッタリング層３における結晶の品質は不問であり、単結晶シリコンであってもよいし、非晶質シリコン、多結晶シリコン、あるいは非晶質と多結晶の混晶であってもよい。後述するように、ゲッタリング層３の製造方法によって、ゲッタリング層３を構成するシリコンは様々な形態をとる。
 むしろ、ゲッタリング層３を構成するシリコン結晶が、欠陥、酸素析出、歪み、あるいは結晶粒界を含んでいれば、これら結晶の乱れがゲッタリングサイトとして機能するので、ゲッタリング機能が向上することもある。
 例えば、ゲッタリング層３にゲルマニウムＧｅを含有させれば、シリコン結晶の格子に歪みが生じ、その歪がゲッタリングサイトとして機能する。また、ゲッタリング層３にホウ素Ｂを含有させれば、ホウ素によるゲッタリング機能が加わる。
 ゲッタリング層３に含まれる酸素の濃度（酸素がシリコン結晶に含まれる場合、酸素の格子間濃度）については、この酸素濃度が高いほど、プロセス熱処理に伴って酸素析出が生じてゲッタリングサイトとして振る舞う機能が高まるので、酸素濃度は1×１０18 atoms / cm3以上であることが好ましい。一方、酸素濃度の上限については、特に限定されないが、２×１０18 atoms / cm3程度が現実的な上限値である。
 ゲッタリング層３に炭素を含有させる場合、酸素析出を促進させる上で、炭素濃度は3×１０16 atoms / cm3以上とし、１×１０18 atoms / cm3以下とすることが好ましい。
 ゲッタリング層３に窒素が含まれると、酸素析出核の密度を高める機能がある。窒素濃度については、５×１０13 atoms / cm3以上とし、５×１０14 atoms / cm3以下とすることが好ましい。
 なお、酸素濃度、炭素濃度については、赤外吸光法で測定することができ、窒素濃度については、ＳＩＭＳで測定することができる。
 ゲッタリング層３の厚さについては、その厚さが大きいほど、ゲッタリング可能な金属不純物の総量が大きくなり、当該膜厚が薄いとゲッタリング可能な金属不純物の総量は減少する。そういう意味で、十分なゲッタリング機能を確保する厚さが必要ではあるが、ＳＯＩウェーハの機能を考慮すると、ゲッタリング層３の厚さを、Ｓ層４よりも厚く設定することは、特別な場合を除き考えにくく、通常はＳ層４の厚みと同程度か、Ｓ層４よりも薄い膜厚とするのが適当である。
 Ｓ層４は、単結晶シリコンからなる層であり、導電型不純物（燐、ヒ素、ホウ素）を含んでいる。Ｓ層４は半導体素子を形成する領域であるため、無欠陥であって、格子間酸素濃度も低いほうが好ましい。
 また、Ｓ層４には、プロセス熱処理によって酸素析出が生じないことが好ましいので、ゲッタリング層３とＳ層４とは、互いに異質のシリコン構造を有することが好ましい。
 Ｓ層４の膜厚は、デバイス設計上の要求から決定され、１０ｎｍ～数十μｍと幅があるが、支持基板（シリコン基板）の厚さに比べれば数十分の一以下である。
 例えば、ＳＯＩウェーハ１０を、ＣＣＤやＣＭＯＳイメージセンンサなどの撮像デバイスを製造する材料として用いる場合、Ｓ層４の厚さは２～８μｍ程度が適しており、ＦＤ型（完全空乏型）のＭＯＳデバイス製造用ではＳ層４の厚さは２０～５０ｎｍ、ＰＤ型（部分空乏型）のＭＯＳデバイス製造用では、Ｓ層４の厚さとして５０～３００ｎｍ程度が適している。
 一方、ＳＯＩウェーハ１０を、ＰＤＰ(Plasma Display Panel)ドライバやＬＣＤ(Liquid Crystal Display)ドライバなど、２００Ｖ以上の高耐圧デバイスを製造する材料として用いる場合、Ｓ層４の厚さは大きく、１～５μｍに設定する。さらに１０００Ｖを越えるような高耐圧電力デバイス製造用では、Ｓ層の厚さは１０～５０μｍ、ＢＯＸ層も１～２μｍと厚く設定する。
 Ｓ層４の膜厚が２０～３００ｎｍ程度と比較的薄く設定される場合には、ゲッタリング層３もかなり薄く形成する必要があるが、Ｓ層４が１μｍ以上の場合は、Ｓ層４の膜厚より小さい範囲内で、Ｓ層４中に混入する金属不純物をゲッタリングできる膜厚に設定すればよいので、ゲッタリング層３を比較的容易に形成することができる。
 [ＳＯＩウェーハ１０による効果]
 以上説明したＳＯＩウェーハ１０によれば、ＳＯＩウェーハ１０に熱処理プロセスが加えられると、ゲッタリング層３に含まれる酸素が、ゲッタリング層３を構成するシリコン中に析出して、ゲッタリングサイトとして振る舞う。
 ここで、ゲッタリング特性を有するゲッタリング層３が、素子を形成するＳ層４の直下に形成されており、ゲッタリング層３とＳ層４との間にＢＯＸ層が介在していないので、Ｓ層４中に含まれる金属不純物の原子がゲッタリング層３に効率よく拡散され、ゲッタリング層３に形成されているゲッタリングサイトで捕獲される。
 従って、ＳＯＩウェーハ１０によれば、Ｓ層４に存在する金属不純物をゲッタリングする能力が高い。
 よって、ＳＯＩウェーハ１０のＳ層４に半導体素子を形成して半導体装置を製造すれば、金属不純物によって結晶欠陥の誘起、ＰＮ接合の接合リーク、酸化膜の絶縁破壊などが生じるのを抑えることができる。
 一方、Ｓ層４は、単結晶シリコンからなり、ゲッタリング層３とは別の層であるため、熱処理プロセスが加えられても、Ｓ層４には酸素は析出されず、良好な結晶性が維持される。
 なお、ＳＯＩウェーハ１０を提供する時点では、必ずしもゲッタリング層３にゲッタリングサイトが形成されていなくてもよく、ＳＯＩウェーハ１０を用いてデバイスを製造するプロセスの中でゲッタリング層３にゲッタリングサイトが形成されてもよい。例えば、ＳＯＩウェーハ１０の製造工程において、ゲッタリング層３およびＳ層４の形成後に高温の熱処理が行われる場合は、製造されたＳＯＩウェーハ１０は初期の段階からゲッタリング特性が発揮されるが、そうでない場合、半導体デバイス製造工程の中で、高温の熱処理が施された後にゲッタリング特性が発揮されることになる。
 従って、半導体デバイス製造工程の初期から高いゲッタリング特性が必要ならは、デバイス製造プロセスの開始前あるいは最初の工程において、１０００℃を越える熱処理工程を行えばよい。
 [ＳＯＩウェーハの製造方法]
 上記のような構造を有するＳＯＩウェーハ１０を製造する方法として、以下に製造方法１～４を説明する。
 [製造方法１]
 図２は、製造方法１にかかるＳＯＩウェーハの製造工程を示す図である。
 第１ウェーハ製造工程：
 図２（ａ）に示すようにドナーウェーハとなる第１ウェーハを製造する。
 第１支持基板１０１として用いる基板については、単結晶シリコン基板であれば特に限定されない。ここでは、第１支持基板１０１として、酸素濃度が１．２×１０18 atoms / cm3で、ホウ素を濃度１．５×１０15 atoms / cm3でドーピングしたＣＺシリコン基板を用いることとする。
 第１支持基板１０１上に、気相エピタキシャル法により、ホウ素を濃度１×１０15 atoms / cm3で含有するシリコンからなるＳ層１０２を厚さ５μｍで形成する。その後、Ｓ層１０２の上に再度、気相エピタキシャル法によって、酸素、あるいは酸素に窒素、炭素を組み合わせて含有するシリコンからなるゲッタリング層１０３を形成する。
 ここでは、ゲッタリング層１０３を構成するシリコンに、酸素及び炭素を組み合わせて含有させることとするが、酸素単体あるいは酸素と窒素、酸素と窒素と炭素とを含有させる場合も、同様に、気相エピタキシャル工程中において各元素を含有させれば実施可能である。
 また、このゲッタリング層１０３を構成するシリコンにもホウ素を濃度１×１０15 atoms / cm3となるようにドーピングする。
 以上の工程により、第１支持基板１０１上に、Ｓ層１０２（厚さ５μｍ）と、酸素及び炭素を含有するシリコンからなるゲッタリング層１０３（厚さ１μｍ）の２層構造が形成される。
 第２ウェーハ製造工程：
 図２（ｂ）に示すハンドルウェーハとしての第２ウェーハを製造する。
 第２支持基板となる単結晶シリコンウェーハを準備し、このシリコンウェーハを熱酸化することによって、第２支持基板１０４の表面部にシリコン酸化膜１０５を膜厚３００ｎｍで形成する。
 支持基板となるシリコンウェーハとしては、Ｐ型（ホウ素ドープ量１．５×１０15 atoms / cm3）で、比抵抗１０～１５Ωｃｍ、酸素および窒素をドープしたものを用いた（酸素ドープ量１．６×１０18 atoms / cm3、窒素ドープ量４×１０15 atoms / cm3）。
 貼り合わせ工程：
 第１ウェーハのゲッタリング層１０３と、第２ウェーハのシリコン酸化膜１０５とを重ね合わせることによって貼り合わせる。そして、貼り合わせ強度を高めるため６００℃で熱処理を行う。その結果、図２（ｃ）に示されるように、第２ウェーハ上に第１ウェーハが貼り合わせされる。
 研磨工程：
 その後、機械化学研磨法（Chemical Mechanical Polishing）により、貼り合わせたウェーハに対して、第１ウェーハ裏面側（第１支持基板１０１側）から研磨を行う。この研磨工程において、第１支持基板１０１をすべて研磨した後、Ｓ層１０２の厚さ５μｍのうち1μｍを研磨する。
 このようにして作製されたＳＯＩウェーハは、第２支持基板１０４の表面部分に、シリコン酸化膜からなるＢＯＸ層１０５が厚さ３００ｎｍで形成され、その直上に、酸素及び窒素を含むシリコンからなるゲッタリング層１０３が厚さ1μｍで形成され、その直上に単結晶シリコンからなるＳ層１０２が厚さ４μｍで形成されている。
 その後、表面安定化のため７５０℃で２時間、さらに１０００℃で２時間、熱処理を行う。本熱処理により、Ｓ層１０２は良好な結晶性を保ったまま、その直下に存在するゲッタリング層１０３に酸素が析出される。ゲッタリング層１０３に析出される酸素析出密度は、例えば５×１０6個/cm2である。
　[製造方法２]
 図３は、製造方法２にかかるＳＯＩウェーハの製造工程を示すものである。
 本製造方法においても、上記製造方法１と同様、ドナーウェーハとハンドルウェーハとを貼り合わせてＳＯＩウェーハを製造するが、シリコン層の表面部分に酸素などをイオン注入することによってゲッタリング層を形成する点が異なっている。
 第１ウェーハ製造工程：
 まず、ドナーウェーハとなる第１ウェーハを準備するにあたり、図３（ａ）に示すように、単結晶シリコンからなる第１支持基板２０１上に、気相エピタキシャル法により、ホウ素濃度１×１０15 atoms / cm3のシリコンエピタキシャル層２０２を厚さ６μｍで形成する。ここで用いる第１支持基板２０１については特に限定されない。
 なお、このシリコンエピタキシャル層２０２は、後の工程で、Ｓ層２０２ａとゲッタリング層２０４とに分かれるが、この段階ではまだ２層に分かれていない。
 続いて、図３（ａ）に示すように、シリコンエピタキシャル層２０２の表面から、酸素（並びに、窒素、炭素など）２０３を注入する。このとき、形成予定のゲッタリング層２０４の厚さ（1μｍ）の範囲内に各イオン（酸素、窒素、炭素など）の平均飛程(Ｒｐ)とバラツキΔＲｐの和が入るように、加速エネルギを設定する。
 ただし、ゲッタリング層２０４の厚み１μｍ内に、酸素イオン、窒素イオン、炭素イオンがその総注入量に対して８０％以上含まれるようにすればよい。すなわち、平均飛程とΔＲｐを加えたイオンの飛程の裾部分がＳ層２０２ａに入ったとしても、その量が酸素イオン、窒素イオン、炭素イオンの総注入量に対して２０％未満であれば差し支えない。
 ここではまず、酸素を、注入の平均飛程(Ｒｐ)が０．５μｍとなる加速エネルギ２２５ｋｅＶでイオン注入し、続いて、窒素イオンを、平均飛程(Ｒｐ)が０．５μｍとなる加速エネルギ２２５ｋｅＶで注入することとする。酸素イオンのドーズ量は１．６×１０14 atoms /cm2とし、窒素イオンのドーズ量は１×１０12 atoms /cm2とする。なお、酸素、窒素の２２５ｋｅＶにおけるΔＲｐはそれぞれ８０ｎｍ、１１３ｎｍであるので、ゲッタリング層２０４の厚さとして想定している1μｍ以内にイオン注入する上で問題はない。
 このように酸素と窒素をイオン注入することによって、第１支持基板２０１上に、厚さ５μｍでＳ層２０２ａとなるシリコンエピタキシャル層２０２が形成され、その上に厚さ１μｍで酸素および窒素を含有するシリコンからなるゲッタリング層２０４が形成されることになる。
 上記酸素及び窒素のイオン注入において、場合によっては、形成予定のゲッタリング層２０４の厚み内において、２つ～３つの各深さにイオン注入してもよい。例えば、形成予定のゲッタリング層２０４の厚みを１μｍとし、３つの平均飛程（０．２５μｍ、０．５μｍ、０．７５μｍ）となるように、酸素を１１０ｋｅＶ、２２５ｋｅＶ、３７５ｋｅＶでイオン注入（ドーズ量５．３×１０13atoms /cm2）すると共に、窒素をこれと同じ平均飛程になるように１００ｋｅＶ，２２５ｋｅＶ,３７５ｋｅＶでイオン注入（ドーズ量３．４×１０11atoms /cm2）することによって、３つの各深さに、酸素および窒素をイオン注入することもできる。このとき、最も深い位置（０．７５μｍ）に酸素と窒素を注入するときのΔＲｐは、０．１５μｍと０．１４μｍである。このΔＲｐを注入深さＲｐに加えても０．９μｍなので、ゲッタリング層２０４の厚さ1μｍ以内に注入したイオンを収めることが可能である。
 また、炭素を上記０．２５μｍ、０．５μｍ、０．７５μｍの各深さにイオン注入する場合、その加速エネルギは９０ｋｅＶ, ２００ｋｅＶ, ３２５ｋｅＶである。
 このように、ゲッタリング層２０４内で複数の各深さにイオン注入することによって、酸素、窒素、炭素の深さ方向に対する濃度分布を均一化することができる。
 第２ウェーハ製造工程：
 図３（ｂ）に示すように、ハンドルウェーハとしての第２ウェーハを作製する。
 この第２ウェーハは、単結晶シリコン基板（シリコンウェーハ）の表面部分を熱酸化して、ＢＯＸ層２０６となるシリコン酸化膜を厚さ２００ｎｍで形成することによって作製する。シリコンウェーハとしてはノンドープの比抵抗１０００Ωｃｍの高抵抗ウェーハ用いる。
 貼り合わせ工程：
 第１ウェーハのＳ層２０２ａと、第２ウェーハのＢＯＸ層２０６とを貼り合わせて、貼り合わせ強度を高めるための熱処理を６００℃で行う。貼り合わせられたウェーハは、図３（ｃ）に示すように、支持基板２０５におけるＢＯＸ層２０６の上に、ゲッタリング層２０４、単結晶シリコンからなるＳ層２０２ａ、第１支持基板２０１が順に積層された構造となっている。
 研磨工程：
 その後、貼り合わせられたウェーハに対して、機械化学研磨法により、第１ウェーハの裏面側（第１支持基板２０１側）から研磨を行い、第１支持基板２０１をすべて研磨して除去した後、厚さ５μｍのＳ層２０２ａのうち、厚さ1μｍを研磨する。
 この状態で、図３（ｄ）に示すように、第２支持基板２０５の上部に、シリコン酸化膜からなるＢＯＸ層２０６が形成され、その上にゲッタリング層２０４が厚さ１μｍで、さらにその直上にＳ層２０２が厚さ４μｍで形成されている。その後、表面安定化のため１０００℃で２時間熱処理を行う。本熱処理により、Ｓ層２０２ａ直下のゲッタリング層２０４に酸素が析出される。酸素析出密度は例えば５×１０6個/cm2である。
 なお、上記のようにゲッタリング層２０４内において、複数の各深さにイオン注入して、深さ方向のイオン濃度分布を均一化すれば、Ｓ層２０２ａにおけるイオン濃度は低く抑えながら、ゲッタリング層２０４内のイオン濃度を深さ方向全体にわたって高くできる。
 従って、Ｓ層２０２ａの結晶性を良好に保ちながら、ゲッタリング層２０４に高密度でゲッタリングサイトを形成して、ゲッタリング機能を高めることができる。
　[製造方法３]
 本製造方法において、非結晶あるいは多結晶のシリコン層に、酸素などをイオン注入してゲッタリング層を形成する。非結晶あるいは多結晶のシリコン層、特に多結晶シリコン層は、それ自体がゲッタリングサイトとして機能するので、ゲッタリング層におけるゲッタリング機能を高めることができる。
　図４は、製造方法３にかかるＳＯＩウェーハの製造工程を示すものである。
　第１ウェーハ製造工程：
　ドナーウェーハとなる第１ウェーハを製造するにあたり、まず第１支持基板３０１を準備する。第１支持基板３０１として用いる基板は、単結晶シリコンからなる基板であれば特に制限はない。
　図４（ａ）に示すように、第１支持基板３０１上に、気相エピタキシャル法により、ホウ素を濃度１×１０15 atoms /cm3で含有するシリコンエピタキシャル層（Ｓ層３０２）を厚さ５μｍで形成する。その後、当該Ｓ層３０２の上に、ノンドープの多結晶または非結晶のシリコンからなるシリコン層３０３を厚さ１μｍで形成する。
 上記Ｓ層３０２、シリコン層３０３は、ＣＶＤ法をはじめとする気相法で、条件を変えてシリコンを製膜することによって形成することができる。すなわち、シリコン成膜時において、温度などの条件を調整することによって、単結晶で形成したり、多結晶あるいは非結晶で形成できる。
 通常は、５７０℃以上の高温においてはシリコンが単結晶で形成されやすく、５５０℃以下の低温においては、シリコンが多結晶あるいは非結晶が形成されやすい。
 ただし、単結晶シリコンエピタキシャル層上に、多結晶シリコンあるいは非晶質シリコンを堆積させようとする場合、通常は多結晶あるいは非晶質が形成されるような条件でも、表面状態によってはエピタキシャル単結晶成長する可能性があるため、条件設定に注意を払う必要がある。
 次に、多結晶または非結晶のシリコン層３０３の表面上から、酸素（および窒素、炭素）３０４をイオン注入することによって、シリコン層３０３に酸素などが導入されてゲッタリング層３０５が形成される。
　ここでは、酸素と窒素の組み合わせでイオン注入することとするが、酸素のみ、あるいは酸素と炭素、酸素と窒素と炭素の組み合わせで注入しても良い。
 シリコン層３０３に酸素と窒素を注入するにあたって、上記製造方法２で説明したように、シリコン層３０３の厚さ範囲内に各イオン（酸素、窒素、炭素など）の平均飛程(Ｒｐ)のバラツキΔＲｐが入るように加速エネルギを設定する。ここで、厚さ１μｍのシリコン層３０３中に、酸素および窒素の総注入量に対して８０％以上が含まれていればよく、イオン飛程の裾部分がＳ層中に入っても、その割合が総注入量の２０％未満であれば差し支えない。
 具体的には、まず、酸素を、平均飛程(Ｒｐ)が０．５μｍとなる加速エネルギ２２５ｋｅＶでイオン注入する。そのドーズ量は１．６×１０14 atoms / cm2とする。続いて窒素を平均飛程(Ｒｐ)が０．５μｍとなる加速エネルギ２２５ｋｅＶで注入し、そのドーズ量を１×１０12 atoms / cm2とする。続いて、炭素を平均飛程０．５μｍとなる加速エネルギ２００ｋｅＶでイオン注入し、そのドーズ量を１×１０13 atoms/ cm2とする。
 以上の工程により、第１支持基板上３０１上には、Ｓ層３０２が厚さ５μｍで形成され、その上に、酸素および窒素を含有する多結晶あるいは非晶質のシリコンからなるゲッタリング層３０５が厚さ１μｍで形成されている。
 また、上記製法２で説明したように、シリコン層３０３に対して２～３つの各深さにイオン注入してもよい。例えば、シリコン層３０３の厚み１μｍ内（０．２５μｍ，０．５μｍ，０．７５μｍ）の各平均飛程の位置に、酸素をドーズ量５．３×１０13 atoms / cm2で、窒素をドーズ量３．４×１０11 atoms / cm2でイオン注入する。さらに炭素をドーズ量３．４×１０12 atoms / cm2でイオン注入してもよい。
 第２ウェーハ製造工程：
 単結晶シリコンからなる第２支持基板３０６として、ノンドープの比抵抗１０００Ωｃｍの高抵抗ウェーハ用いる。この第２支持基板３０６の表面部分を熱酸化して、ＢＯＸ層３０７となるシリコン酸化膜を厚さ２００ｎｍで形成することによって、図４（ｂ）に示すハンドルウェーハとしての第２ウェーハを作製する。
 貼り合わせ工程：
 第１ウェーハのゲッタリング層３０５と、第２ウェーハのＢＯＸ層３０７とを貼り合わせて、貼り合わせ強度を高めるため６００℃で熱処理を行う。貼り合わせられたウェーハは、図４（ｃ）に示すように、支持基板３０６におけるＢＯＸ層３０７の上に、酸素および窒素を含有する多結晶あるいは非晶質のシリコンからなるゲッタリング層３０５、単結晶シリコンからなるＳ層３０２、第１支持基板３０１が順に積層されている。
 研磨工程：
 その後、貼り合わせられたウェーハに対して、機械化学研磨法によって、第１ウェーハの裏面側から研磨を行い、第１支持基板３０１をすべて研磨して除去した後、厚さ５μｍのＳ層３０２のうち、厚さ１μｍだけ研磨する。
 この状態で、第２支持基板３０６の上部に、シリコン酸化膜からなるＢＯＸ層３０７が形成され、その上にゲッタリング層３０５が厚さ１μｍで形成され、さらにその直上にＳ層３０２が厚さ４μｍで形成されている。その後、表面安定化のため１０００℃で２時間熱処理を行う。本熱処理において、単結晶シリコンからなるＳ層３０２はその結晶性が良好に維持され、その直下のゲッタリング層３０５において酸素析出が生じる。ゲッタリング層３０５における酸素析出密度は例えば１×１０9個/cm3である。
 なお、シリコン層３０３が非晶質シリコンで構成されていた場合、上記の熱処理（１０００℃）によって単結晶あるいは多結晶シリコンに変化するが、ゲッタリング層３０５のゲッタリング効果は基本的に変わらない。
　[製造方法４]
　図５は、製造方法４にかかるＳＯＩウェーハの製造工程を示すものである。
　本製造方法では、酸素を含む単結晶シリコン基板を剥離する方法を用いてゲッタリング層を形成する。
　第１ウェーハ製造工程：
　まず、ドナーウェーハとなる第１ウェーハを製造するにあたり、格子間酸素濃度１．６×１０18 atoms / cm3、格子間窒素濃度５×１０14 atoms / cm3で酸素及び窒素を含んでいる単結晶シリコン基板を準備する。
 この単結晶シリコン基板を８００℃で２時間、続いて１０００℃で４時間熱処理を行うことによって、酸素析出を生じさせる。酸素析出密度は例えば１×１０9個/cm3である。
 この単結晶シリコン基板を熱酸化することによって、図５（ａ）に示すように、単結晶シリコン基板４０１の表面部分に、ＢＯＸ層４０２となるシリコン酸化膜を厚さ２００ｎｍで形成する。次いで、ＢＯＸ層４０２の表面側から、水素イオンを２００ＫｅＶ（Ｒｐ＝１．８３μｍ）でイオン注入する。これによって、Ｒｐ＝１．８３μｍに相当する深さに水素イオンを注入し、水素イオン注入領域４０４における水素密度を１×１０16 atoms / cm3に高める。
 第２ウェーハ準備工程：
 図５（ｂ）に示すように、ハンドルウェーハとなる第２支持基板４０５として、単結晶シリコンからなるウェーハを準備する。
 貼り合わせ工程：
 第１ウェーハのＢＯＸ層４０２と第２支持基板４０５とを貼り合わせる。
 剥離工程：
 その後、貼り合わせられたウェーハに対して６００℃で熱処理を行うことにより、単結晶シリコン基板４０１内部の水素イオン注入領域４０４に、水素脆化、及び水素原子の水素ガス化による堆積膨張を生じさせて剥離させる。この剥離技術は、ナノクリービング技術あるいはSOITEC法（Smart Cut法）として公知である（特開２００８－２６３０８７号公報参照）。
 この剥離工程によって、ＢＯＸ層４０２上に存在する単結晶シリコン基板４０１の厚みを、ゲッタリング層として適した厚みに低減できる。剥離後、安定化のため熱処理を行った後、単結晶シリコン基板４０１における剥離表面を研磨して、その仕上がり膜厚を1μｍに仕上げる。
 これによって、図５（ｄ）に示すように、ＢＯＸ層４０２上に、ゲッタリング層４０１ａが形成される。その後、当該ゲッタリング層４０１ａの上に、気相エピタキシャル法によって、ホウ素を濃度１×１０15 atoms / cm3含有する単結晶シリコンからなるＳ層４０７を、厚さ５μｍで形成する。
 作製されたＳＯＩウェーハにおいては、第２支持基板４０５の上部に、厚さ２００ｎｍのシリコン酸化膜からなるＢＯＸ層４０２が形成され、当該ＢＯＸ層４０２上に、酸素析出密度１×１０9個/cm3の単結晶シリコンからなるゲッタリング層４０１ａが厚さ１μｍで形成され、その直上に、単結晶シリコンからなるＳ層４０７が厚さ５μｍで形成されている。
 なお、本製造方法においては、気相エピタキシャル法でＳ層４０７を形成する前に、上記のように第１ウェーハに対して８００℃と１０００℃の２段階で熱処理を行うことによって酸素析出を行ったが、２段階熱処理を行うときの温度は、析出核形成（低温）と析出核成長（高温）の組み合わせで行えばよく、また、熱処理を２段階でなく単一の１０００℃以上の高温度で行ってもよい。
 また、貼り合わせ後の熱処理が、Ｓ層４０７に酸素析出を発生させるのに十分な熱処理であれば、上記第１ウェーハに対する８００℃及び１０００℃の熱処理を省略しても、酸素析出させることができる。
 以上説明したＳＯＩウェーハの製造方法１～４によれば、高ゲッタリング能力を有するＳＯＩウェーハを、安価に生産性よく製造することができる。
[半導体装置の製造] 
　上記ＳＯＩウェーハ１０と同様のＳＯＩウェーハを出発材料として、半導体装置を製造する例を説明する。
 [半導体装置の製造例１]
 フォトダイオードを埋め込み素子として有する裏面照射型の撮像素子を製造する方法について説明する。
 出発原料であるＳＯＩウェーハは、図６（ａ）に示すように、単結晶シリコン基板からなる支持基板６０１の表面部分にＢＯＸ層６０２が形成され、その上に酸素を含有するシリコンからなるゲッタリング層６０３、及びＰ型単結晶シリコンからなるＳ層６２０が順に形成されて構成されている。
 支持基板６０１を構成する単結晶シリコン基板として、ＲＴＰ（Rapid Thermal Processing）などの光照射による熱処理工程を安定に行うことを考慮して、Ｐ型で比抵抗０．０１～０．０２Ωｃｍの低抵抗基板を用いる。
 ＢＯＸ層６０２の厚さは２００ｎｍ、ゲッタリング層６０３の厚さは1μｍとする。Ｓ層６２０は、Ｐ型単結晶エピタシャル層であって、比抵抗１１－１４Ωｃｍ、厚さ５μｍで形成されている。
 ＳＯＩウェーハを１０００℃で４時間熱処理を行うことによって、ゲッタリング層６０３には酸素析出によるゲッタリングサイト６０４を形成しておく。その酸素析出密度は例えば５×１０6個/cm2である。
 このようなＳＯＩウェーハを用いて以下のように撮像素子を形成する。
 図６（ｂ）に示すように、ＳＯＩウェーハにおけるＳ層６２０の表面領域に、表面から３μｍの深さまで埋め込み型素子としてのフォトダイオード６０６を形成すると共に、ＣＭＯＳトランジスタ６０７および素子分離６０５を形成する。
 また、Ｓ層６２０の表面上に配線層６０８を形成し、当該配線の最表面にシリコン酸化膜からなる絶縁層６０９を形成し、機械化学研磨によって平坦化処理を施す。
 このようにＳ層６２０に半導体素子を形成する工程において、ゲッタリング層６０３がゲッタリング機能を発揮して、Ｓ層６２０に混入する金属不純物を捕獲する。図６（ｂ）において、Ｍ→Ｘと示されているのは、Ｓ層６２０中に含まれる金属不純物Ｍが、ゲッタリング層６０３に拡散して、ゲッタリング層６０３の中でＸで示されるゲッタリングサイト６０４に捕獲されることを示している。
 このように半導体素子を形成したＳＯＩウェーハをドナーウェーハとして、さらに以下の工程を行う。
 貼り合わせ工程：
 ハンドルウェーハとして、図６（ｃ）に示す、Ｐ型単結晶シリコンからなる比抵抗１０～１５Ωｃｍの第二支持基板６１０を準備する。
 図６（ｄ）に示すように、この第二支持基板６１０上に、ドナーウェーハであるＳＯＩウェーハの絶縁層６０９を貼り合わせ、貼り合わせを安定化するための熱処理を行う。ＳＯＩウェーハにはすでに配線が形成されているため、この熱処理は比較的低温（例えば４００℃）で行う。
 研磨工程：
 貼り合わせたウェーハに対して、支持基板６０１の表面側から研磨を行う。そして、支持基板６０１を全部研磨によって除去し、ＢＯＸ層６０２において一旦研磨を止める。
 この研磨工程において、ＢＯＸ層６０２はストッパ層として機能するので、研磨の制御性を高めるのに役立つ。この点を考慮して、ＢＯＸ層６０２の膜厚を、あらかじめ研磨ストッパ層として最適な膜厚に設定しておくことが望ましい。
 次に、ＢＯＸ層６０２をエッチングにより除去した後、ゲッタリング層６０３を全部研磨して除去し、さらに、図６（ｅ）に示すように、Ｓ層６２０を、厚さ５μｍのうち厚さ1μｍだけ研磨することによって、厚さを４μｍにする。Ｓ層６２０において、フォトダイオード６０６は表面から３μｍの深さまで形成されていたので、Ｓ層６２０を厚さ1μｍ研磨しても、フォトダイオード６０６上にＳ層６２０が厚さ１μｍ残る。
 続いて、Ｓ層６２０の表面上に、保護膜６１１を形成する。その後、図示はしないが、保護膜６１１の上に、フィルター、レンズなどの形成工程を行う。
 一方、図６（ｆ）に示すように、第二支持基板６１０の裏面側から配線層６０８に向けてＴＳＶ６１２(シリコン貫通ビア)を形成し、そのＴＳＶ内に配線を行い、さらに、第二支持基板６１０の裏面に、パッドやバンプなど配線引き出し６１３を形成する。
 以上で、第二支持基板６１０の上にフォトダイオードを有する裏面照射型撮像素子が作製される。
 以上説明した半導体装置の製造方法によれば、撮像素子形成プロセス中において、配線工程が完了するまで、活性層であるＳ層６２０の直下にゲッタリング能力を有するゲッタリング層６０３が存在するため、十分なゲッタリング能力が確保できる。固体撮像素子は、金属不純物の存在によって欠陥が生じやすいので、金属不純物をゲッタリングすることによって得られる効果も大きい。
 また、ウェーハを貼り合わせた後に、すでに金属不純物をゲッタリングしたゲッタリング層６０３が、エッチングまたは研磨により除去されるため、ゲッタリング層６０３に捕獲された金属不純物が放出されて半導体素子に悪影響を与えることもない。
 なお、上記のように、ゲッタリング層６０３を研磨やエッチングで除去するか否かについては、半導体素子設計上の判断によるものであり、ゲッタリング層６０３の一部あるいは全部をそのまま半導体素子に残してもよい。
 [半導体装置の製造例２]
 　次に、高耐圧向けＭＯＳトランジスタを含む半導体デバイスを製造する製造例２について説明する。
　図７は、製造例２によって製造された半導体素子を示す図である。本製造例２においては、上記製造例１と異なり、ゲッタリング層を含むＳＯＩ基板が、そのまま半導体素子に残る。
　半導体素子を形成する出発材料として、単結晶シリコン基板からなる支持基板７０１の表面部分にシリコン酸化膜からなるＢＯＸ層７０２が形成され、その上にゲッタリング層７０３、及びＰ型単結晶シリコンからなるＳ層７０４が形成されているＳＯＩウェーハを用いる。
 支持基板７０１は、ＲＴＰなどの光照射による熱処理工程を安定化することを考慮して、Ｐ型で比抵抗０．０１～０．０２Ωｃｍの低抵抗基板を用いる。ＢＯＸ層７０２は厚さ１μｍとし、ゲッタリング層７０３は厚さ1μｍとし、Ｓ層７０４は、比抵抗１１～１４ΩｃｍのＰ型単結晶エピタシャル層であって厚さ２μｍとする。
 半導体装置作成工程前に１０００℃４時間の熱処理を行うことによってゲッタリング層７０３に酸素析出を形成する。酸素析出密度は例えば１×１０9個/cm3である。
 このようなＳＯＩウェーハに対して、Ｓ層７０４の表面からＳ層７０４を貫通してＢＯＸ層７０２に至る酸化膜からなる素子分離７０５を形成すると共に、当該素子分離７０５によって囲まれるＳ層活性領域７０６に、ソースドレイン７０９を含むＭＯＳトランジスタを形成することによって、図７に示す半導体素子を作製する。
 作製された半導体素子は、素子分離７０５によってＭＯＳトランジスタが形成されたＳ層活性領域７０６が完全に素子分離されているので、高耐圧デバイスとして適している。
 ところで、高耐圧トランジスタにおいては、高電圧が印加されるため素子分離が完全なだけでなく、ＭＯＳトランジスタのゲート酸化膜７０７にも高い信頼性が要求される。
 従来のＳＯＩウェーハにおいても、素子分離に関しては酸化膜で完全に分離が可能であるが、強いゲッタリング特性を持たないため、ゲート酸化膜が絶縁破壊するという信頼性の問題が常にあった。
 これに対して、本製造例によって製造される半導体装置においては、ＭＯＳトランジスタの２μｍ直下に厚さ１μｍのゲッタリング層７０３が存在するため、ゲート酸化膜７０７の形成中あるいは形成後も、ゲッタリング層７０３によって金属不純物が捕獲されるので、ゲート酸化膜７０７の信頼性が確保される。
　なお、本製造例では、高耐圧ＣＭＯＳデバイスを製造する説明をしたが、通常のＣＭＯＳデバイスを製造する場合も、Ｓ層やＢＯＸ層の厚みを変更するだけで同様に実施でき、同様の効果が得られる。
　また本製造例では、Ｓ層にＭＯＳトランジスタを形成したが、高耐圧デバイスを構成する他の半導体素子についても同様に形成できることはいうまでもない。
　以上、半導体装置の製造例１，２を通して説明したように、上記のＳＯＩウェーハ１０は、Ｓ層に含まれる金属不純物を捕獲するゲッタリング能力が優れているので、このＳＯＩウェーハを用いて半導体素子を製造すれば、金属不純物が極めて強力にゲッタリングされ、半導体素子の性能向上および信頼性向上に寄与する。また、半導体製造プロセス中において、ゲッタリング能力を付与するために煩雑な工程を行う必要もない。
 本発明にかかるＳＯＩウェーハは、固体撮像素子をはじめとする半導体素子を製造するのに適している。
　　　　１　　支持基板
　　　　２　　ＢＯＸ層
　　　　３　　ゲッタリング層
　　　　４　　Ｓ層
　　　１０　　ＳＯＩウェーハ
　　１０１　　第１支持基板
　　１０２　　Ｓ層（シリコンエピタキシャル層）
　　１０３　　ゲッタリング層
　　１０４　　第２支持基板
　　１０５　　ＢＯＸ層
　　２０１　　支持基板
　　２０２　　Ｓ層
　　２０２　　シリコンエピタキシャル層
　　２０２ａ　Ｓ層
　　２０４　　ゲッタリング層
　　２０５　　支持基板
　　２０６　　ＢＯＸ層
　　３０１　　第１支持基板
　　３０２　　Ｓ層
　　３０３　　アモルファスシリコン層
　　３０５　　ゲッタリング層
　　３０６　　第２支持基板
　　３０７　　ＢＯＸ層
　　４０１　　単結晶シリコン基板
　　４０１ａ　ゲッタリング層
　　４０２　　ＢＯＸ層
　　４０４　　イオン注入領域
　　４０５　　第２支持基板
　　４０７　　Ｓ層
　　６０１　　支持基板
　　６０２　　ＢＯＸ層
　　６０３　　ゲッタリング層
　　６０４　　ゲッタリングサイト
　　６２０　　Ｓ層
　　７０１　　支持基板
　　７０２　　ＢＯＸ層
　　７０３　　ゲッタリング層
　　７０４　　Ｓ層

Claims (22)

  1.  単結晶シリコンからなる支持基板の表面に、シリコン酸化膜からなる絶縁層が形成され、
     当該絶縁層の直上に、酸素、炭素、窒素のうち、少なくとも酸素が含有されたシリコンからなるゲッタリング層を有し、
     当該ゲッタリング層の直上に、単結晶シリコン層を有することを特徴とするＳＯＩウェーハ。
  2. 　前記ゲッタリング層に、導電型不純物あるいはゲルマニウムが含有されていることを特徴とする請求項１記載のＳＯＩウェーハ。
  3. 　前記ゲッタリング層を構成するシリコンは、
    　単結晶、多結晶、非晶質のいずれかの形態、あるいは多結晶と非晶質が混合された形態であることを特徴とする請求項１記載のＳＯＩウェーハ。
  4. 　前記ゲッタリング層中に含有される酸素濃度が１×１０18 atoms / cm3以上であることを特徴とする請求項１記載のＳＯＩウェーハ。
  5. 　前記ゲッタリング層に炭素が含有され、当該炭素濃度が３×１０16 atoms / cm3以上であることを特徴とする請求項１記載のＳＯＩウェーハ。
  6. 　前記ゲッタリング層に窒素が含有され、当該窒素濃度が１×１０14atoms/cm3以上であることを特徴とする請求項１記載のＳＯＩウェーハ。
  7. 　前記単結晶シリコン層の厚さは１μｍ以上５０μｍ以下であることを特徴とする請求項１記載のＳＯＩウェーハ。
  8. 　前記ゲッタリング層の厚さは、前記単結晶シリコン層の厚さより小さいことを特徴とする請求項１記載のＳＯＩウェーハ。
  9. 　２００Ｖ以上の高耐圧デバイスあるいは埋め込み型フォトダイオードを有するイメージデバイスを製造する素材として用いられ、
    　前記単結晶シリコン層の厚さが１μｍ以上１０μｍ以下であることを特徴とする請求項１記載のＳＯＩウェーハ。
  10.  ５００Ｖを超える高耐圧デバイスを製造する素材として用いられ、
     前記単結晶シリコン層の厚さが１０μｍ以上５０μｍ以下であることを特徴とする請求項１記載のＳＯＩウェーハ。
  11. 　第１支持基板上に、単結晶シリコン層と、酸素、炭素、窒素のうち、少なくとも酸素を含むシリコンからなるゲッタリング層とを順に形成することによって第１ウェーハを作成する第１ウェーハ作製工程と、
     単結晶シリコンからなる第２支持基板の表面にシリコン酸化膜からなる絶縁層を形成することによって第２ウェーハを作成する第２ウェーハ作成工程と、
     第１ウェーハにおけるゲッタリング層の表面と、第２ウェーハにおける絶縁層の表面とを貼り合わせる貼合工程と、
     前記貼合工程で貼り合わせられた貼合体から前記第１支持基板を削り取る薄膜化工程とを備えるＳＯＩウェーハの製造方法。
  12.  第１支持基板上に、単結晶シリコン層を形成し、当該単結晶シリコン層の表面近傍領域に、酸素、窒素、炭素のうち、少なくとも酸素を、イオン注入法で導入することによって第１ウェーハを作成する第１ウェーハ作成工程と、
     単結晶シリコン基板からなる第２支持基板の表面にシリコン酸化膜からなる絶縁層を形成することによって第２ウェーハを作成する第２ウェーハ作成工程と、
     前記第１ウェーハにおけるイオン注入された側の表面と、第２ウェーハにおける絶縁層の表面とを貼り合わせる貼合工程と、
     前記貼り合わせ工程で貼り合わせられた貼合体から前記第１支持基板を削り取る薄膜化工程とを備えるＳＯＩウェーハの製造方法。
  13.  第１ウェーハ作成工程でイオン注入するとき、
     第１支持基板の表面近傍領域にピーク濃度を持ち、且つ総ドーズ量の８０％以上が当該表面近傍領域に存在するような加速エネルギでイオン注入する請求項１２記載のＳＯＩウェーハの製造方法。
  14. 　第１支持基板上に、単結晶シリコン層と、多結晶あるいは非晶質のシリコン層を順に形成した後、当該多結晶あるいは非晶質のシリコン層中に、酸素、窒素、炭素のうち、少なくとも酸素をイオン注入することによって第１ウェーハを作成する第１ウェーハ作成工程と、
     単結晶シリコンからなる第２支持基板の表面に、シリコン酸化膜からなる絶縁層を形成することによって第２ウェーハを作成する第２ウェーハ作成工程と、
     第１ウェーハにおける多結晶あるいは非晶質のシリコン層の表面と、第２ウェーハの絶縁層の表面とを貼り合わせる貼合工程と、
     前記貼り合わせ工程で貼り合わせられた貼合体から前記第１支持基板を削り取る薄膜化工程とを備えるＳＯＩウェーハの製造方法。
  15.  第１ウェーハ作成工程でイオン注入するとき、
     上記多結晶あるいは非晶質シリコン層中に、ピーク濃度を持ち且つ総ドーズ量の８０％以上が存在するような加速エネルギでイオン注入することを特徴とする請求項１４記載のＳＯＩウェーハの製造方法。
  16.  前記第１ウェーハ作成工程の後、多結晶シリコン層あるいは非晶質シリコン層の形成温度より高い温度で熱処理を行った後、前記貼合工程を行うことを特徴とする請求項１４記載のＳＯＩウェーハの製造方法。
  17.  酸素、窒素、炭素のうち、少なくとも酸素を格子間に含む単結晶シリコンからなる第１支持基板に対して、熱処理を施すことによって当該第１支持基板の表面まで酸素析出をさせて第１ウェーハを作成する第１ウェーハ作成工程と、
     単結晶シリコンからなる第２支持基板上にシリコン酸化膜からなる絶縁層を形成して第２ウェーハを作成する第２ウェーハ作成工程と、
     前記第２ウェーハの絶縁層と、前記第１ウェーハの酸素析出している表面とを貼り合わせる貼合工程と、
     前記貼り合わせ工程で貼り合わせられた貼合体における第１支持基板の外面側を削り取る薄膜化工程と、
     前記貼合体における薄膜化された第１支持基板上に、単結晶シリコンエピタキシャル層を形成するシリコンエピタキシャル層形成工程とを備えるＳＯＩウェーハの製造方法。
  18.  前記貼合工程の前に、前記第１ウェーハ作成工程で作成した第１ウェーハに対して、所定深さ位置に水素イオンを注入する水素イオン注入工程を備え、
     前記薄膜化工程では、
     前記貼合体に熱処理を加え、前記所定深さの位置で、水素脆化と水素ガス化を生じさせて、第１支持基板を剥離させることによって薄膜化することを特徴とする請求項１７記載のＳＯＩウェーハの製造方法。
  19.  第１ウェーハ作成工程において、第１ウェーハに酸素を析出させるときの酸素析出密度は、５×１０5個/cm2以上１×１０7個/cm2以下であることを特徴とする請求項１７記載のＳＯＩウェーハの製造方法。
  20. 　請求項１記載のＳＯＩウェーハを材料として半導体装置を製造する方法であって、
    　当該ＳＯＩウェーハの単結晶シリコン層に、半導体素子および配線を形成する素子形成工程を備えることを特徴とする半導体装置の製造方法。
  21. 　請求項１記載のＳＯＩウェーハを材料として半導体装置を製造する方法であって、
    　当該ＳＯＩウェーハの単結晶シリコン層に、埋め込み型半導体素子を含む半導体素子および配線を形成し、当該配線上に絶縁膜を形成することによって第１ウェーハを作成する第１ウェーハ作成工程と、
    　前記第１ウェーハの絶縁膜と、単結晶シリコンからなる第２支持基板とを貼り合わせる貼合工程と、
    　前記貼り合わせ工程で貼り合わせられた貼合体に対して、第１ウェーハの支持基板、絶縁層、ゲッタリング層、及び単結晶シリコン層の一部を削り取ることによって薄膜化する薄膜化工程と、
    　前記薄膜化された単結晶シリコン層の表面上に保護層を形成する保護層形成工程と、
    　前記第２支持基板の外表面から当該第２支持基板を貫通して前記配線に到る貫通ビアを形成して引出電極を形成する引出電極形成工程とを含む半導体装置の製造方法。
  22. 　前記第２支持基板の表面に絶縁層を形成することなく、前記貼合工程において、第１ウェーハと第２支持基板とを貼り合わせることを特徴とする請求項２１記載の半導体装置の製造方法。
PCT/JP2010/001089 2009-04-22 2010-02-19 Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法 WO2010122701A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/214,007 US8531000B2 (en) 2009-04-22 2011-08-19 SOI wafer, method for producing same, and method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009104063A JP2010258083A (ja) 2009-04-22 2009-04-22 Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP2009-104063 2009-04-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/214,007 Continuation US8531000B2 (en) 2009-04-22 2011-08-19 SOI wafer, method for producing same, and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2010122701A1 true WO2010122701A1 (ja) 2010-10-28

Family

ID=43010831

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/001089 WO2010122701A1 (ja) 2009-04-22 2010-02-19 Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8531000B2 (ja)
JP (1) JP2010258083A (ja)
WO (1) WO2010122701A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183383A1 (ja) * 2016-04-21 2017-10-26 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6147480B2 (ja) * 2012-09-26 2017-06-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US8907494B2 (en) 2013-03-14 2014-12-09 International Business Machines Corporation Electrical leakage reduction in stacked integrated circuits having through-silicon-via (TSV) structures
FR3006236B1 (fr) * 2013-06-03 2016-07-29 Commissariat Energie Atomique Procede de collage metallique direct
US10170315B2 (en) 2013-07-17 2019-01-01 Globalfoundries Inc. Semiconductor device having local buried oxide
JP6303321B2 (ja) * 2013-08-08 2018-04-04 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US9252272B2 (en) 2013-11-18 2016-02-02 Globalfoundries Inc. FinFET semiconductor device having local buried oxide
KR102212296B1 (ko) 2014-01-23 2021-02-04 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
JP2016009730A (ja) * 2014-06-23 2016-01-18 株式会社東芝 半導体装置の製造方法
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP6592534B2 (ja) 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体及びその製造方法
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
US9704705B2 (en) * 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
CN117198983A (zh) 2015-11-20 2023-12-08 环球晶圆股份有限公司 使半导体表面平整的制造方法
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
SG11201806851RA (en) 2016-03-07 2018-09-27 Globalwafers Co Ltd Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
CN116314384A (zh) 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
US9917009B2 (en) 2016-08-04 2018-03-13 Globalfoundries Inc. Methods of forming a through-substrate-via (TSV) and a metallization layer after formation of a semiconductor device
SG10201913373WA (en) 2016-10-26 2020-03-30 Globalwafers Co Ltd High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
WO2018106535A1 (en) 2016-12-05 2018-06-14 Sunedison Semiconductor Limited High resistivity silicon-on-insulator structure and method of manufacture thereof
JP2018098266A (ja) 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
KR102453743B1 (ko) 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP6334777B2 (ja) * 2017-05-01 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7034186B2 (ja) 2017-07-14 2022-03-11 サンエディソン・セミコンダクター・リミテッド 絶縁体上半導体構造の製造方法
JP6772995B2 (ja) * 2017-09-25 2020-10-21 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
US10818540B2 (en) 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
SG11202011788YA (en) * 2018-07-05 2020-12-30 Soitec Silicon On Insulator Substrate for an integrated radiofrequency device and method for manufacturing same
CN109524425A (zh) * 2018-10-15 2019-03-26 上海华虹宏力半导体制造有限公司 绝缘体上硅结构及其制作方法
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
JP6988843B2 (ja) 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
US10840328B1 (en) * 2019-05-16 2020-11-17 Vanguard International Semiconductor Corporation Semiconductor devices having charge-absorbing structure disposed over substrate and methods for forming the semiconductor devices
WO2022147430A1 (en) * 2020-12-28 2022-07-07 Invensas Bonding Technologies, Inc. Structures with through-substrate vias and methods for forming the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237771A (ja) * 1988-07-28 1990-02-07 Fujitsu Ltd Ｓｏｉ基板
JP2002134722A (ja) * 2000-10-26 2002-05-10 Sumitomo Metal Ind Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2002208596A (ja) * 2001-01-09 2002-07-26 Toshiba Ceramics Co Ltd シリコン単結晶ウエハ
JP2006032561A (ja) * 2004-07-14 2006-02-02 Sony Corp 半導体イメージセンサ・モジュール
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Ｓｏｉ基板及びその製造方法
JP2007095951A (ja) * 2005-09-28 2007-04-12 Denso Corp 半導体基板およびその製造方法
JP2007318102A (ja) * 2006-04-24 2007-12-06 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2009016431A (ja) * 2007-07-02 2009-01-22 Fujifilm Corp 半導体基板及び半導体素子の製造方法
JP2009124116A (ja) * 2007-10-22 2009-06-04 Denso Corp ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
JP2009218381A (ja) * 2008-03-11 2009-09-24 Denso Corp ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2908150B2 (ja) * 1992-11-27 1999-06-21 日本電気株式会社 Ｓｏｉ基板構造及びその製造方法
JPH08293589A (ja) 1995-04-21 1996-11-05 Hitachi Ltd 半導体基板および半導体装置
JP3570530B2 (ja) 1996-04-26 2004-09-29 三菱住友シリコン株式会社 Ｓｏｉウェーハの製造方法
EP2012347B1 (en) * 2006-04-24 2015-03-18 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
JP2008263087A (ja) 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP2010010615A (ja) * 2008-06-30 2010-01-14 Sumco Corp 固体撮像素子用シリコン基板およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237771A (ja) * 1988-07-28 1990-02-07 Fujitsu Ltd Ｓｏｉ基板
JP2002134722A (ja) * 2000-10-26 2002-05-10 Sumitomo Metal Ind Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2002208596A (ja) * 2001-01-09 2002-07-26 Toshiba Ceramics Co Ltd シリコン単結晶ウエハ
JP2006032561A (ja) * 2004-07-14 2006-02-02 Sony Corp 半導体イメージセンサ・モジュール
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Ｓｏｉ基板及びその製造方法
JP2007095951A (ja) * 2005-09-28 2007-04-12 Denso Corp 半導体基板およびその製造方法
JP2007318102A (ja) * 2006-04-24 2007-12-06 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2009016431A (ja) * 2007-07-02 2009-01-22 Fujifilm Corp 半導体基板及び半導体素子の製造方法
JP2009124116A (ja) * 2007-10-22 2009-06-04 Denso Corp ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
JP2009218381A (ja) * 2008-03-11 2009-09-24 Denso Corp ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183383A1 (ja) * 2016-04-21 2017-10-26 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法
JPWO2017183383A1 (ja) * 2016-04-21 2019-01-17 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
JP2010258083A (ja) 2010-11-11
US8531000B2 (en) 2013-09-10
US20110298083A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
WO2010122701A1 (ja) Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP5338443B2 (ja) Ｓｏｉウェーハの製造方法
JP5706391B2 (ja) Ｓｏｉウエーハの製造方法
JP4939222B2 (ja) 半導体ウエハ及びこれを形成する方法
KR100935567B1 (ko) 반도체 장치 및 그 제조 방법
JP2010114409A (ja) Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JPH08116038A (ja) 半導体装置及びその製造方法
US7910455B2 (en) Method for producing SOI wafer
JP5183958B2 (ja) Ｓｏｉウエーハの製造方法
WO2006117900A1 (ja) 半導体装置の製造方法及び半導体装置
JP3217089B2 (ja) Ｓｏｉウェハおよびその製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JPH11330437A (ja) Ｓｏｉ基板とその製造方法
JP5096780B2 (ja) Ｓｏｉウエーハの製造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP2001320033A (ja) 半導体部材の製造方法およびそれを用いた半導体部材、半導体装置
CN111261576B (zh) 形成绝缘体上硅结构的方法
JP5124973B2 (ja) Ｓｏｉウェーハの製造方法
JPH11307470A (ja) Ｓｏｉ基板の製造方法
JP2022067962A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JPH11329968A (ja) 半導体基材とその作製方法
KR20120074859A (ko) 실리콘 기판의 제조방법
KR20110077434A (ko) 실리콘 기판 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10766764

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10766764

Country of ref document: EP

Kind code of ref document: A1