CN109524425A - 绝缘体上硅结构及其制作方法 - Google Patents
绝缘体上硅结构及其制作方法 Download PDFInfo
- Publication number
- CN109524425A CN109524425A CN201811197870.7A CN201811197870A CN109524425A CN 109524425 A CN109524425 A CN 109524425A CN 201811197870 A CN201811197870 A CN 201811197870A CN 109524425 A CN109524425 A CN 109524425A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- silicon layer
- insulated substrate
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 125
- 239000010703 silicon Substances 0.000 title claims abstract description 125
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 129
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 238000001179 sorption measurement Methods 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 235000012431 wafers Nutrition 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 238000003384 imaging method Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 122
- 150000002500 ions Chemical class 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000011575 calcium Substances 0.000 description 12
- 239000011777 magnesium Substances 0.000 description 12
- -1 boron ion Chemical class 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 6
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052791 calcium Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052749 magnesium Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 230000003319 supportive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种绝缘体上硅结构及其制作方法，所述绝缘体上硅结构的制作方法包括步骤：提供一前端结构，前端结构包括从下至上依次设置的第一硅层、氧化层及第二硅层；对第二硅层内靠近氧化层的区域处进行离子注入，形成金属杂质吸附层；在第二硅层中远离氧化层的区域上形成电路及电子元件。在本发明所提供的绝缘体上硅结构及其制作方法中，在第二硅层内靠近氧化层的区域处形成有金属杂质吸附层，能对第二硅层内的金属杂质进行吸附，减少了第二硅层内游离的金属杂质，使得后续在第二硅层内远离氧化层的区域处形成的电路及电子元件如CMOS图像传感器的像素结构等不受金属杂质的影响，有效解决了基于该绝缘体上硅结构的CMOS图像传感器的成像白点问题。
Description
技术领域
本发明涉及半导体制造技术领域，尤其是涉及一种绝缘体上硅结构及其制作方法。
背景技术
由于速度更快、功耗更小等性能优势，绝缘体上硅结构的应用越来越广泛。基于绝缘体上硅结构的CMOS图像传感器也越来越多，经多次实验发现，该类CMOS图像传感器成像中出现的白点与绝缘体上硅结构中的金属杂质有关。
因此，目前急需一种办法以减少绝缘体上硅结构中的金属杂质，从而降低后续绝缘体上硅结构形成的CMOS图像传感器的成像白点现象。
发明内容
本发明的目的在于提供一种绝缘体上硅结构的制作方法，以减少绝缘体上硅结构中顶部硅层中的金属杂质，进而降低后续绝缘体上硅结构形成的CMOS图像传感器的成像白点现象。
为了达到上述目的，本发明提供了一种绝缘体上硅结构，包括：
第一硅层；
氧化层，所述氧化层设置在所述第一硅层上；
第二硅层，所述第二硅层设置在所述氧化层上，且在所述第二硅层中靠近所述氧化层的区域上形成有金属杂质吸附层。
可选的，在所述第二硅层中远离所述氧化层的区域上形成有电路及电子元件。
可选的，所述电子元件包括晶体管、电容及逻辑开关。
可选的，所述金属杂质吸附层包括硼离子层。
可选的，所述第二硅层包括单晶硅层。
可选的，所述第二硅层的厚度小于所述第一硅层的厚度。
为了达到上述目的，本发明还提供了一种绝缘体上硅结构的制作方法，包括步骤：
提供一前端结构，所述前端结构包括从下至上依次设置的第一硅层、氧化层及第二硅层；
对所述第二硅层内靠近所述氧化层的区域处进行离子注入，形成金属杂质吸附层；以及
在所述第二硅层中远离所述氧化层的区域上形成电路及电子元件。
可选的，所述前端结构由一个晶圆处理得到，对所述晶圆进行氧离子注入并退火，在所述晶圆中形成所述氧化层。
可选的，所述前端结构由两个晶圆处理得到，先在至少其中一个所述晶圆上形成所述氧化层，再将两个所述晶圆键合，使得所述氧化层处于两个所述晶圆之间。
可选的，对所述第二硅层内靠近所述氧化层的区域处进行硼离子注入，形成所述金属杂质吸附层，对所述第二硅层中的金属杂质离子进行吸附。
在本发明所提供的绝缘体上硅结构及其制作方法中，所述第二硅层内靠近所述氧化层的区域处形成有金属杂质吸附层，能对所述第二硅层内的金属杂质进行吸附，减少了所述第二硅层内游离的金属杂质，使得后续在所述第二硅层内远离所述氧化层的区域处形成的电路及电子元件如CMOS图像传感器的像素结构等不受金属杂质的影响，有效解决了基于该绝缘体上硅结构的CMOS图像传感器的成像白点问题。
附图说明
图1为本发明一实施例的绝缘体上硅结构的制作方法的步骤流程示意图；
图2为本发明一实施例的绝缘体上硅结构示意图；
其中，1-第一硅层1，2-氧化层2，3-第二硅层，3’-金属杂质吸附层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如在前面的背景技术中所提及的，发明人研究发现，基于绝缘体上硅结构的CMOS图像传感器的成像存在白点现象，而基于一般体硅结构的CMOS图像传感器的成像则不存在白点现象，发明人采用微光显微镜系统(EMMI)仔细分析了CMOS图像传感器对应的绝缘体上硅结构，发现EMMI图像发光点与对应CMOS图像传感器的成像白点位置几乎一一对应，而进一步分析得知，EMMI图像的发光点对应位置处为镁(Mg)、铝(Al)、钙(Ca)等金属杂质离子。
究其原因，一般体硅结构中虽然也存在镁(Mg)、铝(Al)、钙(Ca)等金属杂质离子，但在后续工艺高温加工过程中，镁(Mg)、铝(Al)、钙(Ca)等金属杂质离子会向衬底深处运动，体硅结构顶部形成的CMOS图像传感器的像素结构，很难对其成像造成白点现象；而在绝缘体上硅结构中，形成有CMOS图像传感器的像素结构的顶部硅层很薄，且顶部硅层与底部硅层之间隔有氧化层，由于该氧化层的阻挡，镁(Mg)、铝(Al)、钙(Ca)等金属杂质离子在后续工艺高温加工过程中无法向底部硅层运动，只能留在很薄的顶部硅层中，这必然对顶部硅层中的CMOS图像传感器的像素结构有影响，进而导致其成像白点现象。
基于此，本发明提出了一种绝缘体上硅结构的制作方法，如图1所示，并结合图2，所述绝缘体上硅结构的制作方法包括步骤：
S1、提供一前端结构，所述前端结构包括从下至上依次设置的第一硅层1、氧化层2及第二硅层3；
S2、对第二硅层3内靠近氧化层2的区域处进行离子注入，形成金属杂质吸附层3’；以及
S3、在第二硅层3中远离氧化层2的区域上形成电路及电子元件。
首先，执行步骤S1，提供一前端结构，所述前端结构包括从下至上依次设置的第一硅层1、氧化层2及第二硅层3。
可选的，在步骤S1中，所述前端结构由一个晶圆处理得到，对所述晶圆进行氧离子注入并退火，在所述晶圆中形成氧化层2，且氧化层2将所述晶圆一分为二，位于氧化层2下的第一硅层1和位于氧化层2上的第二硅层3。也就是采用注氧隔离技术(SIMOX，Seperationby Implantation of Oxygen)得到所述前端结构，采用此技术在所述晶圆的层间注入氧离子，经超过1300℃高温退火后形成用来隔离的氧化层2。此方法有两个关键步骤：高温离子注入和后续超高温退火。在注入过程中，氧离子被注入到所述晶圆里，形成硅的氧化物沉淀，然而注入对所述晶圆造成相当大的损坏，而二氧化硅沉淀物的均匀性也不好；但随后进行的高温退火能帮助修复所述晶圆的损伤区域并使二氧化硅沉淀物形成二氧化硅绝缘层，使得界面陡峭均匀。
可选的，在步骤S1中，所述前端结构由两个晶圆处理得到，先在至少其中一个所述晶圆上形成氧化层2，再将两个所述晶圆键合，使得氧化层2处于两个所述晶圆之间，一个所述晶圆即为第一硅层1，另一个所述晶圆即为第二硅层3。也就是使用键合技术(Bond)得到所述前端结构，先在至少其中一个所述晶圆上形成氧化层2，通过在硅和二氧化硅或二氧化硅和二氧化硅之间，两个晶圆能够紧密键合在一起，并且在中间形成氧化层2(二氧化硅层)充当绝缘层。这个过程分三步来完成：第一步是在室温的环境下将至少一个经过热氧化的两个所述晶圆键合；第二步是经过退火增强两个所述晶圆的键合力度；第三步是通过研磨、抛光及腐蚀来减薄其中一个所述晶圆直到所要求的厚度。
键合技术是同注氧隔离技术同步发展起来的技术，两者各自侧重于不同应用需求。此外，基于键合技术，还有性能更好的注氧键合技术等新技术，在此不做赘述，请参考相关文献。
其中，后续用来刻蚀形成电路及电子元件的第二硅层3多为单晶硅层，而主要作用是为上面的氧化层2和第二硅层3提供机械支撑的第一硅层1多选用体型衬底硅。可以理解的是，第一硅层1和第二硅层3的材质可以不一样，也可以一样。
此外，第二硅层3的厚度小于第一硅层1的厚度。后续用来刻蚀形成电路及电子元件的第二硅层3很薄，而主要起支撑作用的第一硅层1很厚。
接着，执行步骤S2，对第二硅层3内靠近氧化层2的区域处进行离子注入，形成金属杂质吸附层3’。
可选的，在步骤S2中，对第二硅层3内靠近氧化层2的区域处进行硼离子注入，形成金属杂质吸附层3’，对第二硅层3中的金属杂质离子进行吸附。硼离子为常规的半导体掺杂离子，易于寻求、成本低廉，且硼离子对镁(Mg)、铝(A1)、钙(Ca)等金属杂质离子的吸附性能较强，因此，在本发明的的一个实施例中，通过注入硼离子来形成金属杂质吸附层3’，得到一硼离子层。可以理解的是，也可以注入其它类似的离子以形成金属杂质吸附层3’。
最后，执行步骤S3，在第二硅层3中远离氧化层2的区域上形成电路及电子元件。
可选的，在步骤S3中，所述电子元件包括晶体管、电容、逻辑开关以及更复杂的如CMOS图像传感器的像素结构等元器件。具体电路结构及电子元件需要视制造需求而定。
由此得到如图2所示的绝缘体上硅结构，所述绝缘体上硅结构包括：第一硅层1，设置在第一硅层1上的氧化层2，设置在氧化层2上的第二硅层3，且在第二硅层3中靠近氧化层2的区域上形成有用来吸附第二硅层3中金属杂质的金属杂质吸附层3’，减少了第二硅层3内游离的金属杂质如镁(Mg)、铝(Al)、钙(Ca)等，使得后续在第二硅层3内远离氧化层2的区域处形成的电路及电子元件如CMOS图像传感器的像素结构等不受金属杂质的影响，且经过实验结果证明，该举措确实有效地解决了基于该绝缘体上硅结构CMOS图像传感器的成像白点问题。
综上所述，在本发明实施例提供的绝缘体上硅结构的制作方法中，在所述第二硅层内靠近所述氧化层的区域处形成金属杂质吸附层，能对所述第二硅层内的金属杂质进行吸附，减少了所述第二硅层内游离的金属杂质，使得后续在所述第二硅层内远离所述氧化层的区域处形成的电路及电子元件如CMOS图像传感器的像素结构等不受金属杂质的影响，有效解决了基于该绝缘体上硅结构的CMOS图像传感器的成像白点问题。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种绝缘体上硅结构，其特征在于，包括：
第一硅层；
氧化层，所述氧化层设置在所述第一硅层上；
第二硅层，所述第二硅层设置在所述氧化层上，且在所述第二硅层中靠近所述氧化层的区域上形成有金属杂质吸附层。
2.如权利要求1所述的绝缘体上硅结构，其特征在于，在所述第二硅层中远离所述氧化层的区域上形成有电路及电子元件。
3.如权利要求2所述的绝缘体上硅结构，其特征在于，所述电子元件包括晶体管、电容及逻辑开关。
4.如权利要求1或2所述的绝缘体上硅结构，其特征在于，所述金属杂质吸附层包括硼离子层。
5.如权利要求1或2所述的绝缘体上硅结构，其特征在于，所述第二硅层包括单晶硅层。
6.如权利要求1或2所述的绝缘体上硅结构，其特征在于，所述第二硅层的厚度小于所述第一硅层的厚度。
7.一种绝缘体上硅结构的制作方法，其特征在于，包括步骤：
提供一前端结构，所述前端结构包括从下至上依次设置的第一硅层、氧化层及第二硅层；
对所述第二硅层内靠近所述氧化层的区域处进行离子注入，形成金属杂质吸附层；以及
在所述第二硅层中远离所述氧化层的区域上形成电路及电子元件。
8.如权利要求7所述的绝缘体上硅结构的制作方法，其特征在于，所述前端结构由一个晶圆处理得到，对所述晶圆进行氧离子注入并退火，在所述晶圆中形成所述氧化层。
9.如权利要求7所述的绝缘体上硅结构的制作方法，其特征在于，所述前端结构由两个晶圆处理得到，先在至少其中一个所述晶圆上形成所述氧化层，再将两个所述晶圆键合，使得所述氧化层处于两个所述晶圆之间。
10.如权利要求7所述的绝缘体上硅结构的制作方法，其特征在于，对所述第二硅层内靠近所述氧化层的区域处进行硼离子注入，形成所述金属杂质吸附层，对所述第二硅层中的金属杂质离子进行吸附。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811197870.7A CN109524425A (zh) | 2018-10-15 | 2018-10-15 | 绝缘体上硅结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811197870.7A CN109524425A (zh) | 2018-10-15 | 2018-10-15 | 绝缘体上硅结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109524425A true CN109524425A (zh) | 2019-03-26 |
Family
ID=65772075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811197870.7A Pending CN109524425A (zh) | 2018-10-15 | 2018-10-15 | 绝缘体上硅结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109524425A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459508A (zh) * | 2019-08-19 | 2019-11-15 | 大同新成新材料股份有限公司 | 一种绝缘层上覆硅芯片的制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1147571A (zh) * | 1995-06-24 | 1997-04-16 | 现代电子产业株式会社 | 一种制造硅片的方法 |
| JPH1032209A (ja) * | 1996-07-17 | 1998-02-03 | Hitachi Ltd | Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置 |
| CN101427347A (zh) * | 2006-04-24 | 2009-05-06 | 信越半导体股份有限公司 | Soi晶片的制造方法 |
| US20110298083A1 (en) * | 2009-04-22 | 2011-12-08 | Panasonic Corporation | Soi wafer, method for producing same, and method for manufacturing semiconductor device |
| CN103872180A (zh) * | 2014-03-19 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种利用碳离子注入吸杂的方法 |
| JP2017143292A (ja) * | 2017-03-28 | 2017-08-17 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
-
2018
- 2018-10-15 CN CN201811197870.7A patent/CN109524425A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1147571A (zh) * | 1995-06-24 | 1997-04-16 | 现代电子产业株式会社 | 一种制造硅片的方法 |
| JPH1032209A (ja) * | 1996-07-17 | 1998-02-03 | Hitachi Ltd | Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置 |
| CN101427347A (zh) * | 2006-04-24 | 2009-05-06 | 信越半导体股份有限公司 | Soi晶片的制造方法 |
| US20110298083A1 (en) * | 2009-04-22 | 2011-12-08 | Panasonic Corporation | Soi wafer, method for producing same, and method for manufacturing semiconductor device |
| CN103872180A (zh) * | 2014-03-19 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种利用碳离子注入吸杂的方法 |
| JP2017143292A (ja) * | 2017-03-28 | 2017-08-17 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
Non-Patent Citations (1)
| Title |
|---|
| 文进: "《基于SOI波导的非线性光学效应及应用》", 30 November 2015 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459508A (zh) * | 2019-08-19 | 2019-11-15 | 大同新成新材料股份有限公司 | 一种绝缘层上覆硅芯片的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8802538B1 (en) | Methods for hybrid wafer bonding | |
| US8343851B2 (en) | Wafer temporary bonding method using silicon direct bonding | |
| JP6884569B2 (ja) | 半導体装置及びその作製方法 | |
| CN110010699B (zh) | 半导体装置 | |
| JP2023080161A (ja) | トランジスタ | |
| CN109786376B (zh) | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 | |
| CN108122823B (zh) | 晶圆键合方法及晶圆键合结构 | |
| TW201727760A (zh) | 半導體裝置以及其製造方法 | |
| CN1667794A (zh) | 应变finFET及其制造方法 | |
| JPWO2003049189A1 (ja) | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 | |
| CN105849870A (zh) | 基板加工方法及半导体装置的制造方法 | |
| CN106611739A (zh) | 衬底及其制造方法 | |
| CN100585800C (zh) | 粘结的晶片的制造方法 | |
| CN104517883A (zh) | 一种利用离子注入技术制备绝缘体上半导体材料的方法 | |
| US9716107B2 (en) | Composite substrate | |
| US7276430B2 (en) | Manufacturing method of silicon on insulator wafer | |
| CN109524425A (zh) | 绝缘体上硅结构及其制作方法 | |
| US9299556B2 (en) | Method for preparing semiconductor substrate with insulating buried layer gettering process | |
| CN104425341B (zh) | 一种低剂量注入制备绝缘体上半导体材料的方法 | |
| US20160379865A1 (en) | Method for preparing semiconductor substrate with smooth edges | |
| CN109830484A (zh) | 一种新型soi结构及其制作工艺 | |
| CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN105448971B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN103137537B (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN103426905B (zh) | 半导体结构、具有其的半导体器件和用于制造其的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190326 |
|
| RJ01 | Rejection of invention patent application after publication |