KR20110077434A - 실리콘 기판 및 그 제조 방법 - Google Patents

실리콘 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20110077434A
KR20110077434A KR1020090134015A KR20090134015A KR20110077434A KR 20110077434 A KR20110077434 A KR 20110077434A KR 1020090134015 A KR1020090134015 A KR 1020090134015A KR 20090134015 A KR20090134015 A KR 20090134015A KR 20110077434 A KR20110077434 A KR 20110077434A
Authority
KR
South Korea
Prior art keywords
silicon substrate
oxygen
manufacturing
concentration
gettering
Prior art date
Application number
KR1020090134015A
Other languages
English (en)
Inventor
이상현
안정훈
문병삼
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090134015A priority Critical patent/KR20110077434A/ko
Publication of KR20110077434A publication Critical patent/KR20110077434A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 CMOS 이미지 센서 등의 반도체 디바이스 제조 시 충분한 게터링 효과를 발휘하기 위하여, 고농도의 불순물이 도핑된 실리콘 기판을 준비하는 단계, 실리콘 기판의 가장 자리에 산화막을 형성하는 단계, 실리콘 기판 내부에 산소이온을 이온 주입하여 실리콘 기판의 중앙에서보다 가장 자리에서 더 높은 산소 농도 분포를 갖는 산소이온 주입층을 형성하는 단계, 산화막을 제거하는 단계, 및 실리콘 기판의 상부에 에피층을 형성함과 동시에 산소이온을 확산시켜 게터링 사이트로서의 산소 석출물을 형성하는 단계를 포함하는, 실리콘 기판의 제조 방법을 제공한다.
실리콘 기판, 게터링, 산소 석출물

Description

실리콘 기판 및 그 제조 방법{SILICON SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 실리콘 기판 및 그 제조 방법에 관한 것이며, 더 자세히는 CMOS 이미지 센서 (CIS) 등의 반도체 디바이스 제조 시 충분한 게터링 효과를 발휘할 수 있는 실리콘 기판 및 그 제조 방법에 관한 것이다.
반도체 디바이스는 쵸크랄스키(CZ)법 등에 의해 인상된 실리콘 단결정으로부터 슬라이스한 실리콘 기판(또는 실리콘 웨이퍼)에 회로를 형성함으로써 제조된다. 그러나, 실리콘 기판에 중금속 등의 불순물이 혼입된 경우, 특히 CMOS 이미지 센서 등의 반도체 디바이스에서는 암전류에 의해 화이트 스팟이 발생하기 때문에 디바이스 특성이 현저하게 열화되는 문제가 있다.
이처럼 실리콘 기판에 중금속 등이 불순물이 혼입되는 요인으로는, 단결정 인상, 슬라이스, 모따기, 및 연마, 연삭, 에칭 등의 표면처리로 이루어진 실리콘 기판의 제조 공정에서의 금속오염과, 실리콘 기판에 회로를 형성한 후에 실리콘 기판의 후면을 연삭하여 박형화하는 등의 디바이스 제조 공정에서의 중금속 오염을 들 수 있다.
이러한 금속 등의 불순물에 의해 실리콘 기판이 오염되면 결정 결함 등이 유발될 뿐만 아니라 실리콘 기판에 형성되는 산화막에 절연성 불량이 유발되어 결국 디바이스의 수율 및 신뢰성이 저하되므로 이에 대한 제어가 필요하다.
따라서, 종래에는 금속 등의 불순물에 의한 기판의 오염을 제어하기 위해, 실리콘 기판의 소자 활성 영역으로부터 금속 등의 불순물을 벌크 혹은 후면의 게터링 사이트로 이동시켜 불활성화시키는 능력을 갖도록 하는 게터링법을 적용하고 있다. 게터링법으로는 불순물의 포획 영역, 즉 게터링 사이트의 위치에 따라 IG(Intrinsic Gettring)법과 EG(Extrinsic Gettering)법이 있다.
IG법으로는 CZ 법에 의한 결정 성장시 주입된 산소가 열처리 시에 과포화가 되어 핵 형성 및 성장을 통해 산소 석출물이 되고 이 산소 석출물이 실리콘 기판 내에서 게터링 사이트가 되는 방법이 주로 사용되고, EG법으로는 실리콘 기판 후면에 폴리실리콘막을 적층하는 이른바 PBS(poly back seal) 게터링법과, 실리콘 기판 후면에 기계적인 변형을 주는 후면 데미지법인 샌드 블라스트 게터링법 및 레이저 게터링법과, 링의 확산 처리에 의한 링 게터링법과, 고농도의 보론 도핑에 의한 보론 게터링법 등이 사용된다.
그러나, 이러한 종래의 게터링법으로는 실리콘 기판의 후면 또는 내부에 고밀도의 게터링 사이트를 안정적으로 형성하기가 어렵고, 반도체 디바이스의 박형화 에 요구되는 근접 게터링을 실현하기가 어렵다.
특히, CMOS 이미지 센서 등의 반도체 디바이스에서는 주로 보론 게터링법과 PBS 게터링법이 적용되는데, 보론 게터링법이 적용된 경우에는 Cu와 Fe에 대한 게터링 능력은 뛰어나지만 Co, Ni, Ru 등에 대해서는 게터링 효율을 기대하기가 어렵고, PBS 게터링법이 적용된 경우에는 폴리실리콘의 막 두께가 두껍고 입경이 작을수록 게터링 효과를 높일 수 있어 디바이스 초기 공정에서는 그 효과가 충분히 발휘되지만, 고온의 장시간 동안의 열처리 공정 이후에는 그 효과가 충분히 발휘되지 못하는 문제가 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, CMOS 이미지 센서 등의 반도체 디바이스 제조 시 충분한 게터링 효과를 발휘할 수 있는 실리콘 기판 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 실리콘 기판은 초기 실리콘 기판에 고농도의 불순물이 도핑되어 형성된 기판이고, 실리콘 기판의 상부에는 에피층이 형성되고, 실리콘 기판 내부에는 게터링 사이트로서 산소 석출물이 형성되며, 산소 석출물은 상기 실리콘 기판의 중앙에서보다 가장 자리에서 더 높은 농도 분포를 갖는다.
여기서, 고농도의 불순물은 보론이고, 실리콘 기판은 0.005 내지 0.02Ω·㎝ 정도의 저항률을 갖으며, 초기 실리콘 기판은 8 내지 12ppma(4E17 내지 6E17atoms/㎤)의 산소 농도를 갖는 것이 바람직하다.
또한, 산소 석출물은 실리콘 기판의 표면으로부터 대략 10㎛ 정도의 깊이에 형성되고, 에피층은 3 내지 7㎛의 두께를 갖는 것이 바람직하다.
또한, 상기의 기술적 과제를 달성하기 위해, 고농도의 불순물이 도핑된 실리콘 기판을 준비하는 단계, 실리콘 기판의 가장 자리에 산화막을 형성하는 단계, 실리콘 기판 내부에 산소이온을 이온 주입하여 실리콘 기판의 중앙에서보다 가장 자 리에서 더 높은 산소 농도 분포를 갖는 산소이온 주입층을 형성하는 단계, 산화막을 제거하는 단계, 및 실리콘 기판의 상부에 에피층을 형성함과 동시에 산소이온을 확산시켜 게터링 사이트로서의 산소 석출물을 형성하는 단계를 포함하는 실리콘 기판의 제조 방법의 제조 방법이 제공된다.
여기서, 고농도의 불순물이 도핑된 실리콘 기판은 초기 실리콘 기판에 고농도의 보론을 도핑하여 형성할 수도 있다.
또한, 초기 실리콘 기판은 8 내지 12ppma(4E17 내지 6E17atoms/㎤)의 산소 농도를 갖으며, 고농도의 불순물이 도핑된 실리콘 기판은 0.005 내지 0.02Ω·㎝ 의 저항률을 갖는 것이 바람직하다.
또한, 산화막은 2000 내지 6000Å의 두께로 형성하는 것이 바람직하다.
또한, 산소이온의 이온 주입은 1E16 내지 1E18atoms/㎤의 산소이온 농도로 수행하며, 산소이온 주입층은 실리콘 기판의 표면으로부터 대략 10㎛ 정도의 깊이에 형성되는 것이 바람직하다.
또한, 산화막의 제거는 습식 또는 건식 식각으로 수행할 수도 있다.
또한, 산소 석출물은 상기 에피층의 형성 시 수반되는 고온의 열처리 공정에 의해 형성되며, 열처리 공정은 1000 내지 1200℃의 온도에서 수행되는 것이 바람직하다.
또한, 에피층은 3 내지 7㎛의 두께로 형성하는 것이 바람직하다.
전술한 본 발명은, 고농도의 보론이 도핑된 실리콘 기판 내부에 산소 석출물 의 게터링 사이트를 형성하므로 디바이스의 활성 영역 인근에서의 근접 게터링이 가능해짐으로써, 고집적화에 따른 멀티칩 패키지(MCP)를 위한 반도체 디바이스의 박형화에 요구되는 게터링 효과에 대응할 수 있다.
또한, 실리콘 기판 가장 자리의 게터링 사이트 밀도를 더 높게 함으로써 가장 자리에서의 금속 불순물 등에 의한 게터링 효과가 증대되어 우수한 게터링을 달성할 수 있다.
이로써, 상술한 실리콘 기판을 CMOS 이미지 센서 등의 반도체 디바이스 제조지 사용할 경우 반도체 디바이스의 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 실시예를 소개하기로 한다.
그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어서는 안 된다. 또한, 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장된 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 CMOS 이미지 센서 등의 반도체 디바이스에 적용되는 실리콘 기판의 제조 방법을 순차적으로 나타낸 공정 단면도이고, 도 2 및 도 3은 실리콘 기판에서의 산소이온의 농도 분포를 나타낸 도면이다.
먼저, 도 1e를 참조하여 상기 실리콘 기판의 구조를 살펴보면, 동 도면에 도시된 바와 같이, P+형 실리콘 기판(100)의 내부에 게터링 사이트로서의 산소 석출물(120A)이 형성되고, 실리콘 기판(100) 상부에 P형 에피층(130)이 형성된다.
여기서, P+ 실리콘 기판(100)은 초기 실리콘 기판에 고농도의 보론이 도핑되어 형성된 기판으로서 0.005 내지 0.02Ω·㎝ 정도의 저항률을 가지며, 초기 실리콘 기판은 8 내지 12ppma(4E17 내지 6E17atoms/㎤) 정도의 산소 농도를 갖는다.
산소 석출물(120A)은 실리콘 기판(100)의 표면으로부터 대략 10㎛ 정도의 깊이에 형성되며, 실리콘 기판(100)의 중앙에서보다 가장 자리에서 더 높은 농도 분포를 갖는다. 또한, 에피층(130)은 3 내지 7㎛의 두께로 형성된다.
이와 같이, 고농도의 P형 불순물, 즉 보론이 주입된 P+ 실리콘 기판(100) 내부에 산소 석출물(120A)이 형성되고, 이 산소 석출물(120A)이 실리콘 기판(100)의 가장 자리에서 더 높은 농도 분포를 갖게 되면, CMOS 이미지 센서 등의 반도체 디바이스 제조 공정 시 우수한 게터링 효과를 발휘하게 된다.
다음으로, 도 1a 내지 도 1e를 참조하여, 상술한 실리콘 기판의 제조 방법을 설명한다.
도 1a를 참조하면, 초기 실리콘 기판에 고농도의 P형 불순물을 도핑하여 P+ 형 실리콘 기판(100)을 형성한다.
여기서, 초기 실리콘 기판은 CZ법 등에 의해 인상된 실리콘 단결정으로부터 슬라이스한 것이며, CZ법에 의한 결정 성장시 주입되는 산소의 농도가 8 내지 12ppma(4E17 내지 6E17atoms/㎤) 정도로 조정된 것이다.
고농도의 P형 불순물로는 보론이 사용되는데, 보론은 금속 불순물의 용해도를 이용하여 게터링을 수행하며, 특히 Cu에 대한 게터링 능력이 우수한 특성을 간는다.
또한, 실리콘 기판(100)의 저항률이 낮을수록 산소 석출물이 증가하게 되므로, 실리콘 기판(100)의 저항률이 0.005 내지 0.02Ω·㎝ 정도가 되도록 보론의 농도를 적절하게 조절한다.
도 1b를 참조하면, 실리콘 기판(100)의 가장 자리에 산화막(110)을 형성한다.
여기서, 산화막(110) 은 이후 오토 도핑을 제어하기 위해 형성한다. 즉, 오토 도핑은 실리콘 기판(100)의 후면 혹은 가장 자리 부위를 통하여 증발된 불순물 원자가 이후 P형 에피층의 성장 시 도핑되는 현상으로서 P형 에피층이 성장된 실리콘 기판의 저항률 균일도를 악화시켜 디바이스 동작에 악영향을 미치는데, 실리콘 기판(100)의 가장 자리에 산화막(110)을 형성할 경우 이러한 불순물 원자의 도핑을 차단할 수 있으므로 오토 도핑을 제어할 수 있게 된다.
또한, 산화막(110)은 후속 산소의 이온주입 시 이온 주입에 의한 실리콘 웨이퍼(100)의 손상을 완화시키는 버퍼층으로 작용이 가능하므로, 버퍼층으로서의 충분한 작용을 위해 2000 내지 6000Å의 두께로 형성하는 것이 바람직하다.
그 다음, 실리콘 기판(100)으로 산소 이온(O+)을 이온주입하여, 도 1c에 도시된 바와 같이, 실리콘 기판(100) 내부에 산소이온 주입층(120)을 형성한다.
이때, 실리콘 기판(100)의 가장 자리에 형성된 산화막(110)에 의해, 도 2 및 도 3과 같이 산소이온 주입층(120)의 농도 분포(200)가 실리콘 기판(100)의 중앙에 비해 가장자리에서 농도가 더 높게 나타난다.
또한, 이온 주입시 산소이온(O+)의 농도는 산소 석출물 형성이 용이하도록 1E16 내지 1E18atoms/㎤로 설정하고, 산소 이온(O+)의 주입 깊이는 실리콘 기판(100)의 표면으로부터 대략 10㎛ 정도로 설정하는 것이 바람직하다.
이처럼 실리콘 기판(100) 내부에 산소이온 주입층(120)이 형성되면, 주입된 산소가 실리콘 본딩의 격자간 위치로 들어가서, 후속 열처리 등의 공정 시 산소 석출물 형성을 용이하게 한다.
도 1d를 참조하면, 습식 또는 건식 식각에 의해 산화막(110)을 제거한다.
그 후, 후속 P형 에피층의 성장이 용이하도록 실리콘 기판(100)의 표면을 세정한다.
도 1e를 참조하면, 실리콘 기판(100)의 표면에 에피택셜 성장에 의해 P형 에피층(130)을 형성하여 P+/P 구조를 형성한다.
여기서, 에피택셜 성장은 에피택셜 반응기를 사용하여 3 내지 7㎛의 두께로 에피층(130)을 형성하는데, 이때 수반되는 고온의 열처리 공정에 의해 실리콘 기판(100)에 주입된 산소 이온 주입층(120)의 산소가 열적으로 확산하여 게터링 사이트로서 작용하는 산소 석출물(120A)을 생성하게 된다.
한편, 이러한 산소의 열적 확산에 의한 산소 석출물(120A)의 생성을 촉진시 키기 위해서는 실리콘 기판(100) 내에서의 산소의 고용도가 높게 할 필요가 있다. 즉, 산소의 고용도는 실리콘 기판(100)의 온도에 의존하므로(예를 들어, 실리콘 기판의 온도가 1300℃인 경우 산소의 고용도는 1.0E18atoms/㎤ 이고, 실리콘 기판의 온도가 1200℃인 경우 산소 고용도는 6E17atoms/㎤ 이며, 실리콘 기판의 온도가 700℃인 경우 산소의 고용도는 1E15 atoms/㎤이다), 상기 에피택셜 성장 시 수반되는 고온의 열처리 공정은 비교적 높은 온도, 바람직하게 1000 내지 1200℃의 온도로 수행한다. 이로써, 실리콘 기판(100) 내부에 고밀도의 안정된 산소 석출물(120A)이 형성될 수 있다.
또한, 산소이온 주입층(120)의 불순물 농도가 실리콘 기판(100)의 중앙보다 가장 자리에서 상대적으로 높기 때문에, 실리콘 기판(100)의 가장 자리에서의 산소 석출물 형성이 더 용이하게 된다. 이에 따라, 실리콘 기판(100)의 가장 자리에서의 산소 석출물(120A)의 농도, 즉 게터링 사이트 밀도가 증가됨으로써 가장 자리에서의 금속 등의 불순물에 대한 게터링 효과가 더욱 더 증대되어 후속 디바이스의 제조 공정 시 우수한 게터링 효과를 발휘하게 된다.
상기 실시예에 의하면, 고농도의 보론이 도핑된 실리콘 기판 내부에 산소 석출물의 게터링 사이트를 형성하므로 디바이스의 활성 영역 인근에서의 근접 게터링이 가능해짐으로써, 고집적화에 따른 멀티칩 패키지(MCP)를 위한 반도체 디바이스의 박형화에 요구되는 게터링 효과에 대응할 수 있다.
또한, 실리콘 기판 가장 자리의 게터링 사이트 밀도를 더 높게 함으로써 가장 자리에서의 금속 불순물 등에 의한 게터링 효과가 증대되어 우수한 게터링을 달 성할 수 있다.
이로써, 상술한 실리콘 기판을 CMOS 이미지 센서 등의 반도체 디바이스 제조지 사용할 경우 반도체 디바이스의 수율 및 신뢰성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 P+형 실리콘 기판/P형 에피층 구조를 예를 들어 설명하였지만, N+형 실리콘 기판/N형 에피층 구조에도 적용하여 실시할 수도 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 CMOS 이미지 센서 등의 반도체 디바이스에 적용되는 실리콘 기판의 제조 방법을 순차적으로 나타낸 공정 단면도.
도 2 및 도 3은 실리콘 기판에서의 산소이온의 농도 분포를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
100 : 실리콘 기판
110 : 산화막
120 : 산소이온 주입층
120A : 산소 석출물
130 : 에피층

Claims (17)

  1. 실리콘 기판으로서,
    상기 실리콘 기판은 초기 실리콘 기판에 고농도의 불순물이 도핑되어 형성된 기판이고,
    상기 실리콘 기판의 상부에는 에피층이 형성되고,
    상기 실리콘 기판 내부에는 게터링 사이트로서 산소 석출물이 형성되며,
    상기 산소 석출물은 상기 실리콘 기판의 중앙에서보다 가장 자리에서 더 높은 농도 분포를 갖는, 실리콘 기판.
  2. 제 1 항에 있어서,
    상기 고농도의 불순물은 보론인, 실리콘 기판.
  3. 제 1 항에 있어서,
    상기 실리콘 기판은 0.005 내지 0.02Ω·㎝ 정도의 저항률을 갖는, 실리콘 기판.
  4. 제 1 항에 있어서,
    상기 초기 실리콘 기판은 8 내지 12ppma(4E17 내지 6E17atoms/㎤)의 산소 농도를 갖는, 실리콘 기판.
  5. 제 1 항에 있어서,
    상기 산소 석출물은 상기 실리콘 기판의 표면으로부터 대략 10㎛ 정도의 깊이에 형성되는, 실리콘 기판.
  6. 제 1 항에 있어서,
    상기 에피층은 3 내지 7㎛의 두께를 갖는, 실리콘 기판.
  7. 고농도의 불순물이 도핑된 실리콘 기판을 준비하는 단계;
    상기 실리콘 기판의 가장 자리에 산화막을 형성하는 단계;
    상기 실리콘 기판 내부에 산소이온을 이온 주입하여 상기 실리콘 기판의 중앙에서보다 상기 가장 자리에서 더 높은 산소 농도 분포를 갖는 산소이온 주입층을 형성하는 단계;
    상기 산화막을 제거하는 단계; 및
    상기 실리콘 기판의 상부에 에피층을 형성함과 동시에 상기 산소이온을 확산시켜 게터링 사이트로서의 산소 석출물을 형성하는 단계를 포함하는, 실리콘 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 고농도의 불순물이 도핑된 실리콘 기판은 초기 실리콘 기판에 고농도의 보론을 도핑하여 형성하는, 실리콘 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 초기 실리콘 기판은 8 내지 12ppma(4E17 내지 6E17atoms/㎤)의 산소 농도를 갖는, 실리콘 기판의 제조 방법.
  10. 제 7 항에 있어서,
    상기 고농도의 불순물이 도핑된 실리콘 기판은 0.005 내지 0.02Ω·㎝ 의 저항률을 갖는, 실리콘 기판의 제조 방법.
  11. 제 7 항에 있어서,
    상기 산화막은 2000 내지 6000Å의 두께로 형성하는, 실리콘 기판의 제조 방법.
  12. 제 7 항에 있어서,
    상기 산소이온의 이온 주입은 1E16 내지 1E18atoms/㎤의 산소이온 농도로 수행하는, 실리콘 기판의 제조 방법.
  13. 제 7 항 또는 제 12 항에 있어서,
    상기 산소이온 주입층은 상기 실리콘 기판의 표면으로부터 대략 10㎛ 정도의 깊이에 형성되는, 실리콘 기판의 제조 방법.
  14. 제 7 항에 있어서,
    상기 산화막의 제거는 습식 또는 건식 식각으로 수행하는, 실리콘 기판의 제조 방법.
  15. 제 7 항에 있어서,
    상기 산소 석출물은 상기 에피층의 형성 시 수반되는 고온의 열처리 공정에 의해 형성되는, 실리콘 기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 열처리 공정은 1000 내지 1200℃의 온도에서 수행하는, 실리콘 기판의 제조 방법.
  17. 제 7 항에 있어서,
    상기 에피층은 3 내지 7㎛의 두께로 형성하는, 실리콘 기판의 제조 방법.
KR1020090134015A 2009-12-30 2009-12-30 실리콘 기판 및 그 제조 방법 KR20110077434A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134015A KR20110077434A (ko) 2009-12-30 2009-12-30 실리콘 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134015A KR20110077434A (ko) 2009-12-30 2009-12-30 실리콘 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20110077434A true KR20110077434A (ko) 2011-07-07

Family

ID=44917025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134015A KR20110077434A (ko) 2009-12-30 2009-12-30 실리콘 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20110077434A (ko)

Similar Documents

Publication Publication Date Title
TWI395843B (zh) 矽基板及其製造方法
WO2010016457A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法
JP5440693B2 (ja) シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
KR100654354B1 (ko) 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
KR20110042009A (ko) 반도체장치 및 그 제조방법
JP2010258083A (ja) Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP2010109382A (ja) 固体撮像素子およびその製造方法
JPWO2013121926A1 (ja) 半導体装置及びその製造方法
JP2012059849A (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2010010615A (ja) 固体撮像素子用シリコン基板およびその製造方法
EP2098620A1 (en) Method of manufacturing silicon substrate
TW201030810A (en) Epitaxial substrate having gettering sinks for solid-state image sensor, semiconductor device, back-illuminated type solid-state image sensor, and manufacturing method thereof
TWI442478B (zh) 矽基板及其製造方法
CN108074995B (zh) 具有阻挡层的半导体晶片和半导体器件及其制造方法
TW200936825A (en) Silicon substrate and manufacturing method thereof
TW201145357A (en) Epitaxial substrate and method for producing same
CN115831995A (zh) 降低cmos图像传感器白像素的方法
KR20110077434A (ko) 실리콘 기판 및 그 제조 방법
TWI726344B (zh) 磊晶矽晶圓的製造方法及磊晶矽晶圓
CN114597249A (zh) 半导体装置及其制造方法
JP2011054622A (ja) シリコン基板とその製造方法
JP2010103318A (ja) 半導体基板およびその製造方法、固体撮像素子
JP5505241B2 (ja) シリコンウェーハの製造方法
JP2011108860A (ja) 固体撮像素子の製造方法
JP6111720B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination