WO2011148434A1 - 半導体基板及びこれを用いた固体撮像装置の製造方法 - Google Patents

半導体基板及びこれを用いた固体撮像装置の製造方法 Download PDF

Info

Publication number
WO2011148434A1
WO2011148434A1 PCT/JP2010/006116 JP2010006116W WO2011148434A1 WO 2011148434 A1 WO2011148434 A1 WO 2011148434A1 JP 2010006116 W JP2010006116 W JP 2010006116W WO 2011148434 A1 WO2011148434 A1 WO 2011148434A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
oxide film
silicon oxide
gettering
semiconductor substrate
Prior art date
Application number
PCT/JP2010/006116
Other languages
English (en)
French (fr)
Inventor
沖野徹
廣瀬裕
森三佳
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2011148434A1 publication Critical patent/WO2011148434A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Definitions

  • the present invention relates to a semiconductor substrate and a method for manufacturing a solid-state imaging device using the same.
  • an SOI (Silicon On Insulator) substrate is used to form each layer such as a light receiving portion and wiring on the SOI substrate, and then the support substrate is bonded to the back surface of the support substrate.
  • the semiconductor substrate is etched using the oxide film layer of the SOI substrate as an etching stop layer, the semiconductor substrate can be uniformly thinned.
  • the buried oxide film in the SOI substrate is not sufficiently thinned, a gettering effect that is possible with a general bulk substrate, that is, unnecessary impurities are eliminated deep in the substrate, and the active layer region It becomes difficult to reduce defects.
  • Patent Document 1 a technique such as Patent Document 1 has been proposed.
  • the prior art will be described below with reference to the drawings.
  • FIG. 5 is a cross-sectional view of a semiconductor substrate according to Prior Art 1.
  • the semiconductor substrate 500 according to the related art 1 is formed on the semiconductor layer 501 in which the sensor region is formed, the insulating layer 502 formed on the back surface of the semiconductor layer 501, and the back surface of the insulating layer 502.
  • the p-type impurity layer 504 is provided.
  • the n-type impurity layer 503 is removed.
  • the impurity layer 503 is removed by dry etching.
  • FIG. 6 is a cross-sectional view of a semiconductor substrate according to prior art 2.
  • the semiconductor substrate 600 according to the related art 2 is formed on the semiconductor layer 601 in which the sensor region is formed, the insulating layer 602 formed on the back surface of the semiconductor layer 601, and the back surface of the insulating layer 602.
  • a high-concentration p-type impurity layer 603 for gettering the metal impurities and an n-type or p-type impurity layer 604 formed on the back surface of the high-concentration p-type impurity layer 603 are formed.
  • EDP ethylenediamine pyrocatechol
  • the n-type or p-type impurity layer formed on the back side of the high-concentration p-type impurity layer is removed using ethylenediamine pyrocatechol (EDP).
  • EDP ethylenediamine pyrocatechol
  • a high impurity concentration of 1 ⁇ 10 19 cm ⁇ 3 or more is required.
  • the impurities are diffused by the high-temperature heat treatment in the manufacturing process, and 1 ⁇ 10 19 cm ⁇ after the imaging element is formed. It is difficult to maintain a concentration of 3 or more, and it is difficult to obtain a sufficient selectivity in the back surface etching.
  • the thickness of the high-concentration impurity layer is thin, and it is difficult to uniformly control the removal amount of the semiconductor substrate by etching in the plane.
  • an object of the present invention is to provide a semiconductor substrate and a solid-state imaging device using the same, which can easily remove the substrate by etching while maintaining a sufficient gettering effect.
  • a semiconductor substrate according to the present invention includes a first silicon oxide film layer, a second silicon oxide film layer, a gettering layer, and an active layer on which a semiconductor element is formed, and the gettering layer includes the first silicon oxide layer.
  • the active layer exists between the oxide film layer and the second silicon oxide film layer, and the active layer exists on the opposite side of the gettering layer with respect to the first silicon oxide film layer.
  • the thickness of the first oxide film layer is smaller than the thickness of the second oxide film layer.
  • the first silicon oxide film layer between the active layer where the semiconductor element is formed and the gettering layer can be formed with a sufficiently small thickness. Accordingly, it is possible to obtain a sufficient gettering effect without preventing the diffusion of metal impurities from the active layer to the gettering layer. Then, the substrate can be easily removed by etching.
  • Gettering is a technology that forms crystal defects or strains in a semiconductor substrate, and captures and fixes impurities such as heavy metal atoms at these crystal defects and strains (gettering sites).
  • a layer is a layer in which a gettering site is formed.
  • the second silicon oxide film layer is only removed in the thickness direction of the second silicon oxide film layer. The film remains on the entire surface of the semiconductor substrate until the entire silicon layer is etched as an etching stop layer. Therefore, the second silicon oxide film layer does not lose its effect as an etching stop layer.
  • the first silicon oxide film layer has a thickness of 50 nm or less and the second silicon oxide film layer has a thickness of 100 nm or more.
  • the second silicon oxide film layer can be used as an etching stop layer even when the variation in removal amount of the silicon layer is large, and since the first silicon oxide film layer is sufficiently thin, A high gettering effect can be obtained without hindering diffusion of metal impurities into the gettering layer.
  • the gettering layer is in contact with the first silicon oxide film layer and the second silicon oxide film layer, that is, the gettering layer is in contact with the first silicon oxide film layer and the second silicon oxide film layer. It is preferable that the silicon oxide film layer is in direct contact with both layers.
  • the gettering layer is preferably formed of any one of an oxide film embedded with crystalline silicon, polysilicon, amorphous silicon, or nanosilicon doped with a high concentration of impurities.
  • nanosilicon is silicon that has been miniaturized to the nanometer size, and an oxide film embedded with nanosilicon contains nanosilicon inside the oxide film, and the contained nanosilicon serves as an oxide film. It has characteristics as silicon as well as characteristics.
  • the metal impurity can be gettered as the gettering layer, the effect is not impaired even if it is an oxide film embedded with crystalline silicon, polysilicon, amorphous silicon, or nanosilicon.
  • the manufacturing cost is low, and in the case of an oxide film embedded with nano silicon, since it has both the effect of gettering and the effect as an etching stop layer, There is an advantage that the substrate structure is simplified.
  • the impurity doped at a high concentration is either boron or phosphorus.
  • the step of removing the gettering layer is preferably provided.
  • the semiconductor substrate has a silicon layer on the surface of the second silicon oxide film layer opposite to the surface on the gettering layer side.
  • the method further includes a step of removing the silicon layer using the second silicon oxide film layer as an etching stop layer.
  • the first silicon oxide film layer between the active layer and the gettering layer on which the semiconductor element is formed can be formed thin. Therefore, the first silicon oxide film layer does not suppress the diffusion of metal impurities, and a low-noise back-illuminated solid-state imaging device can be provided with a sufficient gettering effect.
  • FIG. 1 is a diagram schematically illustrating a cross-sectional structure of a semiconductor substrate according to the embodiment.
  • FIG. 2 is a diagram schematically illustrating a cross-sectional structure of the solid-state imaging device according to the embodiment.
  • FIG. 3 is a diagram illustrating a circuit configuration of the solid-state imaging device according to the embodiment.
  • FIG. 4 is a schematic diagram illustrating a manufacturing procedure of the solid-state imaging device using the semiconductor substrate according to the embodiment.
  • FIG. 5 is a cross-sectional view of a semiconductor substrate according to the first prior art.
  • FIG. 6 is a cross-sectional view of a semiconductor substrate according to the second prior art.
  • FIG. 1 is a diagram schematically illustrating an example of a cross-sectional structure of the semiconductor substrate 100 according to the first embodiment.
  • a semiconductor substrate 100 is a semiconductor substrate having two silicon oxide film layers. First and second silicon oxide film layers (101, 102), an active layer 103 on which a semiconductor element is formed on the first silicon oxide film layer 101, and first and second silicon oxide film layers ( 101, 102), and a silicon layer (silicon substrate) 105 under the silicon oxide film layer 102.
  • the thickness of the first silicon oxide film layer 101 is smaller than the thickness of the second silicon oxide film layer 102.
  • the gettering layer 104 formed between the first and second silicon oxide film layers (101, 102) is directly stacked between and in contact with both silicon oxide film layers 101, 102, and boron is used as an impurity. Is made of crystalline silicon doped at a high concentration. In FIG. 1, the gettering layer 104 is made of crystalline silicon. However, even when an oxide film embedded with polysilicon, amorphous silicon, or nanosilicon is used as the gettering layer, the gettering effect for gettering metal impurities is not obtained. Not damaged.
  • the gettering effect for gettering metal impurities is impaired regardless of whether the impurity uses another trivalent element or a pentavalent element such as phosphorus. I can't.
  • the combination of the type of silicon constituting the gettering layer and the type of impurity may be any combination.
  • the thickness of the first silicon oxide film layer 101 formed between the active layer 103 and the gettering layer 104 is about 10 nm.
  • the thickness of the second silicon oxide film layer 102 formed below the gettering layer 104 is approximately 100 nm in this embodiment.
  • the semiconductor substrate 100 can be uniformly thinned by etching the silicon layer 105 using the second silicon oxide film layer 102 as an etching stop layer. Further, since the first silicon oxide film layer 101 between the active layer 103 and the gettering layer 104 is sufficiently thin, the gettering effect that the gettering layer 104 getters metal impurities from the active layer 103 is not impaired. .
  • the thickness of the first silicon oxide film layer 101 formed between the active layer 103 and the gettering layer 104 is about 10 nm in this embodiment, but the thickness of the first silicon oxide film layer 101 is about 10 nm. In the case of 50 nm or less, a sufficient gettering effect can be obtained without interfering with the diffusion of metal impurities from the active layer 103 to the gettering layer 104. If the thickness of the first silicon oxide film layer 101 is 1 nm or more, it can be used as an etching stop layer when the gettering layer is removed.
  • Etchant such as TMAH (tetramethylammonium hydroxide) and KOH (potassium hydroxide) has a large etching rate ratio (selection ratio) between silicon and silicon oxide film of 1000: 1 or more, and the gettering layer is made of crystalline silicon and is 1 ⁇ m. In this case, 1 nm is sufficient for the thickness of the silicon oxide film layer based on the selection ratio. Further, when the gettering layer is polysilicon or amorphous silicon, the selection ratio becomes larger than this, so that the thickness can be further reduced.
  • TMAH tetramethylammonium hydroxide
  • KOH potassium hydroxide
  • the thickness of the second silicon oxide film layer 102 formed below the gettering layer is about 100 nm in this embodiment, but the removal amount of the semiconductor substrate on the back surface side is also 100 nm or more. The effect that it is possible to alleviate the variation of is not impaired. If the thickness of the second silicon oxide film layer 102 is 10 ⁇ m or less, it can be transferred and processed in the same way as a normal wafer.
  • FIG. 2 is a diagram schematically illustrating a cross-sectional structure of the solid-state imaging device 200 according to the second embodiment.
  • the solid-state imaging device 200 uses a semiconductor substrate having two silicon oxide film layers.
  • the semiconductor substrate includes a first and second silicon oxide film layers (201, 202), a gettering layer 203 formed between the first and second silicon oxide film layers (201, 202), and a first A light receiving unit 204 that performs photoelectric conversion on the first and second silicon oxide film layers (201, 202), a peripheral circuit unit 205 that outputs a signal obtained by photoelectric conversion to the outside, and a second silicon oxide film layer 202 and a silicon layer (silicon substrate) 206 formed at the bottom of 202.
  • the thickness of the first silicon oxide film layer 201 is thinner than the thickness of the second silicon oxide film layer 202.
  • the gettering layer 203 formed between the first and second silicon oxide film layers (201, 202) is made of crystalline silicon doped with boron as an impurity at a high concentration.
  • the gettering layer 203 is formed of crystalline silicon.
  • the gettering layer 203 getsters metal impurities. The ring effect is not impaired.
  • boron is used as an impurity, the gettering effect for gettering metal impurities is impaired regardless of whether the impurity uses another trivalent element or a pentavalent element such as phosphorus. I can't.
  • the combination of the type of silicon constituting the gettering layer and the type of impurity may be any combination.
  • the thickness of the first silicon oxide film layer 201 formed between the active layer 203 and the gettering layer 204 is approximately 10 nm.
  • the thickness of the second silicon oxide film layer 202 formed below the gettering layer 203 is about 100 nm in this embodiment.
  • FIG. 2 shows an example of a cross-sectional view of a light receiving portion of a general solid-state imaging device, and a color filter, a micro lens, and the like are omitted.
  • the present invention is not limited to the illustrated shape.
  • FIG. 3 shows a circuit configuration of a light receiving unit 204 that performs photoelectric conversion on the first and second silicon oxide film layers (201 and 202) and a peripheral circuit unit 205 that outputs a signal obtained by the photoelectric conversion to the outside.
  • the solid-state imaging device includes an imaging region 302 in which a plurality of light receiving units 301 are arranged in a matrix, a vertical shift register 303 for selecting the light receiving units 301, and an output signal. And a horizontal shift register 305 that transmits a signal output from the light receiving unit 301 via a line 304.
  • the light receiving unit 301 includes, for example, a photoelectric conversion element 306 that is a photodiode, a transfer transistor 307 for transferring charges generated in the photoelectric conversion element 306 to the floating diffusion unit (FD unit), and a charge signal accumulated in the FD unit.
  • Amplifying transistor 308 that amplifies and outputs to output signal line 304, one end connected to power supply voltage supply unit 309, reset transistor 310 that resets the state of the FD unit, and a signal amplified by amplification transistor 308 as an output signal
  • a selection transistor 311 for controlling whether to output to the line 304.
  • the gate electrode of the transfer transistor 307, the gate electrode of the reset transistor 310, and the gate electrode of the selection transistor 311 are connected to output pulse lines 312, 313, and 314 controlled by the vertical shift register 303, respectively.
  • this is an example of a light-receiving part, and this invention is not limited to this. Any circuit configuration in which at least one photoelectric conversion element 306 is disposed in the light receiving portion can be used in the solid-state imaging device of the present invention.
  • a MOS type solid-state imaging device is used as the solid-state imaging device.
  • peripheral circuits vertical shift register 303, horizontal shift register 305, signal output circuit, column amplifier, etc.
  • the present invention can also be applied to a CCD solid-state imaging device.
  • FIG. 4 is a schematic view showing a manufacturing procedure of a solid-state imaging device using a semiconductor substrate which is an example of the present invention.
  • a light receiving unit 401 having a photoelectric conversion unit such as a photodiode on a semiconductor substrate 400 similar to that of the first embodiment, and a signal of the light receiving unit 401 A wiring 402 for outputting to the outside is formed.
  • a support substrate 403 is bonded onto the wiring layer, that is, the active layer.
  • an adhesive 404 such as BCB (benzocyclobutene) is used as a bonding material, but the effect is not impaired even if an oxide film or a metal is used as the bonding material.
  • the support substrate 403 is a silicon substrate or a glass substrate. However, when the substrate on which the device is formed becomes thin, any material can be used as long as it can maintain the strength of the substrate against handling.
  • the silicon layer 408 on the back surface is removed.
  • a general method of performing physical polishing, dry etching, and wet etching using the second silicon oxide film layer 405 as an etching stop layer is used.
  • the thickness of the second silicon oxide film layer 405 can be increased. Therefore, even if the removal amount when the silicon layer 408 is removed varies in the plane of the semiconductor substrate, the etching stop is performed. The effect as a layer is great, and the second silicon oxide film layer 405 is not excessively removed.
  • the second silicon oxide film layer 405 is removed by wet etching using an etchant such as HF (hydrofluoric acid) having a large selection ratio between the silicon oxide film layer and the gettering layer 406.
  • an etchant such as HF (hydrofluoric acid) having a large selection ratio between the silicon oxide film layer and the gettering layer 406.
  • the second silicon oxide film layer 405 is removed by wet etching, but may be removed by dry etching.
  • the gettering layer 406 is used as the first silicon oxide film layer 407 as an etching stop layer, and the TMAH (tetramethylammonium salt) having a large selectivity between the gettering layer and the silicon oxide film layer is used. It is removed by wet etching using an etchant such as hydroxide) or KOH (potassium hydroxide).
  • the gettering layer 406 is removed by wet etching, but may be removed by dry etching. *
  • the semiconductor substrate can be uniformly thinned by etching the silicon layers 206 and 408 using the second silicon oxide film layers 202 and 405 as an etching stop layer.
  • the gettering layers 203 and 406 getter metal impurities. The effect is not impaired.
  • the thickness of the first silicon oxide film layers 201 and 407 formed between the active layer 207 or the light receiving element and the gettering layers 203 and 406 is about 10 nm in this embodiment, but When the thickness of the oxide film layer is about 50 nm or less, the diffusion of metal impurities is not hindered and a sufficient gettering effect can be obtained.
  • the thickness of the second silicon oxide film layers 202 and 405 formed below the gettering layer is approximately 100 nm in this embodiment, but even if the thickness is 100 nm or more, the silicon layer 206 on the back surface side. , 408, the effect that the variation in the removal amount can be reduced.
  • the semiconductor substrate according to the present invention is useful as a substrate for various types of semiconductor circuit elements, and particularly useful as a substrate for various imaging devices such as digital cameras, mobile phones, video cameras, and surveillance cameras having an image capturing function. It is.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　ゲッタリング効果は十分に保持しつつ、エッチングによる基板の除去を容易に行うことができる半導体基板とこれを用いた固体撮像装置を提供する。　第１のシリコン酸化膜層、第２のシリコン酸化膜層、ゲッタリング層及び半導体素子が形成される活性層を備え、ゲッタリング層は、第１のシリコン酸化膜層と第２のシリコン酸化膜層との間に存しているとともに、活性層は第１のシリコン酸化膜層に対してゲッタリング層とは反対側に存しており、第１の酸化膜層の厚みは第２の酸化膜層の厚みよりも小さい半導体基板とする。

Description

半導体基板及びこれを用いた固体撮像装置の製造方法
　本発明は、半導体基板及びこれを用いた固体撮像装置の製造方法に関する。
　裏面照射型の固体撮像装置の製造方法として、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板を用いて、ＳＯＩ基板上に受光部や配線等の各層を形成した後、支持基板を貼り合せて、支持基板の裏面側のシリコン基板を除去する方法がある。ＳＯＩ基板の酸化膜層をエッチングストップ層として、半導体基板をエッチングすれば、半導体基板を均一に薄くすることができる。しかし、ＳＯＩ基板を用いる場合、ＳＯＩ基板中の埋め込み酸化膜を十分薄くしなければ、一般的なバルク基板では可能なゲッタリング効果、すなわち、基板深部へ不要な不純物を排斥し、活性層領域の欠陥を低減させることが困難となる。
　そこで、この課題を解決するために、特許文献１のような技術が提案されている。以下、従来技術について図面を用いて説明する。
　図５は、従来技術１に係る半導体基板の断面図である。図５に示すように、従来技術１に係る半導体基板５００は、センサ領域が形成される半導体層５０１と、半導体層５０１の裏面に形成された絶縁層５０２と、絶縁層５０２の裏面に形成されたｎ型の不純物層５０３と、ｎ型の不純物層５０３の裏面に形成され金属不純物をゲッタリングする高濃度のｐ型の不純物層５０５と、高濃度のｐ型の不純物層５０５の裏面に形成されたｐ型の不純物層５０４とを備えている。従来技術１では、絶縁層５０２の裏面側に形成されたｎ型の不純物層５０３をエッチングストップ層としてｐ型の不純物層５０４及び高濃度のｐ型の不純物層５０５を除去した後に、ｎ型の不純物層５０３をドライエッチングにより除去する。
　また、図６は、従来技術２に係る半導体基板の断面図である。図６に示すように、従来技術２に係る半導体基板６００は、センサ領域が形成される半導体層６０１と、半導体層６０１の裏面に形成された絶縁層６０２と、絶縁層６０２の裏面に形成された金属不純物をゲッタリングする高濃度のｐ型の不純物層６０３と、高濃度のｐ型の不純物層６０３の裏面に形成されたｎ型またはｐ型の不純物層６０４が形成されている。従来技術２では、エチレンジアミンパイロカテコール（ＥＤＰ）を用いて、絶縁層６０２の裏面側に形成された高濃度のｐ型の不純物層６０３をエッチングストップ層として高濃度のｐ型の不純物層６０３の裏面側に形成されたｎ型またはｐ型の不純物層６０４を除去した後に、高濃度のｐ型の不純物層６０３をドライエッチングにより除去する。
特開２００９－１６４３１号公報
　しかしながら、上記従来技術１、２では、以下に示す理由により、埋め込み酸化膜層の厚さを十分に薄化することが、実質的に不可能であり、結果として、前記ゲッタリング効果を発現することが困難となるという大きな課題がある。
　まず、従来技術１においては、ｎ型の不純物層に正電圧を印加しながらエッチングを行う必要があり、積層構造の基板の中央部にあるｎ型の不純物層に正電圧を印加するために、センサ領域が形成される半導体層側から、絶縁層を貫いて、電極を形成する必要があるという課題がある。すなわち、半導体層の厚みは１０μｍ程度であるため、電極を形成することは非常に困難であり、電極形成の歩留まりは非常に低い。また、ウェハの一部に電極を形成した場合、ｎ型の不純物層に印加された正電圧はウェハ面内でばらつき、ウェハ面内で十分な選択比を得ることが難しい。電界の面内均一性を高めるために、画素毎に電極を形成した場合においては、画素サイズが大きくなるため、画素サイズの微細化をすることが困難になるという問題がある。
　また、従来技術２においては、エチレンジアミンパイロカテコール（ＥＤＰ）を用いて、高濃度のｐ型の不純物層の裏面側に形成されたｎ型またはｐ型の不純物層を除去するとしているが、高い選択比を得るためには、１×１０１９ｃｍ－３以上の高い不純物濃度が必要となる。さらに、たとえ、１×１０１９ｃｍ－３以上の不純物濃度で厚みが３μｍの基板を形成した場合においても、製造過程における高温熱処理により、不純物は拡散し、撮像素子形成後に１×１０１９ｃｍ－３以上の濃度を保つことは難しく、裏面エッチングにおいて、十分な選択比を得ることは困難である。また、高温熱処理で拡散した場合において、高濃度の不純物層の厚みは薄く、エッチングによる半導体基板の除去量を面内で均一に制御することは難しい。
　そこで本発明は、ゲッタリング効果は十分に保持しつつ、エッチングによる基板の除去を容易に行うことができる半導体基板とこれを用いた固体撮像装置を提供することを目的とする。
　本発明に係る半導体基板は、第１のシリコン酸化膜層、第２のシリコン酸化膜層、ゲッタリング層及び半導体素子が形成される活性層を備え、前記ゲッタリング層は、前記第１のシリコン酸化膜層と前記第２のシリコン酸化膜層との間に存しているとともに、前記活性層は前記第１のシリコン酸化膜層に対して前記ゲッタリング層とは反対側に存しており、前記第１の酸化膜層の厚みは前記第２の酸化膜層の厚みよりも小さい。
　この構成により、半導体素子が形成される活性層とゲッタリング層との間にある第１のシリコン酸化膜層の厚みを十分薄く形成することが可能となる。従って、活性層からゲッタリング層への金属不純物の拡散を妨げてしまうことがなく、十分なゲッタリング効果を得ることが可能となる。そして、エッチングによる基板の除去を容易に行うことができる。なおゲッタリングとは、半導体基板内に結晶欠陥や歪みなどを形成し、この結晶欠陥や歪みなど（ゲッタリングサイト）に重金属原子等の不純物を捕捉させて固着させる技術のことであり、ゲッタリング層とはゲッタリングサイトを形成した層のことである。
　ここで第２のシリコン酸化膜層に対してゲッタリング層とは反対側にシリコン基板（シリコン層）が形成されていて半導体素子の形成後にシリコン層をエッチングにより除去する場合は、ゲッタリング層とシリコン層との間にある第２のシリコン酸化膜層の厚みを厚く形成することが可能となる。従って、シリコン層を除去するためのエッチング時のエッチングのシリコン層面内でのばらつきが大きい場合でも、第２のシリコン酸化膜層の厚み方向の一部が除去されるだけで、第２のシリコン酸化膜はエッチングストップ層としてシリコン層が全てエッチングされるまで半導体基板面内において全面に残存する。そのため、第２のシリコン酸化膜層はエッチングストップ層としての効果を失うことがない。
　上記の半導体基板において、第１のシリコン酸化膜層の厚みが５０ｎｍ以下、第２のシリコン酸化膜層の厚みが１００ｎｍ以上であることが好ましい。
　この構成により、シリコン層の除去量のばらつきが大きくても、第２のシリコン酸化膜層をエッチングストップ層として用いることができ、また、第１のシリコン酸化膜層は十分薄いため、活性層からゲッタリング層への金属不純物の拡散を妨げることがなく、高いゲッタリング効果を得ることが可能である。
　さらに、上記の半導体基板において、ゲッタリング層が第１のシリコン酸化膜層と第２のシリコン酸化膜層とに接触していること、すなわちゲッタリング層が第１のシリコン酸化膜層と第２のシリコン酸化膜層とに挟まれて、両者に直接接触していることが好ましい。
　この構成であれば、金属不純物の拡散を邪魔することがなく、高いゲッタリング効果を得ることが可能である。
　さらに、上記の半導体基板において、ゲッタリング層は高濃度に不純物ドーピングされた結晶シリコン、ポリシリコン、アモルファスシリコン、ナノシリコンを埋め込んだ酸化膜のいずれかで形成することが好ましい。ここでナノシリコンとは、ナノメートルサイズまで微細化したシリコンであり、ナノシリコンを埋め込んだ酸化膜とは、酸化膜の内部にナノシリコンが含有され、含有されているナノシリコンにより酸化膜としての特性とともにシリコンとしての特性を有するものである。
　ゲッタリング層として金属不純物をゲッタリングすることが可能であれば、結晶シリコン、ポリシリコン、アモルファスシリコン、ナノシリコンを埋め込んだ酸化膜のいずれであっても効果は損なわれない。例えば、アモルファスシリコン、ポリシリコンの場合は、製造コストが安いというメリットが生じ、また、ナノシリコンを埋め込んだ酸化膜の場合は、ゲッタリングの効果とエッチングストップ層としての効果を併せて有するため、基板構造が簡易化されるメリットが生じる。
　さらに、上記の半導体基板において、高濃度にドーピングされる不純物がボロン、リンのいずれかであることが好ましい。
　なぜならば、ボロンやリンはＣＭＯＳプロセスでも使用されており、プロセスとの整合性も良く、金属不純物（特にＦｅ）をゲッタリングすることが可能で、十分な効果を得ることが可能である。
　さらに、上記の半導体基板を用いた固体撮像装置の製造方法において、活性層に光電変換を行う受光部と光電変換により得られた信号を外部に出力する周辺回路部とを形成する工程と、半導体基板の活性層上に支持基板を貼り合せる工程Ａと、ゲッタリング層をエッチングストップ層として、第２のシリコン酸化膜層を除去する工程Ｂと、第１のシリコン酸化膜層をエッチングストップ層として、ゲッタリング層を除去する工程を備えていることが好ましい。
　この固体撮像装置の製造方法によれば、十分なゲッタリング効果により低ノイズで、ばらつきなく、裏面側の半導体基板を除去した裏面照射型の固体撮像装置を形成することが可能である。
　上記の製造方法において、半導体基板は、前記第２のシリコン酸化膜層の面のうち前記ゲッタリング層側の面とは反対側の面上にシリコン層を有していて、工程Ａと工程Ｂとの間に、前記第２のシリコン酸化膜層をエッチングストップ層として、前記シリコン層を除去する工程をさらに備えていることが好ましい。
　本発明に係る半導体基板は、半導体素子が形成される活性層とゲッタリング層の間にある第１のシリコン酸化膜層の厚みを薄く形成することが可能である。よって、第１のシリコン酸化膜層が金属不純物の拡散を抑えることがなく、十分なゲッタリング効果により、低ノイズの裏面照射型の固体撮像装置を提供することが可能である。
図１は、実施形態に係る半導体基板の断面構造を模式的に表した図である。 図２は、実施形態に係る固体撮像装置の断面構造を模式的に表した図である。 図３は、実施形態に係る固体撮像装置の回路構成を表した図である。 図４は、実施形態に係る半導体基板を用いた固体撮像装置の製造手順を示す概略図である。 図５は、第１の従来技術に係る半導体基板の断面図である。 図６は、第２の従来技術に係る半導体基板の断面図である。
　以下、本発明の実施形態に係る半導体基板および固体撮像装置について図面を用いて説明する。
　（第１の実施形態）
　図１は、第１の実施形態に係る半導体基板１００の断面構造の一例を模式的に表した図である。
　図１に示すように、本実施形態に係る半導体基板１００は、２層のシリコン酸化膜層を有した半導体基板である。第１及び第２のシリコン酸化膜層（１０１、１０２）と、第１のシリコン酸化膜層１０１の上部に半導体素子が形成される活性層１０３と、第１及び第２のシリコン酸化膜層（１０１、１０２）の間に形成されたゲッタリング層１０４と、シリコン酸化膜層１０２の下部にシリコン層（シリコン基板）１０５とを有している。
　第１のシリコン酸化膜層１０１の厚みは第２のシリコン酸化膜層１０２の厚みより薄い。
　第１及び第２のシリコン酸化膜層（１０１、１０２）の間に形成されたゲッタリング層１０４は、両方のシリコン酸化膜層１０１，１０２の間に直接積層されて接しており、不純物としてボロンが高濃度にドーピングされた結晶シリコンで形成されている。図１では、ゲッタリング層１０４は、結晶シリコンとしているが、ポリシリコン、アモルファスシリコン、ナノシリコンを埋め込んだ酸化膜をゲッタリング層として用いた場合においても、金属不純物をゲッタリングするゲッタリング効果は損なわれない。また、不純物としてボロンを用いているが、不純物が他の３価の元素を用いた場合でも、またリンなどの５価の元素を用いた場合でも、金属不純物をゲッタリングするゲッタリング効果は損なわれない。ゲッタリング層を構成するシリコンの種類と、不純物の種類との組合せはどのような組合せであってもよい。
　活性層１０３とゲッタリング層１０４の間に形成された第１のシリコン酸化膜層１０１の厚みは、本実施形態ではおよそ１０ｎｍとする。また、ゲッタリング層１０４の下方に形成された第２のシリコン酸化膜層１０２の厚みは、本実施形態ではおよそ１００ｎｍとする。
　本実施形態の半導体基板１００では、第２のシリコン酸化膜層１０２をエッチングストップ層として、シリコン層１０５をエッチングすれば、半導体基板１００を均一に薄くすることができる。また、活性層１０３とゲッタリング層１０４の間の第１のシリコン酸化膜層１０１は十分に薄いので、ゲッタリング層１０４が活性層１０３からの金属不純物をゲッタリングするゲッタリング効果は損なわれない。
　なお、活性層１０３とゲッタリング層１０４の間に形成された第１のシリコン酸化膜層１０１の厚みは、本実施形態ではおよそ１０ｎｍとするが、第１のシリコン酸化膜層１０１の厚みがおよそ５０ｎｍ以下の場合は活性層１０３からゲッタリング層１０４への金属不純物の拡散を邪魔することがなく、十分なゲッタリング効果をえることが可能である。第１のシリコン酸化膜層１０１の厚みは、１ｎｍ以上であれば、ゲッタリング層を除去する際にエッチングストップ層として用いるが可能である。ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）やＫＯＨ（水酸化カリウム）などのエッチャントは、シリコンとシリコン酸化膜のエッチングレート比（選択比）が１０００：１以上と大きく、ゲッタリング層が結晶シリコンで１μｍの場合、選択比より、シリコン酸化膜層の厚みは１ｎｍで十分となる。また、ゲッタリング層がポリシリコンやアモルファスシリコンの場合、選択比はこれ以上に大きくなるので、さらに厚みを薄くすることも可能である。
　また、ゲッタリング層の下方に形成された第２のシリコン酸化膜層１０２の厚みは、本実施形態ではおよそ１００ｎｍとするが、１００ｎｍ以上の厚みであっても、裏面側の半導体基板の除去量のばらつきを緩和することが可能であるという効果は損なわれない。第２のシリコン酸化膜層１０２の厚みは、１０μｍ以下であれば、通常のウェハと同様に搬送や処理を行うことが可能である。
　（第２の実施形態）
　図２は、第２の実施形態に係る固体撮像装置２００の断面構造を模式的に表した図である。
　図２に示すように、本実施形態に係る固体撮像装置２００は、２層のシリコン酸化膜層を有した半導体基板を用いている。この半導体基板は、第１及び第２のシリコン酸化膜層（２０１、２０２）と、第１及び第２のシリコン酸化膜層（２０１、２０２）の間に形成されたゲッタリング層２０３と、第１及び第２のシリコン酸化膜層（２０１、２０２）の上部に光電変換を行う受光部２０４と光電変換によって得られた信号を外部に出力する周辺回路部２０５と、第２のシリコン酸化膜層２０２の下部に形成されているシリコン層（シリコン基板）２０６とを備えている。
　第１のシリコン酸化膜層２０１の厚みは、第２のシリコン酸化膜層２０２の厚みより薄い。
　第１及び第２のシリコン酸化膜層（２０１、２０２）の間に形成されたゲッタリング層２０３は、不純物としてボロンが高濃度にドーピングされた結晶シリコンで形成されている。本発明では、ゲッタリング層２０３は、結晶シリコンにより形成されているが、ポリシリコン、アモルファスシリコン、ナノシリコンを埋め込んだ酸化膜をゲッタリング層として用いた場合においても、金属不純物をゲッタリングするゲッタリング効果は損なわれない。また、不純物としてボロンを用いているが、不純物が他の３価の元素を用いた場合でも、またリンなどの５価の元素を用いた場合でも、金属不純物をゲッタリングするゲッタリング効果は損なわれない。ゲッタリング層を構成するシリコンの種類と、不純物の種類との組合せはどのような組合せであってもよい。
　活性層２０３とゲッタリング層２０４の間に形成された第１のシリコン酸化膜層２０１の厚みは、本実施形態ではおよそ１０ｎｍとする。また、ゲッタリング層２０３の下方に形成された第２のシリコン酸化膜層２０２の厚みは、本実施形態ではおよそ１００ｎｍとする。
　なお、図２は一般的な固体撮像装置の受光部の断面図の一例を示しており、カラーフィルターやマイクロレンズなどは省略している。本発明は図示された形状に限定されるものではない。
　第１及び第２シリコン酸化膜層（２０１、２０２）の上部に光電変換を行う受光部２０４と光電変換により得られた信号を外部に出力する周辺回路部２０５の回路構成を図３に示す。
　図３に示すように、本実施形態の固体撮像装置は、複数個の受光部３０１がマトリクス状に配置された撮像領域３０２と、受光部３０１を選択するための垂直シフトレジスタ３０３と、出力信号線３０４を介して受光部３０１から出力された信号を伝達する水平シフトレジスタ３０５とを備えている。
　受光部３０１は、例えばフォトダイオードである光電変換素子３０６と、光電変換素子３０６で生じた電荷をフローティングディフュージョン部（ＦＤ部）に転送するための転送トランジスタ３０７と、ＦＤ部に蓄積された電荷信号を増幅して出力信号線３０４に出力する増幅トランジスタ３０８と、一端が電源電圧供給部３０９に接続され、ＦＤ部の状態をリセットするリセットトランジスタ３１０と、増幅トランジスタ３０８によって増幅された信号を出力信号線３０４に出力するか否かを制御する選択トランジスタ３１１とを有している。
　転送トランジスタ３０７のゲート電極、リセットトランジスタ３１０のゲート電極、および選択トランジスタ３１１のゲート電極は、各々垂直シフトレジスタ３０３により制御される出力パルス線３１２、３１３、３１４に接続されている。なお、これは受光部の一例であり、本発明はこれに限定されない。少なくとも受光部内に１つ以上の光電変換素子３０６が配置された回路構成であれば本発明の固体撮像装置に用いることができる。
　また、本実施形態では、固体撮像装置としてＭＯＳ型固体撮像装置を用いている。ＭＯＳ型固体撮像装置は、周辺回路（垂直シフトレジスタ３０３、水平シフトレジスタ３０５、信号出力回路、カラムアンプ等）を撮像領域３０２と同一チップ上に設けることができるので、小面積化や信号処理時間の短縮等を図ることができる。しかしながら、本発明はＣＣＤ型固体撮像装置に適用することも可能である。
　図４は、本発明の一例である半導体基板を用いた固体撮像装置の製造手順を示す概略図である。
　詳細内容は省略するが、まず図４（ａ）に示すように第１の実施形態と同様の半導体基板４００に、フォトダイオードなどの光電変換部を有する受光部４０１と、受光部４０１の信号を外部に出力するための配線４０２が形成される。
　次に図４（ｂ）に示すように、配線層上、即ち活性層上に支持基板４０３を貼り合せる。ここで、貼り合せ材としてＢＣＢ（ベンゾシクロブテン）などの接着剤４０４を用いているが、酸化膜やメタルなどを貼り合せ材として用いても効果は損なわれない。また、支持基板４０３は、シリコン基板またはガラス基板を用いているが、デバイスが形成される基板が薄くなった場合に、ハンドリングに対する基板の強度を保つことが出来る材料なら代用は可能である。
　次に図４（ｃ）に示すように、裏面のシリコン層４０８を除去する。シリコン層４０８の除去には、第２のシリコン酸化膜層４０５をエッチングストップ層に用いて、物理研磨、ドライエッチング、ウェットエッチングを行う一般的な方法を用いている。
　本実施形態の半導体基板を用いた場合、第２のシリコン酸化膜層４０５の厚みを厚くすることができるので、シリコン層４０８除去時の除去量が半導体基板の面内においてばらついても、エッチングストップ層としての効果が大きく、第２のシリコン酸化膜層４０５が除去されすぎることはない。
　次に、図４（ｄ）で示すように第２のシリコン酸化膜層４０５をシリコン酸化膜層とゲッタリング層４０６の選択比が大きいＨＦ（フッ酸）などのエッチャントを用いたウェットエッチングで除去する。ここで、ウェットエッチングにより、第２のシリコン酸化膜層４０５を除去したが、ドライエッチングにより除去することも可能である。
　次に、図４（ｅ）に示すように、ゲッタリング層４０６を第１のシリコン酸化膜層４０７をエッチングストップ層として、ゲッタリング層とシリコン酸化膜層の選択比が大きいＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）やＫＯＨ（水酸化カリウム）などのエッチャントを用いたウェットエッチングで除去する。ここで、ウェットエッチングにより、ゲッタリング層４０６を除去したが、ドライエッチングにより除去することも可能である。　
　本実施形態の半導体基板では、第２のシリコン酸化膜層２０２、４０５をエッチングストップ層として、シリコン層２０６、４０８をエッチングすれば、半導体基板を均一に薄くすることができる。また、活性層２０７又は受光素子とゲッタリング層２０３，４０６との間の第１のシリコン酸化膜層２０１、４０７は十分に薄いので、ゲッタリング層２０３、４０６が金属不純物をゲッタリングするゲッタリング効果は損なわれない。
　なお、活性層２０７又は受光素子とゲッタリング層２０３、４０６との間に形成された第１のシリコン酸化膜層２０１、４０７の厚みは、本実施形態ではおよそ１０ｎｍとするが、第１のシリコン酸化膜層の厚みがおよそ５０ｎｍ以下の場合は金属不純物の拡散を妨害してしまうことがなく、十分なゲッタリング効果を得ることができる。
　また、ゲッタリング層の下方に形成された第２のシリコン酸化膜層２０２、４０５の厚みは、本実施形態ではおよそ１００ｎｍとするが、１００ｎｍ以上の厚みであっても、裏面側のシリコン層２０６、４０８の除去量のばらつきを緩和することができるという効果は損なわれない。
　本発明に係る半導体基板は、様々な種類の半導体回路素子の基板として有用であり、特に、画像撮影機能を有するデジタルカメラや携帯電話、ビデオカメラ、監視カメラ等の種々の撮像装置の基板として有用である。
１００　半導体基板
１０１　第１のシリコン酸化膜層
１０２　第２のシリコン酸化膜層
１０３　活性層
１０４　ゲッタリング層
１０５　シリコン基板（シリコン層）
２００　固体撮像装置
２０１　第１のシリコン酸化膜層
２０２　第２のシリコン酸化膜層
２０３　ゲッタリング層
２０４　受光部
２０５　周辺回路部
２０６　シリコン基板（シリコン層）
２０７　活性層
３０１　受光部
３０２　撮像領域
３０３　垂直シフトレジスタ
３０４　出力信号線
３０５　水平シフトレジスタ
３０６　光電変換素子
３０７　転送トランジスタ
３０８　増幅トランジスタ
３０９　電源電圧供給部
３１０　リセットトランジスタ
３１１　選択トランジスタ
３１２　出力パルス線
３１３　出力パルス線
３１４　出力パルス線
４００　半導体基板
４０１　受光部
４０２　配線
４０３　支持基板
４０４　接着剤
４０５　第２のシリコン酸化膜層
４０６　ゲッタリング層
４０７　第１のシリコン酸化膜層
４０８　シリコン層

Claims (10)

  1. 　第１のシリコン酸化膜層、第２のシリコン酸化膜層、ゲッタリング層及び半導体素子が形成される活性層を備え、
    　前記ゲッタリング層は、前記第１のシリコン酸化膜層と前記第２のシリコン酸化膜層との間に存しているとともに、前記活性層は前記第１のシリコン酸化膜層に対して前記ゲッタリング層とは反対側に存しており、
    　前記第１の酸化膜層の厚みは前記第２の酸化膜層の厚みよりも小さい、半導体基板。
  2. 　前記第１のシリコン酸化膜層の厚みは５０ｎｍ以下であり、
    　前記第２のシリコン酸化膜層の厚みは１００ｎｍであることを特徴とする請求項１に記載の半導体基板。
  3. 　前記ゲッタリング層は、前記第１のシリコン酸化膜層及び前記第２のシリコン酸化膜層に接していることを特徴とする請求項１または２に記載の半導体基板。
  4. 　前記ゲッタリング層が高濃度に不純物ドーピングされた結晶シリコンにより形成されていることを特徴とする請求項１から３のいずれか一つに記載の半導体基板。
  5. 　前記ゲッタリング層が高濃度に不純物ドーピングされたポリシリコンにより形成されていることを特徴とする請求項１から３のいずれか一つに記載の半導体基板。
  6. 　前記ゲッタリング層が高濃度に不純物ドーピングされたアモルファスシリコンにより形成されていることを特徴とする請求項１から３のいずれか一つに記載の半導体基板。
  7. 　前記ゲッタリング層が高濃度に不純物ドーピングされたナノシリコンを埋め込んだ酸化膜により形成されていることを特徴とする請求項１から３のいずれか一つに記載の半導体基板。
  8. 　前記ゲッタリング層に高濃度にドーピングされた不純物は、ボロン、リンのいずれかであることを特徴とする請求項４から７のいずれか一つに記載の半導体基板。
  9. 　請求項１から８のいずれか一つに記載の半導体基板を用いた固体撮像装置の製造方法であって、
    　前記活性層に、光電変換を行う受光部と、光電変換により得られた信号を外部に出力する周辺回路部とを形成する工程と、
    　半導体基板の前記活性層上に支持基板を貼り合せる工程Ａと、
    　前記ゲッタリング層をエッチングストップ層として、前記第２のシリコン酸化膜層を除去する工程Ｂと、
    　前記第１のシリコン酸化膜層をエッチングストップ層として、前記ゲッタリング層を除去する工程と
    　を備えたことを特徴とする固体撮像装置の製造方法。
  10. 　前記半導体基板は、前記第２のシリコン酸化膜層の面のうち前記ゲッタリング層側の面とは反対側の面上にシリコン層を有しており、
    　前記工程Ａと工程Ｂとの間に、前記第２のシリコン酸化膜層をエッチングストップ層として、前記シリコン層を除去する工程をさらに備えたことを特徴する、請求項９に記載の固体撮像装置の製造方法。
PCT/JP2010/006116 2010-05-24 2010-10-14 半導体基板及びこれを用いた固体撮像装置の製造方法 WO2011148434A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-118316 2010-05-24
JP2010118316A JP2011249397A (ja) 2010-05-24 2010-05-24 半導体基板及びこれを用いた固体撮像装置の製造方法

Publications (1)

Publication Number Publication Date
WO2011148434A1 true WO2011148434A1 (ja) 2011-12-01

Family

ID=45003443

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/006116 WO2011148434A1 (ja) 2010-05-24 2010-10-14 半導体基板及びこれを用いた固体撮像装置の製造方法

Country Status (2)

Country Link
JP (1) JP2011249397A (ja)
WO (1) WO2011148434A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199632A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd Ｓｏｉウエハ及びその製造方法
JPH08116038A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置及びその製造方法
JPH10256263A (ja) * 1997-03-11 1998-09-25 Nec Corp Ｓｏｉ基板およびその製造方法
JP2004327489A (ja) * 2003-04-21 2004-11-18 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びその製造方法
JP2009016431A (ja) * 2007-07-02 2009-01-22 Fujifilm Corp 半導体基板及び半導体素子の製造方法
JP2010003852A (ja) * 2008-06-19 2010-01-07 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2010098107A (ja) * 2008-10-16 2010-04-30 Sumco Corp 裏面照射型固体撮像素子の製造方法、固体撮像素子用エピタキシャル基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199632A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd Ｓｏｉウエハ及びその製造方法
JPH08116038A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置及びその製造方法
JPH10256263A (ja) * 1997-03-11 1998-09-25 Nec Corp Ｓｏｉ基板およびその製造方法
JP2004327489A (ja) * 2003-04-21 2004-11-18 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びその製造方法
JP2009016431A (ja) * 2007-07-02 2009-01-22 Fujifilm Corp 半導体基板及び半導体素子の製造方法
JP2010003852A (ja) * 2008-06-19 2010-01-07 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2010098107A (ja) * 2008-10-16 2010-04-30 Sumco Corp 裏面照射型固体撮像素子の製造方法、固体撮像素子用エピタキシャル基板

Also Published As

Publication number Publication date
JP2011249397A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP4793493B2 (ja) 固体撮像素子及びその駆動方法並びに固体撮像素子行列
JP5453832B2 (ja) 固体撮像装置および撮像装置
WO2015025723A1 (ja) 固体撮像素子および電子機器
JP2010114409A (ja) Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
TWI501389B (zh) 具有前側及背側光偵測器之影像感測器
JP4997879B2 (ja) 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
TW201507122A (zh) 固態影像拾取裝置、製造固態影像拾取裝置之方法及電子設備
JP2013012556A (ja) 固体撮像装置とその製造方法、および電子機器
TW201112412A (en) Image sensors having frontside and backside photodetectors
CN102683410B (zh) 场效应晶体管及其制造方法、固态成像装置和电子设备
JP2012028459A (ja) 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器
TWI431765B (zh) 固態影像拾取裝置及其製造方法、影像拾取裝置、半導體裝置及其製造方法、及半導體基板
CN104701334A (zh) 采用深沟槽隔离的堆叠图像传感器的制作方法
JP4610586B2 (ja) 半導体素子の製造方法
JP2010212307A (ja) 固体撮像素子及びその製造方法、電子機器
WO2017173637A1 (zh) 采用背面深沟槽隔离的背照式图像传感器的制作方法
JP5481419B2 (ja) 半導体装置の製造方法
TW200812078A (en) Method of forming elevated photosensor and resulting structure
JP2005259828A (ja) 固体撮像素子及びその製造方法
JP2008172005A (ja) 固体撮像装置、電子モジュール及び電子機器
TW201238041A (en) Solid-state imaging device and manufacturing method of solid-state imaging device
JP2010092988A (ja) 半導体基板およびその製造方法、固体撮像装置の製造方法
JP2019201171A (ja) 撮像装置及びその製造方法
TWI556423B (zh) 影像感測裝置及半導體結構
TW201301489A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10852105

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10852105

Country of ref document: EP

Kind code of ref document: A1