JP2011249397A - 半導体基板及びこれを用いた固体撮像装置の製造方法 - Google Patents
半導体基板及びこれを用いた固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2011249397A JP2011249397A JP2010118316A JP2010118316A JP2011249397A JP 2011249397 A JP2011249397 A JP 2011249397A JP 2010118316 A JP2010118316 A JP 2010118316A JP 2010118316 A JP2010118316 A JP 2010118316A JP 2011249397 A JP2011249397 A JP 2011249397A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- silicon oxide
- semiconductor substrate
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 11
- 239000007787 solid Substances 0.000 title abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 94
- 238000005247 gettering Methods 0.000 claims abstract description 86
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 238000003384 imaging method Methods 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 239000005543 nano-size silicon particle Substances 0.000 claims description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 26
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 12
- 230000001771 impaired effect Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- -1 tetramethylammonium salt Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】ゲッタリング効果は十分に保持しつつ、エッチングによる基板の除去を容易に行うことができる半導体基板とこれを用いた固体撮像装置を提供する。
【解決手段】第１のシリコン酸化膜層、第２のシリコン酸化膜層、ゲッタリング層及び半導体素子が形成される活性層を備え、ゲッタリング層は、第１のシリコン酸化膜層と第２のシリコン酸化膜層との間に存しているとともに、活性層は第１のシリコン酸化膜層に対してゲッタリング層とは反対側に存しており、第１の酸化膜層の厚みは第２の酸化膜層の厚みよりも小さい半導体基板とする。
【選択図】図１
【解決手段】第１のシリコン酸化膜層、第２のシリコン酸化膜層、ゲッタリング層及び半導体素子が形成される活性層を備え、ゲッタリング層は、第１のシリコン酸化膜層と第２のシリコン酸化膜層との間に存しているとともに、活性層は第１のシリコン酸化膜層に対してゲッタリング層とは反対側に存しており、第１の酸化膜層の厚みは第２の酸化膜層の厚みよりも小さい半導体基板とする。
【選択図】図１
Description
本発明は、半導体基板及びこれを用いた固体撮像装置の製造方法に関する。
裏面照射型の固体撮像装置の製造方法として、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて、ＳＯＩ基板上に受光部や配線等の各層を形成した後、支持基板を貼り合せて、支持基板の裏面側のシリコン基板を除去する方法がある。ＳＯＩ基板の酸化膜層をエッチングストップ層として、半導体基板をエッチングすれば、半導体基板を均一に薄くすることができる。しかし、ＳＯＩ基板を用いる場合、ＳＯＩ基板中の埋め込み酸化膜を十分薄くしなければ、一般的なバルク基板では可能なゲッタリング効果、すなわち、基板深部へ不要な不純物を排斥し、活性層領域の欠陥を低減させることが困難となる。
そこで、この課題を解決するために、特許文献１のような技術が提案されている。以下、従来技術について図面を用いて説明する。
図５は、従来技術１に係る半導体基板の断面図である。図５に示すように、従来技術１に係る半導体基板５００は、センサ領域が形成される半導体層５０１と、半導体層５０１の裏面に形成された絶縁層５０２と、絶縁層５０２の裏面に形成されたｎ型の不純物層５０３と、ｎ型の不純物層５０３の裏面に形成され金属不純物をゲッタリングする高濃度のｐ型の不純物層５０５と、高濃度のｐ型の不純物層５０５の裏面に形成されたｐ型の不純物層５０４とを備えている。従来技術１では、絶縁層５０２の裏面側に形成されたｎ型の不純物層５０３をエッチングストップ層としてｐ型の不純物層５０４及び高濃度のｐ型の不純物層５０５を除去した後に、ｎ型の不純物層５０３をドライエッチングにより除去する。
また、図６は、従来技術２に係る半導体基板の断面図である。図６に示すように、従来技術２に係る半導体基板６００は、センサ領域が形成される半導体層６０１と、半導体層６０１の裏面に形成された絶縁層６０２と、絶縁層６０２の裏面に形成された金属不純物をゲッタリングする高濃度のｐ型の不純物層６０３と、高濃度のｐ型の不純物層６０３の裏面に形成されたｎ型またはｐ型の不純物層６０４が形成されている。従来技術２では、エチレンジアミンパイロカテコール（ＥＤＰ）を用いて、絶縁層６０２の裏面側に形成された高濃度のｐ型の不純物層６０３をエッチングストップ層として高濃度のｐ型の不純物層６０３の裏面側に形成されたｎ型またはｐ型の不純物層６０４を除去した後に、高濃度のｐ型の不純物層６０３をドライエッチングにより除去する。
しかしながら、上記従来技術１、２では、以下に示す理由により、埋め込み酸化膜層の厚さを十分に薄化することが、実質的に不可能であり、結果として、前記ゲッタリング効果を発現することが困難となるという大きな課題がある。
まず、従来技術１においては、ｎ型の不純物層に正電圧を印加しながらエッチングを行う必要があり、積層構造の基板の中央部にあるｎ型の不純物層に正電圧を印加するために、センサ領域が形成される半導体層側から、絶縁層を貫いて、電極を形成する必要があるという課題がある。すなわち、半導体層の厚みは１０μｍ程度であるため、電極を形成することは非常に困難であり、電極形成の歩留まりは非常に低い。また、ウェハの一部に電極を形成した場合、ｎ型の不純物層に印加された正電圧はウェハ面内でばらつき、ウェハ面内で十分な選択比を得ることが難しい。電界の面内均一性を高めるために、画素毎に電極を形成した場合においては、画素サイズが大きくなるため、画素サイズの微細化をすることが困難になるという問題がある。
また、従来技術２においては、エチレンジアミンパイロカテコール（ＥＤＰ）を用いて、高濃度のｐ型の不純物層の裏面側に形成されたｎ型またはｐ型の不純物層を除去するとしているが、高い選択比を得るためには、１×１０１９ｃｍ−３以上の高い不純物濃度が必要となる。さらに、たとえ、１×１０１９ｃｍ−３以上の不純物濃度で厚みが３μｍの基板を形成した場合においても、製造過程における高温熱処理により、不純物は拡散し、撮像素子形成後に１×１０１９ｃｍ−３以上の濃度を保つことは難しく、裏面エッチングにおいて、十分な選択比を得ることは困難である。また、高温熱処理で拡散した場合において、高濃度の不純物層の厚みは薄く、エッチングによる半導体基板の除去量を面内で均一に制御することは難しい。
そこで本発明は、ゲッタリング効果は十分に保持しつつ、エッチングによる基板の除去を容易に行うことができる半導体基板とこれを用いた固体撮像装置を提供することを目的とする。
本発明に係る半導体基板は、第１のシリコン酸化膜層、第２のシリコン酸化膜層、ゲッタリング層及び半導体素子が形成される活性層を備え、前記ゲッタリング層は、前記第１のシリコン酸化膜層と前記第２のシリコン酸化膜層との間に存しているとともに、前記活性層は前記第１のシリコン酸化膜層に対して前記ゲッタリング層とは反対側に存しており、前記第１の酸化膜層の厚みは前記第２の酸化膜層の厚みよりも小さい。
この構成により、半導体素子が形成される活性層とゲッタリング層との間にある第１のシリコン酸化膜層の厚みを十分薄く形成することが可能となる。従って、活性層からゲッタリング層への金属不純物の拡散を妨げてしまうことがなく、十分なゲッタリング効果を得ることが可能となる。そして、エッチングによる基板の除去を容易に行うことができる。なおゲッタリングとは、半導体基板内に結晶欠陥や歪みなどを形成し、この結晶欠陥や歪みなど（ゲッタリングサイト）に重金属原子等の不純物を捕捉させて固着させる技術のことであり、ゲッタリング層とはゲッタリングサイトを形成した層のことである。
ここで第２のシリコン酸化膜層に対してゲッタリング層とは反対側にシリコン基板（シリコン層）が形成されていて半導体素子の形成後にシリコン層をエッチングにより除去する場合は、ゲッタリング層とシリコン層との間にある第２のシリコン酸化膜層の厚みを厚く形成することが可能となる。従って、シリコン層を除去するためのエッチング時のエッチングのシリコン層面内でのばらつきが大きい場合でも、第２のシリコン酸化膜層の厚み方向の一部が除去されるだけで、第２のシリコン酸化膜はエッチングストップ層としてシリコン層が全てエッチングされるまで半導体基板面内において全面に残存する。そのため、第２のシリコン酸化膜層はエッチングストップ層としての効果を失うことがない。
上記の半導体基板において、第１のシリコン酸化膜層の厚みが５０ｎｍ以下、第２のシリコン酸化膜層の厚みが１００ｎｍ以上であることが好ましい。
この構成により、シリコン層の除去量のばらつきが大きくても、第２のシリコン酸化膜層をエッチングストップ層として用いることができ、また、第１のシリコン酸化膜層は十分薄いため、活性層からゲッタリング層への金属不純物の拡散を妨げることがなく、高いゲッタリング効果を得ることが可能である。
さらに、上記の半導体基板において、ゲッタリング層が第１のシリコン酸化膜層と第２のシリコン酸化膜層とに接触していること、すなわちゲッタリング層が第１のシリコン酸化膜層と第２のシリコン酸化膜層とに挟まれて、両者に直接接触していることが好ましい。
この構成であれば、金属不純物の拡散を邪魔することがなく、高いゲッタリング効果を得ることが可能である。
さらに、上記の半導体基板において、ゲッタリング層は高濃度に不純物ドーピングされた結晶シリコン、ポリシリコン、アモルファスシリコン、ナノシリコンを埋め込んだ酸化膜のいずれかで形成することが好ましい。ここでナノシリコンとは、ナノメートルサイズまで微細化したシリコンであり、ナノシリコンを埋め込んだ酸化膜とは、酸化膜の内部にナノシリコンが含有され、含有されているナノシリコンにより酸化膜としての特性とともにシリコンとしての特性を有するものである。
ゲッタリング層として金属不純物をゲッタリングすることが可能であれば、結晶シリコン、ポリシリコン、アモルファスシリコン、ナノシリコンを埋め込んだ酸化膜のいずれであっても効果は損なわれない。例えば、アモルファスシリコン、ポリシリコンの場合は、製造コストが安いというメリットが生じ、また、ナノシリコンを埋め込んだ酸化膜の場合は、ゲッタリングの効果とエッチングストップ層としての効果を併せて有するため、基板構造が簡易化されるメリットが生じる。
さらに、上記の半導体基板において、高濃度にドーピングされる不純物がボロン、リンのいずれかであることが好ましい。
なぜならば、ボロンやリンはＣＭＯＳプロセスでも使用されており、プロセスとの整合性も良く、金属不純物（特にＦｅ）をゲッタリングすることが可能で、十分な効果を得ることが可能である。
さらに、上記の半導体基板を用いた固体撮像装置の製造方法において、活性層に光電変換を行う受光部と光電変換により得られた信号を外部に出力する周辺回路部とを形成する工程と、半導体基板の活性層上に支持基板を貼り合せる工程Ａと、ゲッタリング層をエッチングストップ層として、第２のシリコン酸化膜層を除去する工程Ｂと、第１のシリコン酸化膜層をエッチングストップ層として、ゲッタリング層を除去する工程を備えていることが好ましい。
この固体撮像装置の製造方法によれば、十分なゲッタリング効果により低ノイズで、ばらつきなく、裏面側の半導体基板を除去した裏面照射型の固体撮像装置を形成することが可能である。
上記の製造方法において、半導体基板は、前記第２のシリコン酸化膜層の面のうち前記ゲッタリング層側の面とは反対側の面上にシリコン層を有していて、工程Ａと工程Ｂとの間に、前記第２のシリコン酸化膜層をエッチングストップ層として、前記シリコン層を除去する工程をさらに備えていることが好ましい。
本発明に係る半導体基板は、半導体素子が形成される活性層とゲッタリング層の間にある第１のシリコン酸化膜層の厚みを薄く形成することが可能である。よって、第１のシリコン酸化膜層が金属不純物の拡散を抑えることがなく、十分なゲッタリング効果により、低ノイズの裏面照射型の固体撮像装置を提供することが可能である。
以下、本発明の実施形態に係る半導体基板および固体撮像装置について図面を用いて説明する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体基板１００の断面構造の一例を模式的に表した図である。
図１は、第１の実施形態に係る半導体基板１００の断面構造の一例を模式的に表した図である。
図１に示すように、本実施形態に係る半導体基板１００は、２層のシリコン酸化膜層を有した半導体基板である。第１及び第２のシリコン酸化膜層（１０１、１０２）と、第１のシリコン酸化膜層１０１の上部に半導体素子が形成される活性層１０３と、第１及び第２のシリコン酸化膜層（１０１、１０２）の間に形成されたゲッタリング層１０４と、シリコン酸化膜層１０２の下部にシリコン層（シリコン基板）１０５とを有している。
第１のシリコン酸化膜層１０１の厚みは第２のシリコン酸化膜層１０２の厚みより薄い。
第１及び第２のシリコン酸化膜層（１０１、１０２）の間に形成されたゲッタリング層１０４は、両方のシリコン酸化膜層１０１，１０２の間に直接積層されて接しており、不純物としてボロンが高濃度にドーピングされた結晶シリコンで形成されている。図１では、ゲッタリング層１０４は、結晶シリコンとしているが、ポリシリコン、アモルファスシリコン、ナノシリコンを埋め込んだ酸化膜をゲッタリング層として用いた場合においても、金属不純物をゲッタリングするゲッタリング効果は損なわれない。また、不純物としてボロンを用いているが、不純物が他の３価の元素を用いた場合でも、またリンなどの５価の元素を用いた場合でも、金属不純物をゲッタリングするゲッタリング効果は損なわれない。ゲッタリング層を構成するシリコンの種類と、不純物の種類との組合せはどのような組合せであってもよい。
活性層１０３とゲッタリング層１０４の間に形成された第１のシリコン酸化膜層１０１の厚みは、本実施形態ではおよそ１０ｎｍとする。また、ゲッタリング層１０４の下方に形成された第２のシリコン酸化膜層１０２の厚みは、本実施形態ではおよそ１００ｎｍとする。
本実施形態の半導体基板１００では、第２のシリコン酸化膜層１０２をエッチングストップ層として、シリコン層１０５をエッチングすれば、半導体基板１００を均一に薄くすることができる。また、活性層１０３とゲッタリング層１０４の間の第１のシリコン酸化膜層１０１は十分に薄いので、ゲッタリング層１０４が活性層１０３からの金属不純物をゲッタリングするゲッタリング効果は損なわれない。
なお、活性層１０３とゲッタリング層１０４の間に形成された第１のシリコン酸化膜層１０１の厚みは、本実施形態ではおよそ１０ｎｍとするが、第１のシリコン酸化膜層１０１の厚みがおよそ５０ｎｍ以下の場合は活性層１０３からゲッタリング層１０４への金属不純物の拡散を邪魔することがなく、十分なゲッタリング効果をえることが可能である。第１のシリコン酸化膜層１０１の厚みは、１ｎｍ以上であれば、ゲッタリング層を除去する際にエッチングストップ層として用いるが可能である。ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）やＫＯＨ（水酸化カリウム）などのエッチャントは、シリコンとシリコン酸化膜のエッチングレート比（選択比）が１０００：１以上と大きく、ゲッタリング層が結晶シリコンで１μｍの場合、選択比より、シリコン酸化膜層の厚みは１ｎｍで十分となる。また、ゲッタリング層がポリシリコンやアモルファスシリコンの場合、選択比はこれ以上に大きくなるので、さらに厚みを薄くすることも可能である。
また、ゲッタリング層の下方に形成された第２のシリコン酸化膜層１０２の厚みは、本実施形態ではおよそ１００ｎｍとするが、１００ｎｍ以上の厚みであっても、裏面側の半導体基板の除去量のばらつきを緩和することが可能であるという効果は損なわれない。第２のシリコン酸化膜層１０２の厚みは、１０μｍ以下であれば、通常のウェハと同様に搬送や処理を行うことが可能である。
（第２の実施形態）
図２は、第２の実施形態に係る固体撮像装置２００の断面構造を模式的に表した図である。
図２は、第２の実施形態に係る固体撮像装置２００の断面構造を模式的に表した図である。
図２に示すように、本実施形態に係る固体撮像装置２００は、２層のシリコン酸化膜層を有した半導体基板を用いている。この半導体基板は、第１及び第２のシリコン酸化膜層（２０１、２０２）と、第１及び第２のシリコン酸化膜層（２０１、２０２）の間に形成されたゲッタリング層２０３と、第１及び第２のシリコン酸化膜層（２０１、２０２）の上部に光電変換を行う受光部２０４と光電変換によって得られた信号を外部に出力する周辺回路部２０５と、第２のシリコン酸化膜層２０２の下部に形成されているシリコン層（シリコン基板）２０６とを備えている。
第１のシリコン酸化膜層２０１の厚みは、第２のシリコン酸化膜層２０２の厚みより薄い。
第１及び第２のシリコン酸化膜層（２０１、２０２）の間に形成されたゲッタリング層２０３は、不純物としてボロンが高濃度にドーピングされた結晶シリコンで形成されている。本発明では、ゲッタリング層２０３は、結晶シリコンにより形成されているが、ポリシリコン、アモルファスシリコン、ナノシリコンを埋め込んだ酸化膜をゲッタリング層として用いた場合においても、金属不純物をゲッタリングするゲッタリング効果は損なわれない。また、不純物としてボロンを用いているが、不純物が他の３価の元素を用いた場合でも、またリンなどの５価の元素を用いた場合でも、金属不純物をゲッタリングするゲッタリング効果は損なわれない。ゲッタリング層を構成するシリコンの種類と、不純物の種類との組合せはどのような組合せであってもよい。
活性層２０３とゲッタリング層２０４の間に形成された第１のシリコン酸化膜層２０１の厚みは、本実施形態ではおよそ１０ｎｍとする。また、ゲッタリング層２０３の下方に形成された第２のシリコン酸化膜層２０２の厚みは、本実施形態ではおよそ１００ｎｍとする。
なお、図２は一般的な固体撮像装置の受光部の断面図の一例を示しており、カラーフィルターやマイクロレンズなどは省略している。本発明は図示された形状に限定されるものではない。
第１及び第２シリコン酸化膜層（２０１、２０２）の上部に光電変換を行う受光部２０４と光電変換により得られた信号を外部に出力する周辺回路部２０５の回路構成を図３に示す。
図３に示すように、本実施形態の固体撮像装置は、複数個の受光部３０１がマトリクス状に配置された撮像領域３０２と、受光部３０１を選択するための垂直シフトレジスタ３０３と、出力信号線３０４を介して受光部３０１から出力された信号を伝達する水平シフトレジスタ３０５とを備えている。
受光部３０１は、例えばフォトダイオードである光電変換素子３０６と、光電変換素子３０６で生じた電荷をフローティングディフュージョン部（ＦＤ部）に転送するための転送トランジスタ３０７と、ＦＤ部に蓄積された電荷信号を増幅して出力信号線３０４に出力する増幅トランジスタ３０８と、一端が電源電圧供給部３０９に接続され、ＦＤ部の状態をリセットするリセットトランジスタ３１０と、増幅トランジスタ３０８によって増幅された信号を出力信号線３０４に出力するか否かを制御する選択トランジスタ３１１とを有している。
転送トランジスタ３０７のゲート電極、リセットトランジスタ３１０のゲート電極、および選択トランジスタ３１１のゲート電極は、各々垂直シフトレジスタ３０３により制御される出力パルス線３１２、３１３、３１４に接続されている。なお、これは受光部の一例であり、本発明はこれに限定されない。少なくとも受光部内に１つ以上の光電変換素子３０６が配置された回路構成であれば本発明の固体撮像装置に用いることができる。
また、本実施形態では、固体撮像装置としてＭＯＳ型固体撮像装置を用いている。ＭＯＳ型固体撮像装置は、周辺回路（垂直シフトレジスタ３０３、水平シフトレジスタ３０５、信号出力回路、カラムアンプ等）を撮像領域３０２と同一チップ上に設けることができるので、小面積化や信号処理時間の短縮等を図ることができる。しかしながら、本発明はＣＣＤ型固体撮像装置に適用することも可能である。
図４は、本発明の一例である半導体基板を用いた固体撮像装置の製造手順を示す概略図である。
詳細内容は省略するが、まず図４（ａ）に示すように第１の実施形態と同様の半導体基板４００に、フォトダイオードなどの光電変換部を有する受光部４０１と、受光部４０１の信号を外部に出力するための配線４０２が形成される。
次に図４（ｂ）に示すように、配線層上、即ち活性層上に支持基板４０３を貼り合せる。ここで、貼り合せ材としてＢＣＢ（ベンゾシクロブテン）などの接着剤４０４を用いているが、酸化膜やメタルなどを貼り合せ材として用いても効果は損なわれない。また、支持基板４０３は、シリコン基板またはガラス基板を用いているが、デバイスが形成される基板が薄くなった場合に、ハンドリングに対する基板の強度を保つことが出来る材料なら代用は可能である。
次に図４（ｃ）に示すように、裏面のシリコン層４０８を除去する。シリコン層４０８の除去には、第２のシリコン酸化膜層４０５をエッチングストップ層に用いて、物理研磨、ドライエッチング、ウェットエッチングを行う一般的な方法を用いている。
本実施形態の半導体基板を用いた場合、第２のシリコン酸化膜層４０５の厚みを厚くすることができるので、シリコン層４０８除去時の除去量が半導体基板の面内においてばらついても、エッチングストップ層としての効果が大きく、第２のシリコン酸化膜層４０５が除去されすぎることはない。
次に、図４（ｄ）で示すように第２のシリコン酸化膜層４０５をシリコン酸化膜層とゲッタリング層４０６の選択比が大きいＨＦ（フッ酸）などのエッチャントを用いたウェットエッチングで除去する。ここで、ウェットエッチングにより、第２のシリコン酸化膜層４０５を除去したが、ドライエッチングにより除去することも可能である。
次に、図４（ｅ）に示すように、ゲッタリング層４０６を第１のシリコン酸化膜層４０７をエッチングストップ層として、ゲッタリング層とシリコン酸化膜層の選択比が大きいＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）やＫＯＨ（水酸化カリウム）などのエッチャントを用いたウェットエッチングで除去する。ここで、ウェットエッチングにより、ゲッタリング層４０６を除去したが、ドライエッチングにより除去することも可能である。
本実施形態の半導体基板では、第２のシリコン酸化膜層２０２、４０５をエッチングストップ層として、シリコン層２０６、４０８をエッチングすれば、半導体基板を均一に薄くすることができる。また、活性層２０７又は受光素子とゲッタリング層２０３，４０６との間の第１のシリコン酸化膜層２０１、４０７は十分に薄いので、ゲッタリング層２０３、４０６が金属不純物をゲッタリングするゲッタリング効果は損なわれない。
なお、活性層２０７又は受光素子とゲッタリング層２０３、４０６との間に形成された第１のシリコン酸化膜層２０１、４０７の厚みは、本実施形態ではおよそ１０ｎｍとするが、第１のシリコン酸化膜層の厚みがおよそ５０ｎｍ以下の場合は金属不純物の拡散を妨害してしまうことがなく、十分なゲッタリング効果を得ることができる。
また、ゲッタリング層の下方に形成された第２のシリコン酸化膜層２０２、４０５の厚みは、本実施形態ではおよそ１００ｎｍとするが、１００ｎｍ以上の厚みであっても、裏面側のシリコン層２０６、４０８の除去量のばらつきを緩和することができるという効果は損なわれない。
本発明に係る半導体基板は、様々な種類の半導体回路素子の基板として有用であり、特に、画像撮影機能を有するデジタルカメラや携帯電話、ビデオカメラ、監視カメラ等の種々の撮像装置の基板として有用である。
１００ 半導体基板
１０１ 第１のシリコン酸化膜層
１０２ 第２のシリコン酸化膜層
１０３ 活性層
１０４ ゲッタリング層
１０５ シリコン基板（シリコン層）
２００ 固体撮像装置
２０１ 第１のシリコン酸化膜層
２０２ 第２のシリコン酸化膜層
２０３ ゲッタリング層
２０４ 受光部
２０５ 周辺回路部
２０６ シリコン基板（シリコン層）
２０７ 活性層
３０１ 受光部
３０２ 撮像領域
３０３ 垂直シフトレジスタ
３０４ 出力信号線
３０５ 水平シフトレジスタ
３０６ 光電変換素子
３０７ 転送トランジスタ
３０８ 増幅トランジスタ
３０９ 電源電圧供給部
３１０ リセットトランジスタ
３１１ 選択トランジスタ
３１２ 出力パルス線
３１３ 出力パルス線
３１４ 出力パルス線
４００ 半導体基板
４０１ 受光部
４０２ 配線
４０３ 支持基板
４０４ 接着剤
４０５ 第２のシリコン酸化膜層
４０６ ゲッタリング層
４０７ 第１のシリコン酸化膜層
４０８ シリコン層
１０１ 第１のシリコン酸化膜層
１０２ 第２のシリコン酸化膜層
１０３ 活性層
１０４ ゲッタリング層
１０５ シリコン基板（シリコン層）
２００ 固体撮像装置
２０１ 第１のシリコン酸化膜層
２０２ 第２のシリコン酸化膜層
２０３ ゲッタリング層
２０４ 受光部
２０５ 周辺回路部
２０６ シリコン基板（シリコン層）
２０７ 活性層
３０１ 受光部
３０２ 撮像領域
３０３ 垂直シフトレジスタ
３０４ 出力信号線
３０５ 水平シフトレジスタ
３０６ 光電変換素子
３０７ 転送トランジスタ
３０８ 増幅トランジスタ
３０９ 電源電圧供給部
３１０ リセットトランジスタ
３１１ 選択トランジスタ
３１２ 出力パルス線
３１３ 出力パルス線
３１４ 出力パルス線
４００ 半導体基板
４０１ 受光部
４０２ 配線
４０３ 支持基板
４０４ 接着剤
４０５ 第２のシリコン酸化膜層
４０６ ゲッタリング層
４０７ 第１のシリコン酸化膜層
４０８ シリコン層
Claims (10)
- 第１のシリコン酸化膜層、第２のシリコン酸化膜層、ゲッタリング層及び半導体素子が形成される活性層を備え、
前記ゲッタリング層は、前記第１のシリコン酸化膜層と前記第２のシリコン酸化膜層との間に存しているとともに、前記活性層は前記第１のシリコン酸化膜層に対して前記ゲッタリング層とは反対側に存しており、
前記第１の酸化膜層の厚みは前記第２の酸化膜層の厚みよりも小さい、半導体基板。 - 前記第１のシリコン酸化膜層の厚みは５０ｎｍ以下であり、
前記第２のシリコン酸化膜層の厚みは１００ｎｍであることを特徴とする請求項１に記載の半導体基板。 - 前記ゲッタリング層は、前記第１のシリコン酸化膜層及び前記第２のシリコン酸化膜層に接していることを特徴とする請求項１または２に記載の半導体基板。
- 前記ゲッタリング層が高濃度に不純物ドーピングされた結晶シリコンにより形成されていることを特徴とする請求項１から３のいずれか一つに記載の半導体基板。
- 前記ゲッタリング層が高濃度に不純物ドーピングされたポリシリコンにより形成されていることを特徴とする請求項１から３のいずれか一つに記載の半導体基板。
- 前記ゲッタリング層が高濃度に不純物ドーピングされたアモルファスシリコンにより形成されていることを特徴とする請求項１から３のいずれか一つに記載の半導体基板。
- 前記ゲッタリング層が高濃度に不純物ドーピングされたナノシリコンを埋め込んだ酸化膜により形成されていることを特徴とする請求項１から３のいずれか一つに記載の半導体基板。
- 前記ゲッタリング層に高濃度にドーピングされた不純物は、ボロン、リンのいずれかであることを特徴とする請求項４から７のいずれか一つに記載の半導体基板。
- 請求項１から８のいずれか一つに記載の半導体基板を用いた固体撮像装置の製造方法であって、
前記活性層に、光電変換を行う受光部と、光電変換により得られた信号を外部に出力する周辺回路部とを形成する工程と、
半導体基板の前記活性層上に支持基板を貼り合せる工程Ａと、
前記ゲッタリング層をエッチングストップ層として、前記第２のシリコン酸化膜層を除去する工程Ｂと、
前記第１のシリコン酸化膜層をエッチングストップ層として、前記ゲッタリング層を除去する工程と
を備えたことを特徴とする固体撮像装置の製造方法。 - 前記半導体基板は、前記第２のシリコン酸化膜層の面のうち前記ゲッタリング層側の面とは反対側の面上にシリコン層を有しており、
前記工程Ａと工程Ｂとの間に、前記第２のシリコン酸化膜層をエッチングストップ層として、前記シリコン層を除去する工程をさらに備えたことを特徴する、請求項９に記載の固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010118316A JP2011249397A (ja) | 2010-05-24 | 2010-05-24 | 半導体基板及びこれを用いた固体撮像装置の製造方法 |
| PCT/JP2010/006116 WO2011148434A1 (ja) | 2010-05-24 | 2010-10-14 | 半導体基板及びこれを用いた固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010118316A JP2011249397A (ja) | 2010-05-24 | 2010-05-24 | 半導体基板及びこれを用いた固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011249397A true JP2011249397A (ja) | 2011-12-08 |
Family
ID=45003443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010118316A Withdrawn JP2011249397A (ja) | 2010-05-24 | 2010-05-24 | 半導体基板及びこれを用いた固体撮像装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2011249397A (ja) |
| WO (1) | WO2011148434A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220122849A1 (en) * | 2018-04-20 | 2022-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and Method for Embedded Gettering in a Silicon On Insulator Wafer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199632A (ja) * | 1990-11-29 | 1992-07-20 | Fujitsu Ltd | Ｓｏｉウエハ及びその製造方法 |
| JP2806277B2 (ja) * | 1994-10-13 | 1998-09-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3171322B2 (ja) * | 1997-03-11 | 2001-05-28 | 日本電気株式会社 | Ｓｏｉ基板およびその製造方法 |
| JP2004327489A (ja) * | 2003-04-21 | 2004-11-18 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ及びその製造方法 |
| JP4610586B2 (ja) * | 2007-07-02 | 2011-01-12 | 富士フイルム株式会社 | 半導体素子の製造方法 |
| JP5487565B2 (ja) * | 2008-06-19 | 2014-05-07 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハおよびその製造方法 |
| JP2010098107A (ja) * | 2008-10-16 | 2010-04-30 | Sumco Corp | 裏面照射型固体撮像素子の製造方法、固体撮像素子用エピタキシャル基板 |
-
2010
- 2010-05-24 JP JP2010118316A patent/JP2011249397A/ja not_active Withdrawn
- 2010-10-14 WO PCT/JP2010/006116 patent/WO2011148434A1/ja active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220122849A1 (en) * | 2018-04-20 | 2022-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and Method for Embedded Gettering in a Silicon On Insulator Wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011148434A1 (ja) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4793493B2 (ja) | 固体撮像素子及びその駆動方法並びに固体撮像素子行列 | |
| WO2017169884A1 (ja) | 固体撮像素子、センサ装置、および電子機器 | |
| US8017426B2 (en) | Color filter array alignment mark formation in backside illuminated image sensors | |
| WO2015025723A1 (ja) | 固体撮像素子および電子機器 | |
| TWI501389B (zh) | 具有前側及背側光偵測器之影像感測器 | |
| JP4997879B2 (ja) | 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置 | |
| US20090140365A1 (en) | Image sensor with back-side illuminated photoelectric converters | |
| TW201507122A (zh) | 固態影像拾取裝置、製造固態影像拾取裝置之方法及電子設備 | |
| TW201126702A (en) | Solid-state imaging device, method of manufacturing the same, method of driving the same, and electronic apparatus | |
| CN102683410B (zh) | 场效应晶体管及其制造方法、固态成像装置和电子设备 | |
| JP2010192794A (ja) | 固体撮像装置とその製造方法および撮像装置 | |
| TWI431765B (zh) | 固態影像拾取裝置及其製造方法、影像拾取裝置、半導體裝置及其製造方法、及半導體基板 | |
| CN104701334A (zh) | 采用深沟槽隔离的堆叠图像传感器的制作方法 | |
| JP2010212307A (ja) | 固体撮像素子及びその製造方法、電子機器 | |
| JP4610586B2 (ja) | 半導体素子の製造方法 | |
| US20130292787A1 (en) | Low cost backside illuminated cmos image sensor package with high integration | |
| JP5481419B2 (ja) | 半導体装置の製造方法 | |
| TW200812078A (en) | Method of forming elevated photosensor and resulting structure | |
| JP2005259828A (ja) | 固体撮像素子及びその製造方法 | |
| JP2008172005A (ja) | 固体撮像装置、電子モジュール及び電子機器 | |
| TW201238041A (en) | Solid-state imaging device and manufacturing method of solid-state imaging device | |
| JP2010092988A (ja) | 半導体基板およびその製造方法、固体撮像装置の製造方法 | |
| JP2019201171A (ja) | 撮像装置及びその製造方法 | |
| WO2011148434A1 (ja) | 半導体基板及びこれを用いた固体撮像装置の製造方法 | |
| TW201301489A (zh) | 固態影像感測裝置及固態影像感測裝置之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130806 |