JP2008027974A

JP2008027974A - エピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法

Info

Publication number: JP2008027974A
Application number: JP2006195597A
Authority: JP
Inventors: Masakatsu Suzuki; 政勝鈴木
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-07-18
Filing date: 2006-07-18
Publication date: 2008-02-07

Abstract

【課題】熱処理が短時間化かつ低温化したとしてもゲッタリング効果の低減を抑制する。
【解決手段】シリコン基板１０１と、シリコン基板１０１上に配された、シリコン基板の厚みよりも薄いエピタキシャル層１０３とを備え、シリコン基板１０１におけるエピタキシャル層１０３に隣接する隣接部位１０２は、機械的損傷が与えられることにより生じた積層欠陥を有する。この積層欠陥はゲッタリングサイトとして機能する。したがって、エピタキシャル層１０３の表面に素子活性領域を形成することとすれば、素子活性領域とゲッタリングサイトとの距離を短縮することができ、熱処理が短時間化かつ低温化したとしてもゲッタリング効果の低減を抑制することができる。
【選択図】図１

Description

本発明は、エピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法に関し、さらに詳しくは、金属不純物を強力にゲッタリングし、リーク電流が少なく酸化膜耐圧が高い半導体装置を高い歩留りで形成することができるエピタキシャル基板、暗電流や白キズが少ない固体撮像素子、及びこれらの製造方法を提供する技術に関する。

固体撮像素子の製造過程では、素子活性領域となるエピタキシャル基板の表面付近に金属不純物（Fe、Cu、Ni等）が導入されてしまうことがある。金属不純物は白キズの発生や暗電流の増加の原因となるため、素子活性領域から極力除去することが望ましい。そこで一般に、固体撮像素子は、その製造過程においてゲッタリング技術が適用されている。
ゲッタリング技術の一つとして、BSD(Back Side Damage)法が知られている。BSD法は基板裏面に機械的損傷を与えることでゲッタリングサイトを形成する方法である。BSD法が適用された基板を用いれば、製造過程において基板表面に金属不純物が導入されたとしても、熱処理を施すことで金属不純物を拡散させて基板裏面のゲッタリングサイトに捕獲させることができる。したがって、基板表面の素子活性領域から金属不純物を極力除去することができる。

なお、機械的損傷の付与は、サンドブラストによる方法が一般的であるが、キャビティの崩壊を利用する方法も提案されている（例えば、特許文献１参照）。
特開２０００−２５２２８７号公報

BSD法では基板裏面にゲッタリングサイトが形成されているため、基板表面に導入された金属不純物をゲッタリングサイトまで拡散させるために比較的長時間かつ高温の熱処理を施す必要がある。しかしながら、近年、固体撮像素子の分野では画素の微細化が進み、基板に施すことができる熱処理の時間及び温度は短時間化かつ低温化してきている。今後さらに画素の微細化が進めば、金属不純物をゲッタリングサイトまで拡散するのに十分な熱処理を施すことができなくなり、ゲッタリング効果が低減してしまうおそれがある。

そこで、本発明は、上記問題に鑑み、熱処理が短時間化かつ低温化したとしてもゲッタリング効果の低減を抑制することができるエピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子、及び固体撮像素子の製造方法を提供することを目的とする。すなわち、金属不純物を強力にゲッタリングし、リーク電流が少なく酸化膜耐圧が高い半導体装置を高い歩留りで形成することができるエピタキシャル基板、暗電流や白キズが少ない固体撮像素子、及びこれらの製造方法を提供することを目的とする。

本発明に係るエピタキシャル基板は、半導体基板と、前記半導体基板上に配されたエピタキシャル層とを備え、前記半導体基板における前記エピタキシャル層に隣接する隣接部位は、積層欠陥を有する。
本発明に係るエピタキシャル基板の製造方法は、半導体基板の表面に機械的損傷を与える損傷付与工程と、前記損傷付与工程により与えられた機械的損傷を残存させた状態で、半導体基板の前記表面にエピタキシャル層を積層する積層工程とを含む。

本発明に係る固体撮像素子は、半導体基板と、前記半導体基板上に配され、光検出部を有するエピタキシャル層とを備え、前記半導体基板における前記エピタキシャル層に隣接する隣接部位は、積層欠陥を有する。
本発明に係る固体撮像素子の製造方法は、半導体基板の表面に機械的損傷を与える損傷付与工程と、前記損傷付与工程により与えられた機械的損傷を残存させた状態で、半導体基板の前記表面にエピタキシャル層を積層する積層工程と、前記積層工程により積層されたエピタキシャル層に光検出部を形成する形成工程と、前記エピタキシャル層に導入された金属不純物が前記半導体基板の機械的損傷が与えられた部位にまで拡散するように、前記半導体基板を加熱する加熱工程とを含む。

上記構成のエピタキシャル基板によれば、隣接部位は積層欠陥を有している。この積層欠陥はゲッタリングサイトとして機能する。したがって、エピタキシャル層の表面に素子活性領域を形成することとすれば、素子活性領域とゲッタリングサイトとの距離を短縮することができ、熱処理が短時間化かつ低温化したとしてもゲッタリング効果の低減を抑制することができる。

上記構成のエピタキシャル基板の製造方法によれば、機械的損傷から多数の積層欠陥が発生するので、上記構成のゲッタリング能力を有するエピタキシャル基板を製造することができる。なお、ゲッタリングサイトを形成するには、機械的損傷を与える方法以外に、基板内部に酸素析出物を析出させる方法（IG法）がある。しかしながら、IG法は以下のような欠点がある。第１に、酸素析出物の析出制御が容易ではなく、製品毎にゲッタリング効果がばらついてしまう。第２に、酸素析出物を析出させるために基板に長時間かつ高温の熱処理を施す必要があるが、素子の微細化に伴う熱処理の短時間化、低温化により酸素析出物が減少する。第３に、現在の熱処理装置では大口径の基板に長時間かつ高温の熱処理を施すと、転位やスリップが発生することがあり、生産量の増大を図ることができない。機械的損傷を与える方法であれば、上記のような欠点がなく、IG法に比べて優れている。

上記構成の固体撮像素子及びその製造方法によれば、素子活性領域とゲッタリングサイトとの距離を短縮することができるので、熱処理が短時間化かつ低温化したとしてもゲッタリング効果の低減を抑制することができる。
また、前記隣接部位は、さらに、結晶歪みを有することとしてもよい。
結晶歪みはゲッタリングサイトとして機能するので、さらに、ゲッタリング能力を向上させることができる。

また、前記半導体基板は、シリコンを主成分とし、所定濃度で炭素を含有することとしてもよい。
上記構成によれば、シリコンの原子半径と炭素の原子半径とが異なることから結晶歪みが生じる。結晶歪みはゲッタリングサイトとして機能するので、さらに、ゲッタリング能力を向上させることができる。また、炭素は金属と共有結合するため、ゲッタリングした金属を保持する能力が高く、素子活性領域への金属の再放出を抑制することができる。

また、前記損傷付与工程は、半導体基板を液体中に浸し、液体中に浸された半導体基板の表面近傍でキャビティを崩壊させることにより、半導体基板の表面に機械的損傷を与えることとしてもよい。
上記構成によれば、サンドブラストによる方法と比較して、SiO₂粒子によるコンタミネーションを抑制することができるとともに半導体基板の深い領域にまで機械的損傷を付与することができる。したがって、サンドブラストによる方法よりもゲッタリング効果を高めることができる。

また、前記損傷付与工程は、半導体基板の表面に、機械的損傷を抑制する保護膜を成膜し、前記保護膜を介して半導体基板の表面に機械的損傷を与え、機械的損傷を与えた後に前記保護膜を除去することとしてもよい。
上記構成によれば、保護膜を介して機械的損傷を与えるので、半導体基板の最表面の損傷を抑えることができる。したがって、エピタキシャル層の結晶性を高めることができ、エピタキシャル基板の電気的特性を向上させることができる。

また、前記半導体基板は、シリコン基板であり、前記保護膜は、シリコン酸化膜又はシリコン窒化膜であることとしてもよい。
上記構成によれば、一般的なシリコンプロセスにおいて用いられる方法により容易に保護膜を成膜することができる。
また、前記半導体基板は、シリコンを含有する材料と炭素を含有する材料とが溶融された原料融液から結晶成長されてなることとしてもよい。

上記構成によれば、シリコンの原子半径と炭素の原子半径とが異なることから結晶歪みが生じる。結晶歪みはゲッタリングサイトとして機能するので、さらに、ゲッタリング効果を高めることができる。さらに、シリコンと炭素とが溶融された原料融液から結晶成長させることで、シリコン基板中に一様に炭素が分布する。その結果、エピタキシャル基板の電気的特性が位置によりばらつくことを低減することができる。

また、前記エピタキシャル基板の製造方法は、さらに、前記損傷付与工程により機械的損傷が与えられた半導体基板の前記表面を平坦化する平坦化工程を含み、前記積層工程は、前記平坦化工程により平坦化された半導体基板の表面に、エピタキシャル層を積層することとしてもよい。
上記構成によれば、半導体基板の表面を平坦化するので、エピタキシャル層の結晶性を高めることができる。したがって、エピタキシャル基板の電気的特性を向上させることができる。

本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
（実施の形態１）
図１は、実施の形態１に係るエピタキシャル基板の製造過程を示す断面図である。
最初にシリコン基板１０１を準備し、洗浄、乾燥させる（図１（ａ））。シリコン基板１０１は、CZ(Czochralski)法で結晶成長させた単結晶を、面方位を＜１００＞とし、厚みを725μmとしてスライスしたものである。シリコン基板１０１には、抵抗率が0.25〜0.5Ωcmとなるようにn型不純物がドープされている。

次にシリコン基板１０１の表面付近の部位１０２に機械的損傷を与える（図１（ｂ））。機械的損傷が与えられた結果、部位１０２には結晶歪みが生じる。
図２は、シリコン基板に機械的損傷を付与する方法を示す図である。
シリコン基板１０１は、表面１０１ａを上にして試料台３に載置され、治具５により試料台３に固定されている。容器１内にはシリコン基板１０１が浸されるように液体２が貯留されている。このような状態で、高圧ポンプを動作させ、管路６を通じて高圧液体をノズル７に導き、シリコン基板１０１の表面１０１ａに向けて噴射させる。そうすると、高圧液体の噴流にキャビティ８が発生し、シリコン基板１０１の表面１０１ａ付近で崩壊する。このキャビティの崩壊の衝撃力がシリコン基板１０１の部位１０２に機械的損傷を与える。この方法の詳細については、特許文献１に記載されている。

次にシリコン基板１０１をRCA洗浄することにより、シリコン基板１０１の表面１０１ａを平坦化する（図１（ｃ））。
次にシリコン基板１０１にエピタキシャル層１０３を積層する（図１（ｄ））。これにより、エピタキシャル基板を製造することができる。以下に、エピタキシャル層１０３の積層について具体例を示す。

まずシリコン基板１０１をエピタキシャル炉に装着する。そしてエピタキシャル炉中の大気をN₂ガスで置換し、さらに、N₂ガスをH₂ガスで置換する。その後、エピタキシャル炉内の温度を900℃まで上昇させ、所定期間にわたり維持する。所定期間経過後にエピタキシャル炉内の温度を1150℃まで上昇させ、H₂ガスでシリコン基板１０１の表面の自然酸化膜を除去するとともに、HClガスでシリコン基板１０１の表面を軽くエッチオフして清浄な表面を露出させる。次に、エピタキシャル炉内の温度をエピタキシャル成長温度である1100℃まで降下させ、エピタキシャル炉内のガスを原料ガスに切り換えて、シリコン基板１０１の表面上にシリコン結晶をエピタキシャル成長させる。原料ガスとしては、SiHCl₃＋PH₃＋H₂を用いる。シリコン結晶を約1μm/分の速度で6μmの厚みにまで成長させた後、エピタキシャル炉内を自然冷却させ、炉内の温度が200℃まで降下した時点で原料ガスをN₂ガスで置換する。その後、エピタキシャル層１０３が積層されたシリコン基板１０１をエピタキシャル炉から取り出す。このようにして積層されたエピタキシャル層１０３の抵抗率は10〜15Ωcm程度であった。

上述のように、エピタキシャル層１０３の積層工程は熱処理を含む。シリコン基板１０１に与えられた機械的損傷は、この熱処理により多数の積層欠陥を発生させる。この積層欠陥は、ゲッタリングサイトとして機能する。なお、この例ではエピタキシャル層１０３の積層工程中の熱処理により積層欠陥を発生させているが、積層工程とは別に熱処理工程を設けることとしてもよい。

発明者は、以下の方法によりBSD法、IG法、本実施の形態を適用したエピタキシャル基板の性能評価を実施した。
BSD法、IG法、本実施の形態を適用したエピタキシャル基板をそれぞれ準備し、Feを100ppm混入したHNO₃溶液中に約10分間、それぞれの基板を浸漬させて、表面に約1×10¹³cm^-2の故意汚染を施した。その後、1000℃、１時間の熱処理によってFeを基板中に拡散させた。次に、SC1、SC2、希フッ酸による洗浄を行い、続いて、厚さ20nmのSiO₂膜を1000℃の熱酸化により形成した。このSiO₂膜上にAl蒸着膜によるゲート電極を形成してMOS型ダイオードを作製し、耐圧測定を行った。その結果、本実施の形態を適用したエピタキシャル基板の良品率を１とした場合、BSD法、IG法を適用したエピタキシャル基板では、それぞれ、０．８及び０．９であった。

この測定結果から、本実施の形態のエピタキシャル基板は、BSD法及びIG法に比べてゲッタリング能力が高いことが判明した。
従って、本発明の実施の形態のエピタキシャル基板の製造方法によれば、半導体基板中の金属不純物を強力にゲッタリングし、リーク電流が少なく酸化膜耐圧が高い半導体装置を高い歩留りで形成することができる。
（実施の形態２）
図３及び図４は、実施の形態２に係る固体撮像素子の製造過程を示す断面図である。

まず、実施の形態１の方法により作成したエピタキシャル基板を準備する（図３（ａ））。
エピタキシャル層１０３の表面に、シリコン酸化膜１２１及びシリコン窒化膜１２２を形成して素子形成領域以外の部分を除去した後に、イオン注入によりp型ウェル領域１０４を形成する（図３（ｂ））。エピタキシャル層１０３の素子形成領域以外の領域は、熱酸化によりLOCOSが形成される。

LOCOSの形成後、エピタキシャル層１０３に、イオン注入によりn型領域１０５を形成する（図３（ｃ））。
次に、エピタキシャル層１０３の表面に形成されたシリコン酸化膜１２１及びシリコン窒化膜１２２を除去して、改めてエピタキシャル層１０３の表面に、熱酸化によりゲート絶縁膜１０９を形成する（図４（ａ））。ゲート絶縁膜１０９の厚みは30nmとする。

この後、イオン注入により、p型領域１１３、１１５、n型領域１０７、p型領域１０８を形成する（図４（ｂ））。さらに、ゲート絶縁膜１０９上にゲート電極１１０を形成してからp型領域１１６を形成し、反射防止膜１１７、層間絶縁膜１１８、遮光膜１１９、表面保護膜１２０を形成する（図４（ｃ））。ゲート電極１１０は、CVD法（気相成長法）により200nmのポリシリコン膜を成長させ、当該ポリシリコン膜の不要部分をドライエッチングにより除去することで形成する。遮光膜１１９は、スパッタリング法により400nmのアルミニウム膜を成膜させ、当該アルミニウム膜の不要部分をドライエッチングにより除去することで形成する。

固体撮像素子の製造過程では、上述したように熱酸化やCVDのようにエピタキシャル基板を加熱する工程がある。したがって、製造過程においてエピタキシャル層１０３に金属不純物が導入されてしまったとしても、加熱工程により金属不純物をゲッタリングサイト（部位１０２）まで拡散させることができる。
発明者は、BSD法、IG法、本実施の形態を適用したエピタキシャル基板から固体撮像素子を作成し、白キズの個数と暗電流成分の大きさとを測定した。測定は60℃の条件下で行った。その結果、BSD法、IG法を適用した固体撮像素子では、白キズがそれぞれ100万画素中8画素、5画素であったのに対し、本発明を適用した固体撮像素子では、白キズが100万画素中2画素であった。また、BSD法、IG法を適用した固体撮像素子では、暗電流成分の大きさがそれぞれ1.5mV、1.0mVであったのに対し、本実施の形態を適用した固体撮像素子では、暗電流成分の大きさが0.5mVであった。

この測定結果から、本実施の形態のゲッタリング技術は、BSD法及びIG法に比べてゲッタリング効果が高いことが判明した。
（実施の形態３）
実施の形態３では、シリコン基板に機械的損傷を付与する工程において、シリコン基板の表面に保護膜を成膜することだけが実施の形態１と異なる。これ以外の構成については実施の形態１及び実施の形態２と同様なので説明を省略する。

図５は、実施の形態３に係る固体撮像素子の製造過程を示す断面図である。
まず、シリコン基板１０１を準備する。これについては実施の形態１と同様である。
次に、シリコン基板１０１の表面１０１ａに、最表面の機械的損傷を抑制する保護膜１３０を成膜する（図５（ａ））。保護膜１３０は、熱酸化によりシリコン基板１０１の表面を酸化させることにより成膜される。シリコン酸化膜の厚みは20nmとする。

次に、保護膜１３０を介してシリコン基板１０１の表面１０１ａに機械的損傷を与える。機械的損傷の付与方法は、実施の形態１と同様である。ただし、機械的損傷は保護膜１３０を介して付与されるので、シリコン基板１０１の最表面は機械的損傷から保護される。
次に、保護膜１３０を除去する（図５（ｃ））。保護膜の除去は、フッ酸系のエッチング液でシリコン酸化膜をエッチングすることにより行う。

上記工程によりシリコン基板１０１に機械的損傷を付与することができる。機械的損傷付与後の工程については、実施の形態１と同様である。
本実施の形態を適用した固体撮像素子についても白キズの個数と暗電流成分の大きさとを測定したところ、白キズは100万画素中１画素であり、暗電流成分の大きさは0.4mVであった。
（実施の形態４）
実施の形態４では、機械的損傷が付与される部位が実施の形態１と異なる。これ以外の構成については実施の形態１及び実施の形態２と同様なので説明を省略する。

図６は、実施の形態４に係る固体撮像素子の製造過程を示す断面図である。
最初にシリコン基板１０１を準備し、洗浄、乾燥させる（図６（ａ））。
次にシリコン基板１０１の表面１０１ａにエピタキシャル層２０１を積層する（図６（ｂ））。エピタキシャル層２０１の積層は、実施の形態１と同様である。
次にエピタキシャル層２０１の部位２０２に機械的損傷を与える（図６（ｃ））。部位２０２は、素子活性領域となる領域２０３以外の領域（例えば、LOCOSが形成される領域）に存在することとなるように設計される。機械的損傷の付与方法は、実施の形態１と同様である。

以上の工程を経ることにより、エピタキシャル基板を製造することができる。なおエピタキシャル層２０１の部位２０２に与えられた機械的損傷は、固体撮像素子を製造する過程で多数の積層欠陥を発生させる。この積層欠陥は、ゲッタリングサイトとして機能する。
本実施の形態を適用した固体撮像素子についても白キズの個数と暗電流成分の大きさとを測定したところ、白キズは100万画素中2画素であり、暗電流成分の大きさは0.5mVであった。

以上、本発明に係るエピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法について、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。例えば、以下のような変形例が考えられる。
（１）実施の形態では、半導体基板としてシリコン基板を例に挙げて説明しているが、本発明はこの例に限定されない。例えば、半導体基板としてシリコンを含有する材料と炭素を含有する材料とが溶融された原料融液からCZ法で結晶成長されてなる基板でも構わない。このような基板を適用した固体撮像素子について白キズの個数と暗電流成分の大きさとを測定したところ、白キズは発生せず、暗電流成分の大きさは0.2mVであった。
（２）実施の形態３では、保護膜１３０としてシリコン酸化膜を例に挙げて説明しているが、本発明はこの例に限定されない。例えば、熱窒化又はCVD法により成膜されたシリコン窒化膜でも構わない。この場合、保護膜の除去は、リン酸系のエッチング液でシリコン窒化膜をエッチングすることにより行うことができる。保護膜としてシリコン窒化膜を適用した固体撮像素子について白キズの個数と暗電流成分の大きさとを測定したところ、シリコン酸化膜を適用した固体撮像素子と同等の結果を得ることができた。
（３）実施の形態４では、エピタキシャル層２０１にp型領域やn型領域を形成する前に、エピタキシャル層２０１の部位２０２に機械的損傷を与えているが、本発明はこの例に限定されない。例えば、p型領域やn型領域を形成する工程の合間に部位２０２に機械的損傷を与えることとしてもよい。
（４）実施の形態では、半導体基板としてn型のシリコン基板を例に挙げて説明しているが、本発明はこの例に限定されない。例えば、p型のシリコン基板でも構わない。この場合には、p型ウェル領域を形成する必要がなくなる。
（５）実施の形態では、固体撮像素子としてCCD型の撮像素子を例に挙げて説明しているが、本発明はこの例に限定されない。例えば、MOS型の撮像素子やこれら以外の撮像素子でも構わない。この場合、ゲッタリング能力はCCD型の撮像素子と同等であると考えられ、白キズの個数や暗電流成分の大きさもCCD型の撮像素子と同程度であると考えられる。

なお、MOS型の撮像素子では、一般的にその製造過程における熱処理がCCD型の撮像素子に比べて短時間かつ低温である。そのため、本発明の効果がいっそう顕著に現れると考えられる。

本発明は、例えば、デジタルカメラに利用することができる。

実施の形態１に係るエピタキシャル基板の製造過程を示す断面図である。シリコン基板に機械的損傷を付与する方法を示す図である。実施の形態２に係る固体撮像素子の製造過程を示す断面図である。実施の形態２に係る固体撮像素子の製造過程を示す断面図である。実施の形態３に係る固体撮像素子の製造過程を示す断面図である。実施の形態４に係る固体撮像素子の製造過程を示す断面図である。

符号の説明

１容器
２液体
３試料台
５治具
６管路
７ノズル
８キャビティ
１０１シリコン基板
１０２シリコン基板の部位
１０３エピタキシャル層
１０４ p型ウェル領域
１０５ n型領域
１０７ n型領域
１０８ p型領域
１０９ゲート絶縁膜
１１０ゲート電極
１１３ p型領域
１１６ p型領域
１１７反射防止膜
１１８層間絶縁膜
１１９遮光膜
１２０表面保護膜
１２１シリコン酸化膜
１２２シリコン窒化膜
１３０保護膜
２０１エピタキシャル層
２０２エピタキシャル層の部位
２０３素子活性領域

Claims

半導体基板と、
前記半導体基板上に配されたエピタキシャル層とを備え、
前記半導体基板における前記エピタキシャル層に隣接する隣接部位は、積層欠陥を有すること
を特徴とするエピタキシャル基板。
前記隣接部位は、さらに、結晶歪みを有すること
を特徴とする請求項１に記載のエピタキシャル基板。
前記半導体基板は、シリコンを主成分とし、所定濃度で炭素を含有すること
を特徴とする請求項１に記載のエピタキシャル基板。
半導体基板の表面に機械的損傷を与える損傷付与工程と、
前記損傷付与工程により与えられた機械的損傷を残存させた状態で、半導体基板の前記表面にエピタキシャル層を積層する積層工程と
を含むことを特徴とするエピタキシャル基板の製造方法。
前記損傷付与工程は、
半導体基板を液体中に浸し、液体中に浸された半導体基板の表面近傍でキャビティを崩壊させることにより、半導体基板の表面に機械的損傷を与えること
を特徴とする請求項４に記載のエピタキシャル基板の製造方法。
前記損傷付与工程は、
半導体基板の表面に、機械的損傷を抑制する保護膜を成膜し、前記保護膜を介して半導体基板の表面に機械的損傷を与え、機械的損傷を与えた後に前記保護膜を除去すること
を特徴とする請求項４に記載のエピタキシャル基板の製造方法。
前記半導体基板は、シリコン基板であり、
前記保護膜は、シリコン酸化膜又はシリコン窒化膜であること
を特徴とする請求項６に記載のエピタキシャル基板の製造方法。
前記半導体基板は、シリコンを含有する材料と炭素を含有する材料とが溶融された原料融液から結晶成長されてなること
を特徴とする請求項４に記載のエピタキシャル基板の製造方法。
前記エピタキシャル基板の製造方法は、さらに、
前記損傷付与工程により機械的損傷が与えられた半導体基板の前記表面を平坦化する平坦化工程を含み、
前記積層工程は、前記平坦化工程により平坦化された半導体基板の表面に、エピタキシャル層を積層すること
を特徴とする請求項４に記載のエピタキシャル基板の製造方法。
半導体基板と、
前記半導体基板上に配され、光検出部を有するエピタキシャル層とを備え、
前記半導体基板における前記エピタキシャル層に隣接する隣接部位は、積層欠陥を有すること
を特徴とする固体撮像素子。
半導体基板の表面に機械的損傷を与える損傷付与工程と、
前記損傷付与工程により与えられた機械的損傷を残存させた状態で、半導体基板の前記表面にエピタキシャル層を積層する積層工程と、
前記積層工程により積層されたエピタキシャル層に光検出部を形成する形成工程と、
前記エピタキシャル層に導入された金属不純物が前記半導体基板の機械的損傷が与えられた部位にまで拡散するように、前記半導体基板を加熱する加熱工程と
を含むことを特徴とする固体撮像素子の製造方法。