JPH09179142A - 電極配線基板、その製造方法、及び液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、良好なテーパー面が形成され、こ
れにより絶縁膜によるカバレッジに優れ、耐食性が良好
な電極配線基板およびその製造方法を提供することを目
的としている。 【解決手段】 本発明は、基板３上に形成された第１電
極配線４と、第１電極配線４上に形成された絶縁膜５と
を少なくとも備えた電極配線基板２であって、第１電極
配線４が、少なくとも５００オングストローム以下の膜
厚の第１導電薄膜と、第１導電薄膜上に配置され第１導
電薄膜と同一材料から成る５００オングストローム以下
の膜厚の第２導電薄膜とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置等に
使用される電極基板に係り、特に絶縁膜のカバレッジに
優れた電極基板、その製造方法、及び液晶表示装置に関
する。

【０００２】

【従来の技術】近年、液晶表示装置に代表される平面表
示装置が盛んに研究されている。これら平面表示装置
は、基板上に電極配線、電極配線を被覆する絶縁膜を含
む電極配線基板を備えている。

【０００３】電極配線は、導電薄膜層がスパッタ等によ
り堆積され、これが所望形状にパターニングされて成
る。また、絶縁膜は、電極配線が腐食されることを防止
する、あるいは多層電極配線構造にあっては層間ショー
ト等を防止するため、電極配線を充分に被覆している必
要がある。

【０００４】

【発明が解決しようとする課題】しかしながら、電極配
線に要求される低抵抗化を達成するべく、電極配線を構
成する導電薄膜層の膜厚を厚くするにつれ、絶縁膜によ
る充分な被覆を達成するべく電極配線の形状を工夫する
必要が生じてくる。即ち、電極配線をテーパー状にパタ
ーニングする必要がある。

【０００５】例えば、特開平４−３７２９３４号には、
薄膜トランジスタのゲート電極をテーパー状にパターニ
ングする手法が開示されている。このような手法によ
り、ゲート電極をテーパー状にパターニングすることが
できるものの、テーパー面に不所望な段差が生じること
があり、このため絶縁膜による充分な被覆が達成されな
いことがある。

【０００６】この発明は、上述した技術課題に対処して
成されたもので、良好なテーパー面が形成され、これに
より絶縁膜によるカバレッジに優れ、耐食性が良好な電
極配線基板、その製造方法、及び液晶表示装置を提供す
ることを目的としている。

【０００７】また、この発明は、絶縁膜によるカバレッ
ジに優れ、多層配線としても層間ショートが充分に軽減
され、良好な製造歩留まりが確保できる電極配線基板、
その製造方法、及び液晶表示装置を提供することを目的
としている。

【０００８】

【課題を解決するための手段】本発明は、基板上に形成
された第１電極配線と、前記第１電極配線上に形成され
た絶縁膜とを少なくとも備えた電極配線基板であって、
前記第１電極配線は、５００オングストローム以下の膜
厚の第１導電薄膜と、前記第１導電薄膜上に配置され前
記第１導電薄膜と同一材料から成る５００オングストロ
ーム以下の膜厚の第２導電薄膜とを含むことを特徴とし
ている。

【０００９】また、この発明は、基板上に電極配線層を
堆積する工程と、前記電極配線層を所望の形状にパター
ニングして第１電極配線と成す工程と、前記第１電極配
線を被覆する絶縁膜を形成する工程とを備えた電極配線
基板の製造方法であって、前記電極配線層を形成する工
程が、５００オングストローム以下の膜厚の第１導電薄
膜層を堆積する工程と、前記第１導電薄膜層上に前記第
１導電薄膜層と同一材料から成る５００オングストロー
ム以下の膜厚の第２導電薄膜層を堆積する工程とを含む
ことを特徴としている。

【００１０】また、この発明は、第１基板と第２基板と
に液晶が挟持された液晶表示装置であって、前記第１基
板上には、複数本の平行な第１電極配線群と、前記第１
電極配線に被覆される絶縁膜と、前記第１電極配線と直
交するように形成された複数本の平行な第２電極配線群
と、前記第１電極配線と前記第２電極配線との交差部に
形成された薄膜トランジスタと、前記薄膜トランジスタ
に電気的に接続される画素電極とを備えた液晶表示装置
において、前記第１電極配線は、５００オングストロー
ム以下の膜厚の第１導電薄膜と、前記第１導電薄膜上に
配置され前記第１導電薄膜と同一材料から成る５００オ
ングストローム以下の膜厚の第２導電薄膜とを含むこと
を特徴としている。

【００１１】この発明によれば、第１電極配線が、少な
くとも同一材料から成る５００オングストローム以下の
第１導電薄膜及び第２導電薄膜とを含むので、第１電極
配線に不所望な段差が形成されることがなく、このため
絶縁膜によるカバレッジに優れ、耐食性が良好な電極配
線基板が得られる。また、このため、多層配線としても
層間ショートが充分に軽減され、良好な製造歩留まりが
確保できる。

【００１２】

【発明の実施の形態】以下に、本発明の一実施例のアレ
イ基板について図面を参照して詳細に説明する。この実
施例のアレイ基板２は、図５に示す液晶パネル４８の一
方の電極基板として用いられるものであって、このアレ
イ基板２と、アレイ基板２に対向する共通電極４４を含
む対向基板４０との間に液晶層４６が保持されて液晶パ
ネル４８は構成される。

【００１３】アレイ基板２は、図１（ａ），（ｂ）に示
すように、ガラス基板から成る絶縁基板３上に３０００
オングストローム厚のモリブデン・タングステン合金か
ら成るゲート電極４及びゲート電極４と一体の走査線１
３を含む。更に詳しくは、ゲート電極４及び走査線１３
は、それぞれが略５００オングストローム厚のモリブデ
ン・タングステン合金から成る第１〜第６導電薄膜の積
層構造であって、３０゜のテーパー形状に加工されてい
る。ゲート電極４及び走査線１３としては、モリブデン
・タングステン合金の他にも、銅、チタン、タンタル、
アルミニウム、あるいはアルミニウム合金等が使用可能
であり、その膜厚としては充分な低抵抗を実現する上で
１０００オングストローム以上、更には１５００オング
ストローム以上であることが望ましい。

【００１４】このゲート電極４及び走査線１３上には、
これらを被覆するよう３０００オングストローム厚の酸
化シリコン膜（ＳｉＯx ）から成るゲート絶縁膜５が配
置されている。そして、ゲート電極４上の領域を含む領
域に、アモルファスシリコン（ａ−Ｓｉ：Ｈ）から成る
５００オングストローム厚の半導体層６が配置され、更
に半導体層６上にはゲート電極４に自己整合的にパター
ニングされた２０００オングストローム厚の窒化シリコ
ン（ＳｉＮx ）から成るチャネル保護膜１０が配置され
ている。

【００１５】そして、半導体層６上に、ｎ+ 型のアモル
ファスシリコン（ａ−Ｓｉ：Ｈ）から成る３００オング
ストローム厚のオーミックコンタクト層７を介して、互
いに電気的に離間した５００／３５００／５００オング
ストローム厚のモリブデン／アルミニウム／モリブデン
の積層膜から成るソース電極８及びドレイン電極９が配
置されている。このソース電極８は、走査線１３と略直
交して配置される信号線１４と一体的に構成されてい
る。また、ドレイン電極９はＩＴＯから成る画素電極１
１に電気的に接続されて薄膜トランジスタ１を備えたア
レイ基板２は構成されている。

【００１６】以上のように、この実施例のアレイ基板２
によれば、下層配線であるゲート電極４及び走査線１３
は、それぞれが略５００オングストローム厚のモリブデ
ン・タングステン合金から成る第１〜第６導電薄膜の積
層構造で構成されている。このため、図４に示す如く、
テーパー面で不所望な段差が形成されることがない。更
に詳しくは、ゲート電極４及び走査線１３が、略５００
オングストローム厚といった薄膜の積層構造であるた
め、各導電薄膜の界面近傍と各膜内とで大幅に結晶性が
相違しない。このため、各導電薄膜の界面近傍で、エッ
チングレートの相違による大きな段差が形成されること
がない。このため、３０００オングストローム厚の酸化
シリコン膜（ＳｉＯx ）で充分に被覆することができ、
これにより半導体層６、オーミックコンタクト層７、ソ
ース電極８、ドレイン電極９あるいは画素電極１１等の
エッチング液のしみ込みによるゲート電極４及び走査線
１３の腐食が防止される。

【００１７】また、３０００オングストローム厚の酸化
シリコン膜（ＳｉＯx ）で充分に被覆することができる
ので、ゲート電圧の振幅を小さくしても、充分なオン電
流が得られる。

【００１８】更に、ゲート電極４及び走査線１３は、３
０００オングストローム厚の酸化シリコン膜（ＳｉＯx
）から成るゲート絶縁膜５で十分に被覆されているの
で、ゲート電極４と半導体層６との層間ショート、ある
いは走査線１３と信号線１４との交差部での層間ショー
トも十分に軽減される。

【００１９】例えば、このようなアレイ基板２を６０個
作成したとき、９０％以上の製造歩留まりを確保するこ
とができた。これに対して、ゲート電極４及び走査線１
３を、それぞれが略１０００オングストローム厚のモリ
ブデン・タングステン合金から成る第１〜第３導電薄膜
の積層構造で構成した他は同様にして作成されたアレイ
基板では、その製造歩留まりは８０％であり、また３０
００オングストローム厚のモリブデン・タングステン合
金から成る単層構造とした他は同様にして作成されたア
レイ基板では、その製造歩留まりは０％であった。これ
は、恐らく、テーパー面に不所望な段差が形成される、
あるいはテーパーエッジが急峻であり、ゲート絶縁膜５
によるカバレッジが不十分であることによるものと考え
られる。１層が略５００オングストローム以上の膜厚で
あるとエッチングされたテーパー面上に被覆された酸化
シリコン膜に段差による膜切れ等が発生し、導電膜の腐
食や、層間ショートが起こり、ひいては電極配線基板や
液晶表示装置の歩留まりの低下の要因となる。

【００２０】この実施例では、ゲート絶縁膜５を３００
０オングストローム厚の酸化シリコン膜（ＳｉＯｘ）で
構成する場合を例に取り説明したが、窒化シリコン（Ｓ
ｉＮx ）等で構成することもできる。また、この実施例
では、ゲート絶縁膜５を３０００オングストローム厚と
したが、少なくとも１０００オングストローム厚以上で
あれば十分に被覆することができ、薄膜トランジスタ１
のゲート絶縁膜５とするのであれば５０００オングスト
ローム厚以下の薄膜である方が望ましい。

【００２１】次に、この薄膜トランジスタ１の製造方法
について説明する。図２は、上述したアレイ基板２にお
ける薄膜トランジスタ１のゲート電極４を形成する際に
使用されるスパッタ装置２１の概略構成図である。

【００２２】このスパッタ装置２１は、成膜用の基板が
複数枚搭載された基板収納カセット（図示せず）から順
次基板を装置内部に導入するためのロード室２２ａ、装
置内部から成膜完了後の基板を装置外部に搬出するアン
ロード室２２ｂとを含む。また、スパッタ装置２１は、
ロード室２２ａ及びアンロード室２２ｂに連結され、基
板を搬送するための搬送ロボット２３を含む搬送室２４
を備えている。更に、スパッタ装置２１は、搬送室２４
にそれぞれ並列に連結される加熱室２５及び３つのスバ
ッタ室２６を含む枚葉式に構成されている。

【００２３】図３に示すように、各スパッタ室２６は、
図２に示す搬送室２４から搬送用ロボット２３により搬
送された基板を配置するためのステージ３３、ステージ
に対して所定の間隔にて対向配置されるターゲット３
１、ターゲット３１裏面を移動可能に支持されるスパッ
タマグネット２３、ステージ３３裏面側に配置される電
極面３４とを含み、スパッタマグネット２３に対応する
ターゲット３１と基板との間に生じる放電に応じて基板
上に成膜が成されるマグネトロンスパッタ方式である。
ここでは、ターゲット３１としてモリブデン・タングス
テン合金ターゲットを使用している。

【００２４】まず、ロード室２２ａに設置された基板収
納カセットから搬送ロボット２３は一基板を取り出し、
搬送室２４を経て加熱室２５に移送する。加熱室２５に
移送された基板は、加熱室内のホットプレートとガス加
熱により１５０℃に加熱される。

【００２５】しかる後、搬送ロボットは加熱された基板
を加熱室２５から取り出し、搬送室２４を経由して一ス
パッタ室２６へ搬送する。このスパッタ室２６には、ガ
スボンベ２７からマスフローコントローラ２８を介して
スパッタガスとして例えばアルゴンが導入され、設定し
たスパッタ圧力である０．４Ｐａに調圧される。次にカ
ソードと成る電極面３４へ負電圧を印加しスパッタを開
始する。スパッタマグネット２３は膜厚分布を良くする
ため、図３中の矢印方向に沿って往復運動し、所定の膜
厚になるまで複数の層を積層して成膜を行う。

【００２６】このようにして成膜が完了した基板は、搬
送用ロボット２３によりアンロード室２２ｂに戻され
る。尚、一スパッタ室２６で成膜中、他のスパッタ室２
６でも並列的に成膜作業は進行される。

【００２７】上述した動作をカセットに入っている基板
すべてに対して繰り返し、すべての基板の成膜が終了す
ると、アンロード室２２ｂを大気ベントし、カセットを
取り出す。

【００２８】ここでは、スパッタマグネット２３が一度
通過する際に５００オングストロームのモリブデン・タ
ングステン合金が堆積されるよう、スパッタマグネット
２３の移動速度を制御し、スパッタマグネット２３を３
往復させることで６層の導電薄膜から成る３０００オン
グストロームのモリブデン・タングステン合金の薄膜を
形成した。

【００２９】次にこのモリブデン・タングステン合金の
薄膜を所定のパターンにエッチングし、ゲート電極４を
形成した。エッチングはゲート電極４の上に被覆される
ゲート絶縁膜５のカバレッジが良くなるよう、テーパー
角３０゜のテーパー状と成るようＣＤＥ（ケミカル・ド
ライ・エッチング）によりエッチングした。

【００３０】次に、酸化シリコン膜（ＳｉＯx ）をプラ
ズマＣＶＤ法にて３０００オングストロームの厚さに堆
積しゲート絶縁膜５とした。更に、アモルファスシリコ
ン（ａ−Ｓｉ：Ｈ）と、窒化シリコン（ＳｉＮx ）と
を、ゲート絶縁膜５を堆積したと同一のＣＶＤ装置内で
大気に曝すことなく連続して５００オングストローム、
２０００オングストローム厚に堆積する。

【００３１】そして、窒化シリコン（ＳｉＮx ）をゲー
ト電極をマスクとした裏面露光によりパターニングして
チャネル保護膜１０を作成する。しかる後に、イオンド
ープされたｎ+ 型アモルファスシリコン（ｎ+ ａ−Ｓ
ｉ：Ｈ）を３００オングストローム厚に堆積し、アモル
ファスシリコンとｎ+ 型アモルファスシリコンとを島状
にパターニングする。

【００３２】この後、ＩＴＯを被着し、パターニングし
て画素電極１１を作成する。そして、全面に、再び上述
のモリブデン・タングステン合金を２０００オングスト
ローム厚に堆積し、パターニングしてソース電極８及び
ドレイン電極９を作成する。

【００３３】更に、ソース電極８及びドレイン電極９を
マスクとして、チャネル保護膜１０上のｎ+ 型アモルフ
ァスシリコンを除去して薄膜トランジスタ１を含むアレ
イ基板２を作成する。

【００３４】この後、常法にしたがって、図５に示す液
晶表示装置を完成させる。即ち、対向基板４０は、ま
ず、ガラス基板４１に例えばクロムをマトリクス状にパ
ターニングして遮光膜４２を形成する。次に、遮光膜４
２の間隙に樹脂製の赤、緑、青のカラーフィルタ４３を
形成する。さらに、その上層のほぼ全面にＩＴＯから成
る共通電極４４を形成する。そして、最上層にポリイミ
ドを塗布し乾燥させた後、ラビング処理を行って配向膜
４５を形成する。

【００３５】そして、アレイ基板２と対向基板４０との
配向膜１２、４５が形成されている面をそれぞれ向かい
合わせて、図示しない樹脂製のシール材により液晶の封
入口を除いて２枚の基板貼り合わせ、空セルを形成す
る。このとき２枚の基板間には図示しないスペーサーを
介すなどして２枚の基板間のギャップを保っている。

【００３６】そして、真空中に空セルを置き封入口を液
晶に浸した状態で、徐々に大気圧に戻していくことで、
空セルの中に液晶を注入して液晶層４６を狭持し、封入
口を封止する。また、セルの外側の両面に偏光板４７を
貼り、液晶パネル４８を完成させる。

【００３７】更に、図６に示すように、駆動を司る回路
基板５０を液晶パネル４８に電気的に接続し、液晶パネ
ル４８の側部、または裏面部等に配置する。そして、液
晶パネル４８の表示面を規定する開口を含むフレーム
と、面光源を成すバックライト５１を保持するフレーム
とによって液晶パネル４８を保持して液晶表示装置を完
成する。

【００３８】以上説明した製造方法によれば、スパッタ
マグネット２３の往復動作の制御によってのみ６層の導
電薄膜から成る３０００オングストロームのモリブデン
・タングステン合金の薄膜が優れた成膜速度を維持しつ
つ大面積にわたり簡単に形成される。しかも、各導電薄
膜層は、大気に曝されることなく連続して作成されるの
で、界面に不所望な酸化膜が形成されることもなく、こ
のため各層の界面近傍で不所望な段差が形成されること
もない。このため、絶縁膜のカバレッジに優れ、耐食性
が良好で、しかも優れた製造歩留まりが確保される。

【００３９】この実施例では、半導体層としてアモルフ
ァスシリコン（ａ−Ｓｉ：Ｈ）が用いられた場合を例に
取り説明したが、微結晶シリコン、多結晶シリコン、あ
るいは化合物半導体であってもかまわない。

【００４０】また、薄膜トランジスタとして、ゲート電
極が最下層に配置される逆スタガード構造を例にとり説
明したが、ゲート電極が最上層に配置されるものであっ
てもこの発明は好適に使用される。

【００４１】

【発明の効果】本発明の電極配線基板およびその製造方
法によれば、第１電極配線に良好なテーパー面が形成さ
れ、これにより第１電極配線を被覆する絶縁膜のカバレ
ッジに優れ、耐食性が良好な電極配線基板が得られる。
これにより、電極配線基板の製造歩留まりを充分に向上
させることができる。

【図面の簡単な説明】

【図１】図１は、本発明の一実施例のアレイ基板に係
り、図中（ａ）はその概略断面図、（ｂ）は概略平面図
である。

【図２】図２は、本発明の一実施例に使用されるスパッ
タ装置の概略構成図である。

【図３】図３は、図２のスバッタ装置のスパッタ室の概
略断面図である。

【図４】図４は、図１のアレイ基板の一部概略断面図で
ある。

【図５】図５は、本発明の一実施例のアレイ基板が用い
られた液晶パネルの概略断面図である。

【図６】図６は、図５の液晶パネルが用いられた液晶表
示装置の概略構成図である。

【符号の説明】

１…薄膜トランジスタ ４…ゲート電極 ５…ゲート絶縁膜 ６…半導体層 ８…ソース電極 ９…ドレイン電極 １１…画素電極 １２、４５…配向膜 ２１…スパッタ装置 ３２…スパッタマグネット ４４…共通電極 ４７…偏光板

Claims (10)

【特許請求の範囲】
1. 【請求項１】 基板上に形成された第１電極配線と、前
   記第１電極配線上に形成された絶縁膜とを少なくとも備
   えた電極配線基板において、 前記第１電極配線は、５００オングストローム以下の膜
   厚の第１導電薄膜と、前記第１導電薄膜上に配置され前
   記第１導電薄膜と同一材料から成る５００オングストロ
   ーム以下の膜厚の第２導電薄膜とを含むことを特徴とす
   る電極配線基板。
2. 【請求項２】 前記第１電極配線は前記基板面に対して
   ４５゜以下のテーパー状であることを特徴とする請求項
   １記載の電極配線基板。
3. 【請求項３】 前記第１電極配線はモリブデン・タング
   ステン合金を主体とすることを特徴とする請求項１記載
   の電極配線基板。
4. 【請求項４】 前記絶縁膜上に前記第１電極配線と交差
   する第２電極配線を含むことを特徴とする請求項１、２
   または３いずれか記載の電極配線基板。
5. 【請求項５】 前記電極配線基板は薄膜トランジスタを
   含み、前記第１電極配線は前記薄膜トランジスタのゲー
   ト電極と一体に構成され、前記第２電極配線は前記薄膜
   トランジスタのドレイン電極と一体に構成されているこ
   とを特徴とする請求項４記載の電極配線基板。
6. 【請求項６】 前記絶縁膜は、１０００オングストロー
   ム以上５０００オングストローム以下の膜厚であること
   を特徴とする請求項１記載の電極配線基板。
7. 【請求項７】 基板上に電極配線層を堆積する工程と、
   前記電極配線層を所望の形状にパターニングして第１電
   極配線と成す工程と、前記第１電極配線を被覆する絶縁
   膜を形成する工程とを備えた電極配線基板の製造方法に
   おいて、 前記電極配線層を形成する工程が、５００オングストロ
   ーム以下の膜厚の第１導電薄膜層を堆積する工程と、前
   記第１導電薄膜層上に前記第１導電薄膜層と同一材料か
   ら成る５００ングストローム以下の膜厚の第２導電薄膜
   層を堆積する工程とを含むことを特徴とする電極配線基
   板の製造方法。
8. 【請求項８】 前記電極配線層を構成する前記第１及び
   第２導電薄膜層が、大気に曝されることなく連続して堆
   積されることを特徴とする請求項７記載の電極配線基板
   の製造方法。
9. 【請求項９】 前記電極配線層がマグネトロンスバッタ
   によって堆積されることを特徴とする請求項７記載の電
   極配線基板の製造方法。
10. 【請求項１０】 第１基板と第２基板とに液晶が挟持さ
    れた液晶表示装置であって、 前記第１基板上には、複数本の平行な第１電極配線群
    と、 前記第１電極配線に被覆される絶縁膜と、 前記第１電極配線と直交するように形成された複数本の
    平行な第２電極配線群と、 前記第１電極配線と前記第２電極配線との交差部に形成
    された薄膜トランジスタと、 前記薄膜トランジスタに電気的に接続される画素電極
    と、を備えた液晶表示装置において、 前記第１電極配線は、５００オングストローム以下の膜
    厚の第１導電薄膜と、前記第１導電薄膜上に配置され前
    記第１導電薄膜と同一材料から成る５００オングストロ
    ーム以下の膜厚の第２導電薄膜とを含むことを特徴とす
    る液晶表示装置。