JP2685086B2 - アクティブマトリックス液晶ディスプレイの下基板の製造方法 - Google Patents

アクティブマトリックス液晶ディスプレイの下基板の製造方法

Info

Publication number
JP2685086B2
JP2685086B2 JP32350091A JP32350091A JP2685086B2 JP 2685086 B2 JP2685086 B2 JP 2685086B2 JP 32350091 A JP32350091 A JP 32350091A JP 32350091 A JP32350091 A JP 32350091A JP 2685086 B2 JP2685086 B2 JP 2685086B2
Authority
JP
Japan
Prior art keywords
film
ito
liquid crystal
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32350091A
Other languages
English (en)
Other versions
JPH05158071A (ja
Inventor
浩志 伊藤
真澄 小泉
まり 清水
勉 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP32350091A priority Critical patent/JP2685086B2/ja
Publication of JPH05158071A publication Critical patent/JPH05158071A/ja
Application granted granted Critical
Publication of JP2685086B2 publication Critical patent/JP2685086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アクティブマトリック
ス液晶ディスプレイの下基板の製造方法に関するもので
ある。
【0002】
【従来の技術】従来、アモルファス(非晶質)シリコン
(a−Si)を用いた薄膜トランジスタ(a−SiTF
T)を内蔵したアクティブマトリックス液晶ディスプレ
イ(AMLCD)は以下のようにして製造されていた。
図3はかかる従来のアクティブマトリックス液晶ディス
プレイの断面図である。
【0003】この図に示すように、まず、アクティブマ
トリックス液晶ディスプレイの下基板となるa−SiT
FT基板(下基板)は、ガラス基板1の上に、クロム
(Cr)、ニクロム(NiCr)、タンタル(Ta)よ
りなる金属層を、スパッタ又は蒸着により、0.1〜
0.3μm程度成膜し、その後、ホトリソエッチングに
より、所定の形状に加工することでゲート電極2を形成
する。
【0004】その後、ゲート電極膜の所定の部分を所定
の膜厚分だけ陽極化成することで、第1ゲート絶縁膜と
なるタンタル酸化膜(TaOx)3を、0.1〜0.3
μmの膜厚に形成する。この時の、化成膜の誘電率は2
5〜30である。そして、NH3 とSiH4 ガスを主成
分とするプラズマCVD(PCVD)法により、シリコ
ン窒化膜(SiNx)を膜厚0.1〜0.4μm、Si
4 ガスを主成分とするPCVD法により、半導体層
(チャネル層)となるn- アモルファスシリコン(n-
a−Si)膜を膜厚0.05〜0.2μm、そしてSi
4+PH3 ガスを主成分とするPCVD法により、オ
ーミック層となるn+ アモルファスシリコン(n+ a−
Si)を、それぞれ基板全面に堆積させる。そして、n
+ a−Siとn- a−Si膜を島状の所定の形状に加工
することでゲート絶縁膜4と島状の半導体層5を形成す
る。ゲート絶縁膜4はエッチングせずに、基板全面に残
す。
【0005】次に、アルミニウム(Al)、クロム(C
r)、ニクロム(NiCr)等よりなる金属層を、スパ
ッタ又は蒸着により、0.3〜1.0μm程度成膜し、
それを所定の形状に加工することで、ソース電極6及び
ドレイン電極7を形成する。その後、チャネル層上の不
要なn+ a−Si層をCF4 +O2 ガスを主成分とする
リアクティブ方式(RIE法)などのドライエッチング
で除去することで、チャネル層を形成する。
【0006】そして、PCVD法によりシリコン窒化膜
(SiNx)等からなる中間絶縁膜8を形成する。その
後、ソース電極6と次に形成する透明電極ITO膜との
導通のためのコンタクトホールを中間絶縁膜の所定部分
に形成する。そしてITO膜(In2 3+SnO2
をスパッタ又は蒸着により、0.1μm程度基板全面に
成膜する。そしてHl系、Hcl系、Fecl3 系等の
エッチング液を用いて加工し、所定の形状に形成するこ
とで表示用電極となる透明電極9を形成する。
【0007】最後に窒化シリコン膜(SiNx)を、所
定の領域にPCVD法と加工により形成し、表面保護膜
とする。以上の透明電極9と、a−SiTFTとを2次
元的に配置することで、液晶用a−SiTFTアレイ基
板が完成する。以下図示せず。このTFTアレイ基板上
に膜厚0.1μmのポリイミドよりなる有機膜を形成
し、ラビング処理することで、配向処理膜を形成する。
その後、セル間隔を均一に形成、保持するために、直径
3〜10μmのスペーサを配向処理膜上に散布すること
で下基板が完成する。
【0008】一方、上基板(対向電極側)は、以下に示
すように形成される。ガラス12の上に光の漏れを防止
してコントラストを向上させるためのブラックマトリッ
クス層13を形成する。次いで、印刷又は電着等と加工
により、着色層14を形成する。この上に、平坦化層1
5を形成後、対向電極として膜厚0.1μm程度のIT
O膜よりなる対向透明電極16をスパッタ又は蒸着と加
工により所定の形状に形成する。更に、この対向電極上
に膜厚0.1μm程度のポリイミドよりなる有機膜を形
成し、ラビング処理することで、配向処理膜17を形成
する。更に、高分子材料絶縁材料(エポキシ系等の材
料)にスペーサを混入させた材料を用いた膜厚のスクリ
ーン印刷法により、膜厚5〜20μmのシール層18を
所定のパターンで形成することで上基板が完成する。
【0009】上下の基板が完成したら、シール層を挟ん
で、シール層により上下基板を位置合わせし、貼り合わ
せ、加圧固定し、シール層を加熱硬化させる。更に、シ
ール層の内側を真空脱気した後、所定の注入口より、偏
光膜20を所定の位置に貼り付けることでa−SiTF
Tを用いた液晶ディスプレイが完成する。
【0010】
【発明が解決しようとする課題】しかしながら、従来の
製造方法では、ITO膜の微細加工はパターン周辺にI
TO膜の微細な残渣が残り、困難を要する。特に、バッ
クライトの透過率の良好な膜、つまり結晶性の膜は緻密
で、エッチング速度が遅い。そして、残渣(ITOの微
細なカス)がパターンエッジに残るため、パターン化し
難い。ITO残渣は、表示電極とドレイン電極、ゲート
電極間のショートとなり易く、これはディスプレイの点
欠陥となる。ITO膜を微細に精度良くパターン加工す
るには、エッチング液の温度を室温から40〜50℃に
上げ、エッチングを促進することで解決する。
【0011】しかし、この方法(エッチング液温度上
昇)では、SiN中間絶縁膜のピンホール等から浸入し
たITOエッチング液により、Alからなるドレイン電
極がダメージを受けエッチングされ、ドレイン電極が断
線しやすいという、逆効果になるという問題点があっ
た。この点欠陥、線欠陥の問題点は、大面積化、大容量
化、高精細化となるにしたがって顕著となる。
【0012】本発明は、上記問題点を除去し、液晶ディ
スプレイの下基板であるTFTアレイのITO残渣によ
る点欠陥、ITOエッチング液によるドレイン断線を防
止して表示品質欠陥のない優れたアクティブマトリック
ス液晶ディスプレイの下基板の製造方法を提供すること
を目的とする。
【0013】
【課題を解決するための手段】本発明は、上記目的を達
成するために、透光性絶縁基板上に、ゲート電極、ゲー
ト絶縁膜、n- アモルファスシリコン半導体層、n+
モルファスシリコンオーミック層、ソース・ドレイン電
極を有するアモルファスシリコン薄膜トランジスタのア
レイと、無機材料からなる中間絶縁膜上に形成されると
共に各アモルファスシリコン薄膜トランジスタのソース
電極に電気的に接続される表示用透明電極とを備えるア
クティブマトリックス液晶ディスプレイの下基板の製造
方法において、前記表示用透明電極として、非晶質の第
1層目のITO膜を形成し、該第1のITO膜の上に結
晶質の第2層目のITO膜を形成して、膜質の異なる2
層のITO膜を積層した構造に形成するようにしたもの
である。
【0014】
【作用】本発明によれば、上記のように、液晶ディスプ
レイの下基板であるa−SiTFTアレイの製造方法に
おいて、ITOよりなる表示電極を異質な2層の積層し
たITO膜で形成する。これにより、点欠陥、線欠陥を
低減することができる。
【0015】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図1は本発明の実施例を示す液晶
ディスプレイの下基板の断面図、図2は図1のA部拡大
断面図である。これらの図に示すように、まず、アクテ
ィブマトリックス液晶ディスプレイの下基板となるa−
SiTFT基板(下基板)は、ガラス基板31の上に、
Cr、NiCr、Taよりなる金属層を、スパッタ又は
蒸着により、0.1〜0.3μm程度成膜し、その後、
ホトリソエッチングにより、所定の形状に加工すること
で、ゲート電極32を形成する。
【0016】その後、ゲート電極膜の所定の部分を所定
の膜厚分だけ陽極化成することで、第1ゲート絶縁膜と
なるタンタル酸化膜(TaOx)33を、0.1〜0.
3μmの膜厚に形成する。この時の、化成膜の誘電率は
25〜30である。そして、NH3 とSiH4 ガスを主
成分とするプラズマCVD(PCVD)法により、シリ
コン窒化膜(SiNx)を膜厚0.1〜0.4μm、S
iH4 ガスを主成分とするPCVD法により、半導体層
(チャネル層)となるn- アモルファスシリコン(n-
a−Si)膜を膜厚0.05〜0.2μm、そしてSi
4+PH3 ガスを主成分とするPCVD法により、オ
ーミック層となるn+ アモルファスシリコン(n+ a−
Si)を、それぞれ基板全面に堆積させる。そして、n
+ a−Siとn- a−Si膜を島状の所定の形状に加工
することでゲート絶縁膜34と島状の半導体層35を形
成する。ゲート絶縁膜34はエッチングせずに、基板全
面に残す。
【0017】次に、Al、Cr、NiCr等よりなる金
属層を、スパッタ又は蒸着により、0.3〜1.0μm
程度成膜し、それを所定の形状に加工することで、ソー
ス電極36及びドレイン電極37を形成する。その後チ
ャネル層上の不要なn+ a−Si層をCF4 +O2 ガス
を主成分とするリアクティブ方式(RIE法)などのド
ライエッチングで除去することで、チャネル層を形成す
る。
【0018】そして、PCVD法により無機材料からな
る膜、例えば、シリコン窒化膜(SiNx)等からなる
中間絶縁膜38を形成する。その後、ソース電極36と
次に形成する透明電極ITO膜との導通のためのコンタ
クトホールを中間絶縁膜の所定部分に形成する。ITO
膜からなる表示用透明電極40は、この中間絶縁膜38
上に形成され、かつ、中間絶縁膜38に設けられたコン
タクトホールを介して、ソース電極36に電気的に接続
される。
【0019】次に、このITOよりなる表示用透明電極
の形成方法について述べる。表示用透明電極40を、膜
質の異なる2層のITO膜を積層した構造で形成する。
2層の内、まず、下層である第1層目のITO膜(第1
層表示電極)41よりなる表示用電極をITOターゲッ
ト(In2 3 +SnO2 )を用い、成膜時に酸素ガス
を導入せず、100℃以下の基板温度で、50〜300
Åの膜厚で、RF又はDCスパッタ装置で形成する。そ
の後、下記のように上層である第2層目のITO膜42
を成膜する。
【0020】上層である第2層目のITO膜42(第2
層表示電極)よりなる表示用電極は、ITOターゲット
(In2 3 +SnO2 )を用い、成膜時に酸素ガスを
導入して、100℃以下の基板温度で、500〜200
0Åの膜厚で、RF又はDCスパッタ装置で形成する。
この時、2層のITO膜の膜質は、下層である第1層目
のITO表示電極の膜質は、上層である第2層目のIT
O表示電極よりも非晶質化させるためエッチングし易い
が、逆にバックライトの透過率が低い。
【0021】一方、上層である第2層目のITO膜42
よりなる表示電極の膜質は、下層である第1層よりも結
晶化させるためエッチングはし難いが、バックライトの
透過率は良好である。非晶質化している下層のITO膜
41は、エッチングし易いので残渣はない。したがっ
て、この2層構造ITO膜のホトリソ、エッチングは、
従来の手段で行なう。つまり、エッチングは室温で可能
であるため、Alよりなるドレイン電極37のダメージ
はない。そして以後の工程、つまり最後の表面保護膜形
成は、従来技術で行う。これにより、透明電極付きTF
Tが完成する。
【0022】以上の透明電極付きa−SiTFTを2次
元的に配置することで、a−SiTFTアレイ基板(下
基板)が完成する。これ以降の工程、つまり対向電極基
板(上基板)、及びセル化工程は従来技術と同一であ
る。このようにして液晶ディスプレイが完成する。ま
た、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づき種々の変形が可能であり、それらを
本発明の範囲から排除するものではない。
【0023】
【発明の効果】以上詳細に説明したように、本発明によ
れば、2層構造ITO膜のうち非晶質化している下層の
ITO膜は、室温でもエッチングし易い。このエッチン
グし易いITO膜を2層の下層に配置しているため、2
層構造ITO膜のエッチング残渣はない。異質なITO
膜を2層で積層したことにより、容易にITO膜をエッ
チングすることができ、微細なパターンを形成すること
ができる。その結果、ITOエッチングにからむ点欠
陥、及び線欠陥を大幅に低減することができ、表示欠損
がなくなり、表示品質の向上を図ることができる。
【0024】また、透過率の低い下層のITO膜は、5
0〜300Åと非常に薄いため、バックライトの障害に
はならず、各波長の吸収による光量低下は微小である。
更に、透過率の高い500〜2000Åの上層のITO
膜は、膜厚をかせぎ、SiNコンタクトホール段差部分
の段切れを防止する役目を持つ。また、下層のITO膜
による光量低下が微小であるため、RGBカラーフィル
タ基板を用いたカラー液晶ディスプレイでも、色度の変
動は微小であり、良好なカラー表示を行うことができ
る。
【0025】このように、下層のITO膜は、ITOの
残渣がない微細エッチング性向上のため配置され、上層
のITO膜は、透過率アップとコンタクトホールの段切
れ防止を図ることができ、高品質のカラー液晶ディスプ
レイを得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例を示す液晶ディスプレイの下基
板の断面図である。
【図2】図1のA部拡大断面図である。
【図3】従来のアクティブマトリックス液晶ディスプレ
イの断面図である。
【符号の説明】
31 ガラス基板 32 ゲート電極 33 タンタル酸化膜(TaOx) 34 ゲート絶縁膜 35 島状の半導体層 36 ソース電極 37 ドレイン電極 38 中間絶縁膜 40 表示用透明電極 41 第1層目のITO膜(第1層表示電極) 42 第2層目のITO膜(第2層表示電極)
フロントページの続き (72)発明者 野本 勉 東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭63−289533(JP,A) 特開 平3−261005(JP,A) 特開 昭63−235982(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 透光性絶縁基板上にゲート電極、ゲー
    ト絶縁膜、n- アモルファスシリコン半導体層、n+
    モルファスシリコンオーミック層、ソース・ドレイン電
    を有するアモルファスシリコン薄膜トランジスタのア
    レイと、無機材料からなる中間絶縁膜上に形成されると
    共に各アモルファスシリコン薄膜トランジスタのソース
    電極に電気的に接続される表示用透明電極とを備えるア
    クティブマトリックス液晶ディスプレイの下基板の製造
    方法において、 前記表示用透明電極として、非晶質の第1層目のITO
    膜を形成し、該第1のITO膜の上に結晶質の第2層目
    のITO膜を形成して、膜質の異なる2層のITO膜を
    積層した構造に形成することを特徴とするアクティブマ
    トリックス液晶ディスプレイの下基板の製造方法。
  2. 【請求項2】 前記表示用透明電極は、ITOターゲッ
    トを用い、成膜時に酸素ガスを導入せず、100℃以下
    の基板温度で非晶質の第1のITO膜を形成し、次い
    で、ITOターゲットを用い、成膜時に酸素ガスを導入
    して、100℃以下の基板温度で前記第1のITO膜上
    に第2のITO膜を形成し、次いで、前記第1、第2の
    ITO膜を所定の形状に加工することを特徴とする請求
    項1記載のアクティブマトリックス液晶ディスプレイの
    下基板の製造方法。
  3. 【請求項3】 前記表示用透明電極の第1のITO膜の
    膜厚が50〜300Åで、第2のITO膜の膜厚が50
    0〜2000Åであることを特徴とする請求項1もしく
    は2記載のアクティブマトリックス液晶ディスプレイの
    下基板の製造方法。
JP32350091A 1991-12-09 1991-12-09 アクティブマトリックス液晶ディスプレイの下基板の製造方法 Expired - Fee Related JP2685086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32350091A JP2685086B2 (ja) 1991-12-09 1991-12-09 アクティブマトリックス液晶ディスプレイの下基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32350091A JP2685086B2 (ja) 1991-12-09 1991-12-09 アクティブマトリックス液晶ディスプレイの下基板の製造方法

Publications (2)

Publication Number Publication Date
JPH05158071A JPH05158071A (ja) 1993-06-25
JP2685086B2 true JP2685086B2 (ja) 1997-12-03

Family

ID=18155386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32350091A Expired - Fee Related JP2685086B2 (ja) 1991-12-09 1991-12-09 アクティブマトリックス液晶ディスプレイの下基板の製造方法

Country Status (1)

Country Link
JP (1) JP2685086B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004016A (ko) * 1999-06-28 2001-01-15 김영환 박막 트랜지스터 액정표시소자의 제조방법
JP3719939B2 (ja) * 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
KR20030021378A (ko) * 2001-09-05 2003-03-15 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 패널 제조방법
JP4635458B2 (ja) * 2004-03-11 2011-02-23 日亜化学工業株式会社 半導体発光素子
KR101282397B1 (ko) 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63235982A (ja) * 1987-03-24 1988-09-30 富士通株式会社 表示パネルの電極製造方法
JPS63289533A (ja) * 1987-05-22 1988-11-28 Oki Electric Ind Co Ltd 液晶ディスプレイ装置
JP3094421B2 (ja) * 1990-03-09 2000-10-03 富士通株式会社 透明導電膜の形成方法

Also Published As

Publication number Publication date
JPH05158071A (ja) 1993-06-25

Similar Documents

Publication Publication Date Title
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
US5668379A (en) Active matrix crystal display apparatus using thin film transistor
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR101248459B1 (ko) 액정표시장치 및 그 제조방법
US7176535B2 (en) Thin film transistor array gate electrode for liquid crystal display device
KR19980073827A (ko) 액정 표시 장치 구조 및 그 제조 방법
JPH1039334A (ja) アレイ基板および液晶表示装置
US6091470A (en) Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment
JP2685086B2 (ja) アクティブマトリックス液晶ディスプレイの下基板の製造方法
KR20040093792A (ko) 박막트랜지스터 및 그의 형성방법
JPH08136951A (ja) 液晶パネル用基板とその製造方法
US7248326B2 (en) Liquid crystal display and fabricating method thereof
JPH0887034A (ja) 液晶表示装置およびその製造方法
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
JPH05216069A (ja) アクティブマトリックス液晶ディスプレイの下基板の製造方法
KR100631371B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
JPH06281923A (ja) 液晶表示装置
KR101982097B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JPH09184905A (ja) 遮光膜、遮光膜形成方法および液晶表示装置
JPH05188397A (ja) アクティブマトリックス液晶ディスプレイの下基板の製造方法
JPH03116778A (ja) アクティブマトリクス基板の製造方法と表示装置の製造方法
JPH04257229A (ja) 液晶ディスプレイの製造方法
KR101211245B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조방법
KR100268302B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법
JPH09329808A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees