JP2685086B2 - アクティブマトリックス液晶ディスプレイの下基板の製造方法 - Google Patents
アクティブマトリックス液晶ディスプレイの下基板の製造方法Info
- Publication number
- JP2685086B2 JP2685086B2 JP32350091A JP32350091A JP2685086B2 JP 2685086 B2 JP2685086 B2 JP 2685086B2 JP 32350091 A JP32350091 A JP 32350091A JP 32350091 A JP32350091 A JP 32350091A JP 2685086 B2 JP2685086 B2 JP 2685086B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ito
- liquid crystal
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス液晶ディスプレイの下基板の製造方法に関するもので
ある。
ス液晶ディスプレイの下基板の製造方法に関するもので
ある。
【０００２】
【従来の技術】従来、アモルファス（非晶質）シリコン
（ａ−Ｓｉ）を用いた薄膜トランジスタ（ａ−ＳｉＴＦ
Ｔ）を内蔵したアクティブマトリックス液晶ディスプレ
イ（ＡＭＬＣＤ）は以下のようにして製造されていた。
図３はかかる従来のアクティブマトリックス液晶ディス
プレイの断面図である。
（ａ−Ｓｉ）を用いた薄膜トランジスタ（ａ−ＳｉＴＦ
Ｔ）を内蔵したアクティブマトリックス液晶ディスプレ
イ（ＡＭＬＣＤ）は以下のようにして製造されていた。
図３はかかる従来のアクティブマトリックス液晶ディス
プレイの断面図である。
【０００３】この図に示すように、まず、アクティブマ
トリックス液晶ディスプレイの下基板となるａ−ＳｉＴ
ＦＴ基板（下基板）は、ガラス基板１の上に、クロム
（Ｃｒ）、ニクロム（ＮｉＣｒ）、タンタル（Ｔａ）よ
りなる金属層を、スパッタ又は蒸着により、０．１〜
０．３μｍ程度成膜し、その後、ホトリソエッチングに
より、所定の形状に加工することでゲート電極２を形成
する。
トリックス液晶ディスプレイの下基板となるａ−ＳｉＴ
ＦＴ基板（下基板）は、ガラス基板１の上に、クロム
（Ｃｒ）、ニクロム（ＮｉＣｒ）、タンタル（Ｔａ）よ
りなる金属層を、スパッタ又は蒸着により、０．１〜
０．３μｍ程度成膜し、その後、ホトリソエッチングに
より、所定の形状に加工することでゲート電極２を形成
する。
【０００４】その後、ゲート電極膜の所定の部分を所定
の膜厚分だけ陽極化成することで、第１ゲート絶縁膜と
なるタンタル酸化膜（ＴａＯｘ）３を、０．１〜０．３
μｍの膜厚に形成する。この時の、化成膜の誘電率は２
５〜３０である。そして、ＮＨ3 とＳｉＨ4 ガスを主成
分とするプラズマＣＶＤ（ＰＣＶＤ）法により、シリコ
ン窒化膜（ＳｉＮｘ）を膜厚０．１〜０．４μｍ、Ｓｉ
Ｈ4 ガスを主成分とするＰＣＶＤ法により、半導体層
（チャネル層）となるｎ- アモルファスシリコン（ｎ-
ａ−Ｓｉ）膜を膜厚０．０５〜０．２μｍ、そしてＳｉ
Ｈ4＋ＰＨ3 ガスを主成分とするＰＣＶＤ法により、オ
ーミック層となるｎ+ アモルファスシリコン（ｎ+ ａ−
Ｓｉ）を、それぞれ基板全面に堆積させる。そして、ｎ
+ ａ−Ｓｉとｎ- ａ−Ｓｉ膜を島状の所定の形状に加工
することでゲート絶縁膜４と島状の半導体層５を形成す
る。ゲート絶縁膜４はエッチングせずに、基板全面に残
す。
の膜厚分だけ陽極化成することで、第１ゲート絶縁膜と
なるタンタル酸化膜（ＴａＯｘ）３を、０．１〜０．３
μｍの膜厚に形成する。この時の、化成膜の誘電率は２
５〜３０である。そして、ＮＨ3 とＳｉＨ4 ガスを主成
分とするプラズマＣＶＤ（ＰＣＶＤ）法により、シリコ
ン窒化膜（ＳｉＮｘ）を膜厚０．１〜０．４μｍ、Ｓｉ
Ｈ4 ガスを主成分とするＰＣＶＤ法により、半導体層
（チャネル層）となるｎ- アモルファスシリコン（ｎ-
ａ−Ｓｉ）膜を膜厚０．０５〜０．２μｍ、そしてＳｉ
Ｈ4＋ＰＨ3 ガスを主成分とするＰＣＶＤ法により、オ
ーミック層となるｎ+ アモルファスシリコン（ｎ+ ａ−
Ｓｉ）を、それぞれ基板全面に堆積させる。そして、ｎ
+ ａ−Ｓｉとｎ- ａ−Ｓｉ膜を島状の所定の形状に加工
することでゲート絶縁膜４と島状の半導体層５を形成す
る。ゲート絶縁膜４はエッチングせずに、基板全面に残
す。
【０００５】次に、アルミニウム（Ａｌ）、クロム（Ｃ
ｒ）、ニクロム（ＮｉＣｒ）等よりなる金属層を、スパ
ッタ又は蒸着により、０．３〜１．０μｍ程度成膜し、
それを所定の形状に加工することで、ソース電極６及び
ドレイン電極７を形成する。その後、チャネル層上の不
要なｎ+ ａ−Ｓｉ層をＣＦ4 ＋Ｏ2 ガスを主成分とする
リアクティブ方式（ＲＩＥ法）などのドライエッチング
で除去することで、チャネル層を形成する。
ｒ）、ニクロム（ＮｉＣｒ）等よりなる金属層を、スパ
ッタ又は蒸着により、０．３〜１．０μｍ程度成膜し、
それを所定の形状に加工することで、ソース電極６及び
ドレイン電極７を形成する。その後、チャネル層上の不
要なｎ+ ａ−Ｓｉ層をＣＦ4 ＋Ｏ2 ガスを主成分とする
リアクティブ方式（ＲＩＥ法）などのドライエッチング
で除去することで、チャネル層を形成する。
【０００６】そして、ＰＣＶＤ法によりシリコン窒化膜
（ＳｉＮｘ）等からなる中間絶縁膜８を形成する。その
後、ソース電極６と次に形成する透明電極ＩＴＯ膜との
導通のためのコンタクトホールを中間絶縁膜の所定部分
に形成する。そしてＩＴＯ膜（Ｉｎ2 Ｏ3＋ＳｎＯ2 ）
をスパッタ又は蒸着により、０．１μｍ程度基板全面に
成膜する。そしてＨｌ系、Ｈｃｌ系、Ｆｅｃｌ3 系等の
エッチング液を用いて加工し、所定の形状に形成するこ
とで表示用電極となる透明電極９を形成する。
（ＳｉＮｘ）等からなる中間絶縁膜８を形成する。その
後、ソース電極６と次に形成する透明電極ＩＴＯ膜との
導通のためのコンタクトホールを中間絶縁膜の所定部分
に形成する。そしてＩＴＯ膜（Ｉｎ2 Ｏ3＋ＳｎＯ2 ）
をスパッタ又は蒸着により、０．１μｍ程度基板全面に
成膜する。そしてＨｌ系、Ｈｃｌ系、Ｆｅｃｌ3 系等の
エッチング液を用いて加工し、所定の形状に形成するこ
とで表示用電極となる透明電極９を形成する。
【０００７】最後に窒化シリコン膜（ＳｉＮｘ）を、所
定の領域にＰＣＶＤ法と加工により形成し、表面保護膜
とする。以上の透明電極９と、ａ−ＳｉＴＦＴとを２次
元的に配置することで、液晶用ａ−ＳｉＴＦＴアレイ基
板が完成する。以下図示せず。このＴＦＴアレイ基板上
に膜厚０．１μｍのポリイミドよりなる有機膜を形成
し、ラビング処理することで、配向処理膜を形成する。
その後、セル間隔を均一に形成、保持するために、直径
３〜１０μｍのスペーサを配向処理膜上に散布すること
で下基板が完成する。
定の領域にＰＣＶＤ法と加工により形成し、表面保護膜
とする。以上の透明電極９と、ａ−ＳｉＴＦＴとを２次
元的に配置することで、液晶用ａ−ＳｉＴＦＴアレイ基
板が完成する。以下図示せず。このＴＦＴアレイ基板上
に膜厚０．１μｍのポリイミドよりなる有機膜を形成
し、ラビング処理することで、配向処理膜を形成する。
その後、セル間隔を均一に形成、保持するために、直径
３〜１０μｍのスペーサを配向処理膜上に散布すること
で下基板が完成する。
【０００８】一方、上基板（対向電極側）は、以下に示
すように形成される。ガラス１２の上に光の漏れを防止
してコントラストを向上させるためのブラックマトリッ
クス層１３を形成する。次いで、印刷又は電着等と加工
により、着色層１４を形成する。この上に、平坦化層１
５を形成後、対向電極として膜厚０．１μｍ程度のＩＴ
Ｏ膜よりなる対向透明電極１６をスパッタ又は蒸着と加
工により所定の形状に形成する。更に、この対向電極上
に膜厚０．１μｍ程度のポリイミドよりなる有機膜を形
成し、ラビング処理することで、配向処理膜１７を形成
する。更に、高分子材料絶縁材料（エポキシ系等の材
料）にスペーサを混入させた材料を用いた膜厚のスクリ
ーン印刷法により、膜厚５〜２０μｍのシール層１８を
所定のパターンで形成することで上基板が完成する。
すように形成される。ガラス１２の上に光の漏れを防止
してコントラストを向上させるためのブラックマトリッ
クス層１３を形成する。次いで、印刷又は電着等と加工
により、着色層１４を形成する。この上に、平坦化層１
５を形成後、対向電極として膜厚０．１μｍ程度のＩＴ
Ｏ膜よりなる対向透明電極１６をスパッタ又は蒸着と加
工により所定の形状に形成する。更に、この対向電極上
に膜厚０．１μｍ程度のポリイミドよりなる有機膜を形
成し、ラビング処理することで、配向処理膜１７を形成
する。更に、高分子材料絶縁材料（エポキシ系等の材
料）にスペーサを混入させた材料を用いた膜厚のスクリ
ーン印刷法により、膜厚５〜２０μｍのシール層１８を
所定のパターンで形成することで上基板が完成する。
【０００９】上下の基板が完成したら、シール層を挟ん
で、シール層により上下基板を位置合わせし、貼り合わ
せ、加圧固定し、シール層を加熱硬化させる。更に、シ
ール層の内側を真空脱気した後、所定の注入口より、偏
光膜２０を所定の位置に貼り付けることでａ−ＳｉＴＦ
Ｔを用いた液晶ディスプレイが完成する。
で、シール層により上下基板を位置合わせし、貼り合わ
せ、加圧固定し、シール層を加熱硬化させる。更に、シ
ール層の内側を真空脱気した後、所定の注入口より、偏
光膜２０を所定の位置に貼り付けることでａ−ＳｉＴＦ
Ｔを用いた液晶ディスプレイが完成する。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
製造方法では、ＩＴＯ膜の微細加工はパターン周辺にＩ
ＴＯ膜の微細な残渣が残り、困難を要する。特に、バッ
クライトの透過率の良好な膜、つまり結晶性の膜は緻密
で、エッチング速度が遅い。そして、残渣（ＩＴＯの微
細なカス）がパターンエッジに残るため、パターン化し
難い。ＩＴＯ残渣は、表示電極とドレイン電極、ゲート
電極間のショートとなり易く、これはディスプレイの点
欠陥となる。ＩＴＯ膜を微細に精度良くパターン加工す
るには、エッチング液の温度を室温から４０〜５０℃に
上げ、エッチングを促進することで解決する。
製造方法では、ＩＴＯ膜の微細加工はパターン周辺にＩ
ＴＯ膜の微細な残渣が残り、困難を要する。特に、バッ
クライトの透過率の良好な膜、つまり結晶性の膜は緻密
で、エッチング速度が遅い。そして、残渣（ＩＴＯの微
細なカス）がパターンエッジに残るため、パターン化し
難い。ＩＴＯ残渣は、表示電極とドレイン電極、ゲート
電極間のショートとなり易く、これはディスプレイの点
欠陥となる。ＩＴＯ膜を微細に精度良くパターン加工す
るには、エッチング液の温度を室温から４０〜５０℃に
上げ、エッチングを促進することで解決する。
【００１１】しかし、この方法（エッチング液温度上
昇）では、ＳｉＮ中間絶縁膜のピンホール等から浸入し
たＩＴＯエッチング液により、Ａｌからなるドレイン電
極がダメージを受けエッチングされ、ドレイン電極が断
線しやすいという、逆効果になるという問題点があっ
た。この点欠陥、線欠陥の問題点は、大面積化、大容量
化、高精細化となるにしたがって顕著となる。
昇）では、ＳｉＮ中間絶縁膜のピンホール等から浸入し
たＩＴＯエッチング液により、Ａｌからなるドレイン電
極がダメージを受けエッチングされ、ドレイン電極が断
線しやすいという、逆効果になるという問題点があっ
た。この点欠陥、線欠陥の問題点は、大面積化、大容量
化、高精細化となるにしたがって顕著となる。
【００１２】本発明は、上記問題点を除去し、液晶ディ
スプレイの下基板であるＴＦＴアレイのＩＴＯ残渣によ
る点欠陥、ＩＴＯエッチング液によるドレイン断線を防
止して表示品質欠陥のない優れたアクティブマトリック
ス液晶ディスプレイの下基板の製造方法を提供すること
を目的とする。
スプレイの下基板であるＴＦＴアレイのＩＴＯ残渣によ
る点欠陥、ＩＴＯエッチング液によるドレイン断線を防
止して表示品質欠陥のない優れたアクティブマトリック
ス液晶ディスプレイの下基板の製造方法を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、透光性絶縁基板上に、ゲート電極、ゲー
ト絶縁膜、ｎ- アモルファスシリコン半導体層、ｎ+ ア
モルファスシリコンオーミック層、ソース・ドレイン電
極を有するアモルファスシリコン薄膜トランジスタのア
レイと、無機材料からなる中間絶縁膜上に形成されると
共に各アモルファスシリコン薄膜トランジスタのソース
電極に電気的に接続される表示用透明電極とを備えるア
クティブマトリックス液晶ディスプレイの下基板の製造
方法において、前記表示用透明電極として、非晶質の第
１層目のＩＴＯ膜を形成し、該第１のＩＴＯ膜の上に結
晶質の第２層目のＩＴＯ膜を形成して、膜質の異なる２
層のＩＴＯ膜を積層した構造に形成するようにしたもの
である。
成するために、透光性絶縁基板上に、ゲート電極、ゲー
ト絶縁膜、ｎ- アモルファスシリコン半導体層、ｎ+ ア
モルファスシリコンオーミック層、ソース・ドレイン電
極を有するアモルファスシリコン薄膜トランジスタのア
レイと、無機材料からなる中間絶縁膜上に形成されると
共に各アモルファスシリコン薄膜トランジスタのソース
電極に電気的に接続される表示用透明電極とを備えるア
クティブマトリックス液晶ディスプレイの下基板の製造
方法において、前記表示用透明電極として、非晶質の第
１層目のＩＴＯ膜を形成し、該第１のＩＴＯ膜の上に結
晶質の第２層目のＩＴＯ膜を形成して、膜質の異なる２
層のＩＴＯ膜を積層した構造に形成するようにしたもの
である。
【００１４】
【作用】本発明によれば、上記のように、液晶ディスプ
レイの下基板であるａ−ＳｉＴＦＴアレイの製造方法に
おいて、ＩＴＯよりなる表示電極を異質な２層の積層し
たＩＴＯ膜で形成する。これにより、点欠陥、線欠陥を
低減することができる。
レイの下基板であるａ−ＳｉＴＦＴアレイの製造方法に
おいて、ＩＴＯよりなる表示電極を異質な２層の積層し
たＩＴＯ膜で形成する。これにより、点欠陥、線欠陥を
低減することができる。
【００１５】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の実施例を示す液晶
ディスプレイの下基板の断面図、図２は図１のＡ部拡大
断面図である。これらの図に示すように、まず、アクテ
ィブマトリックス液晶ディスプレイの下基板となるａ−
ＳｉＴＦＴ基板（下基板）は、ガラス基板３１の上に、
Ｃｒ、ＮｉＣｒ、Ｔａよりなる金属層を、スパッタ又は
蒸着により、０．１〜０．３μｍ程度成膜し、その後、
ホトリソエッチングにより、所定の形状に加工すること
で、ゲート電極３２を形成する。
がら詳細に説明する。図１は本発明の実施例を示す液晶
ディスプレイの下基板の断面図、図２は図１のＡ部拡大
断面図である。これらの図に示すように、まず、アクテ
ィブマトリックス液晶ディスプレイの下基板となるａ−
ＳｉＴＦＴ基板（下基板）は、ガラス基板３１の上に、
Ｃｒ、ＮｉＣｒ、Ｔａよりなる金属層を、スパッタ又は
蒸着により、０．１〜０．３μｍ程度成膜し、その後、
ホトリソエッチングにより、所定の形状に加工すること
で、ゲート電極３２を形成する。
【００１６】その後、ゲート電極膜の所定の部分を所定
の膜厚分だけ陽極化成することで、第１ゲート絶縁膜と
なるタンタル酸化膜（ＴａＯｘ）３３を、０．１〜０．
３μｍの膜厚に形成する。この時の、化成膜の誘電率は
２５〜３０である。そして、ＮＨ3 とＳｉＨ4 ガスを主
成分とするプラズマＣＶＤ（ＰＣＶＤ）法により、シリ
コン窒化膜（ＳｉＮｘ）を膜厚０．１〜０．４μｍ、Ｓ
ｉＨ4 ガスを主成分とするＰＣＶＤ法により、半導体層
（チャネル層）となるｎ- アモルファスシリコン（ｎ-
ａ−Ｓｉ）膜を膜厚０．０５〜０．２μｍ、そしてＳｉ
Ｈ4＋ＰＨ3 ガスを主成分とするＰＣＶＤ法により、オ
ーミック層となるｎ+ アモルファスシリコン（ｎ+ ａ−
Ｓｉ）を、それぞれ基板全面に堆積させる。そして、ｎ
+ ａ−Ｓｉとｎ- ａ−Ｓｉ膜を島状の所定の形状に加工
することでゲート絶縁膜３４と島状の半導体層３５を形
成する。ゲート絶縁膜３４はエッチングせずに、基板全
面に残す。
の膜厚分だけ陽極化成することで、第１ゲート絶縁膜と
なるタンタル酸化膜（ＴａＯｘ）３３を、０．１〜０．
３μｍの膜厚に形成する。この時の、化成膜の誘電率は
２５〜３０である。そして、ＮＨ3 とＳｉＨ4 ガスを主
成分とするプラズマＣＶＤ（ＰＣＶＤ）法により、シリ
コン窒化膜（ＳｉＮｘ）を膜厚０．１〜０．４μｍ、Ｓ
ｉＨ4 ガスを主成分とするＰＣＶＤ法により、半導体層
（チャネル層）となるｎ- アモルファスシリコン（ｎ-
ａ−Ｓｉ）膜を膜厚０．０５〜０．２μｍ、そしてＳｉ
Ｈ4＋ＰＨ3 ガスを主成分とするＰＣＶＤ法により、オ
ーミック層となるｎ+ アモルファスシリコン（ｎ+ ａ−
Ｓｉ）を、それぞれ基板全面に堆積させる。そして、ｎ
+ ａ−Ｓｉとｎ- ａ−Ｓｉ膜を島状の所定の形状に加工
することでゲート絶縁膜３４と島状の半導体層３５を形
成する。ゲート絶縁膜３４はエッチングせずに、基板全
面に残す。
【００１７】次に、Ａｌ、Ｃｒ、ＮｉＣｒ等よりなる金
属層を、スパッタ又は蒸着により、０．３〜１．０μｍ
程度成膜し、それを所定の形状に加工することで、ソー
ス電極３６及びドレイン電極３７を形成する。その後チ
ャネル層上の不要なｎ+ ａ−Ｓｉ層をＣＦ4 ＋Ｏ2 ガス
を主成分とするリアクティブ方式（ＲＩＥ法）などのド
ライエッチングで除去することで、チャネル層を形成す
る。
属層を、スパッタ又は蒸着により、０．３〜１．０μｍ
程度成膜し、それを所定の形状に加工することで、ソー
ス電極３６及びドレイン電極３７を形成する。その後チ
ャネル層上の不要なｎ+ ａ−Ｓｉ層をＣＦ4 ＋Ｏ2 ガス
を主成分とするリアクティブ方式（ＲＩＥ法）などのド
ライエッチングで除去することで、チャネル層を形成す
る。
【００１８】そして、ＰＣＶＤ法により無機材料からな
る膜、例えば、シリコン窒化膜（ＳｉＮｘ）等からなる
中間絶縁膜３８を形成する。その後、ソース電極３６と
次に形成する透明電極ＩＴＯ膜との導通のためのコンタ
クトホールを中間絶縁膜の所定部分に形成する。ＩＴＯ
膜からなる表示用透明電極４０は、この中間絶縁膜３８
上に形成され、かつ、中間絶縁膜３８に設けられたコン
タクトホールを介して、ソース電極３６に電気的に接続
される。
る膜、例えば、シリコン窒化膜（ＳｉＮｘ）等からなる
中間絶縁膜３８を形成する。その後、ソース電極３６と
次に形成する透明電極ＩＴＯ膜との導通のためのコンタ
クトホールを中間絶縁膜の所定部分に形成する。ＩＴＯ
膜からなる表示用透明電極４０は、この中間絶縁膜３８
上に形成され、かつ、中間絶縁膜３８に設けられたコン
タクトホールを介して、ソース電極３６に電気的に接続
される。
【００１９】次に、このＩＴＯよりなる表示用透明電極
の形成方法について述べる。表示用透明電極４０を、膜
質の異なる２層のＩＴＯ膜を積層した構造で形成する。
２層の内、まず、下層である第１層目のＩＴＯ膜（第１
層表示電極）４１よりなる表示用電極をＩＴＯターゲッ
ト（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガス
を導入せず、１００℃以下の基板温度で、５０〜３００
Åの膜厚で、ＲＦ又はＤＣスパッタ装置で形成する。そ
の後、下記のように上層である第２層目のＩＴＯ膜４２
を成膜する。
の形成方法について述べる。表示用透明電極４０を、膜
質の異なる２層のＩＴＯ膜を積層した構造で形成する。
２層の内、まず、下層である第１層目のＩＴＯ膜（第１
層表示電極）４１よりなる表示用電極をＩＴＯターゲッ
ト（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガス
を導入せず、１００℃以下の基板温度で、５０〜３００
Åの膜厚で、ＲＦ又はＤＣスパッタ装置で形成する。そ
の後、下記のように上層である第２層目のＩＴＯ膜４２
を成膜する。
【００２０】上層である第２層目のＩＴＯ膜４２（第２
層表示電極）よりなる表示用電極は、ＩＴＯターゲット
（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを
導入して、１００℃以下の基板温度で、５００〜２００
０Åの膜厚で、ＲＦ又はＤＣスパッタ装置で形成する。
この時、２層のＩＴＯ膜の膜質は、下層である第１層目
のＩＴＯ表示電極の膜質は、上層である第２層目のＩＴ
Ｏ表示電極よりも非晶質化させるためエッチングし易い
が、逆にバックライトの透過率が低い。
層表示電極）よりなる表示用電極は、ＩＴＯターゲット
（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを
導入して、１００℃以下の基板温度で、５００〜２００
０Åの膜厚で、ＲＦ又はＤＣスパッタ装置で形成する。
この時、２層のＩＴＯ膜の膜質は、下層である第１層目
のＩＴＯ表示電極の膜質は、上層である第２層目のＩＴ
Ｏ表示電極よりも非晶質化させるためエッチングし易い
が、逆にバックライトの透過率が低い。
【００２１】一方、上層である第２層目のＩＴＯ膜４２
よりなる表示電極の膜質は、下層である第１層よりも結
晶化させるためエッチングはし難いが、バックライトの
透過率は良好である。非晶質化している下層のＩＴＯ膜
４１は、エッチングし易いので残渣はない。したがっ
て、この２層構造ＩＴＯ膜のホトリソ、エッチングは、
従来の手段で行なう。つまり、エッチングは室温で可能
であるため、Ａｌよりなるドレイン電極３７のダメージ
はない。そして以後の工程、つまり最後の表面保護膜形
成は、従来技術で行う。これにより、透明電極付きＴＦ
Ｔが完成する。
よりなる表示電極の膜質は、下層である第１層よりも結
晶化させるためエッチングはし難いが、バックライトの
透過率は良好である。非晶質化している下層のＩＴＯ膜
４１は、エッチングし易いので残渣はない。したがっ
て、この２層構造ＩＴＯ膜のホトリソ、エッチングは、
従来の手段で行なう。つまり、エッチングは室温で可能
であるため、Ａｌよりなるドレイン電極３７のダメージ
はない。そして以後の工程、つまり最後の表面保護膜形
成は、従来技術で行う。これにより、透明電極付きＴＦ
Ｔが完成する。
【００２２】以上の透明電極付きａ−ＳｉＴＦＴを２次
元的に配置することで、ａ−ＳｉＴＦＴアレイ基板（下
基板）が完成する。これ以降の工程、つまり対向電極基
板（上基板）、及びセル化工程は従来技術と同一であ
る。このようにして液晶ディスプレイが完成する。ま
た、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づき種々の変形が可能であり、それらを
本発明の範囲から排除するものではない。
元的に配置することで、ａ−ＳｉＴＦＴアレイ基板（下
基板）が完成する。これ以降の工程、つまり対向電極基
板（上基板）、及びセル化工程は従来技術と同一であ
る。このようにして液晶ディスプレイが完成する。ま
た、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づき種々の変形が可能であり、それらを
本発明の範囲から排除するものではない。
【００２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、２層構造ＩＴＯ膜のうち非晶質化している下層の
ＩＴＯ膜は、室温でもエッチングし易い。このエッチン
グし易いＩＴＯ膜を２層の下層に配置しているため、２
層構造ＩＴＯ膜のエッチング残渣はない。異質なＩＴＯ
膜を２層で積層したことにより、容易にＩＴＯ膜をエッ
チングすることができ、微細なパターンを形成すること
ができる。その結果、ＩＴＯエッチングにからむ点欠
陥、及び線欠陥を大幅に低減することができ、表示欠損
がなくなり、表示品質の向上を図ることができる。
れば、２層構造ＩＴＯ膜のうち非晶質化している下層の
ＩＴＯ膜は、室温でもエッチングし易い。このエッチン
グし易いＩＴＯ膜を２層の下層に配置しているため、２
層構造ＩＴＯ膜のエッチング残渣はない。異質なＩＴＯ
膜を２層で積層したことにより、容易にＩＴＯ膜をエッ
チングすることができ、微細なパターンを形成すること
ができる。その結果、ＩＴＯエッチングにからむ点欠
陥、及び線欠陥を大幅に低減することができ、表示欠損
がなくなり、表示品質の向上を図ることができる。
【００２４】また、透過率の低い下層のＩＴＯ膜は、５
０〜３００Åと非常に薄いため、バックライトの障害に
はならず、各波長の吸収による光量低下は微小である。
更に、透過率の高い５００〜２０００Åの上層のＩＴＯ
膜は、膜厚をかせぎ、ＳｉＮコンタクトホール段差部分
の段切れを防止する役目を持つ。また、下層のＩＴＯ膜
による光量低下が微小であるため、ＲＧＢカラーフィル
タ基板を用いたカラー液晶ディスプレイでも、色度の変
動は微小であり、良好なカラー表示を行うことができ
る。
０〜３００Åと非常に薄いため、バックライトの障害に
はならず、各波長の吸収による光量低下は微小である。
更に、透過率の高い５００〜２０００Åの上層のＩＴＯ
膜は、膜厚をかせぎ、ＳｉＮコンタクトホール段差部分
の段切れを防止する役目を持つ。また、下層のＩＴＯ膜
による光量低下が微小であるため、ＲＧＢカラーフィル
タ基板を用いたカラー液晶ディスプレイでも、色度の変
動は微小であり、良好なカラー表示を行うことができ
る。
【００２５】このように、下層のＩＴＯ膜は、ＩＴＯの
残渣がない微細エッチング性向上のため配置され、上層
のＩＴＯ膜は、透過率アップとコンタクトホールの段切
れ防止を図ることができ、高品質のカラー液晶ディスプ
レイを得ることができる。
残渣がない微細エッチング性向上のため配置され、上層
のＩＴＯ膜は、透過率アップとコンタクトホールの段切
れ防止を図ることができ、高品質のカラー液晶ディスプ
レイを得ることができる。
【図１】本発明の実施例を示す液晶ディスプレイの下基
板の断面図である。
板の断面図である。
【図２】図１のＡ部拡大断面図である。
【図３】従来のアクティブマトリックス液晶ディスプレ
イの断面図である。
イの断面図である。
３１ ガラス基板 ３２ ゲート電極 ３３ タンタル酸化膜（ＴａＯｘ） ３４ ゲート絶縁膜 ３５ 島状の半導体層 ３６ ソース電極 ３７ ドレイン電極 ３８ 中間絶縁膜 ４０ 表示用透明電極 ４１ 第１層目のＩＴＯ膜（第１層表示電極） ４２ 第２層目のＩＴＯ膜（第２層表示電極）
フロントページの続き (72)発明者 野本 勉 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭63−289533（ＪＰ，Ａ) 特開 平３−261005（ＪＰ，Ａ) 特開 昭63−235982（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 透光性絶縁基板上に、ゲート電極、ゲー
ト絶縁膜、ｎ- アモルファスシリコン半導体層、ｎ+ ア
モルファスシリコンオーミック層、ソース・ドレイン電
極を有するアモルファスシリコン薄膜トランジスタのア
レイと、無機材料からなる中間絶縁膜上に形成されると
共に各アモルファスシリコン薄膜トランジスタのソース
電極に電気的に接続される表示用透明電極とを備えるア
クティブマトリックス液晶ディスプレイの下基板の製造
方法において、 前記表示用透明電極として、非晶質の第１層目のＩＴＯ
膜を形成し、該第１のＩＴＯ膜の上に結晶質の第２層目
のＩＴＯ膜を形成して、膜質の異なる２層のＩＴＯ膜を
積層した構造に形成することを特徴とするアクティブマ
トリックス液晶ディスプレイの下基板の製造方法。 - 【請求項２】 前記表示用透明電極は、ＩＴＯターゲッ
トを用い、成膜時に酸素ガスを導入せず、１００℃以下
の基板温度で非晶質の第１のＩＴＯ膜を形成し、次い
で、ＩＴＯターゲットを用い、成膜時に酸素ガスを導入
して、１００℃以下の基板温度で前記第１のＩＴＯ膜上
に第２のＩＴＯ膜を形成し、次いで、前記第１、第２の
ＩＴＯ膜を所定の形状に加工することを特徴とする請求
項１記載のアクティブマトリックス液晶ディスプレイの
下基板の製造方法。 - 【請求項３】 前記表示用透明電極の第１のＩＴＯ膜の
膜厚が５０〜３００Åで、第２のＩＴＯ膜の膜厚が５０
０〜２０００Åであることを特徴とする請求項１もしく
は２記載のアクティブマトリックス液晶ディスプレイの
下基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32350091A JP2685086B2 (ja) | 1991-12-09 | 1991-12-09 | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32350091A JP2685086B2 (ja) | 1991-12-09 | 1991-12-09 | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05158071A JPH05158071A (ja) | 1993-06-25 |
| JP2685086B2 true JP2685086B2 (ja) | 1997-12-03 |
Family
ID=18155386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32350091A Expired - Fee Related JP2685086B2 (ja) | 1991-12-09 | 1991-12-09 | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2685086B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004016A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 박막 트랜지스터 액정표시소자의 제조방법 |
| JP3719939B2 (ja) * | 2000-06-02 | 2005-11-24 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置 |
| KR20030021378A (ko) * | 2001-09-05 | 2003-03-15 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자의 패널 제조방법 |
| JP4635458B2 (ja) * | 2004-03-11 | 2011-02-23 | 日亜化学工業株式会社 | 半導体発光素子 |
| KR101282397B1 (ko) | 2004-12-07 | 2013-07-04 | 삼성디스플레이 주식회사 | 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63235982A (ja) * | 1987-03-24 | 1988-09-30 | 富士通株式会社 | 表示パネルの電極製造方法 |
| JPS63289533A (ja) * | 1987-05-22 | 1988-11-28 | Oki Electric Ind Co Ltd | 液晶ディスプレイ装置 |
| JP3094421B2 (ja) * | 1990-03-09 | 2000-10-03 | 富士通株式会社 | 透明導電膜の形成方法 |
-
1991
- 1991-12-09 JP JP32350091A patent/JP2685086B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05158071A (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| US5668379A (en) | Active matrix crystal display apparatus using thin film transistor | |
| KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR101248459B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7176535B2 (en) | Thin film transistor array gate electrode for liquid crystal display device | |
| KR19980073827A (ko) | 액정 표시 장치 구조 및 그 제조 방법 | |
| JPH1039334A (ja) | アレイ基板および液晶表示装置 | |
| US6091470A (en) | Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment | |
| JP2685086B2 (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| KR20040093792A (ko) | 박막트랜지스터 및 그의 형성방법 | |
| JPH08136951A (ja) | 液晶パネル用基板とその製造方法 | |
| US7248326B2 (en) | Liquid crystal display and fabricating method thereof | |
| JPH0887034A (ja) | 液晶表示装置およびその製造方法 | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JPH05216069A (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| KR100631371B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
| JPH06281923A (ja) | 液晶表示装置 | |
| KR101982097B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| JPH09184905A (ja) | 遮光膜、遮光膜形成方法および液晶表示装置 | |
| JPH05188397A (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| JPH04257229A (ja) | 液晶ディスプレイの製造方法 | |
| KR101211245B1 (ko) | 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조방법 | |
| KR100268302B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법 | |
| JPH09329808A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |