JPH05158071A - アクティブマトリックス液晶ディスプレイの下基板の製造方法 - Google Patents
アクティブマトリックス液晶ディスプレイの下基板の製造方法Info
- Publication number
- JPH05158071A JPH05158071A JP32350091A JP32350091A JPH05158071A JP H05158071 A JPH05158071 A JP H05158071A JP 32350091 A JP32350091 A JP 32350091A JP 32350091 A JP32350091 A JP 32350091A JP H05158071 A JPH05158071 A JP H05158071A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- display
- liquid crystal
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 液晶ディスプレイの下基板であるＴＦＴアレ
イのＩＴＯ残渣による点欠陥、ＩＴＯエッチング液によ
るドレイン断線を防止して表示品質欠陥のない優れたア
クティブマトリックス液晶ディスプレイの下基板を得
る。 【構成】 下層である第１層目のＩＴＯ膜（第１層表示
電極）４１よりなる表示用電極をＩＴＯターゲット（Ｉ
ｎ2 Ｏ3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを導入
せず、１００℃以下の基板温度で、５０〜３００Åの膜
厚で、ＲＦ又はＤＣスパッタ装置で形成する。その後、
上層である第２層目のＩＴＯ膜（第２層表示電極）４２
よりなる表示用電極は、ＩＴＯターゲット（Ｉｎ2 Ｏ3
＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを導入して、１
００℃以下の基板温度で、５００〜２０００Åの膜厚
で、ＲＦ又はＤＣスパッタ装置で形成する。この時、下
層である第１層目のＩＴＯ表示電極の膜質は、上層であ
る第２層よりも非晶質化させる。
イのＩＴＯ残渣による点欠陥、ＩＴＯエッチング液によ
るドレイン断線を防止して表示品質欠陥のない優れたア
クティブマトリックス液晶ディスプレイの下基板を得
る。 【構成】 下層である第１層目のＩＴＯ膜（第１層表示
電極）４１よりなる表示用電極をＩＴＯターゲット（Ｉ
ｎ2 Ｏ3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを導入
せず、１００℃以下の基板温度で、５０〜３００Åの膜
厚で、ＲＦ又はＤＣスパッタ装置で形成する。その後、
上層である第２層目のＩＴＯ膜（第２層表示電極）４２
よりなる表示用電極は、ＩＴＯターゲット（Ｉｎ2 Ｏ3
＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを導入して、１
００℃以下の基板温度で、５００〜２０００Åの膜厚
で、ＲＦ又はＤＣスパッタ装置で形成する。この時、下
層である第１層目のＩＴＯ表示電極の膜質は、上層であ
る第２層よりも非晶質化させる。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス液晶ディスプレイの下基板の製造方法に関するもので
ある。
ス液晶ディスプレイの下基板の製造方法に関するもので
ある。
【０００２】
【従来の技術】従来、アモルファス（非晶質）シリコン
（ａ−Ｓｉ）を用いた薄膜トランジスタ（ａ−ＳｉＴＦ
Ｔ）を内蔵したアクティブマトリックス液晶ディスプレ
イ（ＡＭＬＣＤ）は以下のようにして製造されていた。
図３はかかる従来のアクティブマトリックス液晶ディス
プレイの断面図である。
（ａ−Ｓｉ）を用いた薄膜トランジスタ（ａ−ＳｉＴＦ
Ｔ）を内蔵したアクティブマトリックス液晶ディスプレ
イ（ＡＭＬＣＤ）は以下のようにして製造されていた。
図３はかかる従来のアクティブマトリックス液晶ディス
プレイの断面図である。
【０００３】この図に示すように、まず、アクティブマ
トリックス液晶ディスプレイの下基板となるａ−ＳｉＴ
ＦＴ基板（下基板）は、ガラス基板１の上に、クロム
（Ｃｒ）、ニクロム（ＮｉＣｒ）、タンタル（Ｔａ）よ
りなる金属層を、スパッタ又は蒸着により、０．１〜
０．３μｍ程度成膜し、その後、ホトリソエッチングに
より、所定の形状に加工することでゲート電極２を形成
する。
トリックス液晶ディスプレイの下基板となるａ−ＳｉＴ
ＦＴ基板（下基板）は、ガラス基板１の上に、クロム
（Ｃｒ）、ニクロム（ＮｉＣｒ）、タンタル（Ｔａ）よ
りなる金属層を、スパッタ又は蒸着により、０．１〜
０．３μｍ程度成膜し、その後、ホトリソエッチングに
より、所定の形状に加工することでゲート電極２を形成
する。
【０００４】その後、ゲート電極膜の所定の部分を所定
の膜厚分だけ陽極化成することで、第１ゲート絶縁膜と
なるタンタル酸化膜（ＴａＯｘ）３を、０．１〜０．３
μｍの膜厚に形成する。この時の、化成膜の誘電率は２
５〜３０である。そして、ＮＨ3 とＳｉＨ4 ガスを主成
分とするプラズマＣＶＤ（ＰＣＶＤ）法により、シリコ
ン窒化膜（ＳｉＮｘ）を膜厚０．１〜０．４μｍ、Ｓｉ
Ｈ4 ガスを主成分とするＰＣＶＤ法により半導体層（チ
ャネル層）となるｎ- アモルファスシリコン（ｎ- ａ−
Ｓｉ）膜を、膜厚０．０５〜０．２μｍ、そしてＳｉＨ
4 ＋ＰＨ3 ガスを主成分とするＰＣＶＤ法により、オー
ミック層となるｎ+アモルファスシリコン（ｎ+ ａ−Ｓ
ｉ）を、それぞれ基板全面に堆積させる。そして、ｎ+
ａ−Ｓｉとｎ- ａ−Ｓｉ膜を島状の所定の形状に加工す
ることでゲート絶縁膜４と島状の半導体層５を形成す
る。ゲート絶縁膜４はエッチングせずに、基板全面に残
す。
の膜厚分だけ陽極化成することで、第１ゲート絶縁膜と
なるタンタル酸化膜（ＴａＯｘ）３を、０．１〜０．３
μｍの膜厚に形成する。この時の、化成膜の誘電率は２
５〜３０である。そして、ＮＨ3 とＳｉＨ4 ガスを主成
分とするプラズマＣＶＤ（ＰＣＶＤ）法により、シリコ
ン窒化膜（ＳｉＮｘ）を膜厚０．１〜０．４μｍ、Ｓｉ
Ｈ4 ガスを主成分とするＰＣＶＤ法により半導体層（チ
ャネル層）となるｎ- アモルファスシリコン（ｎ- ａ−
Ｓｉ）膜を、膜厚０．０５〜０．２μｍ、そしてＳｉＨ
4 ＋ＰＨ3 ガスを主成分とするＰＣＶＤ法により、オー
ミック層となるｎ+アモルファスシリコン（ｎ+ ａ−Ｓ
ｉ）を、それぞれ基板全面に堆積させる。そして、ｎ+
ａ−Ｓｉとｎ- ａ−Ｓｉ膜を島状の所定の形状に加工す
ることでゲート絶縁膜４と島状の半導体層５を形成す
る。ゲート絶縁膜４はエッチングせずに、基板全面に残
す。
【０００５】次に、アルミニウム（Ａｌ）、クロム（Ｃ
ｒ）、ニクロム（ＮｉＣｒ）等よりなる金属層を、スパ
ッタ又は蒸着により、０．３〜１．０μｍ程度成膜し、
それを所定の形状に加工することで、ソース電極６及び
ドレイン電極７を形成する。その後、チャネル層上の不
要なｎ+ ａ−Ｓｉ層をＣＦ4 ＋Ｏ2 ガスを主成分とする
リアクティブ方式（ＲＩＥ法）などのドライエッチング
で除去することで、チャネル層を形成する。
ｒ）、ニクロム（ＮｉＣｒ）等よりなる金属層を、スパ
ッタ又は蒸着により、０．３〜１．０μｍ程度成膜し、
それを所定の形状に加工することで、ソース電極６及び
ドレイン電極７を形成する。その後、チャネル層上の不
要なｎ+ ａ−Ｓｉ層をＣＦ4 ＋Ｏ2 ガスを主成分とする
リアクティブ方式（ＲＩＥ法）などのドライエッチング
で除去することで、チャネル層を形成する。
【０００６】そして、ＰＣＶＤ法によりシリコン窒化膜
（ＳｉＮｘ）等からなる中間絶縁膜８を形成する。その
後、ソース電極６と次に形成する透明電極ＩＴＯ膜との
導通のためのコンタクトホールを中間絶縁膜の所定部分
に形成する。そしてＩＴＯ膜（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ）
をスパッタ又は蒸着により、０．１μｍ程度基板全面に
成膜する。そしてＨｌ系、Ｈｃｌ系、Ｆｅｃｌ3 系等の
エッチング液を用いて、加工し所定の形状に形成するこ
とで表示用電極となる透明電極９を形成する。
（ＳｉＮｘ）等からなる中間絶縁膜８を形成する。その
後、ソース電極６と次に形成する透明電極ＩＴＯ膜との
導通のためのコンタクトホールを中間絶縁膜の所定部分
に形成する。そしてＩＴＯ膜（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ）
をスパッタ又は蒸着により、０．１μｍ程度基板全面に
成膜する。そしてＨｌ系、Ｈｃｌ系、Ｆｅｃｌ3 系等の
エッチング液を用いて、加工し所定の形状に形成するこ
とで表示用電極となる透明電極９を形成する。
【０００７】最後に窒化シリコン膜（ＳｉＮｘ）を、所
定の領域にＰＣＶＤ法と加工により形成し、表面保護膜
する。以上の透明電極と、ａ−ＳｉＴＦＴとを２次元的
に配置することで、液晶用ａ−ＳｉＴＦＴアレイ基板が
完成する。以下図示せず。このＴＦＴアレイ基板上に膜
厚０．１μｍのポリイミドよりなる有機膜を形成し、ラ
ビング処理することで、配向処理膜を形成する。その
後、セル間隔を均一に形成、保持するために、直径３〜
１０μｍのスペーサを配向処理膜上に散布することで下
基板が完成する。
定の領域にＰＣＶＤ法と加工により形成し、表面保護膜
する。以上の透明電極と、ａ−ＳｉＴＦＴとを２次元的
に配置することで、液晶用ａ−ＳｉＴＦＴアレイ基板が
完成する。以下図示せず。このＴＦＴアレイ基板上に膜
厚０．１μｍのポリイミドよりなる有機膜を形成し、ラ
ビング処理することで、配向処理膜を形成する。その
後、セル間隔を均一に形成、保持するために、直径３〜
１０μｍのスペーサを配向処理膜上に散布することで下
基板が完成する。
【０００８】一方、上基板（対向電極側）は、以下に示
すように形成される。ガラス１２の上に光の漏れを防止
してコントラストを向上させるためのブラックマトリッ
クス層１３を形成する。次いで、印刷又は電着等と加工
により、着色層１４を形成する。この上に、平坦化層１
５を形成後、対向電極として膜厚０．１μｍ程度のＩＴ
Ｏ膜よりなる対向透明電極１６をスパッタ又は蒸着と加
工により所定の形状に形成する。更に、この対向電極上
に膜厚０．１μｍ程度のポリイミドよりなる有機膜を形
成し、ラビング処理することで、配向処理膜１７を形成
する。更に、高分子材料絶縁材料（エポキシ系等の材
料）にスペーサを混入させた材料を用いた膜厚のスクリ
ーン印刷法により、膜厚５〜２０μｍのシール層１８を
所定のパターンで形成することで上基板が完成する。
すように形成される。ガラス１２の上に光の漏れを防止
してコントラストを向上させるためのブラックマトリッ
クス層１３を形成する。次いで、印刷又は電着等と加工
により、着色層１４を形成する。この上に、平坦化層１
５を形成後、対向電極として膜厚０．１μｍ程度のＩＴ
Ｏ膜よりなる対向透明電極１６をスパッタ又は蒸着と加
工により所定の形状に形成する。更に、この対向電極上
に膜厚０．１μｍ程度のポリイミドよりなる有機膜を形
成し、ラビング処理することで、配向処理膜１７を形成
する。更に、高分子材料絶縁材料（エポキシ系等の材
料）にスペーサを混入させた材料を用いた膜厚のスクリ
ーン印刷法により、膜厚５〜２０μｍのシール層１８を
所定のパターンで形成することで上基板が完成する。
【０００９】上下の基板が完成したら、シール層を挟ん
で、シール層により上下基板を位置合わせし、貼り合わ
せ、加圧固定し、シール層を加熱硬化させる。更に、シ
ール層の内側を真空脱気した後、所定の注入口より、偏
光膜２０を所定の位置に貼り付けることでａ−ＳｉＴＦ
Ｔを用いた液晶ディスプレイが完成する。
で、シール層により上下基板を位置合わせし、貼り合わ
せ、加圧固定し、シール層を加熱硬化させる。更に、シ
ール層の内側を真空脱気した後、所定の注入口より、偏
光膜２０を所定の位置に貼り付けることでａ−ＳｉＴＦ
Ｔを用いた液晶ディスプレイが完成する。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
製造方法では、ＩＴＯ膜の微細加工はパターン周辺にＩ
ＴＯ膜の微細な残渣が残り、困難を要する。特に、バッ
クライトの透過率の良好な膜、つまり結晶性の膜は緻密
で、エッチング速度が遅い。そして、残渣（ＩＴＯの微
細なカス）がパターンエッジに残るため、パターン化し
難い。ＩＴＯ残渣は、表示電極とドレイン電極、ゲート
電極間のショートとなり易く、これはディスプレイの点
欠陥となる。ＩＴＯ膜を微細に精度良くパターン加工す
るには、エッチング液の温度を室温から４０〜５０℃に
上げ、エッチングを促進することで解決する。
製造方法では、ＩＴＯ膜の微細加工はパターン周辺にＩ
ＴＯ膜の微細な残渣が残り、困難を要する。特に、バッ
クライトの透過率の良好な膜、つまり結晶性の膜は緻密
で、エッチング速度が遅い。そして、残渣（ＩＴＯの微
細なカス）がパターンエッジに残るため、パターン化し
難い。ＩＴＯ残渣は、表示電極とドレイン電極、ゲート
電極間のショートとなり易く、これはディスプレイの点
欠陥となる。ＩＴＯ膜を微細に精度良くパターン加工す
るには、エッチング液の温度を室温から４０〜５０℃に
上げ、エッチングを促進することで解決する。
【００１１】しかし、この方法（エッチング液温度上
昇）では、ＳｉＮ中間絶縁膜のピンホール等から浸入し
たＩＴＯエッチング液により、Ａｌからなるドレイン電
極がダメージを受けエッチングされ、ドレイン電極が断
線しやすいという、逆効果になるという問題点があっ
た。この点欠陥、線欠陥の問題点は、大面積化、大容量
化、高精細化となるにしたがって顕著となる。
昇）では、ＳｉＮ中間絶縁膜のピンホール等から浸入し
たＩＴＯエッチング液により、Ａｌからなるドレイン電
極がダメージを受けエッチングされ、ドレイン電極が断
線しやすいという、逆効果になるという問題点があっ
た。この点欠陥、線欠陥の問題点は、大面積化、大容量
化、高精細化となるにしたがって顕著となる。
【００１２】本発明は、上記問題点を除去し、液晶ディ
スプレイの下基板であるＴＦＴアレイのＩＴＯ残渣によ
る点欠陥、ＩＴＯエッチング液によるドレイン断線を防
止して表示品質欠陥のない優れたアクティブマトリック
ス液晶ディスプレイの下基板の製造方法を提供すること
を目的とする。
スプレイの下基板であるＴＦＴアレイのＩＴＯ残渣によ
る点欠陥、ＩＴＯエッチング液によるドレイン断線を防
止して表示品質欠陥のない優れたアクティブマトリック
ス液晶ディスプレイの下基板の製造方法を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、透光性絶縁基板上にゲート電極、ゲート
絶縁膜、ｎ- アモルファスシリコン半導体層、ｎ+ アモ
ルファスシリコンオーミック層、ソース・ドレイン電
極、中間絶縁膜、表示用透明電極、表面保護膜を含むア
モルファスシリコン薄膜トランジスタアレイを有するア
クティブマトリックス液晶ディスプレイの下基板の製造
方法において、前記表示用透明電極を膜質の異なる２層
のＩＴＯ膜を積層した構造で形成するようにしたもので
ある。
成するために、透光性絶縁基板上にゲート電極、ゲート
絶縁膜、ｎ- アモルファスシリコン半導体層、ｎ+ アモ
ルファスシリコンオーミック層、ソース・ドレイン電
極、中間絶縁膜、表示用透明電極、表面保護膜を含むア
モルファスシリコン薄膜トランジスタアレイを有するア
クティブマトリックス液晶ディスプレイの下基板の製造
方法において、前記表示用透明電極を膜質の異なる２層
のＩＴＯ膜を積層した構造で形成するようにしたもので
ある。
【００１４】
【作用】本発明によれば、上記のように、液晶ディスプ
レイの下基板であるａ−ＳｉＴＦＴアレイの製造方法に
おいて、ＩＴＯよりなる表示電極を異質な２層の積層し
たＩＴＯ膜で形成する。これにより、点欠陥、線欠陥を
低減することができる。
レイの下基板であるａ−ＳｉＴＦＴアレイの製造方法に
おいて、ＩＴＯよりなる表示電極を異質な２層の積層し
たＩＴＯ膜で形成する。これにより、点欠陥、線欠陥を
低減することができる。
【００１５】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の実施例を示す液晶
ディスプレイの下基板の断面図、図２は図１のＡ部拡大
断面図である。この図に示すように、まず、アクティブ
マトリックス液晶ディスプレイの下基板となるａ−Ｓｉ
ＴＦＴ基板（下基板）は、ガラス基板３１の上に、Ｃ
ｒ、ＮｉＣｒ、Ｔａよりなる金属層を、スパッタ又は蒸
着により、０．１〜０．３μｍ程度成膜し、その後、ホ
トリソエッチングにより、所定の形状に加工すること
で、ゲート電極３２を形成する。
がら詳細に説明する。図１は本発明の実施例を示す液晶
ディスプレイの下基板の断面図、図２は図１のＡ部拡大
断面図である。この図に示すように、まず、アクティブ
マトリックス液晶ディスプレイの下基板となるａ−Ｓｉ
ＴＦＴ基板（下基板）は、ガラス基板３１の上に、Ｃ
ｒ、ＮｉＣｒ、Ｔａよりなる金属層を、スパッタ又は蒸
着により、０．１〜０．３μｍ程度成膜し、その後、ホ
トリソエッチングにより、所定の形状に加工すること
で、ゲート電極３２を形成する。
【００１６】その後、ゲート電極膜の所定の部分を所定
の膜厚分だけ陽極化成することで、第１ゲート絶縁膜と
なるタンタル酸化膜（ＴａＯｘ）３３を、０．１〜０．
３μｍの膜厚に形成する。この時の、化成膜の誘電率は
２５〜３０である。そして、ＮＨ3 とＳｉＨ4 ガスを主
成分とするプラズマＣＶＤ（ＰＣＶＤ）法により、シリ
コン窒化膜（ＳｉＮｘ）を膜厚０．１〜０．４μｍ、Ｓ
ｉＨ4 ガスを主成分とするＰＣＶＤ法により半導体層
（チャネル層）となるｎ- アモルファスシリコン（ｎ-
ａ−Ｓｉ）膜を、膜厚０．０５〜０．２μｍ、そしてＳ
ｉＨ4 ＋ＰＨ3 ガスを主成分とするＰＣＶＤ法により、
オーミック層となるｎ+ アモルファスシリコン（ｎ+ ａ
−Ｓｉ）を、それぞれ基板全面に堆積させる。そして、
ｎ+ ａ−Ｓｉとｎ- ａ−Ｓｉ膜を島状の所定の形状に加
工することでゲート絶縁膜３４と島状の半導体層３５を
形成する。ゲート絶縁膜３４はエッチングせずに、基板
全面に残す。
の膜厚分だけ陽極化成することで、第１ゲート絶縁膜と
なるタンタル酸化膜（ＴａＯｘ）３３を、０．１〜０．
３μｍの膜厚に形成する。この時の、化成膜の誘電率は
２５〜３０である。そして、ＮＨ3 とＳｉＨ4 ガスを主
成分とするプラズマＣＶＤ（ＰＣＶＤ）法により、シリ
コン窒化膜（ＳｉＮｘ）を膜厚０．１〜０．４μｍ、Ｓ
ｉＨ4 ガスを主成分とするＰＣＶＤ法により半導体層
（チャネル層）となるｎ- アモルファスシリコン（ｎ-
ａ−Ｓｉ）膜を、膜厚０．０５〜０．２μｍ、そしてＳ
ｉＨ4 ＋ＰＨ3 ガスを主成分とするＰＣＶＤ法により、
オーミック層となるｎ+ アモルファスシリコン（ｎ+ ａ
−Ｓｉ）を、それぞれ基板全面に堆積させる。そして、
ｎ+ ａ−Ｓｉとｎ- ａ−Ｓｉ膜を島状の所定の形状に加
工することでゲート絶縁膜３４と島状の半導体層３５を
形成する。ゲート絶縁膜３４はエッチングせずに、基板
全面に残す。
【００１７】次に、Ａｌ、Ｃｒ、ＮｉＣｒ等よりなる金
属層を、スパッタ又は蒸着により、０．３〜１．０μｍ
程度成膜し、それを所定の形状に加工することで、ソー
ス電極３６及びドレイン電極３７を形成する。その後チ
ャネル層上の不要なｎ+ ａ−Ｓｉ層をＣＦ4 ＋Ｏ2 ガス
を主成分とするリアクティブ方式（ＲＩＥ法）などのド
ライエッチングで除去することで、チャネル層を形成す
る。
属層を、スパッタ又は蒸着により、０．３〜１．０μｍ
程度成膜し、それを所定の形状に加工することで、ソー
ス電極３６及びドレイン電極３７を形成する。その後チ
ャネル層上の不要なｎ+ ａ−Ｓｉ層をＣＦ4 ＋Ｏ2 ガス
を主成分とするリアクティブ方式（ＲＩＥ法）などのド
ライエッチングで除去することで、チャネル層を形成す
る。
【００１８】そして、ＰＣＶＤ法によりシリコン窒化膜
（ＳｉＮｘ）等からなる中間絶縁膜３８を形成する。そ
の後、ソース電極３６と次に形成する透明電極ＩＴＯ膜
との導通のためのコンタクトホールを中間絶縁膜の所定
部分に形成する。次に、ＩＴＯよりなる表示用透明電極
の形成方法について述べる。
（ＳｉＮｘ）等からなる中間絶縁膜３８を形成する。そ
の後、ソース電極３６と次に形成する透明電極ＩＴＯ膜
との導通のためのコンタクトホールを中間絶縁膜の所定
部分に形成する。次に、ＩＴＯよりなる表示用透明電極
の形成方法について述べる。
【００１９】表示用透明電極４０を、膜質の異なる２層
のＩＴＯ膜を積層した構造で形成する。２層の内、ま
ず、下層である第１層目のＩＴＯ膜（第１層表示電極）
４１よりなる表示用電極をＩＴＯターゲット（Ｉｎ2 Ｏ
3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを導入せず、
１００℃以下の基板温度で、５０〜３００Åの膜厚で、
ＲＦ又はＤＣスパッタ装置で形成する。その後、引き続
き真空を破らず連続して上層である第２層目のＩＴＯ膜
４２を成膜する。
のＩＴＯ膜を積層した構造で形成する。２層の内、ま
ず、下層である第１層目のＩＴＯ膜（第１層表示電極）
４１よりなる表示用電極をＩＴＯターゲット（Ｉｎ2 Ｏ
3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを導入せず、
１００℃以下の基板温度で、５０〜３００Åの膜厚で、
ＲＦ又はＤＣスパッタ装置で形成する。その後、引き続
き真空を破らず連続して上層である第２層目のＩＴＯ膜
４２を成膜する。
【００２０】上層である第２層目のＩＴＯ膜４２（第２
層表示電極）よりなる表示用電極は、ＩＴＯターゲット
（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを
導入して、１００℃以下の基板温度で、５００〜２００
０Åの膜厚で、ＲＦ又はＤＣスパッタ装置で形成する。
この時、２層のＩＴＯ膜の膜質は、下層である第１層目
のＩＴＯ表示電極の膜質は、上層である第２層よりも非
晶質化させるためエッチングし易いが、逆にバックライ
トの透過率が低い。
層表示電極）よりなる表示用電極は、ＩＴＯターゲット
（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ）を用い、成膜時に酸素ガスを
導入して、１００℃以下の基板温度で、５００〜２００
０Åの膜厚で、ＲＦ又はＤＣスパッタ装置で形成する。
この時、２層のＩＴＯ膜の膜質は、下層である第１層目
のＩＴＯ表示電極の膜質は、上層である第２層よりも非
晶質化させるためエッチングし易いが、逆にバックライ
トの透過率が低い。
【００２１】一方、上層である第２層目のＩＴＯ膜４２
よりなる表示電極の膜質は、下層である第１層よりも結
晶化させるためエッチングはし難いが、バックライトの
透過率は良好である。非晶質化している下層のＩＴＯ膜
４１は、エッチングし易いので残渣はない。したがっ
て、この２層構造ＩＴＯ膜のホトリソ、エッチングは、
従来の手段で行なう。つまり、エッチングは室温で可能
であるため、Ａｌよりなるドレイン電極３７のダメージ
はない。そして以後の工程、つまり最後の表面保護膜形
成は、従来技術で行う。これにより、透明電極付ＴＦＴ
が完成する。
よりなる表示電極の膜質は、下層である第１層よりも結
晶化させるためエッチングはし難いが、バックライトの
透過率は良好である。非晶質化している下層のＩＴＯ膜
４１は、エッチングし易いので残渣はない。したがっ
て、この２層構造ＩＴＯ膜のホトリソ、エッチングは、
従来の手段で行なう。つまり、エッチングは室温で可能
であるため、Ａｌよりなるドレイン電極３７のダメージ
はない。そして以後の工程、つまり最後の表面保護膜形
成は、従来技術で行う。これにより、透明電極付ＴＦＴ
が完成する。
【００２２】以上の透明電極付きａ−ＳｉＴＦＴを２次
元的に配置することで、ａ−ＳｉＴＦＴアレイ基板（下
基板）が完成する。これ以降の工程、つまり対向電極基
板（上基板）、及びセル化工程は従来技術と同一であ
る。このようにして液晶ディスプレイが完成する。ま
た、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づき種々の変形が可能であり、それらを
本発明の範囲から排除するものではない。
元的に配置することで、ａ−ＳｉＴＦＴアレイ基板（下
基板）が完成する。これ以降の工程、つまり対向電極基
板（上基板）、及びセル化工程は従来技術と同一であ
る。このようにして液晶ディスプレイが完成する。ま
た、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づき種々の変形が可能であり、それらを
本発明の範囲から排除するものではない。
【００２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、２層構造ＩＴＯ膜のうち非晶質化している下層Ｉ
ＴＯ膜は、室温でもエッチングし易い。このエッチング
し易いＩＴＯ膜を２層の下層に配置しているため、２層
構造ＩＴＯ膜のエッチング残渣はない。異質なＩＴＯ膜
を２層で積層したことにより、容易にＩＴＯ膜をエッチ
ングすることができ、微細なパターンを形成することが
できる。その結果、ＩＴＯエッチングにからむ点欠陥、
及び線欠陥を大幅に低減することができ、表示欠損がな
くなり、表示品質の向上を図ることができる。
れば、２層構造ＩＴＯ膜のうち非晶質化している下層Ｉ
ＴＯ膜は、室温でもエッチングし易い。このエッチング
し易いＩＴＯ膜を２層の下層に配置しているため、２層
構造ＩＴＯ膜のエッチング残渣はない。異質なＩＴＯ膜
を２層で積層したことにより、容易にＩＴＯ膜をエッチ
ングすることができ、微細なパターンを形成することが
できる。その結果、ＩＴＯエッチングにからむ点欠陥、
及び線欠陥を大幅に低減することができ、表示欠損がな
くなり、表示品質の向上を図ることができる。
【００２４】また、透過率の低いＩＴＯ膜は、５０〜３
００Åと非常に薄いため、バックライトの障害にはなら
ず、各波長の吸収による光量低下は微小である。更に、
透過率の高い５００〜２０００ÅのＩＴＯ膜は、膜厚を
かせぎ、ＳｉＮコンタクトホール段差部分の段切れを防
止する役目を持つ。また、下層ＩＴＯ膜による光量低下
が微小であるため、ＲＧＢカラーフィルタ基板を用いた
カラー液晶ディスプレイでも、色度の変動は微小であ
り、良好なカラー表示を行うことができる。
００Åと非常に薄いため、バックライトの障害にはなら
ず、各波長の吸収による光量低下は微小である。更に、
透過率の高い５００〜２０００ÅのＩＴＯ膜は、膜厚を
かせぎ、ＳｉＮコンタクトホール段差部分の段切れを防
止する役目を持つ。また、下層ＩＴＯ膜による光量低下
が微小であるため、ＲＧＢカラーフィルタ基板を用いた
カラー液晶ディスプレイでも、色度の変動は微小であ
り、良好なカラー表示を行うことができる。
【００２５】このように、下層のＩＴＯ膜は、ＩＴＯの
残渣がない微細エッチング性向上のため配置され、上層
ＩＴＯ膜は、透過率アップとコンタクトホールの段切れ
防止を図ることができ、高品質のカラー液晶ディスプレ
イを得ることができる。
残渣がない微細エッチング性向上のため配置され、上層
ＩＴＯ膜は、透過率アップとコンタクトホールの段切れ
防止を図ることができ、高品質のカラー液晶ディスプレ
イを得ることができる。
【図１】本発明の実施例を示す液晶ディスプレイの下基
板の断面図である。
板の断面図である。
【図２】図１のＡ部拡大断面図である。
【図３】従来のアクティブマトリックス液晶ディスプレ
イの断面図である。
イの断面図である。
３１ ガラス基板 ３２ ゲート電極 ３３ タンタル酸化膜（ＴａＯｘ） ３４ ゲート絶縁膜 ３５ 島状の半導体層 ３６ ソース電極 ３７ ドレイン電極 ３８ 中間絶縁膜 ４０ 表示用透明電極 ４１ 第１層目のＩＴＯ膜（第１層表示電極） ４２ 第２層目のＩＴＯ膜（第２層表示電極）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野本 勉 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (7)
- 【請求項１】 透光性絶縁基板上にゲート電極、ゲート
絶縁膜、ｎ- アモルファスシリコン半導体層、ｎ+ アモ
ルファスシリコンオーミック層、ソース・ドレイン電
極、中間絶縁膜、表示用透明電極、表面保護膜を含むア
モルファスシリコン薄膜トランジスタアレイを有するア
クティブマトリックス液晶ディスプレイの下基板の製造
方法において、 前記表示用透明電極を膜質の異なる２層のＩＴＯ膜を積
層した構造に形成することを特徴とするアクティブマト
リックス液晶ディスプレイの下基板の製造方法。 - 【請求項２】 前記膜質の異なる２層の積層構造の表示
用透明電極のうち、下層である第１層表示電極を５０〜
３００Åの膜厚で形成したことを特徴とする請求項１記
載のアクティブマトリックス液晶ディスプレイの下基板
の製造方法。 - 【請求項３】 前記膜質の異なる２層の積層構造の表示
用透明電極のうち、上層である第２層表示電極を５００
〜２０００Åの膜厚で形成したことを特徴とする請求項
１記載のアクティブマトリックス液晶ディスプレイの下
基板の製造方法。 - 【請求項４】 前記膜質の異なる２層の積層構造の表示
用透明電極のうち、下層である第１層表示電極をＩＴＯ
ターゲットを用い、成膜時に酸素ガスを導入せず、１０
０℃以下の基板温度で成膜して、加工し形成したことを
特徴とする請求項１記載のアクティブマトリックス液晶
ディスプレイの下基板の製造方法。 - 【請求項５】 前記膜質の異なる２層の積層構造の表示
用透明電極のうち、上層である第２層表示電極をＩＴＯ
ターゲットを用い、成膜時に酸素ガスを導入して、１０
０℃以下の基板温度で成膜して、加工し形成したことを
特徴とする請求項１記載のアクティブマトリックス液晶
ディスプレイの下基板の製造方法。 - 【請求項６】 前記膜質の異なる２層の積層構造の表示
用透明電極のうち、下層である第１層表示電極の膜質
が、上層である第２層よりも非晶化していることを特徴
とする請求項１記載のアクティブマトリックス液晶ディ
スプレイの下基板の製造方法。 - 【請求項７】 前記膜質の異なる２層の積層構造の表示
用透明電極のうち、上層である第２層表示電極の膜質
が、下層である第１層よりも結晶質であることを特徴と
する請求項１記載のアクティブマトリックス液晶ディス
プレイの下基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32350091A JP2685086B2 (ja) | 1991-12-09 | 1991-12-09 | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32350091A JP2685086B2 (ja) | 1991-12-09 | 1991-12-09 | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05158071A true JPH05158071A (ja) | 1993-06-25 |
| JP2685086B2 JP2685086B2 (ja) | 1997-12-03 |
Family
ID=18155386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32350091A Expired - Fee Related JP2685086B2 (ja) | 1991-12-09 | 1991-12-09 | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2685086B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004016A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 박막 트랜지스터 액정표시소자의 제조방법 |
| KR20030021378A (ko) * | 2001-09-05 | 2003-03-15 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자의 패널 제조방법 |
| KR100442510B1 (ko) * | 2000-06-02 | 2004-07-30 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법 |
| JP2005259971A (ja) * | 2004-03-11 | 2005-09-22 | Nichia Chem Ind Ltd | 半導体発光素子 |
| JP2006163367A (ja) * | 2004-12-07 | 2006-06-22 | Samsung Electronics Co Ltd | 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63235982A (ja) * | 1987-03-24 | 1988-09-30 | 富士通株式会社 | 表示パネルの電極製造方法 |
| JPS63289533A (ja) * | 1987-05-22 | 1988-11-28 | Oki Electric Ind Co Ltd | 液晶ディスプレイ装置 |
| JPH03261005A (ja) * | 1990-03-09 | 1991-11-20 | Fujitsu Ltd | 透明導電膜の形成方法 |
-
1991
- 1991-12-09 JP JP32350091A patent/JP2685086B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63235982A (ja) * | 1987-03-24 | 1988-09-30 | 富士通株式会社 | 表示パネルの電極製造方法 |
| JPS63289533A (ja) * | 1987-05-22 | 1988-11-28 | Oki Electric Ind Co Ltd | 液晶ディスプレイ装置 |
| JPH03261005A (ja) * | 1990-03-09 | 1991-11-20 | Fujitsu Ltd | 透明導電膜の形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004016A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 박막 트랜지스터 액정표시소자의 제조방법 |
| KR100442510B1 (ko) * | 2000-06-02 | 2004-07-30 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법 |
| KR20030021378A (ko) * | 2001-09-05 | 2003-03-15 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자의 패널 제조방법 |
| JP2005259971A (ja) * | 2004-03-11 | 2005-09-22 | Nichia Chem Ind Ltd | 半導体発光素子 |
| JP4635458B2 (ja) * | 2004-03-11 | 2011-02-23 | 日亜化学工業株式会社 | 半導体発光素子 |
| JP2006163367A (ja) * | 2004-12-07 | 2006-06-22 | Samsung Electronics Co Ltd | 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 |
| US8507303B2 (en) | 2004-12-07 | 2013-08-13 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2685086B2 (ja) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668379A (en) | Active matrix crystal display apparatus using thin film transistor | |
| US7176535B2 (en) | Thin film transistor array gate electrode for liquid crystal display device | |
| TWI582838B (zh) | 一種液晶顯示面板陣列基板的製作方法 | |
| US20090303424A1 (en) | Liquid crystal display and method for manufacturing the same | |
| JP2001077366A (ja) | 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法 | |
| JPH1039334A (ja) | アレイ基板および液晶表示装置 | |
| US6091470A (en) | Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment | |
| JPH06250210A (ja) | 液晶表示装置およびその製造方法 | |
| JP2007059560A (ja) | 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置 | |
| US8237902B2 (en) | Array substrate of LCD with wide viewing angle and method for manufacturing the same | |
| JP2685086B2 (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| US7248326B2 (en) | Liquid crystal display and fabricating method thereof | |
| US20050157226A1 (en) | Integrated color filter and fabricating method thereof | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| JP2000305483A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH05216069A (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| JPH01209764A (ja) | 薄膜トランジスタとその製法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH05188397A (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| JPH04257229A (ja) | 液晶ディスプレイの製造方法 | |
| JPH1195239A (ja) | 液晶表示装置の製造方法 | |
| JPH06281923A (ja) | 液晶表示装置 | |
| US6847429B2 (en) | Method of adjusting a substrate size of liquid crystal display device | |
| KR100769163B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |