KR100774066B1 - 웨이퍼, 에피택셜웨이퍼 및 이들의 제조방법 - Google Patents

웨이퍼, 에피택셜웨이퍼 및 이들의 제조방법 Download PDF

Info

Publication number
KR100774066B1
KR100774066B1 KR1020017003434A KR20017003434A KR100774066B1 KR 100774066 B1 KR100774066 B1 KR 100774066B1 KR 1020017003434 A KR1020017003434 A KR 1020017003434A KR 20017003434 A KR20017003434 A KR 20017003434A KR 100774066 B1 KR100774066 B1 KR 100774066B1
Authority
KR
South Korea
Prior art keywords
silicon
layer
boron
wafer
less
Prior art date
Application number
KR1020017003434A
Other languages
English (en)
Other versions
KR20010088807A (ko
Inventor
마루야마후미아키
나이토나오키
우치야마아쓰오
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20010088807A publication Critical patent/KR20010088807A/ko
Application granted granted Critical
Publication of KR100774066B1 publication Critical patent/KR100774066B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F3/00—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems
    • F24F3/12—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling
    • F24F3/16—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling by purification, e.g. by filtering; by sterilisation; by ozonisation
    • F24F3/167—Clean rooms, i.e. enclosed spaces in which a uniform flow of filtered air is distributed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

환경으로부터 보론오염을 억제하고 디바이스특성에 악영향을 주지 않는 품질이 안정된 실리콘웨이퍼, 에피택셜웨이퍼 및 이들이 효과적인 제조방법을 제공한다. 표면의 부착보론의 양이 1×1010 atoms/cm2이하가 되도록 하였다.

Description

웨이퍼, 에피택셜웨이퍼 및 이들의 제조방법{WAFER AND EPITAXIAL WAFER, AND MANUFACTURING PROCESSES THEREFOR}
본 발명은, 품질이 안정된 실리콘웨이퍼, 에피택셜웨이퍼 및 이들의 제조방법 및 클린룸용 공기조절설비에 관한 것이다.
반도체 장치의 제작공정에서의 가열처리에 의해서 재료인 실리콘웨이퍼의 전기특성이 실리콘웨이퍼중의 불순물원소나 실리콘웨이퍼에 부착한 불순물원소에 의해서 변화하고, 이것이 장치불량의 원인으로 되기 때문에, 이를 피하는 것은 디바이스의 고도화와 함께 점점 더 중요해지고, 장치생산에 있어서의 큰 과제로 되어 있다.
그 방책의 하나로서, 도 10에 나타낸 바와 같이, 실리콘웨이퍼(W)의 배면에 다결정실리콘층 [PBS(Poly Back Seal)막:62]을 형성하고, 이 PBS막중에 존재하는 결정립계를 불순물원소의 흡수원으로서 이용하는 방법이 실용화되어 있고, 배면에 PBS막을 형성한 소위 PBS막 부착 웨이퍼나 에피택셜 웨이퍼가 제품으로서 이용되고 있다.
IIIB 족 원소중에서, 특히 보론은 실리콘에 P형 도전성을 부여하고, 또한 그 도전율을 소정의 값으로 조정하기 때문에 적극적으로 활용되지만, 한편으로는, 실리콘웨이퍼를 취급하는 분위기나 웨이퍼의 처리공정에서 사용되는 장치, 재료등으로부터 웨이퍼에 부착하는 보론은 열처리공정중에 실리콘웨이퍼내부로 확산하여, 웨이퍼의 소정의 전기특성을 어지럽히는 외란요인이 되기 때문에, 분위기나 이들 장치, 재료등으로부터의 보론에 의한 오염은 적극 방지하는 것이 요청된다.
가령 실리콘웨이퍼 표면에 1×1O10 atoms/cm2의 보론이 부착한 경우, 이것이 웨이퍼 표면으로부터 내부(깊이 1㎛ 정도)로 확산하면, 전기저항율의 값으로 수 ohm·cm에 상당하기 때문에 벌크의 전기저항율의 값이 1 ohm ·cm 이상인 웨이퍼로는 장치가 만들어 넣어지는 웨이퍼 표면층의 전기특성에 상당한 변동을 오게 한다.
또한, PBS 막부착 웨이퍼나 마찬가지로 PBS 막부착 에피택셜웨이퍼의 경우에는, PBS 막을 형성해야 되는 웨이퍼 표면에 부착한 보론이 PBS 막형성공정이나 그 후의 에피택셜층 성장공정에서의 가열처리시에 주로 PBS 막중에 확산한다. 또한, 에피택셜층을 성장시켜야 되는 기판면에 보론이 부착하면 층의 성장시의 가열에 의해서 이들 보론원소가 기판과 에피택셜층의 경계면으로부터 각각의 내부로 확산한다. 이들이 원인으로서 기판의 전기저항율이 수 ohm·cm 이상의 에피택셜 웨이퍼를 사용하는 디바이스로 소정의 특성이 얻어지지 않은 일이 일어나곤 한다.
또한, 에피택셜 웨이퍼의 제조에 있어서의 에피택셜층 성장시에는, 배면의 PBS막이 특히 웨이퍼 둘레가장자리부에 있어서, 성장실내의 성분가스에 의해서 에칭되어 막두께의 불균일이나 표면의 거칠기가 발생하는 일이 있고, 이것을 방지할 목적으로 PBS막의 위에 다시 CVD(Chemical Vapor Deposition)법에 의해서 실리콘산화물의 막(CVD 실리콘 산화물막)을 형성하는 것이 행하여지지만, 이 CVD 공정에서도 전술한 바와 같이 보론에 의한 오염이 생기면, 이 공정 및 그 후의 에피택셜층 성장공정에서의 웨이퍼의 온도상승에 의해서 부착한 보론은 주로 PBS 중에 확산하고, 전술한 바와 같이 장치특성에 악영향을 준다.
상술한 종래의 문제점을 PBS 막부착 에피택셜 웨이퍼의 경우를 예로 들어 더욱 구체적으로 설명한다. 도 10은 종래의 PBS 막부착 에피택셜 웨이퍼의 제조공정을 나타내는 설명도로서, (a)는 실리콘웨이퍼(W), (b)는 실리콘웨이퍼(W)에 다결정 실리콘층(62)을 형성한 상태, (c)는 다음의 에피택셜층 성장공정에서의 상술한 에칭을 방지하기 위해서 (b)의 실리콘웨이퍼(W) 배면의 다결정실리콘층(PBS막)(62)상에 다시 CVD 실리콘산화물막(64)을 형성한 상태, (d)는 실리콘웨이퍼 표면의 다결정실리콘층(62)을 거울면 연마에 의해 제거한 상태, (e)는 (d)의 상태로부터 실리콘웨이퍼의 표면에 에피택셜층(66)을 형성한 상태를 각각 나타낸다.
이 종래의 배면 PBS막 부착 에피택셜웨이퍼의 제조에 있어서는, 우선, 실리콘웨이퍼(W)와 다결정실리콘층(PBS막)(62)의 경계면(70)에 보론(B)이 부착하고, 오염이 발생한다[도 10(b)]. 다음에, 다결정실리콘층(62)과 CVD 막(64)의 경계면 (72)에 보론(B)의 오염이 발생한다[도 10(c)]. 실리콘웨이퍼(W) 표면의 다결정실리콘층(62)을 제거한 후[도 10(d)], 다시 에피택셜층 성장공정(고온열처리)을 거치 면, 각각의 경계면(70),(72)에 존재하고 있는 보론(B)은 주로 PBS막(62)의 내부로 확산하고, PBS막(62)의 전체를 오염시키고, 보론 오염된 PBS막(62a)으로 되어 버리고 만다.
한편, 종래의 반도체웨이퍼의 처리, 예컨대 세정, 반송, 보관, 성막등을 하는 클린룸등(세정기, 웨이퍼보관고, 성막장치등을 포함한다)에서는, 웨이퍼에 접촉하는 분위기중에 존재하는 보론이 웨이퍼 표면에 어느 정도 부착하는지에 대하여 양자간의 정량적인 관계는 완전히 불명이었다. 따라서, 웨이퍼에 접촉하는 분위기중의 보론농도를 어떠한 값으로 관리하면 웨이퍼상에 부착하는 보론량을 디바이스특성을 저해하지 않는 값이하로 억제할 수가 있을지가 완전히 불명하여 고품질의 웨이퍼 제조에 있어서의 보론오염의 방지를 효과적으로 실시하는 것이 곤란하였다. 즉, 공정중의 웨이퍼상에 부착한 보론량의 측정에는 막대한 시간을 요하기 때문에, 그 결과를 장치측에 즉시 피드백할 수 없고, 보론오염을 방지하기 위한 관리를 온라인으로 실시하는 것이 불가능하였다. 따라서, 웨이퍼상의 보론량의 측정에 의해서 보론 오염방지의 관리를 하고 있는 한, 안정한 품질의 웨이퍼를 만드는 것은 곤란하였다.
또한, 종래의 반도체웨이퍼 처리, 예컨대 세정, 반송, 보관, 성막등을 하는 클린룸(세정기, 웨이퍼보관고, 성막장치등을 포함한다)에 있어서 사용하는 에어필터는, 일반적으로 유리섬유로 할수 있고, 웨이퍼 처리시의 분위기중에 불화수소가스등의 부식성가스가 존재하면, 이 부착에 의해 보론이 분위기중에 용출하는 것이 알려져 있다.
예를 들면, 클린룸의 공기조절설비로서는, 도 11에 나타낸 바와 같은 구성이 사용되고 있다. 도 11에 있어서 (12)는 클린룸(14)을 구성하는 공기조절설비로, 해당 클린룸(14)내에는 각종 웨이퍼 처리실, 도시예의 경우에는, CVD 처리실(16), CVD 로(爐) 본체실(18), PBS막 형성실(20), PBS 로 본체실(22)이 설치된다. 상기 각실(16,18,20,22)에는 1 또는 복수의 에어유입구가 설치되어 있고, 각 에어유입구에는 에어필터(16a,16b,18a,20a, 20b,22a)가 설치되어 있다.
각각의 웨이퍼처리실에는 각종의 웨이퍼처리장치가 구비되어 있다. 예컨대, 이 CVD 처리실(16)에는, CVD 처리전 세정기(24), 건조기(26) 및 보관용 클린부스 (28)가 구비되어 있다. 해당 CVD 로 본체실(18)에는, CVD 장치(30)가 배치되어 있다. 해당 PBS막 형성실(20)에는, PBS막 형성전 세정기(32), 건조기(34) 및 보관용 클린부스(36)가 구비되어 있다. 해당 PBS 로 본체실(22)에는, PBS장치(38)가 구비되어 있다. 상기 각 장치(24,26, 28,30,32,34,36,38)의 에어유입구에는 에어필터 (24a,26a,28a,30a,32a,34a, 36a,38a)가 설치되어 있다. (39)는 클린룸(14)의 하류측에 설치된 에어의 배출용 공간이다. 이 해당 에어배출용 공간(39)은 회수용 파이프(43)에 접속되어 있다.
해당 클린룸(14)의 상류측에는, 상류에서 하류로 향하여 외부조정기(40), 불순물제거장치(42) 및 공기조절기(44)가 직렬형상으로 배치되어 있다. 해당 외부조정기(40)와 불순물제거장치(42)와는 제 1 에어파이프(46)로 접속되고, 해당 불순물제거장치(42)와 공기조절기(44)는 제 2 에어파이프(48)로 접속되어 있다. 해당 공기조절기(44)와 상기한 클린룸(14)의 각 방의 에어유입구에 설치된 각 에어필터 (16a,16b,18a,20a,20b,22a)는 제 3 에어파이프(50)로 접속되어 있다.
해당 외부조정기(40)는 에어유입측에 롤필터(99), 중간성능필터(52), 에어유출측에 팬(54)을 가지고 있다. 해당 불순물제거장치(42)는, NOx 및 SOx를 제거하기 위한 화학필터로 구성되어 있다. 해당 공기조절기(44)는 에어유입측 팬(56), 다음에 프리필터(98), 에어유출측에 중간성능 필터(58)를 가지고 있다.
상기와 같은 구성을 가지는 종래의 클린룸용 공기조절설비(12)에 있어서는, 외기는 외부조정기(40), 불순물제거장치(42) 및 공기조절기(44)를 통하여, 계속하여 각 에어필터(16a,16b,18a,20a,20b,22a)를 통해, CVD 처리실(16), CVD 로 본체실 (18), PBS막 형성실(20), PBS 로 본체실(22)의 내부로 도입된다. CVD 처리는 일반적으로는, 박막재료를 구성하는 1종 또는 수종의 화합물가스, 단체(單體)가스를 웨이퍼상에 공급하고, 기상 또는 웨이퍼표면에서의 화학반응에 의해 원하는 박막을 형성시키는 처리를 말하지만, 예컨대 PBS 막을 형성한 웨이퍼배면에 실리콘산화물을 증착하여 에피택셜공정에 있어서의 PBS 막의 에칭 및 오토도프를 방지하는 처리로서 적용할 수 있다.
각 실에 도입된 에어는, 에어필터(24a)를 통해 세정기(24)에, 또한 에어필터 (26a)를 통해 건조기(26)에, 에어필터(28a)를 통해 보관용 클린부스(28)에, 에어필터(30a)를 통해 CVD 장치(30)에, 에어필터(32a)를 통해 PBS막 형성전 세정기(32)에, 에어필터(34a)를 통해 건조기(34)에, 에어필터(36a)를 통해 보관용 클린부스 (36)에, 및 에어필터(38a)를 통해 PBS장치(38)내에 각각 유도되고, 마지막으로 에어배출용공간(39)에 배출된다. 단지, 세정기(24,32)로부터는 일부 직접 배기되고 CVD 장치(30)로부터는 전량이 배기된다. 에어배출용공간(39)에 배출된 에어는 공급량 전체의 약 80% 정도이며, 회수용파이프(43)를 지나서 제 2 에어파이프(48)에 복귀되어 재이용된다.
이러한 종래의 클린룸용 공기조절설비에 있어서는, 에어필터(16a, 16b,18a, 20a,20b,22a,24a,26a,28a,30a,32a,34a,36a,38a)에는 ULPA 필터(예컨대, 니혼무키주식회사 제조, NMO-320)가 사용되는 것이 통상이다. 이 ULPA 필터는 보론을 제거하는 기능을 가지고 있지 않을 뿐만 아니라, 반대로 보론을 방출할 우려가 있다. 또한, 중간성능 필터(52) 및 (58)(예컨대, 니혼무키주식회사 제조, ASTC-56-95)도 마찬가지로 보론을 제거하는 기능을 보유하고 있지 않으며, 보론을 방출할 우려가 있는 것이다. 따라서, 이러한 필터를 조립한 종래의 클린룸용의 공기조절설비로서는 클린룸내의 분위기중의 보론농도를 조정하는 것은 불가능하였다.
또한, 보론레스필터(보론을 방출하지 않은 에어 필터) 및 보론흡착필터(보론을 흡착하는 필터)는 알려져 있지만, 이들 필터를 효과적으로 사용하여 웨이퍼로의 보론의 부착량을 소정의 값 이하로 효율적으로 억제하는 양호한 방책에 대해서는 아직 제안되어 있지 않은 것이 현실이다. 결합형기판 제조에 있어서의 클린룸내의 분위기중 보론의 악영향에 관해서 언급한 문헌은 있지만, 구체적인 제거설비를 실현하는 것의 곤란성에 관해서 지적하고 있을 뿐이며(예컨대, 일본국 특허제 2723787호공보), 보론이 유효한 제거와 클린룸내의 분위기중의 보론량을 소정의 범위내에서 관리한다는 것은 언급치 않고 있다.
본 발명자등은, 상술한 웨이퍼 및 에피택셜웨이퍼에 관해서의 문제점을 해결 하기 위해서, 이들 웨이퍼나 에피택셜웨이퍼가 접촉하는 분위기중의 보론농도와, 그 분위기중에 방치된 이들 웨이퍼표면에 부착하는 보론량과의 사이의 관계를 정량적으로 파악하고, 또한, 보론의 부착량과 그에 따른 각종 제품중의 보론농도분포에 주는 영향을 실험으로서 밝혀내고, 이들 지견에 따라서, 환경으로부터의 보론 오염을 억제하여, 디바이스특성에 악영향을 주지 않는 실리콘웨이퍼 및 에피택셜웨이퍼를 안정하여 제조하는 것에 성공하였다.
본 발명의 제 1 목적은, 환경으로부터의 보론오염을 억제하여 디바이스특성에 악영향을 주지 않은 품질의 안정된 실리콘웨이퍼, 에피택셜웨이퍼 및 그것의 효과적인 제조방법을 제공하는 것에 있다.
본 발명자등은, 또한 상기한 종래의 클린룸 공기조절설비의 문제점을 해결하기 위하여, 클린룸(세정기, 웨이퍼보관고, 성막장치 등을 포함한다)내의 공기를 인핀저로서 순수한 물 중에 용해시켜, 그것을 ICP-MS(유도결합 플라즈머 질량분석법)로 분석함으로써 분위기중의 보론농도를 측정하고, 이 보론농도와 웨이퍼에 흡착하는 보론농도의 관계에 대해서 예의 검토를 계속한 결과, 양자에 일정한 관계가 존재하는 것을 찾아냄과 동시에 클린룸의 분위기중의 보론농도를 소정 농도 이하로 억제하는 것에 성공하였다.
본 발명의 제 2 목적은, 웨이퍼상으로의 보론오염을 염가로 방지할 수 있도록 한 분위기조정장치, 클린룸 및 클린룸용 공기조절설비를 제공하는 것에 있다.

[발명의 개시]
상기 제 1 과제를 해결하기 위해서, 본 발명의 실리콘웨이퍼의 제 1 형태는, 표면의 부착 보론의 양이 1×1010atoms/cm2이하인 것을 특징으로 한다.
본 발명의 실리콘웨이퍼의 제 2 형태는, 깊이 0.5㎛ 까지의 표면층내에서의 보론농도의 해당 표면층 바로 아래의 벌크실리콘중의 보론의 농도에 대한 증가분이 1×1015atoms/cm3이하인 것을 특징으로 한다.
본 발명의 실리콘웨이퍼의 제 3 형태는, 다결정실리콘층과 단결정실리콘층의 계면을 포함하는 폭 1㎛의 계면근방층 내에서의 보론농도의 해당 계면근방층에 외접하는 실리콘중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하인 다결정층을 한쪽 주면에 갖는 것을 특징으로 한다.
본 발명의 실리콘 에피택셜웨이퍼의 제 1 형태는, 단결정실리콘 기판의 배면에 다결정실리콘층을 갖는 실리콘 에피택셜웨이퍼이며, 기판의 단결정실리콘과 다결정실리콘층의 계면을 포함하는 폭 1 ㎛의 계면근방층 내에서의 보론농도의 해당 근방층에 외접하는 기판실리콘 중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하인 것을 특징으로 한다.
본 발명의 실리콘웨이퍼의 제 4 형태는, CVD 실리콘산화물막과의 계면근방 0.5㎛ 내의 단결정실리콘층중의 보론농도의 해당 층에 접하는 벌크실리콘 중의 보 론농도에 대한 증가분이 1×1015 atoms/cm3이하인 CVD 실리콘산화물막을 한쪽 주면에 갖는 것을 특징으로 한다.
본 발명의 실리콘 에피택셜웨이퍼의 제 2 형태는, 기판의 배면에 CVD 실리콘산화물막을 갖는 실리콘 에피택셜웨이퍼이며 CVD 실리콘산화물막과의 계면근방 0.5㎛ 내의 단결정실리콘기판 중의 보론농도의 해당 층에 접하는 기판실리콘중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하인 것을 특징으로 한다.
상기 실리콘 에피택셜웨이퍼에 있어서, 환경중의 보론오염을 효율적으로 억제하고, 다결정층중의 보론농도는, 바람직하게는 5×1014 atoms/cm3이하, 보다 바람직하게는 3×1014 atoms/cm3이하, 가장 바람직하게는 1×1014 atoms/cm 3이하이다.
본 발명의 실리콘웨이퍼의 제 5 형태는, 단결정실리콘층의 한쪽의 주면에 다결정실리콘층과 해당 다결정실리콘층상에 CVD 실리콘산화물막을 갖는 실리콘웨이퍼이며, 다결정실리콘층과 단결정실리콘층의 계면을 포함하는 폭 1㎛의 계면근방 층내에서의 보론농도의 해당 계면근방층에 외접하는 실리콘중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하이며, 실리콘산화물막과 다결정실리콘층과의 계면을 포함하는 폭 0.5 ㎛의 계면근방다결정실리콘층 중의 보론농도의 해당 근방다결정실리콘층에 외접하는 다결정실리콘중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하인 것을 특징으로 한다.
본 발명의 실리콘 에피택셜웨이퍼의 제 3 형태는, 기판의 배면에 다결정실리콘층과 해당 다결정실리콘층상에 CVD 실리콘산화물막을 갖는 실리콘 에피택셜웨이퍼이며, 다결정실리콘층과 단결정실리콘층의 계면을 포함하는 폭 1㎛의 계면근방층내에서의 보론농도의 해당 계면근방층에 외접하는 실리콘중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하이며, 실리콘산화물막과 다결정실리콘층과의 계면을 포함하는 폭 0.5 ㎛의 계면근방 다결정실리콘층중의 보론농도의 해당 근방 다결정실리콘층에 외접하는 다결정실리콘중의 보론농도에 대한 증가분이 1×1015atoms/cm3이하인 것을 특징으로 한다.
상기 실리콘웨이퍼에 있어서, 단결정 실리콘벌크중의 보론의 농도가 1×1016 atoms/cm3이하인 제품에 대하여 특히 유효하다.
상기 실리콘 에피택셜웨이퍼에 있어서, 기판중의 보론의 농도가 1×1016 atoms/cm3이하인 제품에 대하여 특히 유효하다.
본 발명의 실리콘웨이퍼 제조방법의 제 1 형태는, 상기한 실리콘웨이퍼를 제조하는 데에 있어서, 보론농도가 15 ng/㎥ 이하의 분위기에서 처리, 보관 등의 취급을 하는 것을 특징으로 한다. 여기서, 1 ng/㎥는 1㎥당 10억분의 1g을 의미한다.
본 발명의 실리콘 에피택셜웨이퍼 제조방법의 제 1 형태는, 상기한 실리콘 에피택셜웨이퍼를 제조함에 있어서, 보론농도가 15 ng/m3이하의 분위기에서 처리, 보관 등의 취급을 하는 것을 특징으로 한다.
본 발명의 실리콘웨이퍼 제조방법의 제 2 형태는, 상기한 실리콘웨이퍼를 제조함에 있어서, 다결정실리콘층의 형성을 보론농도가 15 ng/m3이하의 분위기에서 행하는 것을 특징으로 한다.
본 발명의 실리콘 에피택셜웨이퍼 제조방법의 제 2 형태는, 상기한 실리콘 에피택셜웨이퍼를 제조함에 있어서, 다결정실리콘층의 형성을 보론농도가 15 ng/m3이하의 분위기에서 행하는 것을 특징으로 한다.
본 발명의 실리콘웨이퍼 제조방법의 제 3 형태는, 상기한 실리콘웨이퍼를 제조함에 있어서, CVD 실리콘산화물막의 성막을 보론농도가 15 ng/m3이하의 분위기에서 행하는 것을 특징으로 한다.
본 발명의 실리콘 에피택셜웨이퍼 제조방법의 제 3 형태는, 상기한 실리콘 에피택셜웨이퍼를 제조함에 있어서, CVD 실리콘산화물막의 성막을 보론농도가 15 ng/m3이하의 분위기에서 행하는 것을 특징으로 한다.
본 발명의 실리콘웨이퍼의 제조방법의 제 4 형태는, 상기한 실리콘웨이퍼를 제조함에 있어서, 보론의 부착량을 1×1010 atoms/cm2이하에 억제한 표면에 다결정층을 형성하는 것을 특징으로 한다.
본 발명의 실리콘 에피택셜웨이퍼 제조방법의 제 4 양태는, 상기한 실리콘 에피택셜웨이퍼를 제조함에 있어서, 보론의 부착량을 1×1010 atoms/ cm2이하로 억제한 표면에 다결정층을 형성하는 것을 특징으로 한다.
본 발명의 분위기조정설비는, 분위기중의 보론농도를 15 ng/m3이하로 하는 것을 특징으로 한다.
본 발명의 클린룸은, 클린룸 분위기중의 보론농도가 15 ng/m3이하 인 것을 특징으로 한다.
본 발명의 클린룸용 공기조절설비는, 보론레스필터와 보론흡착필터를 갖는 공기조절기와, 보론레스필터를 갖는 1 또는 복수의 웨이퍼처리장치를 가지며, 분위기가스가 해당 공기조절기와 해당 클린룸과 해당 웨이퍼처리장치 사이를 순환하도록 구성된 것을 특징으로 한다.
상기 클린룸용 공기조절설비에 있어서, 보론레스필터와 보론흡착필터를 가지는 외부조정기를 더 구비하고, 분위기 가스가 상기 외부조정기와 상기 공기조절기와 상기 클린룸과 상기 웨이퍼처리장치 사이를 순환하도록 구성되는 것이 바람직하다.
상기 클린룸용 공기조절설비에 있어서, 웨이퍼처리장치의 내압이 클린룸내압보다 높고, 해당 클린룸내압이 외부압력보다 높게 조정되는 것이 바람직하다. 여기서 외부압력이란 클린룸의 외측에 인접하는 서비스룸(작업원의 탈의실이나 제품의 반입반출 등에 사용되는 방)이나 복도에서의 압력을 말하며, 외기압력이라고도 불리우기도 한다.
본 발명의 웨이퍼의 제조방법은, 상기한 웨이퍼를 제조함에 있어서,상기 클린룸용 공기조절설비를 사용하여 실시하는 것을 특징으로 한다.
도 1은, 본 발명의 실리콘웨이퍼 및 실리콘 에피택셜웨이퍼의 제조방법을 나타내는 플로우 챠트이다.
도 2는, 본 발명의 실리콘웨이퍼 및 실리콘 에피택셜웨이퍼의 제조순서를 나타내는 설명도로서, (a)는 실리콘웨이퍼, (b)는 실리콘웨이퍼에 다결정실리콘층을 형성한 상태, (c)는 (b)의 실리콘웨이퍼 배면의 다결정실리콘층(PBS 막)상에 더욱 CVD 실리콘산화물막을 형성한 상태, (d)는 실리콘웨이퍼 표면의 다결정실리콘층을 제거한 상태 및 (e)는 (d)의 상태로부터 실리콘웨이퍼의 표면에 에피택셜층을 형성한 상태를 각각 나타낸다.
도 3은, 본 발명의 클린룸용 공기조절설비를 나타내는 개략설명도이다.
도 4는, 실시예 1에 있어서의 시료의 깊이 방향에 대한 시료중의 보론농도를 나타내는 그래프이다.
도 5는, 비교예 1에 있어서의 시료의 깊이 방향에 대한 시료중의 보론농도를 나타내는 그래프이다.
도 6은, 실시예 2에 있어서의 시료의 깊이 방향에 대한 시료중의 보론농도를 나타내는 그래프이다.
도 7은, 비교예 2에 있어서의 시료의 깊이 방향에 대한 시료중의 보론농도를 나타내는 그래프이다.
도 8은, 비교예 3에 있어서의 시료의 깊이 방향에 대한 시료중의 보론농도를 나타내는 그래프이다.
도 9는, 비교예 4에 있어서의 시료의 깊이 방향에 대한 시료중의 보론농도를 나타내는 그래프이다.
도 10은, 종래의 실리콘웨이퍼 및 실리콘 에피택셜웨이퍼의 제조순서를 나타내는 설명도로서, (a)는 실리콘웨이퍼, (b)는 실리콘웨이퍼에 다결정실리콘층을 형성한 상태, (c)는 (b)의 실리콘웨이퍼 배면의 다결정실리콘층(PBS 막)상에 더욱 CVD 실리콘산화물막을 형성한 상태, (d)는 실리콘웨이퍼 표면의 다결정실리콘층을 제거한 상태 및 (e)는 (d)의 상태로부터 실리콘웨이퍼의 표면에 에피택셜층을 형성한 상태를 각각 나타낸다.
도 11은, 종래의 클린룸용 공기조절설비의 일례를 나타내는 개략설명도이다.
도 12는, 실시예 2에 있어서의 웨이퍼의 방치시간과 웨이퍼 보론부착량과의 관계를 나타내는 그래프이다.
도 13은, 실험예 3에 있어서의 환경분위기중의 보론농도와 실리콘웨이퍼 표면에서의 보론부착량의 관계를 나타내는 그래프이다.
[발명을 실시하기 위한 최량의 형태]
이하에 본 발명의 실시형태를 첨부도면중, 도 1∼도 3에 따라서 설명하는데, 이 실시형태는 예시적으로 나타내는 것이며, 본 발명의 발명사상으로부터 일탈하지 않은 한, 여러가지의 변형이 가능한 것은 말할 필요도 없다.
도 1은 본 발명에 의한 각종 실리콘웨이퍼 제법의 일예로서 배면 PBS 막부착 실리콘 에피택셜웨이퍼의 제조방법을 나타내는 플로우챠트이며, 도 2는 그 에피택 셜웨이퍼의 제조순서를 나타내는 설명도이다.
도 1에 있어서, 100은 에피택셜웨이퍼용의 기판인 실리콘웨이퍼제조공정으로, 실리콘 단결정 잉곳을 통상적인 방법에 의해, 슬라이스, 모떼기, 랩, 에칭, 아닐 등의 각 공정을 지나서 실리콘웨이퍼(W)가 제조된다.
소망에 따라 이 단계에서 실리콘웨이퍼(W)를 꺼낼 수도 있으며, 또한, 꺼낸 실리콘웨이퍼(W)의 한 면 또는 양면을 경면연마하여 경면연마 실리콘웨이퍼를 얻는 것도 가능하다. 본 발명에 있어서는, 이 경면연마후의 세정, 건조, 보관(포장)공정을 후술하는 분위기중의 보론농도가 15 ng/m3이하라는 지극히 낮은 클린룸속에서 행함으로써 표면의 부착보론의 양이 1×1010 atoms/cm2이하, 혹은 깊이 0.5㎛까지의 표면층내에서의 보론농도의 해당 표면층 바로아래의 벌크실리콘중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하라고 하는 보론오염이 없는 실리콘웨이퍼를 얻을 수 있다.
102는, PBS 막형성공정에서, 예컨대 진공도 0.2∼1 Torr, 600∼700℃에서 원료의 SiH4를 분해하여, 상기 기판실리콘웨이퍼에 다결정실리콘을 석출시키고, 두께 0.5∼2㎛의 PBS 막(62)을 형성한다. 본 발명에 있어서는, 이 PBS 막형성공정을 후술하는 분위기중의 보론농도가 15 ng/m3이하라는 지극히 낮은 클린룸속에서 행하는 것이 특징이다. 이에 따라 실리콘웨이퍼(W)와 다결정실리콘층(PBS 막)(62)의 계면 (70)에 있어서의 보론오염을 억제할 수 있게 된다.
원하는 바에 따라서, 이 단계에서 실리콘웨이퍼(W)를 꺼내는 것도 가능하다. 이 경우, 상기 계면(70)에 있어서의 보론오염을 억제, 즉, 다결정실리콘층과 단결정실리콘층의 계면을 포함하는 폭 1㎛의 계면근방층내에서의 보론농도의 해당 계면근방층에 외접하는 실리콘중의 보론농도에 대한 증가분이 1×1015atoms/cm3이하가 되도록 구성한 다결정실리콘층(62)을 형성한 실리콘웨이퍼(W)를 얻을 수 있다「도 2(b)」.
꺼낸 실리콘웨이퍼(W)의 한 면을 경면연마하여 배면에 저보론오염의 다결정실리콘층(62)을 형성한 경면연마 실리콘웨이퍼를 얻을 수 있다. 이 얻어진 실리콘웨이퍼(W)는, 다결정실리콘층과 단결정실리콘층의 계면을 포함하는 폭 1 ㎛의 계면근방층내에서의 보론농도의 해당 계면근방층에 외접하는 실리콘중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하 인 다결정실리콘층(62)을 배면에 갖는 것이다.
본 발명에 있어서는, 이 경면연마후의 세정, 건조, 보관(포장)공정을 후술하는 분위기중의 보론농도가 15 ng/m3이하라는 지극히 낮은 클린룸속에서 행하는 것에 따라 표면 및 표면근방에 보론오염이 없는 다결정실리콘층 부착 실리콘웨이퍼를 얻을 수 있다. 이 얻어진 실리콘웨이퍼(W)는, 상기 한 다결정실리콘층과 단결정실리콘층의 계면근방의 보론농도의 저감에 더하여, 다결정실리콘층(62)의 적어도 일부에서의 보론농도가 5×1014 atoms/cm3이하인 다결정층을 배면에 갖는 것이다.
104는, CVD 실리콘산화물막의 형성공정에서, 예컨대 대기압하 380∼500℃에 서 SiH4 및 산소를 사용하고, 실리콘웨이퍼(W)의 배면측의 PBS 막(62) 위에 실리콘산화물을 석출시키고, 막두께 0.2∼2㎛의 CVD 실리콘산화물막(64)을 형성한다「도 2(c)」. 본 발명에 있어서는, 이 CVD 실리콘산화물막형성 공정을 후술하는 분위기중의 보론농도가 15 ng/m3이하라는 지극히 낮은 클린룸에 있어서 행하는 것이 특징이다.
이에 따라, PBS 막(62)과 CVD 실리콘산화물막(64)의 계면(72)에 있어서의 보론오염을 억제, 즉 CVD 실리콘산화물막과 다결정실리콘층과의 계면을 포함하는 폭 0.5㎛의 계면근방 다결정실리콘층 중의 보론농도의 해당 근방 다결정실리콘층에 외접하는 다결정실리콘중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하가 되도록 할 수 있다.
여기서, 소망에 따라서 PBS 막형성공정(102)을 생략하고, 실리콘웨이퍼(W)의 배면측에 CVD 실리콘산화물막(64)을 본 발명방법에 따라서 직접 형성하는 것도 가능하다. 이 실리콘웨이퍼는, CVD 실리콘산화물막과의 계면근방 0.5 ㎛내의 단결정실리콘층 중의 보론농도의 해당 층에 접하는 벌크실리콘중의 보론농도에 대한 증가분이 1×1015 atoms/cm3이하인 CVD 실리콘산화물막을 배면에 갖는 것이다.
이 웨이퍼에 에피택셜층을 형성하여 에피택셜웨이퍼로 하는 것으로도 가능하다. 이 에피택셜웨이퍼는, CVD 실리콘산화물막과의 계면근방 0.5 ㎛내의 단결정실리콘 기판중의 보론농도의 해당 층에 접하는 기판실리콘중의 보론농도에 대한 증가 분이 1×1015 atoms/cm3이하인 것이다.
106은, 에피택셜층 성장공정에서, 실리콘웨이퍼(W) 표면의 다결정실리콘층 (62)을 예컨대 경면연마에 의해서 제거한 후「도 2(d)」, 배면에 PBS 막(62) 및 CVD 실리콘산화물막(64)을 갖는 실리콘웨이퍼(W)의 표면에 예컨대 대기압하 1000∼1200℃에서 SiHCl3와 H2의 혼합 기체를 흘려 두께 3∼15㎛의 에피택셜층(66)을 형성한다. 이 때, 계면(70,72)에 있어서의 보론오염이 본 발명방법에 따라 그 부착량을 1×1010 atoms/cm2이하로 억제되어 있으면 PBS 막(62)으로의 보론확산은 다결정층중의 보론농도(예컨대 3×1014 atoms/cm3)에 영향을 주지 않는다.
108은, 배면 PBS 막부착 에피택셜웨이퍼를 꺼내는 공정에서, 보론오염이 극력 억제된 배면 PBS 막부착 에피택셜웨이퍼(68)를 얻을 수 있다「도 2(e)」.
다음에, 본 발명의 실리콘웨이퍼 및 실리콘 에피택셜웨이퍼의 제조를 하기 위해서 적합하게 사용되는 본 발명의 클린룸 및 그 공기조절설비의 실시형태를 도 3과 함께 설명한다.
이 실시형태는 일예로서 나타내는 것으로, 본 발명의 발명사상으로부터 일탈하지 않은 한, 여러가지의 변형이 가능한 것은 말할 필요도 없다. 도 3에 있어서 도 11과 동일한 구성 또는 유사한 구성은 동일한 부호에 의해서 표시되며, 그 구성작용에 관해서의 두 번째의 설명은 생략한다.
도 3에 나타낸 본 발명의 클린룸용 공기조절설비(12a)는, 도 11에 나타낸 종 래의 클린룸용 공기조절설비(12)와 필터구성 이외는 완전히 같은 구성이며, 필터구성 이외에 대해서는 필요한 경우를 제외하고 재설명은 생략한다.
본 발명의 클린룸용 공기조절설비(12a)의 주안점은, 종래 설비(12)에 있어서의 에어필터(16a,16b,18a,20a,20b,22a,24a,26a,28a,30a,32a,34a,36a, 38a) 대신에 보론레스필터(16x,16y,18x,20x,20y,22x,24x,26x,28x,30x,32x, 34x,36x,38x)를 사용하고, 또한 중간성능 필터(52,58) 대신에 보론레스중간성능 필터(52x,58x)를 사용하고, 프리 필터(98), 로울필터(99)대신에 보론레스프리 필터(98x), 보론레스로울필터(99x)를 사용하며, 또한, 외부조정기(40)의 보론레스중간성능 필터(52x)의 하류측에 보론흡착필터(40x)를 설치하여, 공기조절기(44)의 보론레스중간성능 필터 (58x)의 하류측에 보론흡착필터(44x)를 설치한 것이다.
상기한 바와 같은 구성을 갖는 본 발명의 클린룸용 공기조절설비(12a)에서는, 외기는 외부조정기(40), 불순물제거장치(42) 및 공기조절기(44)를 지나, 이어서 각 보론레스필터(16x,16y,18x,20x,20y,22x)를 통해, CVD 처리실(16), CVD 로 본체실(18), PBS 막형성실(20), PBS 로 본체실(22)의 내부에 각각 도입된다.
각 실에, 도입된 에어는, 보론레스필터(24x)를 통해 세정기(24)에, 또한 보론레스필터(26x)를 통해 건조기(26)에, 보론레스필터(28x)를 통해 보관용클린부스 (28)에, 보론레스필터(30x)를 통해 CVD 장치(30)에, 보론레스필터(32x)를 통해 PBS막 형성전 세정기(32)에, 보론레스필터(34x)를 통해 건조기(34)에, 보론레스필터 (36x)를 통해 보관용 클린부스(36)에, 및 보론레스필터(38x)를 통해 PBS 장치(38)내에 각각 유도되어, 마지막으로 에어배출용공간(39)에 배출된다.
예컨대, 세정기(24,32)로부터는 일부의 에어는 직접 배기되고, CVD 장치(30)로부터는 모두 배기된다. 에어배출용공간(39)에 도달한 에어는 공급량 전체의 약 80%로 이루어지고, 회수용파이프(43)를 통하여 제 2 에어파이프(48)로 복귀되어 재이용된다.
상기한 바와 같은 본 발명의 클린룸용 공기조절설비(12a)를 사용함으로써, 클린룸(14)내 분위기의 보론농도를 15 ng/m3이하로 설정하는 것이 가능하다.
상기 보론레스에어필터(16x,16y,18x,20x,20y,22x)로서는, 구체적으로는 보론프리 ULPA 필터(니혼무키주식회사제조, ATMMF-31-P-B)를 사용하고, 보론레스중간성능 필터(52x,58x)로서는, 보론레스중성능 필터(니혼무키주식회사제조, EML-56-90)를 사용하며, 보론레스로울필터(99x)로서는(니혼무키주식회사제조, DSR-340R-TH-C-2)를 사용하고, 또한 보론흡착필터(40x,44x)로서는, 보론흡착필터(니혼무키주식회사제조, ACS-31-Q-b)를 사용하면 좋다.
이하에 본 발명의 실시예를 들어 설명하는데, 이들 실시예는 예시적으로 표시되는 것으로, 한정적으로 해석되는 것이 아닌 것은 말할 필요도 없다.
(실험예 1 : 보론농도가 15 ng/m3이하의 분위기 형성)
도 3에 나타낸 클린룸용 공기조절설비(각 필터로서는, 구체예로서 예시한 제품명의 것을 사용하였다)를 사용하고, 외부조정기의 풍량을 7000 m3/hr, 압력을 대 기압에 대하여 20∼30 mmH2O의 가압, 공기조절기의 풍량을 37500 m3/hr, 압력을 대기압에 대하여 25∼35 mmH2O의 가압으로 하고, 클린룸의 실내압력을 외부압력에 대하여 3.0∼4.0 mmH2O 높은 압력으로 설정하여, 필터전후의 보론농도를 측정하였다. 그 결과를 표 1에 도시한 바와 같이, 필터후의 에어중의 보론농도는 어느 것이나 15 ng/m3이하로 제어되어 있었다. 또한 클린룸내의 파티클은 0이었다.
표 1
필터전 에어중의 보론농도(ng/m3) 필터후 에어중의 보론농도(ng/m3)
외부조정기 10∼30 2∼10
공기조절기 5∼25 2∼10
천정 2∼10 2∼10
실내 _ 4∼13
또한, 공기중의 보론농도의 측정은 다음과 같이 하였다.
보론회수방법:
·순수한 물용해(인핀저를 사용한 에어흡인방식)
·샘플링전 회수용 순수한 물량--20 ml
·샘플링후 회수 순수한 물량--약 17.5 ml
·흡인유량--------1 리터/min
·흡인시간--------4 hrs
·보론분석법: ICP-MS(유도결합 플라즈머질량 분석법)
·사용기기-- MICROMASS사제, PLASMATRACE 2
공기중의 보론농도는, 측정치에 측정감량을 곱하여 질량을 구하고, 채기량( 採氣量)으로 나누어 산출하였다.
(실시예 1 : 실험예 1의 분위기하에 있어서의 PBS 막형성처리)
<시료>
실리콘웨이퍼, 지름 200 mm, CZ-P형, 8-15Ω·cm, 결정축<100>
<PBS 막형성공정>
처리전 세정:SC-1(암모니아, 과산화수소, 물)→희불산세정→SC-2
(염산, 과산화 수소, 물)→스핀건조
PBS 처리:(온도) 650℃, (시간) 3.5시간, (반응가스)모노실란,
(막두께) 1.2㎛
실험예 1의 클린룸분위기하(보론농도 4∼13 ng/m3)에 있어서, 상기 시료를 사용하여, 상기 조건으로써 PBS 막형성을 하였다. 시료중의 보론농도의 측정을 SIMS(Secondary Ion Mass Spectroscopy, 2차 이온질량분석장치: IMS-4F, 메이커: 프랑스 카메카사)를 사용하여 행하고, 그 결과를 도 4에 나타내었다. 도 4로부터 명백하듯이, PBS 막중의 보론농도는 1×1014 atoms/cm3이하이며, PBS 막과 기판실리콘의 경계를 포함하는 폭 1 ㎛의 계면근방층내에서의 보론농도(약 6×1014 atoms/cm3)는 이 근방층에 외접하는 기판단결정실리콘중의 보론농도(약 1×1015 atoms/cm3)보다 낮고(증가분은 마이너스), 마찬가지로 외접하는 PBS 층 중의 보론농 도(약 1×1014 atoms/cm3)에 대하여, 그 차는 5×1014 atoms/cm3이다.
(비교예 1 : 종래의 분위기하에 있어서의 PBS 막형성)
종래의 분위기하(보론농도 50∼80 ng/m3)에 있어서, 실시예 1과 같은 시료를 사용하고, 동일한 조건으로써 PBS 막형성을 하였다. 시료중의 보론농도의 측정을 실시예 1와 같이 행하여, 그 결과를 도 5에 나타내었다. 도 4와 도 5의 보론농도의 분포의 차가 분위기중의 보론농도의 차에 근거하는 보론에 의한 오염의 영향을 나타내고 있으며, 도 5에서는 PBS 막중의 보론농도는 계면근방으로 급격하게 상승하고, 최대치는 약 6×1016 atoms/cm3이며 PBS 층과 기판실리콘과의 경계를 포함하는 폭 1 ㎛의 계면근방층내의 보론농도는 약 3×1016 atoms/cm3으로 외접하는 PBS 층 및 실리콘단결정에 대한 농도의 증가는 1×1015 atoms/cm3을 훨씬 넘고 있다.
(실시예 2 : 실험예 1의 분위기하에 있어서의 PBS 막형성+CVD 처리)
<시료>
실리콘웨이퍼, 지름 200 mm, CZ-P형, 8-15 Ω·cm, 결정축<100>
<PBS 막형성공정>
처리전 세정: SC-1(암모니아, 과산화수소, 물)→희불산세정→SC-2
(염산, 과산화수소, 물)→스핀건조
PBS 막형성: (온도) 650℃, (시간) 3.5시간, (반응가스)모노실란,
(막두께) 1.2㎛
<CVD 처리공정>
처리전 세정: SC-1(암모니아, 과산화수소, 물)→희불산세정→SC-2
(염산, 과산화수소, 물)→스핀건조
CVD 처리: (온도) 430℃, (시간) 10분, (반응가스) ①모노실란,
②효소, (막두께) 0.3㎛
<에피택셜공정>
처리전 세정: SC-1(암모니아, 과산화수소, 물)→SC-2(염산,
과산화수소, 얼음)→IPA 건조
에피택셜처리: (온도) 1100℃, (시간) 10분, (반응가스)
①트리클로로실란 ②수소, (막두께) 5.0 ㎛
실험예 1의 클린룸분위기하(보론농도 4∼13 ng/m3)에 있어서, 상기 시료를 사용하여, 상기 조건으로서 PBS 막형성 및 CVD 실리콘산화물막형성을 하고, 그 후 에피택셜막성장을 하였다. 이면의 CVD 실리콘산화물막을 20% HF 용액으로 용해제거한 후, 시료의 PBS 막 및 기판단결정실리콘중의 보론농도의 측정을 실시예 1과 같이 행하여, 그 결과를 도 6에 나타내었다.
도 6에서 명백하듯이, 보론이 에피택셜막형성시의 가열에 의하여 기판단결정실리콘으로부터 PBS 막중에 확산하고 있는 것이 인정되지만, PBS 막과 기판단결정실리콘과의 경계를 포함하는 폭 1 ㎛ 사이의 보론농도는 약 6×1014 atoms/cm3에서 외접하는 PBS 막중의 보론농도(약 1×1014 atoms/cm3)에 대하여, 그 증가분은 1×1015 atoms/cm3보다 적고, 또한 외접하는 단결정실리콘중의 보론농도(약 1×1015 atoms/cm3)보다 오히려 낮고, 웨이퍼의 처리중에 있어서 보론의 오염 레벨은 낮게 억제되고 있는 것이 확인되었다.
(비교예 2 : 종래의 분위기하에 있어서의 PBS 막형성+실험예 1의 분위기하에 있어서의 CVD 처리)
종래의 분위기하(보론농도 50∼80 ng/m3)에 있어서, 실시예 2와 같은 시료를 사용하고, 동일한 조건으로서 PBS 막형성을 행하고, 다음에 실험예 1의 클린룸분위기하(보론농도 4∼13 ng/m3)에 있어서, 실시예 2와 동일한 조건으로서 CVD 실리콘산화물막형성을 행하고, 그 후 에피택셜막성장을 행하였다. 이면의 CVD 실리콘산화물막을 20% HF 용액으로 용해제거한 후, 시료의 PBS 막과 기판단결정실리콘중의 보론농도의 측정을 실시예 1과 같이 행하여, 그 결과를 도 7에 나타내었다.
도 7로부터 명백하듯이, PBS 막형성처리 전에 시료의 기판단결정실리콘웨이퍼표면에 분위기중의 보론이 부착하고, 이것이 에피택셜막형성시의 가열에 의해서 PBS 막중 및 기판단결정실리콘중에 확산하거나 PBS 막과 기판단결정실리콘과의 경계를 포함하는 폭 1 ㎛의 계면근방층내의 보론농도는 평균 약 3×1016 atoms/cm3로 외접하는 기판단결정실리콘중의 평균보론농도약 1.2×1015 atoms/cm3 및 외접하는 PBS 막중의 평균보론농도 1×1016 atoms/cm3에 대하여 대폭 높은 값을 나타내고 있 다.
PBS 막의 두께 0 ㎛, 즉, CVD 실리콘산화물막과의 경계의 보론농도는 4×1014 atoms/cm3으로 CVD 실리콘산화물막형성단계에서의 분위기중의 보론농도를 15 ng/m3이하로 억제한 결과, PBS 막중의 보론농도 1×1014 atoms/cm3에 가까운 값으로 억제되어 있는 것이 나타난다.
(비교예 3 : 실험예 1의 분위기하에 있어서의 PBS 막형성+종래의 분위기하에 있어서의 CVD 처리)
실험예 1의 클린룸분위기하(보론농도 4∼13 ng/m3)에 있어서, 실시예 2와 같은 시료를 사용하여, 동일한 조건으로서 PBS 막형성을 하고, 다음에 종래의 분위기하(보론농도 50∼80 ng/m3)에 있어서, 실시예 2와 동일한 조건으로써 CVD 실리콘산화물막형성을 하여, 그 후 에피택셜막성장을 하였다. 이면의 CVD 실리콘산화물막을 20% HF 수용액으로 용해제거한 후, 시료 PBS 막 및 기판단결정실리콘중의 보론농도의 측정을 실시예 1과 같이 행하여, 그 결과를 도 8에 나타낸다.
도 8에서 명백하듯이, 보론농도가 높은 분위기중에 부착한 보론이 PBS 막과 CVD 실리콘산화물막의 계면(도면중 깊이 0 ㎛)측에서 PBS 막내로 확산하고, 깊이 0.5 ㎛까지의 보론의 평균농도는 2×1015 atoms/cm3으로 높은 값을 나타내고, 깊이 0.5 ㎛ 이상의 PBS 막중의 보론의 평균농도 약 8×1014 atoms/cm3에 대하여 대폭 증 가하고 있다. 한편, PBS 막형성은 분위기중의 보론의 농도를 15 ng/cm3 이하로 억제한 상태로 행하였기 때문에, PBS 막과 기판단결정실리콘과의 경계를 포함하는 폭 1 ㎛의 중의 보론의 평균농도는 약 1.5×1015 atoms/cm3이며, 외접하는 단결정실리콘중의 보론의 평균농도(약 2×1015 atoms/cm3) 이하의 값으로 억제되어 있다.
즉, 기판단결정실리콘표면에 부착한 보론량은 소정의 보론농도에 대하여 거의 영향을 주지 않을 정도로 적고, PBS 막중으로 이 계면으로부터 확산하는 보론도 PBS 막형성시 막중의 보론농도에 거의 영향을 주지 않는다는 것이 알려져 있다.
(비교예 4 : 종래의 분위기하에 있어서의 PBS 막형성+CVD 처리)
종래의 분위기하(보론농도 50∼80 ng/m3)에 있어서, 실시예 2와 동일한 시료를 사용하여, 동일한 조건으로써 PBS 막형성을 하고, 다음에 그 종래의 분위기하의 상태로, 실시예 2와 동일한 조건으로서 CVD 실리콘산화물막형성을 하여, 그 후 에피택셜막성장을 하였다. 이면의 CVD 실리콘산화물막을 20% HF 수용액으로 용해제거한 후, 시료중의 보론농도의 측정을 실시예 1과 같이 행하여, 그 결과를 도 9에 나타내었다.
도 9로부터 명백하듯이, PBS 막중의 보론농도는 PBS 막과 기판단결정실리콘과의 경계로부터 부착보론의 확산과 CVD 실리콘산화물막과 PBS 막과의 계면(도면중 깊이 0 ㎛)으로부터 부착보론의 확산에 따라, 도 7 및 도 8과 비교하여 약 1자리수 이상이 높은 값을 나타내고 있으며, PBS 막과 기판단결정실리콘과의 경계를 포함하 는 폭 1 ㎛의 사이의 보론의 평균농도(약 4×1015 atoms/cm3)는 외접하는 기판단결정실리콘중의 보론의 평균농도(약 1.5×1015 atoms/cm3)에 대하여, 약 2.5×1015 atoms/cm3도 증가하고 있다.
또한, 상기의 실시예와 비교예로부터 명백하듯이, 분위기중의 보론농도를 15 ng/m3이하로 억제하여 형성한 PBS 막중의 보론농도는 막의 적어도 일부에서 3×1014 atoms/cm3이하인 것이 알려져 있다.
또한, 도 4∼도 9에 있어서, 중앙의 종선은 계면이며, 계면의 좌측은 PBS막, 오른쪽은 기판단결정실리콘이다. 도 7, 도 8 및 도 9에 있어서, 부호 120은 에피택셜층성장공정에서의 보론의 확산방향을 나타낸다.
(비교예 5)
도 11에 나타낸 종래의 클린룸공기조절설비(외부조정기로울 필터: 니혼무키주식회사제조 AT-200-KS, 외부조정기 중간성능 필터: 니혼무키주식회사제조 ASTC-56-95, 공기조절기 프리필터: 니혼무키주식회사제조 DS-600-31-REA-20, 공기조절기 중간성능 필터: 니혼무키주식회사제조 ASTC-56-95, 클린룸내 ULPA:니혼무키주식회사제조 NMO-320)를 사용하여, 외부조정기의 풍량 7000 m3/hr에서 그 압력을 대기압에 대하여 10∼20 mmH2O의 가압상태, 공기조절기의 풍량 37500 m3/hr에서 그 압력은 대기압에 대하여 15∼25 mmH2O의 가압상태 및 클린룸의 실내압력을 외부압력에 대하 여 3.0∼4.0 mmH2O 높은 압력으로 설정하여, 필터전후의 에어중의 보론농도를 실시예 1과 같이 측정하고, 표 2에 나타내었다.
표 2의 결과로부터 명백하듯이, 종래 설비에 의하면, 필터후의 에어중의 보론농도를 15 ng/m3이하로 제어하는 것은 불가능하였다. 그리고, 클린룸내의 파티클은 0이었다. 또한, 이 클린룸분위기중에서 웨이퍼처리를 한 바, 웨이퍼에 흡착하는 보론농도를 1×1015 atoms/cm3이하로 저감하는 것은 불가능하였다.
표 2
필터전 에어중의 보론 농도(ng/m3) 필터후 에어중의 보론농도(ng/m3)
외부조정기 10∼30 10∼30
공기조절기 20∼50 30∼60
천정 30∼60 50∼70
실내 _ 50∼80
(실험예 2)
실시예 2와 같은 실리콘웨이퍼에 대하여 같은 조건으로 처리전 세정을 실시한 후, 클린룸(상대습도: 30∼50%, 온도: 25℃±3℃, 압력: 외부압력+3∼5 mmAq, 보론농도: 60 ng/m3)내에 2시간 방치한 경우의 방치시간과 웨이퍼표면의 보론의 부착량의 관계를 SIMS(장치: IMS-4F, 메이커: 프랑스 카메카사)를 사용하여 조사하여, 도 12에 나타내었다. 도 12로부터 명백하듯이, 방치시간이 1시간을 넘으면, 보론의 부착량이 포화상태가 되는 것을 확인하였다.
(실험예 3)
실내분위기중의 보론농도를 5, 10, 30 및 60 ng/m3의 4단계로 변화시킨 점을 제외하고 실험예 2의 분위기와 동일조건의 클린룸내에 실험예 2와 같이 웨이퍼를 2시간 방치하여, 각각의 경우의 웨이퍼표면의 보론의 부착량(atoms/cm2)을 실험예 2와 같이 SIMS를 사용하여 측정하여, 양자간의 관계를 도 13에 나타낸 바와 같이 정량적으로 파악하였다. 도 13에 명시된 바와 같이, 환경분위기중의 보론농도를 15 ng/m3이하라고 하면, 웨이퍼표면의 보론부착량이 1×1010 atoms/cm2이하로 억제되는 것을 알았다.
이상의 실시예 및 비교예에서는 보론이 비교적 저농도로 도프된 p 형실리콘웨이퍼를 사용하였으나, 본 발명은 이에 한정하지 않고 인이나 비소, 안티몬 등을 도프한 n 형의 실리콘웨이퍼라도 본 발명은 유효하다.
이상 서술한 바와 같이, 본 발명의 실리콘웨이퍼 및 실리콘에피택셜웨이퍼로서는 표면, PBS막, 기판단결정실리콘, PBS 막과 CVD 실리콘산화물막, 기판단결정실리콘과 에피택셜층과의 계면의 보론오염량이 소정농도이하로 억제되어 있기 때문에, 품질이 안정되고, 디바이스특성에 악영향을 주는 일이 없다는 효과가 달성된다.
본 발명의 실리콘웨이퍼의 제조방법 및 실리콘에피택셜웨이퍼의 제조방법에 의하면, 본 발명의 품질의 안정된 실리콘웨이퍼 및 실리콘에피택셜웨이퍼를 염가로 또한 효율적으로 제조할 수 있는 이점이 있다.
본 발명의 분위기조정설비 및 클린룸에 의하면, 분위기 및 클린룸분위기중의 보론농도가 소망농도 이하로 제어되어 있기 때문에, 웨이퍼상으로의 보론부착을 지극히 낮게 억제할 수 있다. 또한, 본 발명의 클린룸용 공기조절설비에 의하면, 클린룸분위기중의 보론농도를 대폭 저감할 수 있고, 보론에 의한 오염을 억제한 각종 실리콘웨이퍼, 혹은 에피택셜웨이퍼를 안정하여 생산할 수 있다는 효과가 달성된다.

Claims (34)

  1. 깊이 0.5㎛ 까지의 표면층내에서의 보론농도와 해당 표면층 바로 아래의 벌크실리콘중의 보론의 농도와의 차이가 1×1015atoms/㎤ 이하이고, 상기 차이가 전자의 후자에 대한 증가분인 것을 특징으로 하는 실리콘웨이퍼.
  2. 다결정실리콘층과 단결정실리콘층의 계면을 포함하는 폭 1㎛의 계면근방층내에서의 보론농도와 해당 계면근방층에 외접하는 실리콘중의 보론농도와의 차이가 1×1015atoms/㎤ 이하이고, 상기 차이가 전자의 후자에 대한 증가분인 다결정층을 한쪽의 주면에 갖는 것을 특징으로 하는 실리콘웨이퍼.
  3. 단결정실리콘 기판의 배면에 다결정실리콘층을 갖는 실리콘에피택셜웨이퍼로서, 기판의 단결정실리콘과 다결정실리콘층의 계면을 포함하는 폭 1㎛의 계면근방층내에서의 보론농도와 해당 근방층에 외접하는 기판실리콘중의 보론농도와의 차이가 1×1015atoms/㎤ 이하이고, 상기 차이가 전자의 후자에 대한 증가분인 것을 특징으로 하는 실리콘에피택셜웨이퍼.
  4. CVD 실리콘산화물막과의 계면근방 0.5㎛ 내의 단결정실리콘층중의 보론농도와 해당 층에 접하는 벌크실리콘중의 보론농도와의 차이가 1×1015atoms/㎤ 이하이고, 상기 차이가 전자의 후자에 대한 증가분인 CVD 실리콘산화물막을 한쪽 주면에 갖는 것을 특징으로 하는 실리콘웨이퍼.
  5. 기판의 배면에 CVD 실리콘산화물막을 갖는 실리콘에피택셜웨이퍼로서, CVD 실리콘산화물막과의 계면근방 0.5㎛ 내의 단결정실리콘 기판중의 보론농도와 해당 층에 접하는 기판실리콘중의 보론농도와의 차이가 1×1015atoms/㎤ 이하이고, 상기 차이가 전자의 후자에 대한 증가분인 것을 특징으로 하는 실리콘에피택셜웨이퍼.
  6. 제 2 항에 있어서, 다결정층의 일부 또는 전부에서의 보론농도가 5×1014atoms/㎤ 이하인 다결정층을 배면에 갖는 것을 특징으로 하는 실리콘웨이퍼.
  7. 제 3 항에 있어서, 다결정층의 일부 또는 전부에서의 보론농도가 5×1014atoms/cm3이하인 다결정층을 배면에 갖는 것을 특징으로 하는 실리콘에피택셜웨이퍼.
  8. 단결정실리콘층의 한쪽의 주면에 다결정실리콘층과 해당 다결정실리콘층상에 CVD 실리콘산화물막을 갖는 실리콘웨이퍼로서, 다결정실리콘층과 단결정실리콘층의 계면을 포함하는 폭 1㎛의 계면근방층 내에서의 보론농도와 해당 계면근방층에 외접하는 실리콘중의 보론농도와의 차이가 1×1015atoms/㎤ 이하이며, 또 상기 차이가 전자의 후자에 대한 증가분이고, 실리콘산화물막과 다결정 실리콘층과의 계면을 포함하는 폭 0.5㎛의 계면 근방 다결정실리콘층중의 보론농도와 해당 근방 다결정실리콘층에 외접하는 다결정실리콘중의 보론농도와의 차이가 1×1015atoms/㎤ 이하이며, 또한 상기 차이가 전자의 후자에 대한 증가분인 것을 특징으로 하는 실리콘웨이퍼.
  9. 기판의 배면에 다결정실리콘층과 해당 다결정실리콘층상에 CVD 실리콘산화물막을 갖는 실리콘에피택셜웨이퍼로서, 다결정실리콘층과 단결정실리콘층의 계면을 포함하는 폭 1㎛의 계면 근방층내에서의 보론농도와 해당 계면 근방층에 외접하는 실리콘중의 보론농도와의 차이가 1×1015 atoms/㎤ 이하이며, 또한 상기 차이가 전자의 후자에 대한 증가분이고, 실리콘산화물막과 다결정실리콘층과의 계면을 포함하는 폭 0.5㎛의 계면 근방 다결정실리콘층중의 보론농도와 해당 근방 다결정실리콘층에 외접하는 다결정실리콘중의 보론농도와의 차이가 1×1015atoms/㎤ 이하이며 또한 상기 차이가 전자의 후자에 대한 증가분인 것을 특징으로 하는 실리콘에피택셜웨이퍼.
  10. 제 1 항, 제 2 항, 제 4 항, 제 6 항 및 제 8 항 중 어느 한 항에 있어서, 단결정실리콘벌크중의 보론의 농도가 1×1016atoms/㎤ 이하인 것을 특징으로 하는 실리콘웨이퍼.
  11. 제 3 항, 제 5 항, 제 7 항, 및 제 9 항 중 어느 한 항에 있어서, 기판 중의 보론의 농도가 1×1016 atoms/㎤ 이하인 것을 특징으로 하는 실리콘에피택셜웨이퍼.
  12. 제 1 항, 제 2 항, 제 4 항 및 제 8 항 중 어느 한 항에 기재된 실리콘웨이퍼를 제조하는 방법으로서, 보론농도가 15 ng/㎥ 이하의 분위기에서 해당 실리콘웨이퍼의 처리, 보관 등의 취급을 행하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  13. 제 10 항에 기재된 실리콘웨이퍼를 제조하는 방법으로서, 보론농도가 15 ng/㎥ 이하의 분위기에서 해당 실리콘웨이퍼의 처리, 보관 등의 취급을 행하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  14. 제 3 항, 제 5 항, 제 7 항 및 제 9 항 중 어느 한 항에 기재된 실리콘에피택셜웨이퍼를 제조하는 방법으로서, 보론농도가 15 ng/㎥ 이하의 분위기에서 해당 실리콘에피택셜웨이퍼의 처리, 보관 등의 취급을 행하는 것을 특징으로 하는 실리콘에피택셜웨이퍼의 제조방법.
  15. 제 11 항에 기재된 실리콘에피택셜웨이퍼를 제조하는 방법으로서, 보론농도가 15 ng/㎥ 이하의 분위기에서 해당 실리콘에피택셜웨이퍼의 처리, 보관 등의 취급을 행하는 것을 특징으로 하는 실리콘에피택셜웨이퍼의 제조방법.
  16. 제 2 항, 제 6 항 및 제 8 항 중 어느 한 항에 기재된 실리콘웨이퍼를 제조하는 방법으로서, 다결정실리콘층의 형성을 보론농도가 15 ng/㎥ 이하의 분위기에서 행하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  17. 제 3 항, 제 7 항 및 제 9 항 중 어느 한 항에 기재된 실리콘에피택셜웨이퍼를 제조하는 방법으로서, 다결정실리콘층의 형성을 보론농도가 15 ng/㎥ 이하의 분위기에서 행하는 것을 특징으로 하는 실리콘에피택셜웨이퍼의 제조방법.
  18. 제 11 항에 기재된 실리콘에피택셜웨이퍼를 제조하는 방법으로서, 다결정실리콘층의 형성을 보론농도가 15 ng/㎥ 이하의 분위기에서 행하는 것을 특징으로 하는 실리콘에피택셜웨이퍼의 제조방법.
  19. 제 4 항 또는 제 8 항에 기재된 실리콘웨이퍼를 제조하는 방법으로서, CVD 실리콘산화물막의 성막을 보론농도가 15 ng/㎥ 이하의 분위기에서 행하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  20. 제 10 항에 기재된 실리콘웨이퍼를 제조하는 방법으로서, CVD 실리콘산화물막의 성막을 보론농도가 15ng/㎥ 이하의 분위기에서 행하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  21. 제 5 항 또는 제 9 항에 기재된 실리콘에피택셜웨이퍼를 제조하는 방법으로서, CVD 실리콘산화물막의 성막을 보론농도가 15ng/㎥ 이하의 분위기에서 행하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  22. 제 11 항에 기재된 실리콘에피택셜웨이퍼를 제조하는 방법으로서, CVD 실리콘산화물막의 성막을 보론농도가 15ng/㎥ 이하의 분위기에서 행하는 것을 특징으로 하는 실리콘에피택셜웨이퍼의 제조방법.
  23. 제 2 항, 제 6 항 및 제 8 항 중의 어느 한 항에 기재된 실리콘웨이퍼를 제조하는 방법으로서, 보론의 부착량을 1×1010 atoms/㎠ 이하로 억제한 실리콘웨이퍼의 단결정 실리콘층의 표면에 다결정층을 형성하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  24. 제 10 항에 기재된 실리콘웨이퍼를 제조하는 방법으로서, 보론의 부착량을 1×1010atoms/㎠ 이하로 억제한 실리콘웨이퍼의 단결정 실리콘층의 표면에 다결정층을 형성하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  25. 제 3 항, 제 7 항 및 제 9 항 중의 어느 한 항에 기재된 실리콘에피택셜웨이퍼를 제조하는 방법으로서, 보론의 부착량을 1×1010atoms/㎠ 이하로 억제한 실리콘웨이퍼의 단결정 실리콘층의 표면에 다결정층을 형성하는 것을 특징으로 하는 실리콘에피택셜웨이퍼의 제조방법.
  26. 제 11 항에 기재된 실리콘에피택셜웨이퍼를 제조하는 방법으로서, 보론의 부착량을 1×1010atoms/㎠ 이하로 억제한 실리콘웨이퍼의 단결정 실리콘층의 표면에 다결정층을 형성하는 것을 특징으로 하는 실리콘에피택셜웨이퍼의 제조방법.
  27. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 웨이퍼를 제조하기 위한 분위기 조정설비로서, 분위기 중의 보론농도를 15ng/㎥ 이하로 하는 것을 특징으로 하는 분위기조정설비.
  28. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 웨이퍼를 제조하기 위한 클린룸으로서, 분위기 중의 보론농도가 15ng/㎥ 이하인 것을 특징으로 하는 클린룸.
  29. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 웨이퍼를 제조하기 위한 클린룸용 공기조절설비로서, 보론레스필터와 보론흡착필터를 갖는 공기조절기와, 보론레스필터를 갖는 1 또는 복수의 웨이퍼처리장치를 가지며, 분위기가스가 해당 공기조절기와 해당 클린룸과 해당 웨이퍼처리장치의 사이를 순환하도록 구성된 것을 특징으로 하는 클린룸용 공기조절설비.
  30. 제 29 항에 있어서, 보론레스필터와 보론흡착필터를 가지는 외부조정기를 더 구비하고, 분위기 가스가 상기 외부조정기와 상기 공기조절기와 상기 클린룸과 상기 웨이퍼처리장치 사이를 순환하도록 구성된 것을 특징으로 하는 클린룸용 공기조절설비.
  31. 제 29 항에 있어서, 상기 웨이퍼처리장치의 내압이 클린룸 내압보다 높고, 해당 클린룸 내압이 외부압력보다 높게 조정되어 있는 것을 특징으로 하는 클린룸용 공기조절설비.
  32. 제 30 항에 있어서, 상기 웨이퍼처리장치의 내압이 클린룸 내압보다 높고, 해당 클린룸 내압이 외부압력보다 높게 조정되어 있는 것을 특징으로 하는 클린룸용 공기조절설비.
  33. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 웨이퍼를 제조하는 방법으로서, 제 29 항에 기재된 클린룸용 공기조절설비를 사용하여 분위기 중의 보론 농도를 15ng/㎥ 이하로 행하는 것을 특징으로 하는 웨이퍼의 제조방법.
  34. 삭제
KR1020017003434A 1999-09-29 2000-09-20 웨이퍼, 에피택셜웨이퍼 및 이들의 제조방법 KR100774066B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27725599 1999-09-29
JP277255 1999-09-29
PCT/JP2000/006406 WO2001023649A1 (en) 1999-09-29 2000-09-20 Wafer, epitaxial filter, and method of manufacture thereof

Publications (2)

Publication Number Publication Date
KR20010088807A KR20010088807A (ko) 2001-09-28
KR100774066B1 true KR100774066B1 (ko) 2007-11-06

Family

ID=17580988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017003434A KR100774066B1 (ko) 1999-09-29 2000-09-20 웨이퍼, 에피택셜웨이퍼 및 이들의 제조방법

Country Status (5)

Country Link
US (2) US8273146B1 (ko)
EP (1) EP1143047B1 (ko)
KR (1) KR100774066B1 (ko)
TW (1) TW471074B (ko)
WO (1) WO2001023649A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250915B4 (de) * 2002-10-31 2009-01-22 Osram Opto Semiconductors Gmbh Verfahren zur Abscheidung eines Materials auf einem Substratwafer
JP5609025B2 (ja) 2009-06-29 2014-10-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US20140087649A1 (en) * 2012-09-26 2014-03-27 Shenzhen China Star Optoelectronics Technology Co. Ltd. Cleanroom and Cleaning Apparatus
WO2017018948A1 (en) * 2015-07-29 2017-02-02 Mobiair Pte.Ltd. Process and equipment capable to achieve zero-energy heating, ventilation, air conditioning operation
JP6770720B2 (ja) * 2017-10-27 2020-10-21 信越半導体株式会社 エピタキシャルウェーハの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259147A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208638A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
GB8611094D0 (en) 1986-05-07 1986-06-11 Laporte Industries Ltd Wood preservative compositions
US5626820A (en) * 1988-12-12 1997-05-06 Kinkead; Devon A. Clean room air filtering
ATE288483T1 (de) 1992-07-30 2005-02-15 Akzo Nobel Nv Nicht-verbreitendes lebendes herpesvirusvakzin
JP2723787B2 (ja) * 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
TW273574B (ko) * 1993-12-10 1996-04-01 Tokyo Electron Co Ltd
TW319708B (ko) * 1995-07-27 1997-11-11 Daisei Kensetsu Kk
JP3336175B2 (ja) * 1995-11-08 2002-10-21 三菱マテリアルシリコン株式会社 シリコンウエ−ハおよびその洗浄方法
EP1926133A3 (en) * 1996-11-20 2008-08-13 NEC Electronics Corporation A method for boron contamination reduction in IC fabrication
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
US6102977A (en) * 1998-06-18 2000-08-15 Seh America, Inc. Make-up air handler and method for supplying boron-free outside air to clean rooms
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
JP2000300919A (ja) * 1999-04-21 2000-10-31 Nippon Muki Co Ltd エアフィルタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259147A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20120298995A1 (en) 2012-11-29
TW471074B (en) 2002-01-01
WO2001023649A1 (en) 2001-04-05
US8273146B1 (en) 2012-09-25
EP1143047A4 (en) 2006-08-23
EP1143047A1 (en) 2001-10-10
US9163327B2 (en) 2015-10-20
KR20010088807A (ko) 2001-09-28
EP1143047B1 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
US6197694B1 (en) In situ method for cleaning silicon surface and forming layer thereon in same chamber
KR100456105B1 (ko) 반도체 제조방법, 기판 처리방법 및 반도체 제조장치
KR100260957B1 (ko) 박판형상의 기판 이송방법 및 이송장치
CN101379214B (zh) 外延沉积工艺及装置
US20060121211A1 (en) Chemical vapor deposition apparatus and chemical vapor deposition method using the same
US9885123B2 (en) Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
EP0681315B1 (en) Method for selectively forming semiconductor regions
US9163327B2 (en) Silicon wafer and a silicon epitaxial wafer having a polycrystal silicon layer formed on a major surface including boron concentration of the polycrystal silicon layer being 1×1015 atom/cm3 or less
KR101023364B1 (ko) 기판 처리 장치, 기판 지지체 및 반도체 장치의 제조 방법
US20030221708A1 (en) Method of cleaning a semiconductor process chamber
JP4070949B2 (ja) ウェーハ、エピタキシャルウェーハ及びそれらの製造方法
KR102585395B1 (ko) 에피택셜 웨이퍼의 제조 방법
KR20060093740A (ko) 동일 챔버에서의 산화물층 및 실리콘층의 성장
US5993493A (en) Method of manufacturing mirror-polished silicon wafers, and apparatus for processing silicon wafers
JP2013138217A (ja) 基板処理装置、半導体製造方法、基板処理方法、及び異物除去方法
JP2016076518A (ja) 気相成長装置の汚染管理方法、エピタキシャルシリコンウェーハの製造方法
JP3948577B2 (ja) 半導体単結晶薄膜の製造方法
JP5355514B2 (ja) 半導体製造方法、基板処理方法および基板処理装置
Maruyama et al. Silicon wafer and a silicon epitaxial wafer having a polycrystal silicon layer formed on a major surface including boron concentration of the polycrystal silicon layer being 1× 10 15 atom/cm 3 or less
JP2004221227A (ja) 基板処理装置
US20230307255A1 (en) Systems and methods for controlling accretion in semiconductor processing system exhaust arrangements
JP2005064526A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
JP2002164286A (ja) シリコン単結晶基板およびシリコンエピタキシャルウェーハの製造方法
JP4240941B2 (ja) 半導体装置の製造方法および基板処理装置
JP2000077342A (ja) 保護層を有するエピタキシャル成長した半導体ウェ―ハを製造するための方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 13