KR20220056509A - 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법 - Google Patents

고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법 Download PDF

Info

Publication number
KR20220056509A
KR20220056509A KR1020200141168A KR20200141168A KR20220056509A KR 20220056509 A KR20220056509 A KR 20220056509A KR 1020200141168 A KR1020200141168 A KR 1020200141168A KR 20200141168 A KR20200141168 A KR 20200141168A KR 20220056509 A KR20220056509 A KR 20220056509A
Authority
KR
South Korea
Prior art keywords
wafer
silicon wafer
analyzing
processing variation
variation layer
Prior art date
Application number
KR1020200141168A
Other languages
English (en)
Inventor
권근형
Original Assignee
주식회사 오에스티투
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오에스티투 filed Critical 주식회사 오에스티투
Priority to KR1020200141168A priority Critical patent/KR20220056509A/ko
Publication of KR20220056509A publication Critical patent/KR20220056509A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/89—Investigating the presence of flaws or contamination in moving material, e.g. running paper or textiles
    • G01N21/892—Investigating the presence of flaws or contamination in moving material, e.g. running paper or textiles characterised by the flaw, defect or object feature examined
    • G01N21/894—Pinholes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Textile Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법은, 웨이퍼를 준비하는 제1 단계; 상기 웨이퍼를 습식(Wet) 또는 건식(Dry) 산화(Oxidation) 공정을 수행하는 제2 단계; 세정기를 사용하여 웨이퍼 표면을 세정하는 제3 단계; 상기 웨이퍼 표면에 있는 기준 크기 이상이 에칭 핏(Etching Pit)을 파티클 카운터(Particle Counter)로 측정하는 제4 단계; 상기 제2 단계부터 제4 단계까지 일정회수 반복하는 제5 단계; 상기 제5 단계의 반복 과정에서 획득한 일정 회수의 데이터를 누적 및 분석하는 제 6 단계를 포함한다. 이러한 본 발명의 실시 예에서는, 실리콘 웨이퍼 연마시 크리닝 이후 그리인딩 휠에 의한 가공 변질층이 제거 되지 않아 웨이퍼 표면에 남아 있는 층을 분석할 수 있다.

Description

고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법 {Analysis method of processing variation layer generated during surface polishing of high-flat silicon wafer}
본 발명은 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법에 관한 것으로 특히, 실리콘 웨이퍼 연마시 크리닝 이후 그리인딩 휠에 의한 가공 변질층이 제거 되지 않아 웨이퍼 표면에 남아 있는 층을 분석 하는, 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조시에 기판으로 사용되는 실리콘 웨이퍼는 일반적으로 고순도 다결정 실리콘 잉곳을 제조한후, 쵸크랄스키(Czochralski) 결정성장법 등의 방법을 통해 다결정 실리콘으로부터 단결정을 성장시켜 단결정 실리콘 잉곳을 생산한 다음, 이를 얇게 절단하는 방식으로 만들어진다.
단결정 실리콘 잉곳을 생산하기 위한 상기한 쵸크랄스키 결정성장법은, 히터를 사용하여 석영 도가니 속의 다결정 실리콘을 융점인 1414℃이상 가열하는 과정을 포함한다.
결정성장 도중에는 석영 도가니를 회전시켜 온도가 부위에 관계없이 일정하게 유지되도록 한다. 용융된 실리콘의 온도가 안정되면 실리콘 종자결정(seed crystal)이 부착된 암(arm) 혹은 케이블이 천천히 하강하여 용융실리콘의 표면에 닿도록 하며, 이 실리콘 종자결정은 차후에 보다 큰 결정을 성장시키기 위한 출발원료가 된다. 그리고, 종자결정의 아랫부분이 용융실리콘 속에서 녹기 시작하여 안정되면 종자결정이 부착된 암(arm) 혹은 케이블을 상향운동으로 상승시킨다. 이때 종자결정을 용융실리콘으로부터 천천히 끌어올리면 종자결정에 붙은 용융실리콘이 응고되면서 종자결정과 동일한 결정구조를 가지게 된다. 한편 암 또는 케이블은 상향운동을 계속하여 보다 큰 결정을 성장시키는데 결정성장은 석영 도가니 속의 실리콘이 일정량 남아 있을 때까지 계속된다. 이런 과정에서 석영 도가니와 종자결정의 회전속도 및 석영 도가니의 온도를 적절히 조절하면 균일한 직경의 단결정을 얻을 수 있다.
한편, 일반적인 고평탄도 실리콘 웨이퍼 제조방법을 설명하면 다음과 같다.
도 1은 일반적인 고평탄도 실리콘 웨이퍼 제조방법을 보인 도면이다.
도 1에 도시된 바와 같이, 고평탄도 실리콘 웨이퍼 공정 순서를 보면,
실리콘 단결정 봉을 슬라이싱 (Slicing)하여 웨이퍼를 제조하는 단계(S100),
슬라싱된 웨이퍼의 에지를 챔퍼링(Edge Chamfering)하는 단계(S110),
에지 챔퍼링된 웨이퍼를 래핑(Lapping)하는 단계(S120),
래핑된 웨이퍼를 에칭(Etcing)하는 단계(S130),
에칭된 웨이퍼를 그라인딩(Gringing)하는 단계(S140),
그라인딩된 웨이퍼에 발생된 가공변질층을 제거하기 위해 알칼리 수용액을 이용하여 슬라이트 에칭(slight etching)하는 단계(S150),
슬라이트 에칭된 웨이퍼의 양면 또는 단면을 폴리싱(Polishing)하는 단계(S160),
폴리싱된 웨이퍼를 세정 (Cleaning)하는 단계(S170)를 거쳐 웨이퍼를 제조한다.
그런데 전체 공정 중 그라인딩 공정은 그라인딩 휠을 사용하여 표면을 연마 가공 하는데 표면 가공변질층이 발생하게 된다.
따라서 그라인딩(Gringing)하는 단계 이후 웨이퍼 표면에 발생된 가공변질층을 제거하기 위해 알칼리 수용액을 이용하여 슬라이트 에칭(slight etching)하고(S150), 후속 공정인 폴리싱(S160), 크리닝 단계(S170)를 거쳐 웨이퍼를 제조하고, 파티클를 카운팅한 후(S180) 패킹(S190)을 하는데, 그라인딩 과정에 발생한 표면 가공변질층이 슬라이트 에칭 및 폴리싱 공정에서 완전히 제거되어 큰 문제는 없다.
하지만, 종래에는 그라인딩 공정 개선 및 부자재 변경 또는 공정사고에 기인해 가공변질층이 더 깊어질 경우 슬라이트 에칭 공정에서 완전히 제거 되지 않고 표면에 남게 되고, 폴리싱 공정에서 가공변이층이 웨이퍼 표면에서 깊이 방향으로 전위 되어, 크리닝 이후에도 일부 존재하여 웨이퍼의 품질 저하 원인으로 발생하고 있다.
현재 그라인딩 공정에서 휠 연마시 발생하는 가공변질층 분석 방법은 도 2에 도시하였다.
도 2를 참조하면, 도 3 또는 도 4와 같이 그라인딩 웨이퍼 표면 휠막이 심한 부분(S210)을 도 5와 같이 20X20 mm sample를 제작하고(S220), 도 6과 같은 엥글폴리싱(S230) 및 케미켈 에칭 단계(S240)를 거쳐, 마이크로스코프로 가공변질층을 분석하고 있다(S250).
그런데 이러한 분석 방법은 웨이퍼의 일부분만 Sampling 하여 보는 방법이므로 전면을 볼 수가 없고, 슬라이트 에칭 이후 국부적으로 가공변질층이 수마이크론 표면에 남아 있을 경우 분석이 어렵다.
이후 공정인 폴리싱, 웨이퍼 세정을 걸쳐 최종 Particle Counter 공정을 진행하는데, 이때에도 검출이 되지 않아 웨이퍼 표면 품질에 큰 영향을 주고 있다.
본 발명이 이루고자 하는 기술적 과제는 종래의 문제점을 해결하고자 하는 것으로, 실리콘 웨이퍼 연마시 크리닝 이후 그리인딩 휠에 의한 가공 변질층이 제거 되지 않아 웨이퍼 표면에 남아 있는 층을 분석 하는, 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법을 제공하는 것이다.
이러한 과제를 해결하기 위한 본 발명의 특징에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법은,
고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법으로서,
웨이퍼를 준비하는 제1 단계;
상기 웨이퍼를 습식(Wet) 또는 건식(Dry) 산화(Oxidation) 공정을 수행하는 제2 단계;
세정기를 사용하여 웨이퍼 표면을 세정하는 제3 단계;
상기 웨이퍼 표면에 있는 기준 크기 이상이 에칭 핏(Etching Pit)을 파티클 카운터(Particle Counter)로 측정하는 제4 단계;
상기 제2 단계부터 제4 단계까지 일정회수 반복하는 제5 단계;
상기 제5 단계의 반복 과정에서 획득한 일정 회수의 데이터를 누적 및 분석하는 제 6 단계를 포함한다.
상기 제1 단계는, 그라인딩 공정 개선을 위한 테스트시 발생하는 휠막 손상(Damage)을 분석하기 위해 결정결함이 없는 슬러그 웨이퍼(Slug Wafer)를 사용하는 것을 특징으로 한다.
상기 제2 단계는 산화 두께(Oxide Thickness)는 150 ~ 70 옹스트롱으로 성장 시키는 것을 특징으로 한다.
상기 제3 단계에서, 상기 세정기는 SC1, SC2 용액이 있는 세정기를 사용한다.
상기 제4 단계에서, 상기 에칭 핏은 파티클 사이즈가 65nm 이상인 것을 측정한다.
상기 제5 단계에서 상기 일정 회수는 5회 이상인 것을 특징으로 한다.
상기 제6 단계는
상기 제5 단계의 반복 과정에서 획득한 일정 회수의 데이터를 누적시켜 휠막 패턴이 있는 그림을 형성하는 것을 특징으로 한다.
본 발명의 실시 예에서는, 실리콘 웨이퍼 연마시 크리닝 이후 그리인딩 휠에 의한 가공 변질층이 제거 되지 않아 웨이퍼 표면에 남아 있는 층을 분석 하는, 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법을 제공할 수 있다.
도 1은 일반적인 고평탄도 실리콘 웨이퍼 제조 과장을 나타낸 도면이다.
도 2는 종래의 휠막에 기인한 가공변이층 분석방법을 나타낸 도면이다.
도 3은 그라인딩 웨이퍼의 단면이다.
도 4는 그라인딩 웨이퍼의 표면을 나타낸 도면이다.
도 5는 웨이퍼 샘플의 예를 보인 도면이다.
도 6은 앨글폴리싱 및 에칭을 한 샘플을 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법을 나타낸 도면이다.
도 8은 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법에 따은 웨이퍼의 세부 단면의 변화를 보인 도면이다.
도 9는 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법에서 반복 실시에 따른 에칭 핏의 변화를 나타낸 도면이다.
도 10은 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법에서 파티클 카운팅 누적 상태를 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 7은 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법을 나타낸 도면이다.
도 8은 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법에 따은 웨이퍼의 세부 단면의 변화를 보인 도면이다.
도 9는 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법에서 반복 실시에 따른 에칭 핏의 변화를 나타낸 도면이다.
도 10은 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법에서 파티클 카운팅 누적 상태를 나타낸 도면이다.
도 7 내지 도 10을 참조하면, 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법은,
고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법으로서,
웨이퍼를 준비하는 제1 단계(S710);
상기 웨이퍼를 습식(Wet) 또는 드라이(Dry) 산화(Oxidation) 공정을 수행하는 제2 단계(S720);
세정기를 사용하여 웨이퍼 표면을 세정하는 제3 단계(S730);
상기 웨이퍼 표면에 있는 기준 크기 이상이 에칭 핏(Etching Pit)을 파티클 카운터(Particle Counter)로 측정하는 제4 단계(S740);
상기 제2 단계부터 제4 단계까지 일정회수 반복하는 제5 단계(S750);
상기 제5 단계의 반복 과정에서 획득한 일정 회수의 데이터를 누적 및 분석하는 제 6 단계(S760)를 포함한다.
상기 제1 단계(S710)는, 그라인딩 공정 개선을 위한 테스트시 발생하는 휠막 손상(Damage)을 분석하기 위해 결정결함이 없는 슬러그 웨이퍼(Slug Wafer)를 사용하는 것을 특징으로 한다.
상기 제2 단계(S720)는 산화 두께(Oxide Thickness)는 150 ~ 70 옹스트롱으로 성장 시키는 것을 특징으로 한다.
상기 제3 단계(S730)에서, 상기 세정기는 SC1, SC2 용액이 있는 세정기를 사용한다.
상기 제4 단계(S740)에서, 상기 에칭 핏은 파티클 사이즈가 65nm 이상인 것을 측정한다.
상기 제5 단계(S750)에서 상기 일정 회수는 5회 이상인 것을 특징으로 한다.
상기 제6 단계(S760)는
상기 제5 단계(S750)의 반복 과정에서 획득한 일정 회수의 데이터를 누적시켜 휠막 패턴이 있는 그림을 형성하는 것을 특징으로 한다.
이러한 구성을 가진 본 발명의 실시예에 따른 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법을 상세히 설명하면 다음과 같다.
도 7을 참조하면, 샘플 준비 단계는 결정결함인 COP(Crystal Originated Particle)가 없는 슬라이스트 웨이퍼를 준비하는데(S710), 도 1과 같이 그라인딩 공정서부터 샘플을 플로우시켜 웨이퍼를 제작한다.
COP가 있는 웨이퍼의 경우, SC1(NH4OH + H2O2 + DIW 으로 구성 됨)과 SC2(HF + HCl + H2O2 + DIW 으로 구성 됨) 용액의 반복 세정에 의해서 결정결함(COP)이 에칭 핏(Etching Pit)으로 커져 파티클 카운터(Particle counter) 측정시 웨이퍼 전면에 측정이 되므로, 정확한 휠에 의한 파티클 패턴을 볼 수 없다. 따라서, 그라인딩 휠에 의한 가공변이층을 분석 시에는 COP가 없는 Sample로 테스트를 진행해야 한다.
다음 단계는 습식(Wet) 또는 건식 산화(Dry Oxidation) 공정(S720)으로, 본 발명에서는 습식 산화를 사용하였다. 습식 산화는 일반 확산로(Diffusion Furnace)을 사용하여 900도 27min 산소 분위기에서 산화막 두께 110 옹스트롱을 성장 시켰다.
그 이후 세정공정(S730)에서는 SC1, SC2 배스(Bath)가 있는 세정기를 사용하여 표면을 세척한 후 마지막 단계(S740)에서 표면에 있는 에칭 핏(Etching Pit)을 파티클 카운터(Particle Counter)로 측정한다. 이러한 과정을 도 8에 도시하였다.
측정시 파티클 크기(Particle Size)는 90 nm 이상 측정 될수 있는 레시피(Recipe)를 사용하였다. 파티클 크기(Particle Size)가 90nm 이상으로 하는 이유는 반복되는 습식 산화, 세정에 의해 웨이퍼 표면 거칠기 증가 및 실제 파티클(Real Particle)에 의한 노이즈(Noise)를 최소화 하기 위해 90nm 이상의 에칭 핏(Etching Pit)을 읽을 수 있게 설정하였다.
도 7에서 습식 산화(Wet Oxidation)부터 파티클 카운터(Particle Counter)까지 1회 주기로 하여 10회 반복하여 파티클 데이터(Particle Data를 누적 시키면 도 10과 같은 휠막 패턴이 있는 그림을 얻을 수 있다.
반복 테스트에 있어 도 9와 같이 대략 1~4회 정도는 에칭 핏(Etching Pit) 크기가 90nm 이하이므로 파티클 카운터(Particle Counter)에 측정이 되지 않고, 그 이후 5회 부터 10회 반복 테스트시 부터 에칭 핏(Etching Pit)이 카운트(Count) 되어 이 데이터를 누적 시키면 도 10과 같은 휠막 패턴이 있는 그림을 얻을 수 있다. 위의 과정과 같이 분석 샘플을 플로우(Flow)시키고 10회 반복하여 각 단계마다 측정한 파티클 카운터(Particle Counter)를 누적하여 보면 도 10과 같이 휠막 폐턴을 볼 수가 있다.
이와 같이 본 발명의 실시 예에서는, 실리콘 웨이퍼 연마시 크리닝 이후 그리인딩 휠에 의한 가공 변질층이 제거 되지 않아 웨이퍼 표면에 남아 있는 층을 분석할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (7)

  1. 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법으로서,
    웨이퍼를 준비하는 제1 단계;
    상기 웨이퍼를 습식(Wet) 또는 건식(Dry) 산화(Oxidation) 공정을 수행하는 제2 단계;
    세정기를 사용하여 웨이퍼 표면을 세정하는 제3 단계;
    상기 웨이퍼 표면에 있는 기준 크기 이상이 에칭 핏(Etching Pit)을 파티클 카운터(Particle Counter)로 측정하는 제4 단계;
    상기 제2 단계부터 제4 단계까지 일정회수 반복하는 제5 단계;
    상기 제5 단계의 반복 과정에서 획득한 일정 회수의 데이터를 누적 및 분석하는 제 6 단계를 포함하는 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법.
  2. 제1항에 있어서,
    상기 제1 단계는, 그라인딩 공정 개선을 위한 테스트시 발생하는 휠막 손상(Damage)을 분석하기 위해 결정결함이 없는 슬러그 웨이퍼(Slug Wafer)를 사용하는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법.
  3. 제2항에 있어서,
    상기 제2 단계는 산화 두께(Oxide Thickness)는 150 ~ 70 옹스트롱으로 성장 시키는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법.
  4. 제3항에 있어서,
    상기 제3 단계에서, 상기 세정기는 SC1, SC2 용액이 있는 세정기를 사용하는 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법.
  5. 제4항에 있어서,
    상기 제4 단계에서, 상기 에칭 핏은 파티클 사이즈가 65nm 이상인 것을 측정하는 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법.
  6. 제5항에 있어서,
    상기 제5 단계에서 상기 일정 회수는 5회 이상인 것을 특징으로 하는 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법.
  7. 제6항에 있어서,
    상기 제6 단계는
    상기 제5 단계의 반복 과정에서 획득한 일정 회수의 데이터를 누적시켜 휠막 패턴이 있는 그림을 형성하는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법.
KR1020200141168A 2020-10-28 2020-10-28 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법 KR20220056509A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200141168A KR20220056509A (ko) 2020-10-28 2020-10-28 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200141168A KR20220056509A (ko) 2020-10-28 2020-10-28 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법

Publications (1)

Publication Number Publication Date
KR20220056509A true KR20220056509A (ko) 2022-05-06

Family

ID=81584783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200141168A KR20220056509A (ko) 2020-10-28 2020-10-28 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법

Country Status (1)

Country Link
KR (1) KR20220056509A (ko)

Similar Documents

Publication Publication Date Title
US5629216A (en) Method for producing semiconductor wafers with low light scattering anomalies
KR101905826B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
US7901132B2 (en) Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment
WO2017085903A1 (ja) 欠陥領域の判定方法
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
JP4537643B2 (ja) シリコン単結晶ウェーハの製造方法
KR20220056509A (ko) 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법
CN111624460A (zh) 一种单晶硅缺陷分布区域的检测方法
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
US7810383B2 (en) Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer
JP2000208578A (ja) シリコンウェ―ハの評価方法及びシリコンウェ―ハ
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
KR100252214B1 (ko) 반도체장치 제조용 베어 웨이퍼 분석방법
US9958493B2 (en) Method for evaluating defect region of semiconductor substrate
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
US6348261B1 (en) Silicon wafer
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
KR102331799B1 (ko) 웨이퍼의 평가 방법
JP7484808B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
TWI814488B (zh) 高電阻矽晶圓的厚度測量方法以及平坦度測量方法
JP7484825B2 (ja) 洗浄工程及び乾燥工程の評価方法
KR101851604B1 (ko) 웨이퍼 및 그 제조방법
KR20170079918A (ko) 웨이퍼의 결함 평가 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application