WO2011024854A1 - ＳｉＣエピタキシャルウェハ及びその製造方法 - Google Patents

ＳｉＣエピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
WO2011024854A1
WO2011024854A1 PCT/JP2010/064375 JP2010064375W WO2011024854A1 WO 2011024854 A1 WO2011024854 A1 WO 2011024854A1 JP 2010064375 W JP2010064375 W JP 2010064375W WO 2011024854 A1 WO2011024854 A1 WO 2011024854A1
Authority
WO
WIPO (PCT)
Prior art keywords
gas
sic
epitaxial wafer
sic epitaxial
substrate
Prior art date
Application number
PCT/JP2010/064375
Other languages
English (en)
French (fr)
Inventor
賢治 百瀬
裕 田島
坂口　泰之
道哉 小田原
佳彦 宮坂
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工株式会社 filed Critical 昭和電工株式会社
Priority to CN201080037687.6A priority Critical patent/CN102576666B/zh
Priority to KR1020127004757A priority patent/KR101369577B1/ko
Priority to EP10811903.3A priority patent/EP2472568B1/en
Priority to US13/392,348 priority patent/US8823015B2/en
Publication of WO2011024854A1 publication Critical patent/WO2011024854A1/ja
Priority to US14/447,137 priority patent/US20140339571A1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a SiC epitaxial wafer and a manufacturing method thereof, and more particularly to a step bunching-free SiC epitaxial wafer and a manufacturing method thereof.
  • SiC has many polytypes, but 4H-SiC is mainly used to fabricate practical SiC devices.
  • a SiC single crystal wafer processed from a bulk crystal produced by a sublimation method or the like is used as the substrate of the SiC device, and an SiC epitaxial film that becomes an active region of the SiC device is usually formed thereon by chemical vapor deposition (CVD). Form.
  • a polytype different from the polytype used for the substrate is likely to be mixed in the epitaxial film. For example, when 4H—SiC is used for the substrate, 3C—SiC or 8H—SiC is mixed.
  • Epitaxial growth is generally performed by performing a step flow growth (a lateral growth from an atomic step) with a slight inclination of the SiC single crystal substrate in order to suppress these contaminations.
  • the fine tilt angle (off angle) has been mainly 8 °.
  • the terrace width on the wafer surface is small, and step flow growth can be easily obtained.
  • an SiC substrate having an off angle of about 4 ° is mainly used for a SiC substrate of 3 inches or more from the viewpoint of cost reduction.
  • the terrace width of the wafer surface is twice as large as that at an off angle of 8 °.
  • step bunching refers to a phenomenon in which atomic steps (usually about 2 to 10 atomic layers) gather on the surface and coalesce, and sometimes refers to the step on the surface itself.
  • Non-Patent Document 1 shows a typical step bunching.
  • Non-Patent Documents 1 and 2 Conventionally, observation and evaluation of step bunching has often been performed by a combination of an optical microscope such as a differential interference microscope and an atomic force microscope (AFM) having atomic resolution (for example, Non-Patent Documents 1 and 2).
  • an optical microscope such as a differential interference microscope and an atomic force microscope (AFM) having atomic resolution
  • etching and supply of source gas Conventionally, when a SiC epitaxial film is formed on a SiC single crystal substrate, after mechanical polishing, chemical mechanical polishing (CMP) and gas etching are sequentially performed to perform surface treatment of the SiC single crystal substrate. Thereafter, an SiC epitaxial film was formed by chemical vapor deposition.
  • CMP chemical mechanical polishing
  • gas etching etching is mainly performed using hydrogen gas at a high temperature of about 1500 ° C. as a pretreatment in order to remove damage caused by the polishing process, polishing marks (scratches), and planarize the surface.
  • Non-Patent Document 3 Gas etching was performed while adding propane (C 3 H 8 ) gas, which is a raw material gas for the SiC epitaxial film, to a hydrogen atmosphere (Patent Document 1, Paragraph [0002] of Patent Document 2, and Non-Patent Document). 3).
  • propane (C 3 H 8 ) gas which is a raw material gas for the SiC epitaxial film
  • hydrogen gas etching is essential to obtain a good epitaxial surface, but it is shown that Si droplets are generated only by hydrogen, It is said that the addition of C 3 H 8 has an effect of suppressing the generation.
  • damage or scratches (scratches) due to polishing remain on the substrate surface after the gas etching, then there are different polytypes, dislocations, stacking faults, etc. in the epitaxial film formed on the substrate surface.
  • gas etching is performed by adding C 3 H 8 gas or SiH 4 gas, which is a raw material gas of the SiC epitaxial film, and after the gas etching, the added gas is exhausted. Without continuing, the other gas is introduced and the SiC epitaxial film is formed (FIG. 2 of Patent Document 1 and FIG. 4 of Patent Document 2). That is, propane (C 3 H 8 ) gas or silane (SiH 4 ) gas already exists on the surface of the SiC substrate before starting the growth of the SiC epitaxial film.
  • Patent Documents 1 and 2 when starting the growth of the SiC epitaxial film, the supply of the C 3 H 8 gas and the SiH 4 gas as the source gases are simultaneously performed. Did not do.
  • AFM with atomic resolution (hereinafter also referred to as “normal AFM”) can directly observe the atomic arrangement on the surface, the maximum observation range is about 10 to 20 ⁇ m ⁇ , and it is difficult to measure over a wide range beyond that. .
  • normal AFM AFM with atomic resolution
  • step bunching on the surface of the SiC epitaxial film was recognized as being continuous from end to end of the wafer, the mechanical defects of the AFM were not particularly inconvenient when combined with an optical microscope. .
  • Non-Patent Document 2 a differential interference microscope is used to observe a range of about 200 ⁇ m to 1 mm ⁇ , which is wider than AFM.
  • the step height cannot be quantified, and there is a disadvantage that a step having a height of several nm cannot be detected particularly when the magnification is large.
  • step bunching hinders flattening of the surface of the SiC epitaxial film, it is necessary to suppress its generation in order to improve the performance of the SiC device. Since step bunching is a step on the surface, an oxide film is formed on the surface of the SiC epitaxial film, and in the MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Transistor) in which the interface is energized, its presence is considered to improve the operating performance and reliability May have a fatal effect. Therefore, research on the suppression of step bunching has been energetically performed.
  • MOSFET Metal-Oxide-Semiconductor-Field-Effect-Transistor
  • the active region of the SiC power device including this MOSFET is larger than the normal AFM measurement range. For this reason, in order to obtain an epitaxially grown surface capable of producing a device having excellent characteristics, evaluation with a normal AFM or differential interference microscope is not sufficient.
  • C 3 H 6 gas or SiH 4 gas which is a raw material gas
  • SiH 4 gas which is a raw material gas
  • the other gas was introduced to perform the SiC epitaxial film forming process.
  • these source gases have not been supplied to the substrate surface at the same time.
  • etching may be performed using only hydrogen gas, the importance of simultaneous supply of source gas to the substrate surface has not been recognized.
  • the present inventors have developed an optical surface inspection apparatus capable of observing a wider range than a differential interference microscope, using a laser beam and having a sensitivity in the height direction similar to that of an AFM, and a wide-range observation type.
  • AFM broad-range observation type AFM
  • the SiC epitaxial wafer which has been considered to suppress step bunching by the conventional method, is observed and evaluated, and captured by a normal AFM or differential interference microscope
  • step bunching which is difficult to do, exists as a standard state of the surface.
  • Step bunchings that were newly clarified were present at an average interval of about 100 ⁇ m and had a length of 100 to 500 ⁇ m in the [1-100] direction. As will be described later, this step bunching is caused by shallow pits formed by screw dislocations appearing on the growth surface and forming steps on the surface, and screw dislocations are originally formed in the epitaxially grown film. Since it is contained in the SiC single crystal substrate used as a substrate, it can be said that it originates in the substrate.
  • conventionally known step bunching exists at an average interval of about 1.5 ⁇ m and has a length of 5 mm or more in the [1-100] direction (note that In the present specification, in the Miller index notation, “ ⁇ ” means a bar attached to the index immediately after that).
  • ⁇ means a bar attached to the index immediately after that.
  • the occurrence occurs by the following mechanism. Originally, since the surface of the SiC single crystal substrate has an off angle, the surface has corresponding atomic steps. This atomic step moves during the process of epitaxial growth or gas etching. When the movement speed varies between steps, these steps merge with each other, and conventional step bunching occurs regardless of dislocations in the substrate.
  • step bunching that has been newly clarified is distinguished from conventional step bunching and is also referred to as “short step bunching”.
  • FIG. 1 shows an AFM image (stereoscopic surface perspective image) of 10 ⁇ m ⁇ on the surface of an SiC epitaxial wafer observed by a normal AFM (Dimension V manufactured by Veeco Instruments).
  • FIG. 1A is an AFM image showing conventional step bunching
  • FIG. 1B is an AFM image showing short step bunching.
  • FIG. 2 shows an AFM image of 200 ⁇ m ⁇ on the surface of the SiC epitaxial film observed by the wide-range observation type AFM (Nanoscale Hybrid Microscope VN-8000 manufactured by Keyence) used in the present invention.
  • 2A is an AFM image showing conventional step bunching
  • FIG. 2B is an AFM image showing short step bunching.
  • FIG. 2 (a) it can be observed that the conventional step bunching exists at an average interval of about 1.5 ⁇ m as in the case of a normal AFM image.
  • FIG. 2B shows that two lines (arrows B and C) are observed stably at equal intervals.
  • the fact that the step can be stably observed in such a wide range of 200 ⁇ m ⁇ does not indicate mere noise or a peculiar surface area, and confirms the existence of step bunching having different properties from the conventional step bunching.
  • optical surface inspection apparatus In order to confirm the presence of short step bunching with another surface inspection apparatus, observation was performed with an optical surface inspection apparatus using a laser beam (Candela CS20 manufactured by KLA-Tencor).
  • This optical surface inspection apparatus is suitable for measuring the density of short step bunching because the measuring range is larger than the entire surface of a wafer of several ⁇ m ⁇ to 4 inches or more and the wide-area observation type AFM.
  • the optical surface inspection apparatus used in the present invention is a method in which laser light is incident on a wafer obliquely and scattered light from the wafer surface is reflected. It has the system which detects intensity
  • the surface of the wafer is spiral scanned. Since the reflection position changes so as to trace the unevenness of the wafer surface, roughness (surface roughness) can be calculated from this position information.
  • a 100 ⁇ m filter is used in the calculation, and long-period waviness information on the wafer surface is removed.
  • step bunching is parallel to the [1-100] direction, a step is not detected in a region where the laser beam and the scanning direction are parallel during spiral scanning. Therefore, for the calculation of roughness information, a range of 70 ° between 55 ° to 125 ° and 235 ° to 305 ° in general polar coordinates is selected. Further, since the center of the spiral scan is a singular point where the laser beam hardly moves, the position information of the reflected light in the vicinity does not reflect the roughness. Therefore, the central ⁇ 10 mm range was excluded from the calculation area. The calculation range set in this way is about 35% of the entire wafer surface. However, with respect to step bunching, the morphology in this range almost reflects the entire wafer surface. Since the roughness calculated in this way has a correlation with the roughness measured using the AFM, it can be seen that the roughness is in accordance with the actual surface morphology.
  • FIG. 3 shows the observation result of the SiC epitaxial wafer in which short step bunching is observed with the optical surface inspection apparatus, using a differential interference microscope. As shown by the arrows, a noticeable shallow pit and accompanying short step bunching can be confirmed. The depth of the shallow pits on the epilayer surface was 6.3 nm.
  • FIG. 4 shows an observation result by a differential interference microscope after performing KOH etching to confirm the origin of the shallow pit.
  • the presence of screw dislocations and the accompanying short step bunching can be confirmed. From this, it can be inferred that the short step bunching occurred as a result of step follow growth being hindered by the step of the shallow pit generated on the surface.
  • the origin of the short step bunching is the shallow pit caused by the screw dislocation in the epi layer inherited from the substrate.
  • the present inventors have observed this short step bunching on the surface by observing and evaluating the surface of the SiC epitaxial film by combining an optical surface inspection device and a surface inspection device different from the conventional one called a wide-range observation type AFM. It was found that it exists as a standard state, not a unique state. As a result of intensive studies, the present inventors have clarified the origin of short step bunching and suppressed the occurrence of the step bunching, thereby reaching a method for manufacturing a step bunching-free SiC epitaxial wafer.
  • the present inventor considers the importance of simultaneously supplying SiH 4 gas and C 3 H 8 gas in amounts necessary for epitaxial growth of silicon carbide on the surface of the SiC single crystal substrate in the formation of the SiC epitaxial film. I found it.
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide a step bunching-free SiC epitaxial wafer having no step bunching on the entire surface of the wafer and a method for manufacturing the same.
  • the inventors of the present invention differed from the origin of conventional step bunching and started by discovering step bunching caused by the SiC substrate.
  • Step bunching-free SiC is formed by simultaneously supplying H 8 gas to the substrate surface at a predetermined concentration ratio, performing film formation, holding the substrate temperature simultaneously until the gas is removed, and then lowering the temperature. It has been found that an epitaxial wafer can be obtained.
  • Epitaxial growth is performed by performing a step flow growth (a lateral growth from an atomic step) with a slight inclination of the SiC single crystal substrate in order to suppress mixing of a polytype different from the polytype used for the substrate.
  • a step flow growth a lateral growth from an atomic step
  • the step end is brought out on the growth surface and the step flow growth is performed.
  • the inclination angle is 0.4 ° or more.
  • the present invention is effective in the case of 5 ° or less, which is a low off-angle substrate where step bunching is likely to occur.
  • the effect of the present invention is effective in the range of an inclination angle of 0.4 ° to 5 °.
  • the inclination angle is 2 ° or more
  • the terrace width on the substrate is narrow, and step flow growth is promoted to obtain a mirror surface. It is particularly effective because it is easily handled.
  • the 4 ° off substrate that is generally sold has a standard tilt angle range of 3.5 ° to 4.5 °, but the present invention is particularly effective for a 4 ° off substrate having this tilt angle range. It is.
  • the 4 ° off substrate is inexpensive because it has less loss when it is cut out from a single crystal than the 8 ° off substrate, which is a standard product that has been used in the past, because a mirror surface is easily obtained. Therefore, by applying the technique of the present application to a 4 ° off substrate, an epitaxial wafer with good quality and low cost can be obtained.
  • the present invention provides the following means.
  • a SiC epitaxial wafer in which a SiC epitaxial layer is formed on a 4H—SiC single crystal substrate tilted at an off angle of 0.4 ° to 5 °, and the above-described optical surface inspection apparatus using laser light is used.
  • “optical surface inspection apparatus using laser light” refers to an apparatus that performs surface inspection based on the same principle as Candela CS20 manufactured by KLA-Tencor.
  • Rq root mean square roughness
  • Ry 3.0 nm or less.
  • a method for producing an SiC epitaxial wafer comprising:
  • “amount required for epitaxial growth of silicon carbide” means that desorption (sublimation) and adsorption (growth) of Si and C from the substrate occur simultaneously on the surface of the substrate at an elevated temperature.
  • the cleaning step is performed by adding SiH 4 gas and / or C 3 H 8 gas to the hydrogen atmosphere, and the epitaxial growth step is started after exhausting the added gas.
  • the method for producing an SiC epitaxial wafer according to item (5) which is characterized in that
  • a step bunching-free SiC epitaxial wafer can be provided.
  • (A) It is the image which observed the cross section of the conventional SiC single crystal substrate surface with the transmission electron microscope, (b) is an enlarged image of (a). It is the image which observed the SiC epitaxial wafer surface of the comparative example 2 with the optical surface test
  • FIGS. 5 and 6 show a SiC epitaxial wafer according to an embodiment of the present invention in which a SiC epitaxial layer is formed on a 4H—SiC single crystal substrate tilted at an off-angle of 4 °.
  • the result of observation with an optical surface inspection apparatus using laser light (Candela CS20 manufactured by KLA-Tencor) is shown.
  • FIG. 5 (a) is a 200 ⁇ m ⁇ wide observation type AFM image of the surface of the SiC epitaxial wafer of the present invention.
  • FIG. 5 (b) shows a 200 ⁇ m ⁇ wide-range observation type AFM image of the surface of a conventional SiC epitaxial wafer.
  • step linear density 0 / mm ⁇ 1 the linear density of the step is 5 mm ⁇ 1 or less.
  • the root mean square roughness Rq was 0.4 nm, and the maximum height difference Ry was 0.7 nm.
  • the average Rq of three regions randomly selected from the same sample was 0.52 nm, and the average Ry was 0.75 nm. Therefore, it can be seen that the observed root mean square roughness Rq is 1.0 nm or less and the maximum height difference Ry is 3.0 nm or less.
  • step bunching in which a large number of steps were combined at a linear density of 340 lines / mm ⁇ 1 was observed.
  • the average step line density of the other three regions of this sample was 362 lines / mm ⁇ 1 . It can also be seen that the steps extend beyond the observation range.
  • the root mean square roughness Rq was 2.4 nm
  • the maximum height difference Ry was 3.6 nm.
  • the average Rq of three regions randomly selected from the same sample was 3.2 nm, and the average Ry was 4.5 nm.
  • FIGS. 6 (a) and 6 (b) show images (hereinafter referred to as “candela images”) observed by an optical surface inspection apparatus using laser light for the 1 mm ⁇ range of the same sample in FIGS. 5 (a) and 5 (b), respectively.
  • the observed surface root mean square roughness Rq was 1.2 nm in the SiC epitaxial wafer of the present invention. Therefore, it can be seen that the thickness is 1.3 nm or less. On the other hand, it is 1.7 nm in the conventional SiC epitaxial wafer, and it can be seen that there is a clear difference in surface flatness between the present invention and the conventional SiC epitaxial wafer.
  • the 4H—SiC single crystal substrate is polished until the lattice disorder layer on the surface becomes 3 nm or less.
  • the “lattice disordered layer” is a TEM lattice image (image in which the lattice can be confirmed), and a striped structure corresponding to the atomic layer (lattice) of the SiC single crystal or a part of the stripe is clear. A layer that is not.
  • FIGS. 7 and 8 show transmission electron microscope (TEM) images near the surface of the SiC single crystal substrate after the polishing step.
  • FIG. 7A and 7B are TEM images showing examples of the SiC single crystal substrate of the present invention.
  • the surface flatness disorder cannot be observed.
  • the lattice image FIG. 7B
  • disorder is observed only in the uppermost atomic layer (lattice), and a clear striped structure is observed from the lower atomic layer (lattice). it can.
  • a layer sandwiched by arrows is a “lattice disorder layer”. From this TEM image, it can be confirmed that the “lattice disordered layer” on the surface is 3 nm or less.
  • FIGS. 8A and 8B are TEM images showing an example of a SiC single crystal substrate having a lattice disorder layer of 3 nm or more on the surface.
  • a clear disturbance of surface flatness is observed, and a lattice image (FIG. 8B) which is an enlarged image of a portion which appears flat in FIG. 8A.
  • FIG. 5 the disturbance of the stripe structure can be observed over 6 nm from the surface.
  • a “lattice disorder layer” of about 7 nm (a layer sandwiched between arrows on the right side in the image) can be observed, and it can be seen that the surface “lattice disorder layer” cannot achieve 3 nm or less in this sample. .
  • the polishing process includes a plurality of polishing processes such as rough polishing, usually called lapping, precision polishing called polishing, and chemical mechanical polishing (hereinafter also referred to as CMP) which is ultra-precision polishing.
  • the polishing process is often performed in a wet manner, but the common process in this process is to apply a polishing head to which a silicon carbide substrate is bonded while supplying polishing slurry to a rotating surface plate to which a polishing cloth is attached. Is to be done.
  • the polishing slurry used in the present invention is basically used in such a form, but the form is not limited as long as it is wet polishing using the polishing slurry.
  • the particles used as the abrasive grains may be particles that do not dissolve and disperse in this pH range.
  • the pH of the polishing liquid is preferably less than 2.
  • diamond, silicon carbide, aluminum oxide, titanium oxide, silicon oxide, or the like can be used as the abrasive particles.
  • abrasive particles having an average diameter of 1 to 400 nm, preferably 10 to 200 nm, more preferably 10 to 150 nm are used as abrasive grains.
  • silica is preferred in that small particles are commercially available at low cost. More preferred is colloidal silica.
  • the particle size of an abrasive such as colloidal silica can be appropriately selected depending on processing characteristics such as processing speed and surface roughness. When a higher polishing rate is required, an abrasive having a large particle size can be used. When the surface roughness is small, that is, when a highly smooth surface is required, an abrasive having a small particle diameter can be used. Those having an average particle diameter exceeding 400 nm are expensive because they are expensive and the polishing rate is not high. When the particle diameter is extremely small such as less than 1 nm, the polishing rate is remarkably reduced.
  • the addition amount of abrasive particles is 1% by mass to 30% by mass, preferably 1.5% by mass to 15% by mass. If it exceeds 30% by mass, the drying speed of the abrasive particles becomes high, which increases the risk of causing scratches, and is uneconomical. Further, if the abrasive particles are less than 1% by mass, the processing speed becomes too low, which is not preferable.
  • the polishing slurry in the present invention is a water-based polishing slurry, and the pH at 20 ° C. is less than 2.0, desirably less than 1.5, and more desirably less than 1.2. In the region where the pH is 2.0 or more, a sufficient polishing rate cannot be obtained.
  • the slurry less than pH 2 the chemical reactivity with respect to silicon carbide is remarkably increased even under a normal indoor environment, and ultraprecision polishing becomes possible.
  • the silicon carbide is not directly removed by the mechanical action of the oxide particles in the polishing slurry, but the polishing liquid causes the silicon carbide single crystal surface to chemically react with the silicon oxide, and the silicon oxide is mechanically treated by the abrasive grains.
  • polishing composition liquid so that silicon carbide can easily react, that is, setting the pH to less than 2, and selecting oxide particles having an appropriate hardness as abrasive grains can cause scratching and processing. It is very important to obtain a smooth surface without an altered layer.
  • the polishing slurry is adjusted to have a pH of less than 2 using at least one acid, preferably two or more acids.
  • an inorganic acid is preferable, and as the inorganic acid, hydrochloric acid, nitric acid, phosphoric acid, and sulfuric acid are preferable.
  • the reason why it is effective to use a plurality of acids is unknown, but it has been confirmed by experiments, and there is a possibility that a plurality of acids interact with each other and enhance the effect.
  • the amount of acid added is, for example, within the range of 0.5 to 5% by mass of sulfuric acid, 0.5 to 5% by mass of phosphoric acid, 0.5 to 5% by mass of nitric acid, and 0.5 to 5% by mass of hydrochloric acid.
  • the type and amount are selected so that the pH is less than 2.
  • the inorganic acid is effective because it is a stronger acid than the organic acid and is extremely convenient for adjusting to a predetermined strongly acidic polishing liquid. If an organic acid is used, it is difficult to adjust the strongly acidic polishing liquid.
  • the polishing of silicon carbide is performed by removing the oxide layer with oxide particles due to the reactivity to the oxide film generated on the surface of silicon carbide by the strongly acidic polishing liquid. In order to accelerate this surface oxidation, polishing is performed.
  • an oxidizing agent is added to the slurry, a further excellent effect is recognized.
  • the oxidizing agent include hydrogen peroxide, perchloric acid, potassium dichromate, ammonium persulfate sulfate, and the like.
  • the polishing rate is improved by adding 0.5 to 5% by mass, preferably 1.5 to 4% by mass, but the oxidizing agent is not limited to hydrogen peroxide solution. .
  • an anti-gelling agent can be added to suppress gelation of the abrasive.
  • phosphate ester type chelating agents such as 1-hydroxyethylidene-1,1-diphosphonic acid and aminotriethylenephosphonic acid are preferably used.
  • the anti-gelling agent is added in the range of 0.01 to 6% by mass, preferably 0.05 to 2% by mass.
  • the damage pressure is reduced to 50 nm by using a polishing pressure of 350 g / cm 2 or less and using abrasive grains having a diameter of 5 ⁇ m or less in mechanical polishing before CMP.
  • the polishing slurry contains abrasive particles having an average particle diameter of 10 nm to 150 nm and an inorganic acid, and preferably has a pH of less than 2 at 20 ° C.
  • Silica more preferably 1 to 30% by mass, and more preferably at least one of inorganic acid, hydrochloric acid, nitric acid, phosphoric acid and sulfuric acid.
  • the gas etching is performed for 5 to 30 minutes with the SiC single crystal substrate held at 1400 to 1600 ° C., the hydrogen gas flow rate of 40 to 120 slm, and the pressure of 100 to 250 mbar.
  • the substrate After cleaning the polished SiC single crystal substrate, the substrate is set in an epitaxial growth apparatus, for example, a mass production type multiple planetary CVD apparatus. After introducing hydrogen gas into the apparatus, the pressure is adjusted to 100 to 250 mbar. Thereafter, the temperature of the apparatus is raised, the substrate temperature is set to 1400 to 1600 ° C., preferably 1480 ° C. or higher, and gas etching of the substrate surface is performed with hydrogen gas for 1 to 30 minutes. When gas etching with hydrogen gas is performed under such conditions, the etching amount is about 0.05 to 0.4 ⁇ m.
  • an epitaxial growth apparatus for example, a mass production type multiple planetary CVD apparatus.
  • the pressure is adjusted to 100 to 250 mbar.
  • the temperature of the apparatus is raised, the substrate temperature is set to 1400 to 1600 ° C., preferably 1480 ° C. or higher, and gas etching of the substrate surface is performed with hydrogen gas for 1 to 30 minutes.
  • the etching amount is about 0.05 to 0.4
  • the substrate surface is damaged by the polishing process, and it is considered that not only damage that can be detected as a “lattice disorder layer” in the TEM but also distortion of the lattice that cannot be detected by the TEM exists.
  • the purpose of gas etching is to remove the layer damaged in this way (hereinafter also referred to as “damage layer”).
  • the gas etching is not sufficient and the damaged layer remains, dissimilar polytypes are present in the epitaxial growth layer. Or dislocations, stacking faults, and the like are introduced, and if etching is performed too much, surface reconstruction occurs on the substrate surface, and step bunching occurs before the start of epitaxial growth. For this reason, it is important to optimize the damaged layer and the amount of gas etching.
  • the present inventors have found that as a sufficient condition in the production of a step bunching-free SiC epitaxial wafer, They found a combination of the damage layer when the layer was thinned to 3 nm or less and the gas etching conditions described above.
  • the root mean square roughness Rq of the outermost surface of the epitaxial layer obtained by analyzing an area of 35% or more of the entire wafer surface using an optical surface inspection apparatus is 1.3 nm or less. I can confirm that.
  • the step bunching is 1.0 nm or less at 10 ⁇ m ⁇ , 1.0 nm or less at 200 ⁇ m ⁇ , and a length of 100 to 500 ⁇ m observed at 200 ⁇ m ⁇ . It can be confirmed that the maximum height difference Ry in (short step bunching) is 3.0 nm or less. It can also be confirmed that the linear density of this step is 5 mm ⁇ 1 or less. It is important to maintain the flatness of the substrate surface in the subsequent film forming process and temperature lowering process.
  • SiH 4 gas and / or C 3 H 8 gas may be added to the hydrogen gas.
  • SiH 4 gas having a concentration of less than 0.009 mol% is added to hydrogen gas to make the environment in the reactor Si-rich.
  • the concentration ratio C / Si of the amount of SiH 4 gas and C 3 H 8 gas required for the epitaxial growth of silicon carbide is 0.7 to 0.8 on the surface of the cleaned substrate.
  • silicon carbide is epitaxially grown.
  • “simultaneous supply” means that supply is not required until the time is completely the same, but is supplied with a difference within several seconds.
  • “simultaneous supply” means that supply is not required until the time is completely the same, but is supplied with a difference within several seconds.
  • the difference in supply time between the SiH 4 gas and the C 3 H 8 gas is within 5 seconds, a step-bunching-free SiC epitaxial wafer can be manufactured. It was.
  • Each flow rate, pressure, and substrate temperature of SiH 4 gas and C 3 H 8 gas are 15 to 150 sccm, 3.5 to 60 sccm, 80 to 250 mbar, and 1400 to 1600 ° C., respectively. Determine while controlling the growth rate.
  • the carrier concentration in the epitaxial layer can be controlled.
  • As a method for suppressing step bunching during growth in order to increase the migration of Si atoms on the growth surface, it is known to lower the concentration ratio C / Si of the source gas to be supplied. 0.7 to 1.2.
  • the growth rate is about 3 to 20 ⁇ m per hour.
  • the epitaxial layer to be grown usually has a film thickness of about 5 to 20 ⁇ m and a carrier concentration of about 2 to 15 ⁇ 10 15 cm ⁇ 3 .
  • SiH 4 gas and C 3 H 8 gas are used as source gases
  • N 2 gas is used as a doping gas
  • H 2 gas or HCl gas is used as a carrier gas and an etching gas
  • mass production type multiple planetary CVD is used.
  • An SiC epitaxial film was grown on a Si surface inclined by 4 ° in the ⁇ 11-20> axial direction with respect to the (0001) plane of 4H—SiC crystal by Hot Wall SiC CVD manufactured by Ixtron, which is an apparatus.
  • the roughness of the obtained epitaxial wafer surface was examined using an optical surface inspection apparatus (Candela CS20 manufactured by KLA-Tencor), a normal AFM, and a wide-area observation type AFM.
  • the wide-area observation type AFM is an AFM having an observation region of about 200 ⁇ m ⁇ while the resolution in the vertical direction is lower than that of a normal AFM.
  • Example 1 In the polishing step, mechanical polishing before CMP was performed at a processing pressure of 350 g / cm 2 using abrasive grains having a diameter of 5 ⁇ m or less. Further, CMP was performed for 30 minutes using silica particles having an average particle diameter of 10 to 150 nm as abrasive particles, a slurry containing sulfuric acid as an inorganic acid and a pH of 1.9 at 20 ° C.
  • the polished substrate was introduced into the growth apparatus after RCA cleaning.
  • the RCA cleaning is a wet cleaning method generally used for Si wafers, and a substrate is prepared by using a mixed solution of sulfuric acid / ammonia / hydrochloric acid and hydrogen peroxide solution and a hydrofluoric acid aqueous solution.
  • the cleaning (gas etching) step was carried out at a hydrogen gas flow rate of 90 slm, a reactor pressure of 200 mbar, and a substrate temperature of 1550 ° C. for 10 minutes.
  • SiH 4 gas is supplied after 3 seconds. did.
  • a growth process was carried out for 2 hours at a reactor internal pressure of 200 mbar and a substrate temperature of 1550 ° C. to form a SiC epitaxial layer having a thickness of 10 ⁇ m.
  • the SiC epitaxial wafer thus fabricated was measured with a wide-area observation type AFM and an optical surface inspection apparatus, as shown in FIGS. 5A and 6A, and measured with an optical surface inspection apparatus.
  • the Rq measured was 1.2 nm
  • the Rq measured by the wide-range observation type AFM was 0.4 nm
  • the maximum height difference Ry was 0.7 nm
  • no step bunching was observed.
  • Example 2 A SiC epitaxial wafer was manufactured under the same conditions as in Example 1 except for the gas etching conditions.
  • the gas etching process is different from that in Example 1 in that SiH 4 gas having a concentration of 0.008 mol% is added to hydrogen gas.
  • the SiC epitaxial wafer thus produced was measured with an optical surface inspection apparatus and a wide-area observation type AFM.
  • FIGS. 6B and 5B Images of the manufactured SiC epitaxial wafer measured by an optical surface inspection apparatus and a wide-area observation type AFM are as shown in FIGS. 6B and 5B, respectively.
  • the root mean square roughness Rq measured by the optical surface inspection apparatus was 1.7 nm
  • the root mean square roughness Rq measured by the wide-range observation type AFM was 2.4 nm
  • the maximum height difference Ry was 3.6 nm. .
  • Comparative Example 2 In the SiC epitaxial growth step, a SiC epitaxial wafer was produced under the same conditions as in Example 1 except that the C 3 H 8 gas was introduced and the SiH 4 gas was introduced 30 seconds later. Therefore, the comparison with Comparative Example 1 is that SiH 4 gas and C 3 H 8 gas are introduced at a concentration ratio C / Si of 1.1.
  • FIGS. 9A and 9B show a candela image and a wide-range observation type AFM image of the manufactured SiC epitaxial wafer.
  • the root mean square roughness Rq measured by the optical surface inspection apparatus was 1.4 nm
  • the root mean square roughness Rq measured by the wide range observation type AFM was 1.4 nm
  • the maximum height difference Ry was 2.8 nm.
  • the linear density of the step was 10 pieces / mm ⁇ 1 .
  • the SiC epitaxial wafer of the present invention is a step bunching-free SiC epitaxial wafer and can be used for manufacturing various silicon carbide semiconductor devices such as power devices, high-frequency devices, and high-temperature operation devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明により、ウェハの全面にステップバンチングがない、ステップバンチングフリーのＳｉＣエピタキシャルウェハ及びその製造方法を提供する。本発明の炭化珪素半導体装置の製造方法は、５°以下のオフ角で傾斜させた４Ｈ－ＳｉＣ単結晶基板を、その表面の格子乱れ層が３ｎｍ以下となるまで研磨する工程と、水素雰囲気下で、研磨後の基板を１４００～１６００℃にしてその表面を清浄化する工程と、清浄化後の基板の表面に、炭化珪素のエピタキシャル成長に必要とされる量のＳｉＨ４ガスとＣ３Ｈ８ガスとを濃度比Ｃ/Ｓｉが０．７～１．２で同時に供給して炭化珪素をエピタキシャル成長させる工程と、ＳｉＨ４ガスとＣ３Ｈ８ガスの供給を同時に停止し、ＳｉＨ４ガスとＣ３Ｈ８ガスとを排気するまで基板温度を保持し、その後降温する工程と、を備えたことを特徴とする。

Description

ＳｉＣエピタキシャルウェハ及びその製造方法
　本発明はＳｉＣエピタキシャルウェハ及びその製造方法、特にステップバンチングフリーのＳｉＣエピタキシャルウェハ及びその製造方法に関するものである。
　本願は、２００９年８月２８日に、日本に出願された特願２００９－１９８８７２号に基づき優先権を主張し、その内容をここに援用する。
　地球温暖化問題への対応として、省エネルギー技術の向上が求められている。多くの技術項目が取り上げられている中、電力変換時のエネルギーロスを低減するパワーエレクトロニクス技術は、基幹技術として位置づけられている。パワーエレクトロニクスは、従来シリコン（Ｓｉ）半導体を用いて技術改良がなされ性能を向上させてきたが、シリコンの材料物性の限界からその性能向上も限界に近づきつつあると言われている。そのため、シリコンよりも物性限界を大きくとれる炭化珪素（ＳｉＣ）に期待が集まっている。炭化珪素はシリコンに対して、例えば、バンドギャップは約３倍、絶縁破壊電界強度は約１０倍、熱伝導度は約３倍という優れた物性を有しており、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
　ＳｉＣデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
　ＳｉＣは多くのポリタイプを有するが、実用的なＳｉＣデバイスを作製する為に主に使用されているのは４Ｈ－ＳｉＣである。ＳｉＣデバイスの基板としては昇華法等で作製したバルク結晶から加工したＳｉＣ単結晶ウェハを用い、通常、この上にＳｉＣデバイスの活性領域となるＳｉＣエピタキシャル膜を化学的気相成長法（ＣＶＤ）によって形成する。エピタキシャル膜中には基板に用いているポリタイプと異なるポリタイプが混入しやすく、例えば、基板に４Ｈ－ＳｉＣを使った場合には３Ｃ－ＳｉＣや８Ｈ－ＳｉＣが混入する。エピタキシャル成長は、これらの混入を抑制するため、ＳｉＣ単結晶基板を微傾斜させてステップフロー成長（原子ステップからの横方向成長）させて行うのが一般的である。
＜ステップバンチング及びその観察・評価＞
　ＳｉＣ基板が２インチ程度までのサイズの場合、この微傾斜角度（オフ角）は主に８°が用いられてきた。このオフ角においてはウェハ表面のテラス幅が小さく、容易にステップフロー成長が得られる。しかし、オフ角が大きいほど、ＳｉＣインゴットから得られるウェハ枚数が少なくなる。そのため、３インチ以上のＳｉＣ基板においてはコスト削減の観点から、主に４°程度のオフ角のものが用いられている。４°程度のオフ角では、ウェハ表面のテラス幅が８°のオフ角の場合に比べて２倍になるため、ステップ端に取り込まれるマイグレーション原子の取り込まれ速度、すなわちステップ端の成長速度にバラツキが生じやすくなる。その結果、遅い成長速度を持つステップに速い成長速度を持つステップが追いついて合体し、ステップバンチングが発生する。特にエピタキシャル表面がＳｉ面の場合、Ｃ面よりも表面原子のマイグレーションが抑えられるため、容易にステップバンチングを生じる。ここで、ステップバンチングとは、表面において原子ステップ（通常2～10原子層程度）が集まって合体する現象をいい、この表面の段差自体を指すこともある。非特許文献1に典型的なステップバンチングが示されている。
　従来、ステップバンチングの観察・評価は、微分干渉顕微鏡等の光学顕微鏡と原子分解能を有する原子間力顕微鏡（ＡＦＭ）との組み合わせで行われることが多かった（例えば、非特許文献1、２）。
＜ガスエッチング及び原料ガスの供給＞
　ＳｉＣ単結晶基板上にＳｉＣエピタキシャル膜を成膜する際には、従来、機械研磨を行った後、化学的機械研磨（ＣＭＰ）及びガスエッチングを順に行ってＳｉＣ単結晶基板の表面処理を行った後、化学的気相成長法によりＳｉＣエピタキシャル膜を成膜していた。ガスエッチングは、研磨工程に起因するダメージや研磨痕（スクラッチ）の除去や表面平坦化のために、前処理として１５００℃程度の高温で主に水素ガスを用いてエッチングを行うものである。
　ガスエッチングに際しては、ＳｉＣエピタキシャル膜の原料ガスであるプロパン（Ｃ３Ｈ８）ガスを水素雰囲気に添加しながら行われていた（特許文献１、特許文献２の段落［０００２］、および非特許文献３）。非特許文献３に示されているように、水素ガスエッチングは良好なエピタキシャル表面を得るためには必須とされているが、水素のみではＳｉドロップレットが発生してしまうことが示されており、Ｃ３Ｈ８を添加することで、その発生を抑制できる効果があるとされている。
　しかしながら、研磨によるダメージや研磨痕（スクラッチ）が、ガスエッチング後の基板表面にも残留していると、その後、その基板表面に形成されたエピタキシャル膜中に異種ポリタイプや転位、積層欠陥などが導入されてしまうという問題があった。一方これを回避するために、ガスエッチング時間を延長してエッチング量を増加させすぎてしまうと、今度は基板表面で表面再構成が生じて、エピタキシャル成長開始前に基板表面にステップバンチングを生じさせてしまうという問題があった。
　そこで、このステップバンチングの発生を抑制するために、エッチング量を減少させる方法として、ガスエッチングに際して原料ガスであるシラン（ＳｉＨ４）ガスを水素ガスに添加しながら行う方法が提案された（特許文献２）。
　特許文献１及び２のいずれの方法においても、ＳｉＣエピタキシャル膜の原料ガスであるＣ３Ｈ８ガス、又は、ＳｉＨ４ガスを添加してガスエッチングを行うが、ガスエッチング後にその添加ガスを排気することなく、そのまま続けて他方のガスを導入してＳｉＣエピタキシャル膜の成膜工程に入る（特許文献１の図２、特許文献２の図４）。すなわち、ＳｉＣエピタキシャル膜の成長を開始する前に、ＳｉＣ基板の表面に、プロパン（Ｃ３Ｈ８）ガス、又は、シラン（ＳｉＨ４）ガスが既に存在する状態となっている。
　このように特許文献１及び２に代表されるような現在一般に行われている方法では、ＳｉＣエピタキシャル膜の成長を開始するに際して、原料ガスであるＣ３Ｈ８ガス及びＳｉＨ４ガスの供給は同時には行なっていなかった。
特許第４２３８３５７号公報 特開２００５－２７７２２９号公報
Mater. Sci. Forum 527-529, (2006) pp. 239-242 Journal Cryst. Growth 291, (2006) pp. 370-374 Journal Cryst. Growth 291, (2002) pp. 1213-1218
　原子分解能を有するＡＦＭ（以下「通常のＡＦＭ」ともいう）は表面の原子配列を直接観察できるものの、最大観察範囲は１０～２０μｍ□程度であり、それ以上の広範囲の測定は機構上困難である。しかしながら、ＳｉＣエピタキシャル膜表面のステップバンチングはウェハの端から端まで連続しているものと認識されていたため、光学顕微鏡と組み合わせることによって、そのＡＦＭの機構上の欠点も特に不都合とされてはいなかった。
　また、非特許文献２においては、ＡＦＭよりも広範囲の２００μｍ～１ｍｍ□程度の範囲を観察するのに微分干渉顕微鏡が用いられている。しかし、この微分干渉顕微鏡では、ステップの高さを定量化することができず、また、特に倍率が大きいときに数ｎｍの高さのステップを検出することができないという不都合があった。
　ステップバンチングはＳｉＣエピタキシャル膜表面の平坦化を妨げるものであるから、ＳｉＣデバイスの高性能化のためにはその発生を抑制する必要がある。ステップバンチングは表面の段差であるため、特に、ＳｉＣエピタキシャル膜表面に酸化膜を形成し、その界面に通電させるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）において、その存在は動作性能および信頼性に致命的な影響を与える場合がある。そのため、従来からこのステップバンチングの抑制の研究は精力的に行われてきた。
　このＭＯＳＦＥＴを含めたＳｉＣパワーデバイスの活性領域は通常のＡＦＭの測定範囲よりも大きい。そのため、優れた特性を有するデバイスを作製可能とするエピタキシャル成長表面を得るためには、通常のＡＦＭあるいは微分干渉顕微鏡による評価では十分とは言えない。
　また、上述の通り、ガスエッチングの際に原料ガスであるＣ３Ｈ６ガス、又は、ＳｉＨ４ガスを添加して行うのが一般的であり、その後にその添加ガスを排気することなくそのまま続けて他方のガスを導入してＳｉＣエピタキシャル膜の成膜工程を行っていた。この場合、これらの原料ガスの基板表面への供給は同時になされていなかった。水素ガスだけでエッチングを行う場合もあったが、原料ガスの基板表面への同時供給の重要性は認識されていなかった。
＜短いステップバンチング＞
　本発明者らは、高さ方向の感度がＡＦＭと同程度であって、かつ、レーザー光を用い、微分干渉顕微鏡よりも広範囲を観察することができる光学式表面検査装置と、広範囲観察型のＡＦＭ（以下「広範囲観察型ＡＦＭ」ともいう）とを組み合わせて用いて、従来の方法でステップバンチングを抑制したとされたＳｉＣエピタキシャルウェハの観察・評価を行い、通常のＡＦＭや微分干渉顕微鏡では捉えることが困難なステップバンチングが表面の標準的な状態として存在することを見出した。
　新たに存在を明らかにしたステップバンチングは、平均１００μｍ程度の間隔で存在し、［１－１００］方向に１００～５００μｍの長さを有していた。また、後述するが、このステップバンチングは、らせん転位が成長表面に現れて形成されるシャローピットが表面に段差を形成し、それが原因で発生するものであり、らせん転位は元々、エピタキシャル成長膜の基板として用いるＳｉＣ単結晶基板中に含まれるものなので、基板起因と言えるものである。
　他方、従来既知のステップバンチング（以下、「従来のステップバンチング」ともいう）は平均１．５μｍ程度の間隔で存在し、［１－１００］方向に５ｍｍ以上の長さを有するものである（なお、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味する）。また、その発生は以下のようなメカニズムにより起こる。元々、ＳｉＣ単結晶基板の表面はオフ角度があるため、表面にはそれに対応した原子ステップがある。この原子ステップはエピタキシャル成長、あるいはガスエッチングの過程で移動する。ステップ間での移動速度にばらつきが生じるとこれらのステップ同士がお互い合体し、基板中の転位には関係なく従来のステップバンチングが発生する。
　そこで、本明細書では、新たにその存在を明らかにしたステップバンチングを従来のステップバンチングと区別して、「短いステップバンチング」とも記載する。
　図１に、通常のＡＦＭ（Ｖｅｅｃｏ　Ｉｎｓｔｒｕｍｅｎｔ社製Ｄｉｍｅｎｓｉｏｎ　Ｖ）によって観察したＳｉＣエピタキシャルウェハ表面の１０μｍ□のＡＦＭ像（立体表示の表面斜視像）を示す。図１（ａ）は従来のステップバンチングを示すＡＦＭ像であり、図１（ｂ）は短いステップバンチングを示すＡＦＭ像である。
　図１（ｂ）に矢印Ａで示したようなＡＦＭ像が得られた場合、又は、一画面の走査ではなくカンチレバーの数回の往復走査でこのようなＡＦＭ像の一部が得られた場合は、ノイズと判断されたり、又は、表面の標準的な状態を示すものではなく、たまたま特異な状態を有する領域を観察したものと判断されて、他の領域に移動して観察をするのが通常であった。そのため、短いステップバンチングは従来、通常のＡＦＭや微分干渉顕微鏡においても観察されていたはずとも言えるが、少なくともＳｉＣエピタキシャル膜表面の標準的な状態を示すものと認識されていなかった。
　図２に、本発明で用いた広範囲観察型ＡＦＭ（キーエンス社製ナノスケールハイブリッド顕微鏡ＶＮ－８０００）によって観察したＳｉＣエピタキシャル膜表面の２００μｍ□のＡＦＭ像を示す。
　図２（ａ）は従来のステップバンチングを示すＡＦＭ像であり、図２（ｂ）は短いステップバンチングを示すＡＦＭ像である。
　従来のステップバンチングについては図２（ａ）に示すように、通常のＡＦＭ像と同様、平均１．５μｍ程度の間隔で存在することが観察できる。これに対して、図２（ｂ）には２本のライン（矢印Ｂ、Ｃ）が等しい間隔で安定に観察されていることがわかる。２００μｍ□という広範囲でこのようにステップが安定に観察できることは単なるノイズや特異な表面領域を示すものではないこと、そして、従来のステップバンチングとは性質の異なるステップバンチングの存在を裏付けるものである。
　短いステップバンチングの存在を他の表面検査装置でも確認するため、レーザー光を用いる光学式表面検査装置（ＫＬＡ－Ｔｅｎｃｏｒ社製Ｃａｎｄｅｌａ ＣＳ２０）による観察を行った。この光学式表面検査装置は測定範囲が数μｍ□～４インチ以上のウェハ全面と広範囲観察型ＡＦＭよりも大きいため、短いステップバンチングの密度を測定するのにも適している。
　本発明で用いる光学式表面検査装置（ＫＬＡ－Ｔｅｎｃｏｒ社製Ｃａｎｄｅｌａ ＣＳ２０と同じ原理で表面検査をする装置）とは、レーザー光をウェハに対して斜めに入射して、ウェハ表面からの散乱光の強度、および反射光の強度と反射位置を検出するシステムを有することを特徴とするものである。ウェハの表面はスパイラルスキャンされる。反射位置は、ウェハ表面の凸凹をなぞるように変化するため、この位置情報からラフネス（表面粗さ）を算出することができる。ステップバンチングに対応した周期の表面ラフネス情報を抽出するため、１００μｍのフィルターを計算時に使用し、ウェハ表面の長周期のうねり情報を除去する。
　ただし、ステップバンチングは［１－１００］方向に並行であるため、スパイラルスキャン中、レーザー光とスキャン方向が並行になってしまう領域では、ステップが検出されない。そのため、ラフネス情報の算出には、一般的な極座標における５５°～１２５°と２３５°～３０５°のそれぞれ７０°の範囲を選択する。また、スパイラルスキャンの中心はほとんどレーザー光が動かない特異点になってしまうため、その付近における反射光の位置情報は、ラフネスを反映しなくなる。そのため、中心のφ１０ｍｍの範囲は算出領域から除外した。このようにして設定される計算範囲はウェハ全面の約３５％であるが、ステップバンチングについて、この範囲のモフォロジーは、ウェハ全面をほぼ反映している。このようにして計算されたラフネスは、ＡＦＭを用いて測定されたラフネスと相関があることから、実際の表面モフォロジーに即したものであることがわかる。
＜短いステップバンチングの発生起源＞
　図３に、光学式表面検査装置で短いステップバンチングが観察されたＳｉＣエピタキシャルウェハの微分干渉顕微鏡による観察結果を示す。矢印で示すように、顕著なシャローピットとそれに付随した短いステップバンチングを確認することができる。エピ層表面におけるシャローピットの深さは６．３ｎｍであった。
　さらに、図４に、このシャローピットの起源を確認するためにＫＯＨエッチングを行った後の微分干渉顕微鏡による観察結果を示す。矢印でその一部を示すように、らせん転位の存在と付随する短いステップバンチングを確認できる。このことから、短いステップバンチングは、表面に発生したシャローピットの段差によってステップフォロー成長が阻害された結果、生じたものと推察できる。こうして、短いステップバンチングの発生の起源が基板から引き継がれたエピ層中のらせん転位に起因したシャローピットであることが理解できる。
　以上の通り、本発明者らは、光学式表面検査装置と広範囲観察型ＡＦＭという従来とは異なる表面検査装置を組み合わせてＳｉＣエピタキシャル膜表面を観察・評価することにより、この短いステップバンチングが表面の特異な状態ではなく、標準的な状態として存在することを見出した。そして、本発明者らは、鋭意研究を重ねた結果、短いステップバンチングの起源を明らかにすると共に、その発生を抑制して、ステップバンチングフリーのＳｉＣエピタキシャルウェハを製造する方法に到達したのである。
　この短いステップバンチングの存在が品質バラツキの主原因の一つであったものと考えられる。
　また、本発明者は、ＳｉＣエピタキシャル膜の成膜において、ＳｉＣ単結晶基板表面に炭化珪素のエピタキシャル成長に必要とされる量のＳｉＨ４ガスとＣ３Ｈ８ガスを同時に供給することの重要性を見出したのである。
　本発明は、上記事情を鑑みてなされたもので、ウェハの全面にステップバンチングがない、ステップバンチングフリーのＳｉＣエピタキシャルウェハ及びその製造方法を提供することを目的とする。
　本発明者らは、従来のステップバンチングとその発生起源が異なり、ＳｉＣ基板に起因するステップバンチングを発見することに始まって、まず、その基板起因のステップバンチングを発生させないために基板の研磨工程において必要な条件を見出した。そして、かかる条件で研磨したＳｉＣ単結晶基板にガスエッチングを施してＳｉＣ単結晶基板を準備し、このＳｉＣ単結晶基板を用い、炭化珪素のエピタキシャル成長に必要とされる量のＳｉＨ４ガス及びＣ３Ｈ８ガスを所定の濃度比で基板表面に同時に供給して成膜を行い、さらに供給を同時に停止してガスを除くまで基板温度を保持し、その後に降温することによって、ステップバンチングフリーのＳｉＣエピタキシャルウェハが得られることを見出したのである。
　エピタキシャル成長は、基板に用いているポリタイプと異なるポリタイプが混入することを抑制するために、ＳｉＣ単結晶基板を微傾斜させてステップフロー成長（原子ステップからの横方向成長）させて行う。一般に、傾斜角度を０．４°以上とすることで、ステップ端を成長表面に出して、ステップフロー成長させている。本発明でも０．４°以上の傾斜角とすることが望ましい。
　本発明は、ステップバンチングが生じやすい低オフ角度の基板である５°以下の場合に有効である。本発明の効果は、傾斜角度０．４°～５°の範囲で有効であるが、傾斜角度２°以上の場合には基板上のテラス幅が狭く、ステップフロー成長が促進されて鏡面が得られやすいため、特に有効である。
　さらに一般に販売されている４°オフの基板は、傾斜角度の規格範囲は３．５°～４．５°であるが、この傾斜角範囲を持つ４°オフ基板に対して本発明は特に有効である。４°オフ基板は、鏡面が得られやすいということで従来用いられていた規格品である８°オフ基板に比べて単結晶から切り出す場合のロスが少ないため低価格である。そのため、４°オフ基板に本出願の技術を適用することにより、品質が良好でコストの低いエピタキシャルウエハを得ることができる。
　本発明は、以下の手段を提供する。
（１）０．４°～５°のオフ角で傾斜させた４Ｈ－ＳｉＣ単結晶基板上にＳｉＣのエピタキシャル層を形成したＳｉＣエピタキシャルウェハであって、レーザー光を用いる光学式表面検査装置により前記ＳｉＣエピタキシャルウェハ層の表面を測定した場合に、前記表面の二乗平均粗さＲｑが１．３ｎｍ以下であることを特徴とするＳｉＣエピタキシャルウェハ。
　本発明において、「レーザー光を用いる光学式表面検査装置」とは、ＫＬＡ－Ｔｅｎｃｏｒ社製Ｃａｎｄｅｌａ ＣＳ２０と同じ原理で表面検査する装置をいう。
（２）０．４°～５°のオフ角で傾斜させた４Ｈ－ＳｉＣ単結晶基板上にＳｉＣのエピタキシャル層を形成したＳｉＣエピタキシャルウェハであって、原子間力顕微鏡により前記ＳｉＣエピタキシャルウェハ層の表面を測定した場合に、前記表面の二乗平均粗さＲｑが１．０ｎｍ以下であり、かつ、最大高低差Ｒｙが３．０ｎｍ以下であることを特徴とするＳｉＣエピタキシャルウェハ。
（３）前記ウェハのエピタキシャル層表面のステップの線密度が５ｍｍ－１以下であることを特徴とする前項（１）又は（２）のいずれかに記載のＳｉＣエピタキシャルウェハ。
（４）前記ステップが前記ＳｉＣエピタキシャル層中のらせん転位に起因したシャローピットに連結していることを特徴とする前項（３）に記載のＳｉＣエピタキシャルウェハ。
（５）０．４°～５°のオフ角で傾斜させた４Ｈ－ＳｉＣ単結晶基板を、その表面の格子乱れ層が３ｎｍ以下となるまで研磨する工程と、水素雰囲気下で、前記研磨後の基板の表面を１４００～１６００℃にしてその表面を清浄化する工程と、前記清浄化後の基板の表面に、炭化珪素のエピタキシャル成長に必要とされる量のＳｉＨ４ガスとＣ３Ｈ８ガスとを濃度比Ｃ/Ｓｉが０．７～１．２で同時に供給して炭化珪素をエピタキシャル成長させる工程と、前記ＳｉＨ４ガスとＣ３Ｈ８ガスの供給を同時に停止し、ＳｉＨ４ガスとＣ３Ｈ８ガスとを排気するまで基板温度を保持し、その後降温する工程と、を備えたことを特徴とするＳｉＣエピタキシャルウェハの製造方法。
　本発明において、「炭化珪素のエピタキシャル成長に必要とされる量」とは、温度を上げた基板の表面では、基板からのＳｉとＣの脱離（昇華）と、吸着（成長）とが同時に生じており、脱離＞吸着の場合にはガスエッチング、脱離＜吸着の場合には成長という形になるが、ガスエッチング（清浄化工程）の際にＳｉＨ４及び／又はＣ３Ｈ８を添加する場合（次項（６））にこれら原料ガスの量は少ないので、仮に原料ガスを添加していても優勢なガスエッチングが生じるだけであるので、ガスエッチング時のＳｉＨ４ガス及び／又はＣ３Ｈ８の供給量との差異を明確にする意で用いられている表現である。
　また、本発明において、「同時に供給」とは、完全に同一時刻であることまでは要しないが、数秒以内の差で供給されることを意味する。後述する実施例で示した装置ではＳｉＨ４ガス及びＣ３Ｈ６ガス供給の時間差を５秒以内にすると、ステップバンチングの発生を抑制できた。同時供給がステップバンチングの発生にどのように関わるのかそのメカニズムは不明ではあるが、成膜開始初期における２種類の原料ガスの空間濃度分布に関係するものと推測される。この原料ガスの空間濃度分布は装置の形状・構成にも依存するので、許容される供給時間差の具体的な数値を述べることはできないが、当業者であれば、数秒単位の時間差でステップバンチングの発生を調べることで、本発明の同時供給が許容する時間差を見つけることができる。
（６）前記清浄化する工程を、前記水素雰囲気に、ＳｉＨ４ガス及び／又はＣ３Ｈ８ガスを添加して行い、前記エピタキシャル成長させる工程は、前記添加したガスを排気した後に開始することを特徴とする前項（５）に記載のＳｉＣエピタキシャルウェハの製造方法。
　上記の構成によれば、ステップバンチングフリーのＳｉＣエピタキシャルウェハを提供することができる。
通常のＡＦＭでＳｉＣエピタキシャルウェハ表面のステップバンチングを観察した像であり、（ａ）従来のステップバンチング、（ｂ）短いステップバンチング、を示す像である。 広範囲観察型ＡＦＭでＳｉＣエピタキシャルウェハ表面のステップバンチングを観察した像であり、（ａ）従来のステップバンチング、（ｂ）短いステップバンチング、を示す像である。 短いステップバンチングを含むＳｉＣエピタキシャルウェハを微分干渉顕微鏡で観察した像である。 ＫＯＨエッチング後に図３で用いたウェハを微分干渉顕微鏡で観察した像である。 広範囲観察型ＡＦＭでＳｉＣエピタキシャルウェハ表面を観察した像であり、（ａ）本発明のＳｉＣエピタキシャルウェハ、（ｂ）従来のＳｉＣエピタキシャルウェハ、を示す像である。 レーザー光を用いる光学式表面検査装置でＳｉＣエピタキシャルウェハ表面を観察した像であり、（ａ）本発明のＳｉＣエピタキシャルウェハ、（ｂ）従来のＳｉＣエピタキシャルウェハ、を示す像である。 （ａ）本発明のＳｉＣ単結晶基板表面の断面を透過型電子顕微鏡で観察した像であり、（ｂ）は（ａ）の拡大像である。 （ａ）従来のＳｉＣ単結晶基板表面の断面を透過型電子顕微鏡で観察した像であり、（ｂ）は（ａ）の拡大像である。 比較例２のＳｉＣエピタキシャルウェハ表面を（ａ）レーザー光を用いる光学式表面検査装置で観察した像であり、（ｂ）広範囲観察型ＡＦＭで観察した像である。
　以下、本発明を適用した一実施形態であるＳｉＣエピタキシャルウェハ及びその製造方法について、図面を用いて詳細に説明する。
　［ＳｉＣエピタキシャルウェハ］
　図５及び図６に、４°のオフ角で傾斜させた４Ｈ－ＳｉＣ単結晶基板上にＳｉＣのエピタキシャル層を成膜した、本発明の実施形態であるＳｉＣエピタキシャルウェハを、広範囲観察型ＡＦＭ及びレーザー光を用いる光学式表面検査装置（ＫＬＡ－Ｔｅｎｃｏｒ社製Ｃａｎｄｅｌａ ＣＳ２０）で観察した結果を示す。
　図５（ａ）は、本発明のＳｉＣエピタキシャルウェハの表面の２００μｍ□の広範囲観察型ＡＦＭ像である。また、図５（ｂ）に従来のＳｉＣエピタキシャルウェハ表面の２００μｍ□の広範囲観察型ＡＦＭ像を示す。
　本発明のＳｉＣエピタキシャルウェハでは、全くステップが観察されなかった（ステップの線密度０本／ｍｍ－１）。このサンプルの他の領域についてもほとんどステップが観察されなかった。従って、ステップバンチングフリーが実現されており、ステップの線密度は５ｍｍ－１以下であることがわかる。また、表面の二乗平均粗さＲｑは０．４ｎｍであり、最大高低差Ｒｙは０．７ｎｍであった。同じサンプルでランダムに選んだ３個の領域の平均のＲｑは０．５２ｎｍであり、また、平均のＲｙは０．７５ｎｍであった。従って、観察した表面の二乗平均粗さＲｑが１．０ｎｍ以下であり、かつ、最大高低差Ｒｙが３．０ｎｍ以下であることがわかる。
　これに対して、従来のＳｉＣエピタキシャルウェハでは、線密度３４０本／ｍｍ－１で多数のステップが合体したステップバンチングが観察された。このサンプルの他の３個の領域の平均のステップ線密度は３６２本／ｍｍ－１であった。また、ステップは観察範囲を超えて延びていることがわかる。
　また、表面の二乗平均粗さＲｑは２．４ｎｍであり、最大高低差Ｒｙは３．６ｎｍであった。同じサンプルでランダムに選んだ３個の領域の平均のＲｑは３．２ｎｍであり、また、平均のＲｙは４．５ｎｍであった。
　図６（ａ）及び（ｂ）にそれぞれ、図５（ａ）及び（ｂ）の同一サンプルの１ｍｍ□範囲について、レーザー光を用いる光学式表面検査装置によって観察した像（以下「カンデラ像」ともいう）を示す。
　観察した表面の二乗平均粗さＲｑは、本発明のＳｉＣエピタキシャルウェハでは１．２ｎｍであった。従って、１．３ｎｍ以下であることがわかる。
　これに対して、従来のＳｉＣエピタキシャルウェハでは１．７ｎｍであり、本発明と従来のＳｉＣエピタキシャルウェハの表面平坦性に明らかな差異を有することがわかる。
［ＳｉＣエピタキシャルウェハの製造方法］
　以下、本発明を適用した一実施形態であるＳｉＣエピタキシャルウェハの製造方法について詳細に説明する。
＜研磨工程＞
　研磨工程では、４Ｈ－ＳｉＣ単結晶基板をその表面の格子乱れ層が３ｎｍ以下となるまで研磨する。
　本明細書中で、「格子乱れ層」とは、ＴＥＭの格子像（格子が確認できる像）において、ＳｉＣ単結晶の原子層（格子）に対応する縞状構造又はその縞の一部が明瞭になっていない層をいう。
　まず、「格子乱れ層」の存在及び特徴を説明するために、図７及び図８に、研磨工程後のＳｉＣ単結晶基板の表面近傍の透過型電子顕微鏡（ＴＥＭ）像を示す。
　図７（ａ）、（ｂ）は、本発明のＳｉＣ単結晶基板の例を示すＴＥＭ像である。
　図７（ａ）で示したＴＥＭ像において表面の平坦性の乱れは観察できない。また、その拡大像である格子像（図７（ｂ））において、最上層の原子層（格子）だけに乱れが観察され、その下の原子層（格子）からは明瞭な縞状構造が観察できる。矢印で挟まれた層が「格子乱れ層」である。
　このＴＥＭ像から、表面の「格子乱れ層」が３ｎｍ以下であることが確認できる。
　図８（ａ）、（ｂ）は、３ｎｍ以上の格子乱れ層が表面に存在するＳｉＣ単結晶基板の例を示すＴＥＭ像である。
　図８（ａ）で示したＴＥＭ像において明らかな表面平坦性の乱れが観察され、また、図８（ａ）で平坦に見える部分でも、その拡大像である格子像（図８（ｂ））において、表面から６ｎｍ以上にわたって縞状構造の乱れが観察できる。
　このＴＥＭ像において７ｎｍ程度の「格子乱れ層」（像中の右側の矢印で挟まれた層）が観察でき、このサンプルでは表面の「格子乱れ層」が３ｎｍ以下を達成できていないことがわかる。
　以下に、本工程の実施形態について説明する。
　研磨工程は、通常ラップと呼ばれる粗研磨、ポリッシュとよばれる精密研磨、さらに超精密研磨である化学的機械研磨（以下、ＣＭＰともいう）など複数の研磨工程が含まれる。研磨工程は湿式で行われることが多いが、この工程で共通するのは、研磨布を貼付した回転する定盤に、研磨スラリーを供給しつつ、炭化珪素基板を接着した研磨ヘッドを押しあてて行われることである。本発明で用いる研磨スラリーは、基本的にはそれらの形態で用いられるが、研磨スラリーを用いる湿式研磨であれば形態は問わない。
　砥粒として用いられる粒子はこのｐＨ領域において溶解せず分散する粒子であればよい。本発明においては研磨液のｐＨが２未満であるのが好ましく、この場合、研磨粒子としてはダイヤモンド、炭化珪素、酸化アルミニウム、酸化チタン、酸化ケイ素などが使用できる。本発明において砥粒として用いられるのは平均径１～４００ｎｍ、望ましくは１０～２００ｎｍ、さらに望ましくは１０～１５０ｎｍの研磨粒子である。良好な最終仕上げ面を得るためには、粒子径の小さなものが安価に市販されている点でシリカが好適である。さらに好ましくはコロイダルシリカである。コロイダルシリカ等の研磨剤の粒径は、加工速度、面粗さ等の加工特性によって適宜選択することができる。より高い研磨速度を要求する場合は粒子径の大きな研磨材を使用することができる。面粗さが小さい、すなわち高度に平滑な面を必要とするときは小さな粒子径の研磨材を使用することができる。平均粒子径が４００ｎｍを超えるものは高価である割には研磨速度が高くなく、不経済である。粒子径が１ｎｍ未満のような極端に小さいものは研磨速度が著しく低下する。
　研磨材粒子の添加量としては１質量％～３０質量％、望ましくは１．５質量％～１５質量％である。３０質量％を超えると研磨材粒子の乾燥速度が速くなり、スクラッチの原因となる恐れが高くなり、また、不経済である。また、研磨材粒子が１質量％未満では加工速度が低くなりすぎるため好ましくない。
　本発明における研磨スラリーは水系研磨スラリーであり、２０℃におけるｐＨは２．０未満、望ましくは１．５未満、さらに望ましくは１．２未満である。ｐＨが２．０以上の領域では十分な研磨速度が得られない。一方で、スラリーをｐＨ２未満とすることによって、通常の室内環境下においても炭化珪素に対する化学的反応性が著しく増加し、超精密研磨が可能になる。炭化珪素は研磨スラリー中にある酸化物粒子の機械的作用によって直接除去されるのではなく、研磨液が炭化珪素単結晶表面を酸化ケイ素に化学反応させ、その酸化ケイ素を砥粒が機械作用的に取り除いていくという機構であると考えられる。したがって研磨液組成を炭化珪素が反応しやすくなるような液性にすること、すなわちｐＨを２未満にすることと、砥粒として適度な硬度をもつ酸化物粒子を選定することはスクラッチ傷や加工変質層のない、平滑な面を得るために非常に重要である。
　研磨スラリーは、少なくとも１種類以上の酸、望ましくは２種類以上の酸を用いてｐＨが２未満になるよう調整する。酸としては無機酸が好ましく、無機酸としては塩酸、硝酸、燐酸、硫酸が好ましい。複数の酸を用いることが有効であることの原因は不明であるが、実験で確かめられており、複数の酸が相互に作用し、効果を高めている可能性がある。酸の添加量としては、たとえば、硫酸０．５～５質量％、燐酸０．５～５質量％、硝酸０．５～５質量％、塩酸０．５～５質量％の範囲で、適宜、種類と量を選定し、ｐＨが２未満となるようにするとよい。
　無機酸が有効であるのは有機酸に比べ強酸であり、所定の強酸性研磨液に調整するには極めて好都合であるためである。有機酸を使用したのでは強酸性研磨液の調整に困難が伴う。
　炭化珪素の研磨は、強酸性研磨液によって炭化珪素の表面に生成した酸化膜に対する反応性により、酸化層を酸化物粒子により除去することで行われるが、この表面酸化を加速するために、研磨スラリーに酸化剤を添加すると更に優れた効果が認められる。酸化剤としては過酸化水素、過塩素酸、重クロム酸カリウム、過硫酸アンモニウムサルフェートなどが挙げられる。たとえば、過酸化水素水であれば０．５～５質量％、望ましくは１．５～４質量％加えることにより研磨速度が向上するが、酸化剤は過酸化水素水に限定されるものではない。
　研磨スラリーでは研磨材のゲル化を抑制するためにゲル化防止剤を添加することが出来る。ゲル化防止剤の種類としては、１－ヒドロキシエチリデン－１，１－ジホスホン酸、アミノトリエチレンホスホン酸等のリン酸エステル系のキレート剤が好適に用いられる。ゲル化防止剤は０．０１～６質量％の範囲、好ましくは０．０５～２質量％で添加するのがよい。
　本発明の研磨工程において表面の格子乱れ層を３ｎｍ以下にするには、ＣＭＰ前の機械研磨において加工圧力を３５０ｇ／ｃｍ２以下にし、直径５μｍ以下の砥粒を用いることによって、ダメージ層を５０ｎｍに抑えておくのが好ましく、さらにＣＭＰにおいては、研磨スラリーとして平均粒子径が１０ｎｍ～１５０ｎｍの研磨材粒子及び無機酸を含み、２０℃におけるｐＨが２未満であるのが好ましく、研磨材粒子がシリカであって、１質量％から３０質量％含むのがさらに好ましく、無機酸が塩酸、硝酸、燐酸、硫酸のうちの少なくとも１種類であるのがより好ましい。
＜清浄化（ガスエッチング）工程＞
　清浄化工程では、水素雰囲気下で、前記研磨後の基板を１４００～１６００℃にしてその表面を清浄化（ガスエッチング）する。
　以下、本工程の実施形態について説明する。
　ガスエッチングは、ＳｉＣ単結晶基板を１４００～１６００℃に保持し、水素ガスの流量を４０～１２０ｓｌｍ、圧力を１００～２５０ｍｂａｒとして、５～３０分間行う。
　研磨後のＳｉＣ単結晶基板を洗浄した後、基板をエピタキシャル成長装置、例えば、量産型の複数枚プラネタリー型ＣＶＤ装置内にセットする。装置内に水素ガスを導入後、圧力を１００～２５０ｍｂａｒに調整する。その後、装置の温度を上げ、基板温度を１４００～１６００℃、好ましくは１４８０℃以上にして、１～３０分間、水素ガスによって基板表面のガスエッチングを行う。かかる条件で水素ガスによるガスエッチングを行った場合、エッチング量は０．０５～０．４μｍ程度になる。
　基板表面は研磨工程によりダメージを受けており、ＴＥＭにおいて「格子乱れ層」として検出できるダメージだけでなく、ＴＥＭによって検出できない格子の歪み等がさらに深くまで存在していると考えられる。ガスエッチングはこのようにダメージを受けた層（以下「ダメージ層」ともいう）を除去することを目的としているが、ガスエッチングが十分ではなく、ダメージ層が残留すると、エピタキシャル成長層中に異種ポリタイプや転位、積層欠陥などが導入されてしまうし、また、エッチングを施しすぎると、基板表面で表面再構成が生じ、エピタキシャル成長開始前にステップバンチングを生じさせてしまう。そのため、ダメージ層とガスエッチング量とを最適化することが重要であるが、本発明者らは、鋭意研究の結果、ステップバンチングフリーのＳｉＣエピタキシャルウェハの製造における十分条件として、基板表面の格子乱れ層を３ｎｍ以下にまで薄くした時のダメージ層と、上述のガスエッチング条件との組み合わせを見出したのである。
　清浄化（ガスエッチング）工程後の基板の表面について、光学式表面検査装置を用いてウェハ全面の３５％以上の領域を解析したエピタキシャル層最表面の二乗平均粗さＲｑが１．３ｎｍ以下であることが確認できる。また、原子間力顕微鏡を用いて測定した場合、１０μｍ□では１．０ｎｍ以下であり、また、２００μｍ□では１．０ｎｍ以下であり、かつ２００μｍ□に観察される長さ１００～５００μｍのステップバンチング（短いステップバンチング）における最大高低差Ｒｙが３．０ｎｍ以下であることが確認できる。また、このステップの線密度が５ｍｍ－１以下であることが確認できる。
　この後の成膜工程及び降温工程において、この基板表面の平坦性を維持することが重要となる。
　水素ガスにＳｉＨ４ガス及び／又はＣ３Ｈ８ガスを添加することもできる。らせん転位に起因したシャローピットに短いステップバンチングが付随して発生する場合があるが、リアクタ内の環境をＳｉリッチにするため、０．００９ｍｏｌ％未満の濃度のＳｉＨ４ガスを水素ガスに添加してガスエッチングを行うことにより、シャローピットの深さを浅くすることができ、シャローピットに付随する短いステップバンチングの発生を抑制できる。
　＜成膜（エピタキシャル成長）工程＞
　成膜（エピタキシャル成長）工程では、前記清浄化後の基板の表面に、炭化珪素のエピタキシャル成長に必要とされる量のＳｉＨ４ガスとＣ３Ｈ８ガスとを濃度比Ｃ/Ｓｉが０．７～１．２で同時に供給して炭化珪素をエピタキシャル成長させる。
　また、上述したように、「同時に供給」とは、完全に同一時刻であることまでは要しないが、数秒以内の差で供給することを意味する。後述する実施例で示したアイクストロン社製Ｈｏｔ Ｗａｌｌ ＳｉＣ ＣＶＤを用いた場合、ＳｉＨ４ガスとＣ３Ｈ８ガスの供給時間差が５秒以内であれば、ステップバンチングフリーのＳｉＣエピタキシャルウェハを製造できた。
　ＳｉＨ４ガス及びＣ３Ｈ８ガスの各流量、圧力、基板温度はそれぞれ、１５～１５０ｓｃｃｍ、３．５～６０ｓｃｃｍ、８０～２５０ｍｂａｒ、１４００～１６００℃の範囲で、膜厚とキャリア濃度の均一性、成長速度を制御しながら決定する。成膜開始と同時にドーピングガスとして窒素ガスを導入することで、エピタキシャル層中のキャリア濃度を制御することができる。成長中のステップバンチングを抑制する方法として成長表面におけるＳｉ原子のマイグレーションを増やすために、供給する原料ガスの濃度比Ｃ/Ｓｉを低くすることが知られているが、本発明ではＣ/Ｓｉは０．７～１．２である。また、成長速度は毎時３～２０μｍ程度である。成長させるエピタキシャル層は通常、膜厚については５～２０μｍ程度であり、キャリア濃度については２～１５×１０１５ｃｍ－３程度である。
　＜降温工程＞
　降温工程では、ＳｉＨ４ガスとＣ３Ｈ８ガスの供給を同時に停止し、ＳｉＨ４ガスとＣ３Ｈ８ガスとを排気するまで基板温度を保持し、その後降温する。
　成膜後、ＳｉＨ４ガスとＣ３Ｈ８ガスの供給、並びにドーピングガスとして導入窒素ガスを止めて降温するが、このときにもＳｉＣエピタキシャル膜表面ではガスエッチングが生じて表面のモフォロジーを悪化させ得る。この表面モフォロジーの悪化を抑制するため、ＳｉＨ４ガスおよびＣ３Ｈ８ガスの供給を停止するタイミングと、降温のタイミングとが重要である。ＳｉＨ４ガスとＣ３Ｈ８ガスの供給を同時に停止した後、供給したこれらのガスが基板表面から無くなるまで成長温度を保持し、その後平均毎分５０℃程度の速度で室温まで降温することにより、モフォロジーの悪化が抑制されることがわかった。
［実施例］
　以下、実施例によって本発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
　本実施例では、原料ガスとしてＳｉＨ４ガスおよびＣ３Ｈ８ガス、ドーピングガスとしてＮ２ガス、キャリアガスおよびエッチングガスとしてＨ２ガスあるいはＨＣｌガスを使用し、量産型の複数枚プラネタリー型ＣＶＤ装置であるアイクストロン社製Ｈｏｔ Ｗａｌｌ ＳｉＣ ＣＶＤによって、４Ｈ－ＳｉＣ単結晶の（０００１）面に対して＜１１－２０＞軸方向へ４°傾けたＳｉ面にＳｉＣエピタキシャル膜を成長させた。得られたエピタキシャルウェハ表面のラフネスについて、光学式表面検査装置（ＫＬＡ－Ｔｅｎｃｏｒ社製Ｃａｎｄｅｌａ ＣＳ２０）と、通常のＡＦＭ及び広範囲観察型ＡＦＭを用いて調べた。広範囲観察型ＡＦＭとは、通常のＡＦＭに比べて縦方向の分解能が低下している一方で、２００μｍ□程度の観察領域を持つＡＦＭのことである。
　（実施例１）
　研磨工程において、ＣＭＰ前の機械研磨は直径５μｍ以下の砥粒を用いて、加工圧力を３５０ｇ／ｃｍ２で行った。また、ＣＭＰは、研磨材粒子として平均粒子径が１０～１５０ｎｍのシリカ粒子を用い、無機酸として硫酸を含み、２０℃におけるｐＨが１．９の研磨スラリーを用いて、３０分間行った。
　研磨後の基板をＲＣＡ洗浄後、成長装置内に導入した。尚、ＲＣＡ洗浄とは、Ｓｉウェハに対して一般的に用いられている湿式洗浄方法であり、硫酸・アンモニア・塩酸と過酸化水素水を混合した溶液ならびにフッ化水素酸水溶液を用いて、基板表面の有機物や重金属、パーティクルを除去することができる。
　清浄化（ガスエッチング）工程は、水素ガスの流量９０ｓｌｍ、リアクタ内圧力を２００ｍｂａｒ、基板温度を１５５０℃で、１０分間行った。
　ＳｉＣエピタキシャル成長工程は、ＳｉＨ４ガス及びＣ３Ｈ８ガスの流量を４８ｓｃｃｍ、１７．６ｓｃｃｍで基板面に同時に供給されるようにＣ３Ｈ８ガスを供給後、３秒後、ＳｉＨ４ガスを供給した。Ｃ/Ｓｉは１．１を選択した。リアクタ内圧力を２００ｍｂａｒ、基板温度を１５５０℃として２時間成長工程を実施して、厚さ１０μｍのＳｉＣエピタキシャル層を成膜した。
　こうして作製したＳｉＣエピタキシャルウェハについて、広範囲観察型ＡＦＭ及び光学式表面検査装置で測定した結果はそれぞれ、図５（ａ）、図６（ａ）に示した通りであり、光学式表面検査装置で測定したＲｑは１．２ｎｍであり、広範囲観察型ＡＦＭで測定したＲｑは０．４ｎｍであり、最大高低差Ｒｙは０．７ｎｍであり、ステップバンチングは観察されなかった。
　（実施例２）
　実施例１とガスエッチングの条件を除いて同じ条件でＳｉＣエピタキシャルウェハを製造した。ガスエッチング工程において、水素ガスに０．００８ｍｏｌ％の濃度のＳｉＨ４ガスを添加して行った点が実施例１と異なる。
　こうして作製したＳｉＣエピタキシャルウェハについて、光学式表面検査装置及び広範囲観察型ＡＦＭで測定した。実施例１と同様のイメージが観察され、光学式表面検査装置で測定したＲｑは１．１ｎｍであり、広範囲観察型ＡＦＭで測定したＲｑは０．４ｎｍ、最大高低差Ｒｙは０．７ｎｍであった。
　（比較例１）
　ＳｉＣエピタキシャル成長工程において、ＳｉＨ４ガスとＣ３Ｈ８ガスとを濃度比Ｃ/Ｓｉを１．９として導入したこと、及び、Ｃ３Ｈ８ガスを導入して３０秒後にＳｉＨ４ガスを導入したことを除いて、実施例１と同じ条件でＳｉＣエピタキシャルウェハを作製した。
　作製したＳｉＣエピタキシャルウェハの光学式表面検査装置、広範囲観察型ＡＦＭで測定した像はそれぞれ、図６（ｂ）、図５（ｂ）に示した通りである。
　カンデラ像及びＡＦＭ像において、ウェハ表面全体に従来のステップバンチングが観察された。光学式表面検査装置で測定した二乗平均粗さＲｑは１．７ｎｍであり、広範囲観察型ＡＦＭで測定した二乗平均粗さＲｑは２．４ｎｍであり、最大高低差Ｒｙは３．６ｎｍであった。
　（比較例２）
　ＳｉＣエピタキシャル成長工程において、Ｃ３Ｈ８ガスを導入して３０秒後にＳｉＨ４ガスを導入したことを除いて、実施例１と同じ条件でＳｉＣエピタキシャルウェハを作製した。従って、比較例１との比較では、ＳｉＨ４ガスとＣ３Ｈ８ガスとを濃度比Ｃ/Ｓｉを１．１として導入した点が異なる。
　図９（ａ）、（ｂ）に、作製したＳｉＣエピタキシャルウェハについて、カンデラ像、広範囲観察型ＡＦＭ像を示す。
　光学式表面検査装置で測定した二乗平均粗さＲｑは１．４ｎｍであり、広範囲観察型ＡＦＭで測定した二乗平均粗さＲｑは１．４ｎｍであり、最大高低差Ｒｙは２．８ｎｍであった。ステップの線密度は１０本／ｍｍ－１であった。
　カンデラ像及びＡＦＭ像のいずれにおいても、従来のステップバンチングは観察されなかった。この結果は、ＳｉＨ４ガスとＣ３Ｈ８ガスと濃度比Ｃ/Ｓｉが従来のステップバンチングの発生を抑制するのに重要であることを示している。そして、濃度比Ｃ/Ｓｉを０．７～１．２の範囲にすることで従来のステップバンチングの発生を抑制できることを確認した。
　他方、図９（ａ）のカンデラ像で、矢印でその一部を示すように、１ｍｍ□に複数の短いステップバンチングが観察された。この短いステップバンチングは本発明者らが発見したものであるが、この短いステップバンチングの発生を抑制することがステップバンチングフリーのＳｉＣエピタキシャルウェハの作製には不可欠である。そして、本発明者らは鋭意研究の結果、「格子乱れ層」を３ｎｍ以下にしたＳｉＣ単結晶基板のガスエッチング後の表面に、炭化珪素のエピタキシャル成長に必要とされる量のＳｉＨ４ガスとＣ３Ｈ８ガスとを濃度比Ｃ/Ｓｉが０．７～１．２で同時に供給することによって、短いステップバンチングの発生をも抑制できることを見出したのである。
　本発明のＳｉＣエピタキシャルウェハは、ステップバンチングフリーのＳｉＣエピタキシャルウェハであり、パワーデバイス、高周波デバイス、高温動作デバイス等種々の炭化珪素半導体装置の製造に利用することができる。

Claims (6)

  1. 　０．４°～５°のオフ角で傾斜させた４Ｈ－ＳｉＣ単結晶基板上にＳｉＣのエピタキシャル層を形成したＳｉＣエピタキシャルウェハであって、レーザー光を用いる光学式表面検査装置により前記ＳｉＣエピタキシャルウェハ層の表面を測定した場合に、前記表面の二乗平均粗さＲｑが１．３ｎｍ以下であることを特徴とするＳｉＣエピタキシャルウェハ。
  2. 　０．４°～５°のオフ角で傾斜させた４Ｈ－ＳｉＣ単結晶基板上にＳｉＣのエピタキシャル層を形成したＳｉＣエピタキシャルウェハであって、原子間力顕微鏡により前記ＳｉＣエピタキシャルウェハ層の表面を測定した場合に、前記表面の二乗平均粗さＲｑが１．０ｎｍ以下であり、かつ、最大高低差Ｒｙが３．０ｎｍ以下であることを特徴とするＳｉＣエピタキシャルウェハ。
  3. 　前記ウェハのエピタキシャル層表面のステップの線密度が５ｍｍ－１以下であることを特徴とする請求項１又は２のいずれかに記載のＳｉＣエピタキシャルウェハ。
  4. 　前記ステップが前記ＳｉＣエピタキシャル層中のらせん転位に起因したシャローピットに連結していることを特徴とする請求項３に記載のＳｉＣエピタキシャルウェハ。
  5. 　０．４°～５°のオフ角で傾斜させた４Ｈ－ＳｉＣ単結晶基板を、その表面の格子乱れ層が３ｎｍ以下となるまで研磨する工程と、
    　水素雰囲気下で、前記研磨後の基板を１４００～１６００℃にしてその表面を清浄化する工程と、
    　前記清浄化後の基板の表面に、炭化珪素のエピタキシャル成長に必要とされる量のＳｉＨ４ガスとＣ３Ｈ８ガスとを濃度比Ｃ/Ｓｉが０．７～１．２で同時に供給して炭化珪素をエピタキシャル成長させる工程と、
    　前記ＳｉＨ４ガスとＣ３Ｈ８ガスの供給を同時に停止し、ＳｉＨ４ガスとＣ３Ｈ８ガスとを排気するまで基板温度を保持し、その後降温する工程と、を備えたことを特徴とするＳｉＣエピタキシャルウェハの製造方法。
  6. 　前記清浄化する工程を、前記水素雰囲気に、ＳｉＨ４ガス及び／又はＣ３Ｈ８ガスを添加して行い、
    　前記エピタキシャル成長させる工程は、前記添加したガスを排気した後に開始することを特徴とする請求項５に記載のＳｉＣエピタキシャルウェハの製造方法。
PCT/JP2010/064375 2009-08-28 2010-08-25 ＳｉＣエピタキシャルウェハ及びその製造方法 WO2011024854A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201080037687.6A CN102576666B (zh) 2009-08-28 2010-08-25 SiC外延晶片及其制造方法
KR1020127004757A KR101369577B1 (ko) 2009-08-28 2010-08-25 ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법
EP10811903.3A EP2472568B1 (en) 2009-08-28 2010-08-25 Silicon carbide epitaxial wafer and manufacturing method therefor
US13/392,348 US8823015B2 (en) 2009-08-28 2010-08-25 Silicon carbide epitaxial wafer and manufacturing method therefor
US14/447,137 US20140339571A1 (en) 2009-08-28 2014-07-30 Silicon carbide epitaxial wafer and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009198872A JP4959763B2 (ja) 2009-08-28 2009-08-28 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2009-198872 2009-08-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/392,348 A-371-Of-International US8823015B2 (en) 2009-08-28 2010-08-25 Silicon carbide epitaxial wafer and manufacturing method therefor
US14/447,137 Continuation US20140339571A1 (en) 2009-08-28 2014-07-30 Silicon carbide epitaxial wafer and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2011024854A1 true WO2011024854A1 (ja) 2011-03-03

Family

ID=43627954

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/064375 WO2011024854A1 (ja) 2009-08-28 2010-08-25 ＳｉＣエピタキシャルウェハ及びその製造方法

Country Status (6)

Country Link
US (2) US8823015B2 (ja)
EP (1) EP2472568B1 (ja)
JP (1) JP4959763B2 (ja)
KR (1) KR101369577B1 (ja)
CN (1) CN102576666B (ja)
WO (1) WO2011024854A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011142074A1 (ja) * 2010-05-10 2011-11-17 三菱電機株式会社 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置
WO2013069067A1 (ja) * 2011-11-11 2013-05-16 学校法人関西学院 ナノメーター標準原器及びナノメーター標準原器の製造方法
US20140353684A1 (en) * 2011-12-28 2014-12-04 Lg Innotek Co., Ld. Silicon carbide epitaxial wafer and method for fabricating the same
WO2014196394A1 (ja) * 2013-06-04 2014-12-11 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
CN114651091A (zh) * 2019-12-02 2022-06-21 住友电气工业株式会社 碳化硅衬底和碳化硅衬底的制造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102985508A (zh) * 2010-07-09 2013-03-20 旭硝子株式会社 研磨剂和研磨方法
JP5897834B2 (ja) 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5999687B2 (ja) * 2011-08-31 2016-09-28 ローム株式会社 ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP5961357B2 (ja) 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN103857765B (zh) * 2011-10-07 2015-11-25 旭硝子株式会社 碳化硅单晶基板及研磨液
JP5076020B2 (ja) * 2011-10-25 2012-11-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
KR101942536B1 (ko) * 2011-12-19 2019-01-29 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
US9165768B2 (en) 2011-12-16 2015-10-20 Lg Innotek Co., Ltd. Method for deposition of silicon carbide and silicon carbide epitaxial wafer
KR101942514B1 (ko) * 2011-12-16 2019-01-28 엘지이노텍 주식회사 탄화규소 증착 방법 및 탄화규소 에피 웨이퍼
KR101936171B1 (ko) * 2011-12-19 2019-04-04 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
KR101936170B1 (ko) * 2011-12-19 2019-01-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
JP5400228B1 (ja) 2012-04-27 2014-01-29 三井金属鉱業株式会社 ＳｉＣ単結晶基板
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6037671B2 (ja) 2012-06-19 2016-12-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6036200B2 (ja) * 2012-11-13 2016-11-30 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2014077368A1 (ja) * 2012-11-15 2014-05-22 新日鐵住金株式会社 炭化珪素単結晶基板およびその製法
WO2014076831A1 (ja) * 2012-11-19 2014-05-22 株式会社日立製作所 半導体検査装置、及び荷電粒子線を用いた検査方法
JP6123408B2 (ja) 2013-03-26 2017-05-10 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP2014189442A (ja) 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
JP6112712B2 (ja) * 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法
WO2015129867A1 (ja) 2014-02-28 2015-09-03 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハの製造方法
JP6311384B2 (ja) * 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
WO2015159949A1 (ja) * 2014-04-18 2015-10-22 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハおよびその製造方法
CN104018216A (zh) * 2014-06-12 2014-09-03 西安电子科技大学 4H-SiC同质外延生长系统
US10450672B2 (en) 2014-07-16 2019-10-22 Showa Denko K.K. Method for producing epitaxial silicon carbide wafers
JP5910801B1 (ja) 2014-08-01 2016-04-27 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
JP5910802B1 (ja) * 2014-08-29 2016-04-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE112015004520T5 (de) * 2014-10-01 2017-06-14 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Epitaxiesubstrat
WO2016051935A1 (ja) * 2014-10-03 2016-04-07 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
CN107208311B (zh) * 2015-02-18 2019-12-10 昭和电工株式会社 碳化硅单晶块的制造方法和碳化硅单晶块
EP3260581B1 (en) 2015-02-18 2024-04-03 Resonac Corporation Method for producing silicon carbide single crystal epitaxial wafer and silicon carbide single crystal epitaxial wafer
EP3266907A4 (en) * 2015-03-03 2018-10-24 Showa Denko K.K. Sic epitaxial wafer and method for manufacturing sic epitaxial wafer
CN104810248B (zh) * 2015-04-08 2017-08-08 中国电子科技集团公司第五十五研究所 适用于4°和8°偏轴硅面碳化硅衬底的原位处理方法
CN104779141A (zh) * 2015-04-16 2015-07-15 中国科学院半导体研究所 低偏角碳化硅同质外延材料的制作方法
DE112016000120T5 (de) * 2015-04-17 2017-07-06 Fuji Electric Co., Ltd. Halbleiterherstellungsverfahren und SiC-Substrat
EP3330415A4 (en) * 2015-07-29 2019-03-20 Showa Denko K.K. PROCESS FOR PREPARING AN EPITACTIC SILICON CARBIDE CRYSTAL WAFERS
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP6573514B2 (ja) * 2015-09-17 2019-09-11 昭和電工株式会社 ＳｉＣ単結晶基板の前処理方法及びエピタキシャルＳｉＣウェハの製造方法
WO2017061154A1 (ja) * 2015-10-07 2017-04-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
DE102016202523A1 (de) * 2016-02-18 2017-08-24 Sicrystal Ag Verfahren zur Reinigung eines einkristallinen SiC-Substrats sowie SiC-Substrat
WO2018043171A1 (ja) 2016-08-31 2018-03-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
US11320388B2 (en) 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
JP6493690B2 (ja) * 2016-08-31 2019-04-03 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP6832240B2 (ja) * 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7125252B2 (ja) * 2017-08-30 2022-08-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
KR102381395B1 (ko) 2017-09-18 2022-04-01 한국전기연구원 절연 또는 반절연 ６Ｈ-ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법
KR102399813B1 (ko) * 2019-12-20 2022-05-19 주식회사 포스코 탄화규소 에피 웨이퍼 및 그 제조방법
JPWO2022092166A1 (ja) 2020-10-28 2022-05-05

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277229A (ja) 2004-03-25 2005-10-06 National Institute Of Advanced Industrial & Technology 炭化珪素平滑化基板の作製方法、炭化珪素平滑化基板、炭化珪素エピタキシャルウエハ、窒化ガリウムウエハ、及び半導体製造装置
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP2009198872A (ja) 2008-02-22 2009-09-03 Konica Minolta Opto Inc 撮像レンズ、撮像装置、デジタル機器、及び撮像レンズの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270573B1 (en) * 1997-08-27 2001-08-07 Matsushita Electric Industrial Co., Ltd. Silicon carbide substrate, and method for producing the substrate, and semiconductor device utilizing the substrate
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
CN1938820A (zh) * 2004-03-26 2007-03-28 关西电力株式会社 双极型半导体装置及其制造方法
JP4694144B2 (ja) * 2004-05-14 2011-06-08 住友電気工業株式会社 ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP4839646B2 (ja) * 2005-03-18 2011-12-21 住友電気工業株式会社 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
CN100578737C (zh) * 2008-11-07 2010-01-06 中国电子科技集团公司第五十五研究所 一种制作基本上没有台阶形貌的碳化硅外延层的方法
WO2010090024A1 (ja) * 2009-02-04 2010-08-12 日立金属株式会社 炭化珪素単結晶基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP2005277229A (ja) 2004-03-25 2005-10-06 National Institute Of Advanced Industrial & Technology 炭化珪素平滑化基板の作製方法、炭化珪素平滑化基板、炭化珪素エピタキシャルウエハ、窒化ガリウムウエハ、及び半導体製造装置
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
JP2009198872A (ja) 2008-02-22 2009-09-03 Konica Minolta Opto Inc 撮像レンズ、撮像装置、デジタル機器、及び撮像レンズの製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JOURNAL CRYST. GROWTH, vol. 237-239, 2002, pages 1213 - 1218
JOURNAL CRYST. GROWTH, vol. 291, 2006, pages 370 - 374
M.TREU ET AL.: "Challenges and First Results of SiC Schottky Diode Manufacturing using a 3inch Technology", SILICON CARBIDE AND RELATED MATERIALS, vol. 457-460, no. PT 1-2, 2003, pages 981 - 984, XP008066898 *
MATER. SCI. FORUM, vol. 527-529, 2006, pages 239 - 242
See also references of EP2472568A4

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5598542B2 (ja) * 2010-05-10 2014-10-01 三菱電機株式会社 炭化珪素エピタキシャルウエハ及びその製造方法並びにエピタキシャル成長用炭化珪素バルク基板及びその製造方法
WO2011142074A1 (ja) * 2010-05-10 2011-11-17 三菱電機株式会社 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置
US8679952B2 (en) 2010-05-10 2014-03-25 Mitsubishi Electric Corporation Method of manufacturing silicon carbide epitaxial wafer
JPWO2013069067A1 (ja) * 2011-11-11 2015-04-02 学校法人関西学院 ナノメーター標準原器及びナノメーター標準原器の製造方法
WO2013069067A1 (ja) * 2011-11-11 2013-05-16 学校法人関西学院 ナノメーター標準原器及びナノメーター標準原器の製造方法
US10012675B2 (en) 2011-11-11 2018-07-03 Kwansei Gakuin Educational Foundation Nanometer standard prototype and method for manufacturing nanometer standard prototype
US20140353684A1 (en) * 2011-12-28 2014-12-04 Lg Innotek Co., Ld. Silicon carbide epitaxial wafer and method for fabricating the same
WO2014196394A1 (ja) * 2013-06-04 2014-12-11 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP6048581B2 (ja) * 2013-06-04 2016-12-21 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法
JP2017031050A (ja) * 2013-06-04 2017-02-09 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JPWO2014196394A1 (ja) * 2013-06-04 2017-02-23 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法
CN114651091A (zh) * 2019-12-02 2022-06-21 住友电气工业株式会社 碳化硅衬底和碳化硅衬底的制造方法
CN114651091B (zh) * 2019-12-02 2024-04-19 住友电气工业株式会社 碳化硅衬底和碳化硅衬底的制造方法

Also Published As

Publication number Publication date
JP4959763B2 (ja) 2012-06-27
CN102576666A (zh) 2012-07-11
EP2472568A4 (en) 2017-08-02
CN102576666B (zh) 2015-10-21
EP2472568B1 (en) 2022-01-12
KR101369577B1 (ko) 2014-03-04
US20140339571A1 (en) 2014-11-20
US8823015B2 (en) 2014-09-02
JP2011049496A (ja) 2011-03-10
EP2472568A1 (en) 2012-07-04
US20120146056A1 (en) 2012-06-14
KR20120046282A (ko) 2012-05-09

Similar Documents

Publication Publication Date Title
JP4959763B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP5384714B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
JP5076020B2 (ja) ＳｉＣエピタキシャルウェハ
JP6122704B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP5961357B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
Shi et al. Characterization of colloidal silica abrasives with different sizes and their chemical–mechanical polishing performance on 4H-SiC (0 0 0 1)
JP5575384B2 (ja) 高表面品質ＧａＮウェーハおよびその製造方法
JP2004530306A5 (ja)
JP2006520096A (ja) 構造均一性を有する半導体構造
JP5604577B2 (ja) ＳｉＣエピタキシャルウェハ
US8815710B2 (en) Silicon epitaxial wafer and method for production thereof
JP2008211040A (ja) 単結晶サファイア基板とその製造方法及びそれらを用いた半導体発光素子
JP5124690B2 (ja) ＳｉＣエピタキシャルウェハ
TW202130863A (zh) Ｉｉｉ族氮化物單晶基板及其製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080037687.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10811903

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127004757

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010811903

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13392348

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE