一种制作基本上没有台阶形貌的碳化硅外延层的方法
技术领域
本发明属于半导体材料技术领域,尤其涉及偏向<1120>方向4°的(0001)硅面碳化硅衬底上外延生长方法。
背景技术
近年来,由于大功率和高频电路的增加,相应增加了对既能处理较大功率负载又能在更高频率下工作的晶体管的需求。人们除了在器件结构设计上不断改进以外,重要的是器件工作参数更依赖于材料本身的特性。
电子迁移率是电场存在情况下电子加速到它的饱和速度的快慢程度的测量值,饱和电子漂移速度是在半导体材料中电子获得的最大速度。因为较高速度使得器件从源到漏的时间较短,所以对于高频应用来说,优先选用具有较高电子饱和漂移速度的材料。击穿场强是肖特基结击穿和穿过器件的栅的电流突然增加时的电场强度,由于较大的电场比较小的电场更快的加速电子,对较快的瞬变过程需选择较大的电场。因为给定的材料尺寸可以接受较大的电场,所以大功率和高频晶体管优先选用高击穿场强的材料。导热系数是半导体材料散热能力的体现,任何晶体管在工作中都会产生热,大功率和高频晶体管产生热量更是高于小信号晶体管产生的热量。当半导体材料的温度增加时,其电子迁移率会降低,导致结漏电流增加,并且通过场效应晶体管的电流也会降低。如果材料具有较好的散热特性,器件可维持较低的温度并以较低的漏电流承载较大的工作电流。
相对于硅和砷化镓来说,碳化硅具有更好的材料特性。例如4H-SiC,大约4×106V/cm击穿场强,大约2×107cm/s电子漂移速度和大约4.9W/cm·K的热导率,同时具有高化学稳定性和抗辐射性能。这些优异的材料特性表明SiC适合于高功率、高温和高频应用。因此,制作在SiC基上的电子器件具有高击穿电压、响应时间快和尺寸小等特点,减小甚至除去了冷却装置所占的空间和重量,降低了器件制作成本和提高了功率器件的集成度和可靠性。然而,碳化硅薄膜中存在各种类型的结晶缺陷,根据缺陷的类型、位置和密度,在该薄膜上制作的电子器件性能受到制约。因此,大量的研究集中在如何减少碳化硅薄膜中的缺陷。
对于需要在高电压下工作的碳化硅器件(如大功率开关),其使用的碳化硅薄膜通常是在“偏轴”的衬底上外延生长的,即以略为偏离晶体轴线(称为c轴)一定角度的方向进行晶体切割,这样的切割导致衬底上存在一系列有序的台阶。而当外延薄膜在具有偏离c轴一定角度的衬底上生长时,淀积发生在晶体层台阶的暴露边缘上,这导致外延以这些台阶为基础呈台阶流模式横向生长,即所谓的台阶控制外延。
目前,碳化硅外延衬底主要使用的是偏向<1120>方向8°的(0001)硅面碳化硅衬底,这种衬底因为台阶宽度小,在外延时容易被原子把台阶填满,得到的外延薄膜表面形貌良好,基本不会出现台阶状形貌,但这种衬底由于偏角较大,单晶切割时损耗大,造成该衬底的使用成本高,不利于相关产业发展。因此国外一些研究团体在偏向<11-20>方向4°的(0001)硅面碳化硅衬底进行外延,由于偏离角度减小,导致外延台阶宽度变宽,使用在偏离8°衬底上的外延工艺在这种衬底上外延生长,由于生长过程中原子无法填满这些台阶,外延后薄膜存在大量台阶状形貌及三角形缺陷,外延层表面粗糙度大,不利于后期器件制作。尽管已有一些关于偏向<1120>方向4°的(0001)硅面碳化硅衬底上外延的报道,但表面粗糙度在3μm左右,仍然需要对该衬底上的外延薄膜质量进行进一步的改进。
发明内容
针对在偏向<1120>方向4°的(0001)硅面碳化硅衬底上外延后存在的问题,本发明提供一种制作基本上没有台阶形貌的碳化硅外延层的方法。
为解决上述技术问题,本发明采用的思路是:衬底经原位预处理后,在衬底上先生长一层碳化硅外延层作为过渡,再在该外延层上生长制作器件所需的外延薄膜,该工艺能有效减少偏向<1120>方向4°的(0001)硅面碳化硅衬底外延时存在的三角形缺陷和台阶形貌,改善了外延层表面质量。
具体的技术方案如下:
一种制作基本上没有台阶形貌的碳化硅外延层的方法,包括如下步骤:
(1)选取偏向<1120>方向4°的(0001)硅面碳化硅为衬底;
(2)使用氢气(H2)、氩气(Ar)和丙烷(C3H8)同时对衬底进行表面预处理,氢气、氩气和丙烷的流量分别为70~90L/min、3L/min和5~25mL/min,处理温度从1400℃升温至外延生长温度,处理时间在30min之内;
(3)当温度升温至外延生长温度时开始生长第一层外延碳化硅,生长源为硅烷(SiH4)和丙烷(C3H8),流量分别从0mL/min缓慢上升到10~50mL/min和5~25mL/min,外延生长温度为1550℃~1600℃,生长压力为100mbar;
(4)在第一层外延碳化硅上生长满足器件制作的第二层外延碳化硅,生长源为硅烷(SiH4)和丙烷(C3H8),10~50mL/min和5~25mL/min,选择氮气(N2)和三甲基铝(TMA)分别作为N型和P型掺杂剂,外延生长温度为1550℃~1600℃,生长压力为100mbar。
步骤(1)中,所述的衬底为2H多型碳化硅、或4H多型碳化硅、或6H多型碳化硅、或15R多型碳化硅、或N+导电碳化硅、或半绝缘碳化硅。
步骤(3)中,所述的第一层外延碳化硅不使用掺杂剂,为本征外延碳化硅,厚度为0.5μm~1μm。
步骤(4)中,所述的第二层外延碳化硅分别选择氮气(N2)和三甲基铝(TMA)作为N型和P型掺杂剂,掺杂浓度为2×1015~2×1019cm-3,厚度为0.5μm~100μm。
本发明提供的偏向<1120>方向4°的(0001)硅面碳化硅衬底外延方法,步骤(3)中生长源SiH4和C3H8的流量从0mL/min缓慢上升到正常外延生长时所需流量(10~50mL/min和5~25mL/min),通过缓慢调节外延生长速率,使得由于外延衬底的小偏角导致的较大外延生长台阶趋于变窄,消除了较大外延生长台阶所造成的台阶聚束影响,改善了外延薄膜的表面质量。
原子力显微镜(AFM)技术可以测定SiC外延薄膜的粗糙度(Rms)来表征薄膜的表面质量。未采用本方法生长的外延薄膜表面粗糙度一般为2.8nm左右,本发明的外延薄膜表面粗糙度一般为0.3nm左右,可看出本发明实施例在偏向<1120>方向4°的(0001)硅面碳化硅衬底上外延所得的薄膜表面粗糙度比常规外延方法所得的薄膜表面粗糙度低一个量级。
有益效果:与通常外延技术相比,本发明提供的在偏向<1120>方向4°的(0001)硅面碳化硅衬底上外延生长的方法,能够减少偏向<1120>方向4°的(0001)硅面碳化硅衬底外延时存在的三角形缺陷和台阶形貌,有效改善了外延层表面质量,同时降低了SiC外延的成本,提高外延效率,外延工艺重复性和一致性好,适合规模生产。
具体实施方式:
根据下述实施例,可以更好地理解本发明。然而,本领域的技术人员容易理解,实施例所描述的具体的物料配比、工艺条件及其结果仅用于说明本发明,而不应当也不会限制权利要求书中所详细描述的本发明。
实施例1:
选择偏向<1120>方向4°的(0001)硅面4H-SiC导电衬底外延生长,将衬底置于有碳化钽涂层的石墨基座上;
徐徐升温至1400℃,设置压力为100mbar,在H2(流量80L/min)、Ar(流量3L/min)和C3H8(流量10mL/min)气氛下在线对衬底表面进行处理,去除表面的损伤和沾污,处理时间为温度从1400℃升温到实际生长温度1550℃所需时间(一般不超过30min);
温度稳定在1550℃,设置压力为100mbar,通入SiH4(流量从0mL/min缓慢升至20mL/min)和C3H8(流量从0mL/min升缓慢至10mL/min),生长0.5μm的第一层外延碳化硅;
设置生长压力为100mbar,通入生长源SiH4流量和C3H8流量分别为20mL/min和10mL/min,通入掺杂剂流量为2000mL/min的N2,生长厚度为15μm、掺杂浓度为2×1018cm-3、具有N型掺杂的第二层碳化硅外延薄膜;
关闭生长源和掺杂源,降温。
实施例2:
选择偏向<1120>方向4°的(0001)硅面6H-SiC高纯半绝缘衬底外延生长,将衬底置于有碳化钽涂层的石墨基座上;
徐徐升温至1400℃,设置压力为100mbar,在H2(流量80L/min)、Ar(流量3L/min)和C3H8(流量10mL/min)气氛下原位对衬底表面进行处理,去除表面的损伤和沾污,处理时间为温度从1400℃升温到实际生长温度1600℃所需时间(一般不超过30min);
温度稳定在1600℃,设置压力为100mbar,通入SiH4(流量从0mL/min升至20mL/min)和C3H8(流量从0mL/min升至10mL/min),生长1μm的第一层外延碳化硅;
设置生长压力为100mbar,通入生长源SiH4流量和C3H8流量分别为20mL/min和10mL/min,通入掺杂剂流量为9.07×10-5mL/min的三甲基铝(TMA),生长厚度为0.5μm、掺杂浓度为2×1015cm-3、具有P型掺杂的第二层碳化硅外延薄膜;
关闭生长源和掺杂源,降温。