KR20120046282A - ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20120046282A
KR20120046282A KR1020127004757A KR20127004757A KR20120046282A KR 20120046282 A KR20120046282 A KR 20120046282A KR 1020127004757 A KR1020127004757 A KR 1020127004757A KR 20127004757 A KR20127004757 A KR 20127004757A KR 20120046282 A KR20120046282 A KR 20120046282A
Authority
KR
South Korea
Prior art keywords
gas
sic
epitaxial wafer
substrate
sic epitaxial
Prior art date
Application number
KR1020127004757A
Other languages
English (en)
Other versions
KR101369577B1 (ko
Inventor
겐지 모모세
유따까 다지마
야스유끼 사까구찌
미찌야 오다와라
요시히꼬 미야사까
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20120046282A publication Critical patent/KR20120046282A/ko
Application granted granted Critical
Publication of KR101369577B1 publication Critical patent/KR101369577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명에 의해, 웨이퍼의 전체면에 스텝 번칭이 없는 스텝 번칭 프리의 SiC 에피택셜 웨이퍼 및 그 제조 방법을 제공한다. 본 발명의 탄화규소 반도체 장치의 제조 방법은 5° 이하의 오프각으로 경사지게 한 4H-SiC 단결정 기판을 그 표면의 격자 결함층이 3㎚ 이하가 될 때까지 연마하는 공정과, 수소 분위기 하에서 연마 후의 기판을 1400 내지 1600℃로 해서 그 표면을 청정화하는 공정과, 청정화 후의 기판의 표면에 탄화규소의 에피택셜 성장에 필요한 양의 SiH4 가스와 C3H8 가스를 농도비 C/Si가 0.7 내지 1.2로 동시에 공급해서 탄화규소를 에피택셜 성장시키는 공정과, SiH4 가스와 C3H8 가스의 공급을 동시에 정지하고, SiH4 가스와 C3H8 가스를 배기할 때까지 기판 온도를 유지하고, 그 후 강온하는 공정을 구비한 것을 특징으로 한다.

Description

ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법{SILICON CARBIDE EPITAXIAL WAFER AND MANUFACTURING METHOD THEREFOR}
본 발명은 SiC 에피택셜 웨이퍼 및 그 제조 방법, 특히 스텝 번칭 프리(step bunching free)의 SiC 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
본원은 2009년 8월 28일에 일본에서 출원된 일본 특허 출원 제2009-198872호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
지구 온난화 문제에 대한 대응으로서, 에너지 절약 기술의 향상이 요구되고 있다. 많은 기술 항목이 다루어지고 있는 중에, 전력 변환 시의 에너지 손실을 저감하는 파워 일렉트로닉스 기술은 근본 기술로서 위치하고 있다. 파워 일렉트로닉스는 종래 실리콘(Si) 반도체를 사용해서 기술 개량이 이루어져 성능을 향상시켜 왔지만, 실리콘의 재료 물성의 한계로 인하여 그 성능 향상도 한계에 다다랐다고 말해지고 있다. 그로 인해, 실리콘보다도 물성 한계를 크게 잡을 수 있는 탄화규소(SiC)에 기대가 모이고 있다. 탄화규소는 실리콘에 대하여, 예를 들어 밴드 갭은 약 3배, 절연 파괴 전계 강도는 약 10배, 열전도도는 약 3배라는 우수한 물성을 갖고 있으며, 파워 디바이스, 고주파 디바이스, 고온 동작 디바이스 등으로의 응용이 기대되고 있다.
SiC 디바이스의 실용화의 촉진에는 고품질의 결정 성장 기술, 고품질의 에피택셜 성장 기술의 확립이 불가결하다.
SiC는 많은 폴리 타입을 갖지만, 실용적인 SiC 디바이스를 제작하기 위해서 주로 사용되고 있는 것은 4H-SiC이다. SiC 디바이스의 기판으로서는 승화법 등으로 제작한 벌크 결정으로부터 가공한 SiC 단결정 웨이퍼를 사용하며, 통상 이 위에 SiC 디바이스의 활성 영역이 되는 SiC 에피택셜막을 화학적 기상 성장법(CVD)에 의해 형성한다. 에피택셜막 중에는 기판에 사용하고 있는 폴리 타입과 상이한 폴리 타입이 혼입되기 쉽고, 예를 들어 기판에 4H-SiC를 사용한 경우에는 3C-SiC나 8H-SiC가 혼입된다. 에피택셜 성장은 이들의 혼입을 억제하기 위해서, SiC 단결정 기판을 미세 경사시켜서 스텝 플로우 성장(원자 스텝으로부터의 가로 방향 성장)시켜서 행하는 것이 일반적이다.
<스텝 번칭 및 그 관찰?평가>
SiC 기판이 2인치 정도까지의 크기인 경우, 이 미세 경사 각도(오프각)는 주로 8°가 사용되어 왔다. 이 오프각에서는 웨이퍼 표면의 테라스 폭이 작아 용이하게 스텝 플로우 성장이 얻어진다. 그러나, 오프각이 클수록, SiC 잉곳으로부터 얻어지는 웨이퍼 매수가 적어진다. 그로 인해, 3인치 이상의 SiC 기판에서는 비용 삭감의 관점에서 주로 4° 정도의 오프각의 것이 사용되고 있다. 4° 정도의 오프각에서는 웨이퍼 표면의 테라스 폭이 8°의 오프각의 경우에 비하여 2배가 되기 때문에, 스텝 단부에 도입되는 마이그레이션(migration) 원자의 도입 속도, 즉 스텝 단부의 성장 속도에 편차가 발생하기 쉬워진다. 그 결과, 느린 성장 속도를 갖는 스텝에 빠른 성장 속도를 갖는 스텝이 따라잡아서 합체하여 스텝 번칭이 발생한다. 특히 에피택셜 표면이 Si면인 경우, C면보다도 표면 원자의 마이그레이션이 억제되기 때문에, 용이하게 스텝 번칭이 발생한다. 여기에서, 스텝 번칭이란 표면에서 원자 스텝(통상 2 내지 10 원자층 정도)이 모여서 합체하는 현상을 말하며, 이 표면의 단차 자체를 가리키는 경우도 있다. 비특허문헌 1에 전형적인 스텝 번칭이 개시되어 있다.
종래, 스텝 번칭의 관찰?평가는 미분 간섭 현미경 등의 광학 현미경과 원자 분해능을 갖는 원자간력 현미경(AFM)의 조합으로 행해지는 경우가 많았다(예를 들어, 비특허문헌 1, 2).
<가스 에칭 및 원료 가스의 공급>
SiC 단결정 기판 상에 SiC 에피택셜막을 성막할 때에는, 종래 기계 연마를 행한 후, 화학적 기계 연마(CMP) 및 가스 에칭을 순서대로 행하여 SiC 단결정 기판의 표면 처리를 행한 후, 화학적 기상 성장법에 의해 SiC 에피택셜막을 성막하고 있었다. 가스 에칭은 연마 공정에 기인하는 데미지나 연마 자국(스크래치)의 제거나 표면 평탄화를 위해서, 전 처리로서 1500℃ 정도의 고온에서 주로 수소 가스를 사용해서 에칭을 행하는 것이다.
가스 에칭 시에는, SiC 에피택셜막의 원료 가스인 프로판(C3H8) 가스를 수소 분위기에 첨가하면서 행해지고 있었다(특허문헌 1, 특허문헌 2의 단락 [0002] 및 비특허문헌 3). 비특허문헌 3에 개시되어 있는 바와 같이, 수소 가스 에칭은 양호한 에피택셜 표면을 얻기 위해서는 필수로 여겨지고 있지만, 수소만으로는 Si 액적(droplet)이 발생하게 되는 것이 개시되어 있어, C3H8을 첨가함으로써 그 발생을 억제할 수 있는 효과가 있는 것으로 되어 있다.
그러나, 연마에 의한 데미지나 연마 자국(스크래치)이 가스 에칭 후의 기판 표면에도 잔류되어 있으면, 그 후, 그 기판 표면에 형성된 에피택셜막 중에 이종 폴리 타입이나 전위, 적층 결함 등이 도입되게 된다고 하는 문제가 있었다. 한편 이것을 피하기 위해서 가스 에칭 시간을 연장해서 에칭량을 너무 증가시키게 되면, 이번에는 기판 표면에서 표면 재구성이 발생하여, 에피택셜 성장 개시 전에 기판 표면에 스텝 번칭을 발생시키게 된다고 하는 문제가 있었다.
이에, 이 스텝 번칭의 발생을 억제하기 위해서 에칭량을 감소시키는 방법으로서, 가스 에칭 시에 원료 가스인 실란(SiH4) 가스를 수소 가스에 첨가하면서 행하는 방법이 제안되었다(특허문헌 2).
특허문헌 1 및 2의 어느 방법에서도, SiC 에피택셜막의 원료 가스인 C3H8 가스 또는 SiH4 가스를 첨가해서 가스 에칭을 행하지만, 가스 에칭 후에 그 첨가 가스를 배기하지 않고 그대로 계속해서 다른 쪽의 가스를 도입해서 SiC 에피택셜막의 성막 공정에 들어간다(특허문헌 1의 도 2, 특허문헌 2의 도 4). 즉, SiC 에피택셜막의 성장을 개시하기 전에, SiC 기판의 표면에 프로판(C3H8) 가스 또는 실란(SiH4) 가스가 이미 존재하는 상태로 되어 있다.
이와 같이 특허문헌 1 및 2로 대표되는 현재 일반적으로 행해지고 있는 방법에서는 SiC 에피택셜막의 성장을 개시할 때, 원료 가스인 C3H8 가스 및 SiH4 가스의 공급은 동시에는 행하지 않고 있었다.
일본 특허 제4238357호 공보 일본 특허 공개 제2005-277229호 공보
Mater. Sci. Forum 527-529, (2006) pp. 239-242 Journal Cryst. Growth 291, (2006) pp. 370-374 Journal Cryst. Growth 291, (2002) pp. 1213-1218
원자 분해능을 갖는 AFM(이하 「통상의 AFM」이라고도 함)은 표면의 원자 배열을 직접 관찰할 수 있지만, 최대 관찰 범위는 10 내지 20㎛□ 정도이며, 그 이상의 광범위한 측정은 기구상 곤란하다. 그러나, SiC 에피택셜막 표면의 스텝 번칭은 웨이퍼의 단부로부터 단부까지 연속되어 있는 것으로 인식되어 있었기 때문에, 광학 현미경과 조합함으로써, 그 AFM의 기구상의 결점도 특별히 문제로 여겨지지 않고 있었다.
또한, 비특허문헌 2에서는 AFM보다도 광범위한 200㎛ 내지 1㎜□ 정도의 범위를 관찰하는데 미분 간섭 현미경이 사용되고 있다. 그러나, 이 미분 간섭 현미경에서는 스텝의 높이를 정량화할 수 없고, 또한 특히 배율이 클 때에 수㎚의 높이의 스텝을 검출할 수 없다고 하는 문제가 있었다.
스텝 번칭은 SiC 에피택셜막 표면의 평탄화를 방해하는 것이기 때문에, SiC 디바이스의 고성능화를 위해서는 그 발생을 억제할 필요가 있다. 스텝 번칭은 표면의 단차이기 때문에, 특히 SiC 에피택셜막 표면에 산화막을 형성하여 그 계면에 통전시키는 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)에서 그 존재는 동작 성능 및 신뢰성에 치명적인 영향을 주는 경우가 있다. 그로 인해, 종래부터 이 스텝 번칭의 억제의 연구는 활발히 행해져 왔다.
이 MOSFET를 포함한 SiC 파워 디바이스의 활성 영역은 통상의 AFM의 측정 범위보다도 크다. 그로 인해, 우수한 특성을 갖는 디바이스를 제작 가능하게 하는 에피택셜 성장 표면을 얻기 위해서는 통상의 AFM 혹은 미분 간섭 현미경에 의한 평가로는 충분하다고는 말할 수 없다.
또한, 전술한 바와 같이, 가스 에칭 시에 원료 가스인 C3H6 가스 또는 SiH4 가스를 첨가해서 행하는 것이 일반적이며, 그 후에 그 첨가 가스를 배기하지 않고 그대로 계속해서 다른 쪽의 가스를 도입해서 SiC 에피택셜막의 성막 공정을 행하고 있었다. 이 경우, 이들의 원료 가스의 기판 표면으로의 공급은 동시에 행하여지지 않고 있었다. 수소 가스만으로 에칭을 행하는 경우도 있었지만, 원료 가스의 기판 표면으로의 동시 공급의 중요성은 인식되지 않고 있었다.
<짧은 스텝 번칭>
본 발명자들은 높이 방향의 감도가 AFM과 동일 정도이며 또한 레이저 광을 사용하여 미분 간섭 현미경보다도 광범위를 관찰할 수 있는 광학식 표면 검사 장치와 광범위 관찰형의 AFM(이하 「광범위 관찰형 AFM」이라고도 함)을 조합해서 사용하여, 종래의 방법으로 스텝 번칭을 억제했다고 여겨진 SiC 에피택셜 웨이퍼의 관찰?평가를 행하여, 통상의 AFM이나 미분 간섭 현미경으로는 포착하기 곤란한 스텝 번칭이 표면의 표준적인 상태로서 존재하는 것을 발견하였다.
새롭게 존재를 밝힌 스텝 번칭은 평균 100㎛ 정도의 간격으로 존재하며, [1-100] 방향으로 100 내지 500㎛의 길이를 갖고 있었다. 또한, 후술할 것이지만, 이 스텝 번칭은 나선 전위(screw dislocation)가 성장 표면에 나타나서 형성되는 얕은 홈(shallow pit)이 표면에 단차를 형성하여, 그것이 원인으로 발생되는 것이며, 나선 전위는 원래 에피택셜 성장막의 기판으로서 사용되는 SiC 단결정 기판 중에 포함되는 것이므로, 기판 기인(起因)이라고 말할 수 있는 것이다.
한편, 종래 잘 알려진 스텝 번칭(이하, 「종래의 스텝 번칭」이라고도 함)은 평균 1.5㎛ 정도의 간격으로 존재하며, [1-100] 방향으로 5㎜ 이상의 길이를 갖는 것이다(또한, 본 명세서에서는 미러 지수의 표기에 있어서, "-"는 그 직후의 지수에 붙는 바를 의미함). 또한, 그 발생은 이하와 같은 메커니즘에 의해 일어난다. 원래, SiC 단결정 기판의 표면은 오프 각도가 있기 때문에, 표면에는 그에 대응한 원자 스텝이 있다. 이 원자 스텝은 에피택셜 성장, 혹은 가스 에칭의 과정에서 이동한다. 스텝 사이에서의 이동 속도에 편차가 발생하면 이들의 스텝끼리가 서로 합체하여, 기판 중의 전위에는 관계없이 종래의 스텝 번칭이 발생한다.
이에, 본 명세서에서는 새롭게 그 존재를 밝힌 스텝 번칭을 종래의 스텝 번칭과 구별하여 「짧은 스텝 번칭」이라고도 기재한다.
도 1에 통상의 AFM(Veeco Instrument사제 Dimension V)에 의해 관찰한 SiC 에피택셜 웨이퍼 표면의 10㎛□의 AFM상(입체 표시의 표면 사시상)을 도시한다. 도 1의 (a)는 종래의 스텝 번칭을 도시하는 AFM상이며, 도 1의 (b)는 짧은 스텝 번칭을 도시하는 AFM상이다.
도 1의 (b)에 화살표 A로 나타낸 AFM상이 얻어진 경우 또는 일획면의 주사가 아닌 캔틸레버(cantilever)의 수회의 왕복 주사로 이러한 AFM상의 일부가 얻어진 경우에는 노이즈라고 판단되거나, 또는 표면의 표준적인 상태를 나타내는 것이 아니라, 마침 특이한 상태를 갖는 영역을 관찰한 것으로 판단되어서, 다른 영역으로 이동해서 관찰을 하는 것이 통상이었다. 그로 인해, 짧은 스텝 번칭은 종래 통상의 AFM이나 미분 간섭 현미경에서도 관찰되었을 것이라고도 말할 수 있지만, 적어도 SiC 에피택셜막 표면의 표준적인 상태를 나타내는 것으로 인식되지 않고 있었다.
도 2에, 본 발명에서 사용한 광범위 관찰형 AFM(기엔스사(Keyence Corporation)제 나노 스케일 하이드리드 현미경 VN-8000)에 의해 관찰한 SiC 에피택셜막 표면의 200㎛□의 AFM상을 도시한다.
도 2의 (a)는 종래의 스텝 번칭을 도시하는 AFM상이며, 도 2의 (b)는 짧은 스텝 번칭을 도시하는 AFM상이다.
종래의 스텝 번칭에 대해서는 도 2의 (a)에 도시하는 바와 같이, 통상의 AFM상과 마찬가지로, 평균 1.5㎛ 정도의 간격으로 존재하는 것을 관찰할 수 있다. 이에 반해, 도 2의 (b)에는 2개의 라인(화살표 B, C)이 동일한 간격으로 안정적으로 관찰되어 있는 것을 알 수 있다. 200㎛□이라는 광범위에서 이와 같이 스텝을 안정적으로 관찰할 수 있는 것은 단순한 노이즈나 특이한 표면 영역을 나타내는 것이 아닌 것, 그리고 종래의 스텝 번칭과는 성질이 상이한 스텝 번칭의 존재를 뒷받침하는 것이다.
짧은 스텝 번칭의 존재를 다른 표면 검사 장치에서도 확인하기 위해서, 레이저 광을 사용하는 광학식 표면 검사 장치(KLA-Tencor사제 Candela CS20)에 의한 관찰을 행하였다. 이 광학식 표면 검사 장치는 측정 범위가 수㎛□ 내지 4인치 이상의 웨이퍼 전체면과 광범위 관찰형 AFM보다도 크기 때문에, 짧은 스텝 번칭의 밀도를 측정하는데도 적합하다.
본 발명에서 사용하는 광학식 표면 검사 장치(KLA-Tencor사제 Candela CS20과 동일한 원리로 표면 검사를 하는 장치)란, 레이저 광을 웨이퍼에 대하여 비스듬히 입사시켜, 웨이퍼 표면으로부터의 산란광의 강도 및 반사광의 강도와 반사 위치를 검출하는 시스템을 갖는 것을 특징으로 하는 것이다. 웨이퍼의 표면은 스파이럴 스캔(spiral scan)된다. 반사 위치는 웨이퍼 표면의 요철을 따라서 변화하기 때문에, 이 위치 정보로부터 러프니스(roughness)(표면 조도)를 산출할 수 있다. 스텝 번칭에 대응한 주기의 표면 러프니스 정보를 추출하기 위해서, 100㎛의 필터를 계산 시에 사용하여 웨이퍼 표면의 장주기의 기복 정보를 제거한다.
단, 스텝 번칭은 [1-100] 방향으로 병행이기 때문에, 스파이럴 스캔 중 레이저 광과 스캔 방향이 병행이 되게 되는 영역에서는 스텝이 검출되지 않는다. 그로 인해, 러프니스 정보의 산출에는 일반적인 극좌표에서의 55° 내지 125° 와 235° 내지 305°의 각각 70°의 범위를 선택한다. 또한, 스파이럴 스캔의 중심은 거의 레이저 광이 움직이지 않는 특이점이 되게 되기 때문에, 그 부근에서의 반사광의 위치 정보는 러프니스를 반영하지 않게 된다. 그로 인해, 중심의 φ 10㎜의 범위는 산출 영역으로부터 제외하였다. 이와 같이 하여 설정되는 계산 범위는 웨이퍼 전체면의 약 35％이지만, 스텝 번칭에 대해서 이 범위의 모폴로지는 웨이퍼 전체면을 거의 반영하고 있다. 이와 같이 하여 계산된 러프니스는 AFM을 사용하여 측정된 러프니스와 상관이 있다는 점에서, 실제의 표면 모폴로지에 알맞은 것임을 알 수 있다.
<짧은 스텝 번칭의 발생 기원>
도 3에, 광학식 표면 검사 장치에서 짧은 스텝 번칭이 관찰된 SiC 에피택셜 웨이퍼의 미분 간섭 현미경에 의한 관찰 결과를 도시한다. 화살표로 나타내는 바와 같이, 현저한 얕은 홈과 그에 부수된 짧은 스텝 번칭을 확인할 수 있다. 에피택셜층 표면에서의 얕은 홈의 깊이는 6.3㎚이었다.
또한, 도 4에 이 얕은 홈의 기원을 확인하기 위해서 KOH 에칭을 행한 후의 미분 간섭 현미경에 의한 관찰 결과를 도시한다. 화살표로 그 일부를 나타내는 바와 같이, 나선 전위의 존재와 부수되는 짧은 스텝 번칭을 확인할 수 있다. 이 점에서, 짧은 스텝 번칭은 표면에 발생된 얕은 홈의 단차에 의해 스텝 플로우 성장이 저해된 결과 발생한 것으로 추정할 수 있다. 이렇게 해서, 짧은 스텝 번칭의 발생의 기원이 기판으로부터 이어진 에피택셜층 중의 나선 전위에 기인한 얕은 홈인 것을 이해할 수 있다.
이상과 같이, 본 발명자들은 광학식 표면 검사 장치와 광범위 관찰형 AFM이라고 하는 종래와는 상이한 표면 검사 장치를 조합해서 SiC 에피택셜막 표면을 관찰?평가함으로써, 이 짧은 스텝 번칭이 표면의 특이한 상태가 아니라 표준적인 상태로서 존재하는 것을 발견하였다. 그리고, 본 발명자들은 예의 연구를 거듭한 결과, 짧은 스텝 번칭의 기원을 밝힘과 함께 그 발생을 억제하여, 스텝 번칭 프리의 SiC 에피택셜 웨이퍼를 제조하는 방법에 도달한 것이다.
이 짧은 스텝 번칭의 존재가 품질 편차의 주원인의 하나이었던 것으로 생각된다.
또한, 본 발명자는 SiC 에피택셜막의 성막에 있어서, SiC 단결정 기판 표면에 탄화규소의 에피택셜 성장에 필요한 양의 SiH4 가스와 C3H8 가스를 동시에 공급하는 것의 중요성을 발견한 것이다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 웨이퍼의 전체면에 스텝 번칭이 없는 스텝 번칭 프리의 SiC 에피택셜 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 종래의 스텝 번칭과 그 발생 기원이 상이하며, SiC 기판에 기인하는 스텝 번칭을 발견함을 비롯하여, 우선 그 기판 기인의 스텝 번칭을 발생시키지 않기 위해서 기판의 연마 공정에서 필요한 조건을 발견하였다. 그리고 이러한 조건에서 연마한 SiC 단결정 기판에 가스 에칭을 실시해서 SiC 단결정 기판을 준비하고, 이 SiC 단결정 기판을 사용하여 탄화규소의 에피택셜 성장에 필요한 양의 SiH4 가스 및 C3H8 가스를 소정의 농도비로 기판 표면에 동시에 공급해서 성막을 행하고, 또한 공급을 동시에 정지시켜 가스를 제거할 때까지 기판 온도를 유지하고, 그 후에 강온함으로써, 스텝 번칭 프리의 SiC 에피택셜 웨이퍼가 얻어지는 것을 발견한 것이다.
에피택셜 성장은 기판에 사용하고 있는 폴리 타입과 상이한 폴리 타입이 혼입되는 것을 억제하기 위해서, SiC 단결정 기판을 미세 경사시켜서 스텝 플로우 성장(원자 스텝으로부터의 가로 방향 성장)시켜서 행한다. 일반적으로, 경사 각도를 0.4° 이상으로 함으로써 스텝 단부를 성장 표면으로 끌어내어, 스텝 플로우 성장시키고 있다. 본 발명에서도 0.4° 이상의 경사각으로 하는 것이 바람직하다.
본 발명은 스텝 번칭이 발생하기 쉬운 저오프 각도의 기판인 5° 이하의 경우에 유효하다. 본 발명의 효과는 경사 각도 0.4° 내지 5°의 범위에서 유효하지만, 경사 각도 2° 이상의 경우에는 기판 상의 테라스 폭이 좁고, 스텝 플로우 성장이 촉진되어서 경면이 얻어지기 쉽기 때문에, 특히 유효하다.
또한 일반적으로 판매되고 있는 4° 오프의 기판은 경사 각도의 규격 범위는 3.5° 내지 4.5°이지만, 이 경사각 범위를 갖는 4° 오프 기판에 대하여 본 발명은 특히 유효하다. 4° 오프 기판은 경면이 얻어지기 쉽다는 점에서 종래 사용되고 있었던 규격품인 8° 오프 기판에 비하여 단결정으로부터 잘라내는 경우의 손실이 적기 때문에 저가격이다. 그로 인해, 4° 오프 기판에 본 출원의 기술을 적용함으로써, 품질이 양호하며 비용이 낮은 에피택셜 웨이퍼를 얻을 수 있다.
본 발명은 이하의 수단을 제공한다.
(1) 0.4° 내지 5°의 오프각으로 경사지게 한 4H-SiC 단결정 기판 상에 SiC의 에피택셜층을 형성한 SiC 에피택셜 웨이퍼이며, 레이저 광을 사용하는 광학식 표면 검사 장치에 의해 상기 SiC 에피택셜 웨이퍼층의 표면을 측정한 경우에, 상기 표면의 제곱 평균 조도 Rq가 1.3㎚ 이하인 것을 특징으로 하는 SiC 에피택셜 웨이퍼.
본 발명에서 「레이저 광을 사용하는 광학식 표면 검사 장치」란, KLA-Tencor사제 Candela CS20과 동일한 원리로 표면 검사하는 장치를 말한다.
(2) 0.4° 내지 5°의 오프각으로 경사지게 한 4H-SiC 단결정 기판 상에 SiC의 에피택셜층을 형성한 SiC 에피택셜 웨이퍼이며, 원자간력 현미경에 의해 상기 SiC 에피택셜 웨이퍼층의 표면을 측정한 경우에, 상기 표면의 제곱 평균 조도 Rq가 1.0㎚ 이하이며 또한 최대 고저차 Ry가 3.0㎚ 이하인 것을 특징으로 하는 SiC 에피택셜 웨이퍼.
(3) 상기 웨이퍼의 에피택셜층 표면의 스텝의 선 밀도가 5㎜-1 이하인 것을 특징으로 하는 전항 (1) 또는 (2) 중 어느 하나에 기재된 SiC 에피택셜 웨이퍼.
(4) 상기 스텝이 상기 SiC 에피택셜층 중의 나선 전위에 기인한 얕은 홈에 연결되어 있는 것을 특징으로 하는 전항 (3)에 기재된 SiC 에피택셜 웨이퍼.
(5) 0.4° 내지 5°의 오프각으로 경사지게 한 4H-SiC 단결정 기판을, 그 표면의 격자 결함층이 3㎚ 이하가 될 때까지 연마하는 공정과, 수소 분위기 하에서 상기 연마 후의 기판의 표면을 1400 내지 1600℃로 해서 그 표면을 청정화하는 공정과, 상기 청정화 후의 기판의 표면에 탄화규소의 에피택셜 성장에 필요한 양의 SiH4 가스와 C3H8 가스를 농도비 C/Si가 0.7 내지 1.2로 동시에 공급해서 탄화규소를 에피택셜 성장시키는 공정과, 상기 SiH4 가스와 C3H8 가스의 공급을 동시에 정지시키고, SiH4 가스와 C3H8 가스를 배기할 때까지 기판 온도를 유지하고, 그 후 강온하는 공정을 구비한 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
본 발명에서 「탄화규소의 에피택셜 성장에 필요한 양」이란, 온도를 올린 기판의 표면에서는 기판으로부터의 Si와 C의 탈리(승화)와 흡착(성장)이 동시에 발생하고 있어, 탈리>흡착의 경우에는 가스 에칭, 탈리<흡착의 경우에는 성장이라는 형태가 되지만, 가스 에칭(청정화 공정) 시에 SiH4 및／또는 C3H8을 첨가하는 경우(다음 항(6))에 이들 원료 가스의 양은 적으므로, 가령 원료 가스를 첨가하고 있어도 우세한 가스 에칭이 발생할 뿐이므로, 가스 에칭 시의 SiH4 가스 및／또는 C3H8의 공급량과의 차이를 명확히 하는 뜻으로 사용되고 있는 표현이다.
또한, 본 발명에서 「동시에 공급」이란, 완전히 동일 시각일 필요까지는 없지만, 수 초 이내의 차로 공급되는 것을 의미한다. 후술하는 실시예에 개시한 장치에서는 SiH4 가스 및 C3H6 가스 공급의 시간 차를 5초 이내로 하면, 스텝 번칭의 발생을 억제할 수 있었다. 동시 공급이 스텝 번칭의 발생에 어떻게 관계되는 것인지 그 메커니즘은 불분명하지만, 성막 개시 초기에서의 2종의 원료 가스의 공간 농도 분포에 관계되는 것으로 추측된다. 이 원료 가스의 공간 농도 분포는 장치의 형상?구성에도 의존하므로, 허용되는 공급 시간 차의 구체적인 수치를 말할 수는 없지만, 당업자라면 수 초 단위의 시간 차로 스텝 번칭의 발생을 조사함으로써, 본 발명의 동시 공급이 허용하는 시간 차를 발견할 수 있다.
(6) 상기 청정화하는 공정을, 상기 수소 분위기에 SiH4 가스 및／또는 C3H8 가스를 첨가해서 행하고, 상기 에피택셜 성장시키는 공정은 상기 첨가한 가스를 배기한 후에 개시하는 것을 특징으로 하는 전항 (5)에 기재된 SiC 에피택셜 웨이퍼의 제조 방법.
상기의 구성에 의하면, 스텝 번칭 프리의 SiC 에피택셜 웨이퍼를 제공할 수 있다.
도 1은 통상의 AFM으로 SiC 에피택셜 웨이퍼 표면의 스텝 번칭을 관찰한 상이며, (a)종래의 스텝 번칭, (b)짧은 스텝 번칭을 도시하는 상이다.
도 2는 광범위 관찰형 AFM으로 SiC 에피택셜 웨이퍼 표면의 스텝 번칭을 관찰한 상이며, (a)종래의 스텝 번칭, (b)짧은 스텝 번칭을 도시하는 상이다.
도 3은 짧은 스텝 번칭을 포함하는 SiC 에피택셜 웨이퍼를 미분 간섭 현미경으로 관찰한 상이다.
도 4는 KOH 에칭 후에 도 3에서 사용한 웨이퍼를 미분 간섭 현미경으로 관찰한 상이다.
도 5는 광범위 관찰형 AFM으로 SiC 에피택셜 웨이퍼 표면을 관찰한 상이며, (a)본 발명의 SiC 에피택셜 웨이퍼, (b)종래의 SiC 에피택셜 웨이퍼를 도시하는 상이다.
도 6은 레이저 광을 사용하는 광학식 표면 검사 장치로 SiC 에피택셜 웨이퍼 표면을 관찰한 상이며, (a)본 발명의 SiC 에피택셜 웨이퍼, (b)종래의 SiC 에피택셜 웨이퍼를 도시하는 상이다.
도 7은 (a)본 발명의 SiC 단결정 기판 표면의 단면을 투과형 전자 현미경으로 관찰한 상이며, (b)는 (a)의 확대상이다.
도 8은 (a)종래의 SiC 단결정 기판 표면의 단면을 투과형 전자 현미경으로 관찰한 상이며, (b)는 (a)의 확대상이다.
도 9는 비교예 2의 SiC 에피택셜 웨이퍼 표면을 (a)레이저 광을 사용하는 광학식 표면 검사 장치로 관찰한 상이며, (b)광범위 관찰형 AFM으로 관찰한 상이다.
이하, 본 발명을 적용한 일 실시 형태인 SiC 에피택셜 웨이퍼 및 그 제조 방법에 대해서, 도면을 이용하여 상세하게 설명한다.
[SiC 에피택셜 웨이퍼]
도 5 및 도 6에, 4°의 오프각으로 경사지게 한 4H-SiC 단결정 기판 상에 SiC의 에피택셜층을 성막한 본 발명의 실시 형태인 SiC 에피택셜 웨이퍼를 광범위 관찰형 AFM 및 레이저 광을 사용하는 광학식 표면 검사 장치(KLA-Tencor사제 Candela CS20)로 관찰한 결과를 도시한다.
도 5의 (a)는, 본 발명의 SiC 에피택셜 웨이퍼의 표면의 200㎛□의 광범위 관찰형 AFM상이다. 또한, 도 5의 (b)에 종래의 SiC 에피택셜 웨이퍼 표면의 200㎛□의 광범위 관찰형 AFM상을 도시한다.
본 발명의 SiC 에피택셜 웨이퍼에서는 전혀 스텝이 관찰되지 않았다(스텝의 선 밀도 0개/㎜-1). 이 샘플의 다른 영역에 대해서도 거의 스텝이 관찰되지 않았다. 따라서, 스텝 번칭 프리가 실현되고 있어, 스텝의 선 밀도는 5㎜-1 이하인 것을 알 수 있다. 또한, 표면의 제곱 평균 조도 Rq는 0.4㎚이며, 최대 고저차 Ry는 0.7㎚이었다. 동일한 샘플로 랜덤하게 선택한 3개의 영역의 평균의 Rq는 0.52㎚이며 또한 평균의 Ry는 0.75㎚이었다. 따라서, 관찰한 표면의 제곱 평균 조도 Rq가 1.0㎚ 이하이며 또한 최대 고저차 Ry가 3.0㎚ 이하인 것을 알 수 있다.
이에 반해, 종래의 SiC 에피택셜 웨이퍼에서는 선 밀도 340개/㎜-1로 다수의 스텝이 합체한 스텝 번칭이 관찰되었다. 이 샘플의 다른 3개의 영역의 평균의 스텝 선 밀도는 362개/㎜-1이었다. 또한, 스텝은 관찰 범위를 초과해서 연장되어 있는 것을 알 수 있다.
또한, 표면의 제곱 평균 조도 Rq는 2.4㎚이며, 최대 고저차 Ry는 3.6㎚이었다. 동일한 샘플로 랜덤하게 선택한 3개의 영역의 평균의 Rq는 3.2㎚이며 또한 평균의 Ry는 4.5㎚이었다.
도 6의 (a) 및 (b)에 각각 도 5의 (a) 및 (b)의 동일 샘플의 1㎜□ 범위에 대해서, 레이저 광을 사용하는 광학식 표면 검사 장치에 의해 관찰한 상(이하 「칸델라상」이라고도 함)을 도시한다.
관찰한 표면의 제곱 평균 조도 Rq는 본 발명의 SiC 에피택셜 웨이퍼에서는 1.2㎚이었다. 따라서, 1.3㎚ 이하인 것을 알 수 있다.
이에 반해, 종래의 SiC 에피택셜 웨이퍼에서는 1.7㎚이며, 본 발명과 종래의 SiC 에피택셜 웨이퍼의 표면 평탄성에 명확한 차이를 갖는 것을 알 수 있다.
[SiC 에피택셜 웨이퍼의 제조 방법]
이하, 본 발명을 적용한 일 실시 형태인 SiC 에피택셜 웨이퍼의 제조 방법에 대해서 상세하게 설명한다.
<연마 공정>
연마 공정에서는 4H-SiC 단결정 기판을 그 표면의 격자 결함층이 3㎚ 이하가 될 때까지 연마한다.
본 명세서 중에서 「격자 결함층」이란, TEM의 격자상(격자를 확인할 수 있는 상)에서 SiC 단결정의 원자층(격자)에 대응하는 줄무늬 형상 구조 또는 그 줄무늬의 일부가 명료해져 있지 않은 층을 말한다.
우선, 「격자 결함층」의 존재 및 특징을 설명하기 위해서, 도 7 및 도 8에 연마 공정 후의 SiC 단결정 기판의 표면 근방의 투과형 전자 현미경(TEM)상을 도시한다.
도 7의 (a), (b)는 본 발명의 SiC 단결정 기판의 예를 도시하는 TEM상이다.
도 7의 (a)에서 도시한 TEM상에서 표면의 평탄성의 흐트러짐은 관찰할 수 없다. 또한, 그 확대상인 격자상(도 7의 (b))에서 최상층의 원자층(격자)에만 흐트러짐이 관찰되고, 그 아래의 원자층(격자)으로부터는 명료한 줄무늬 형상 구조를 관찰할 수 있다. 화살표 사이에 끼워진 층이 「격자 결함층」이다.
이 TEM상으로부터 표면의 「격자 결함층」이 3㎚ 이하인 것을 확인할 수 있다.
도 8의 (a), (b)는 3㎚ 이상의 격자 결함층이 표면에 존재하는 SiC 단결정 기판의 예를 도시하는 TEM상이다.
도 8의 (a)에 도시한 TEM상에서 명확한 표면 평탄성의 흐트러짐이 관찰되고, 또한 도 8의 (a)에서 평탄하게 보이는 부분에서도, 그 확대상인 격자상(도 8의 (b))에서 표면으로부터 6㎚ 이상에 걸쳐 줄무늬 형상 구조의 흐트러짐을 관찰할 수 있다.
이 TEM상에서 7㎚ 정도의 「격자 결함층」(상 중의 우측의 화살표 사이에 끼워진 층)을 관찰할 수 있어, 이 샘플에서는 표면의 「격자 결함층」이 3㎚ 이하를 달성하고 있지 못한 것을 알 수 있다.
이하에, 본 공정의 실시 형태에 대해서 설명한다.
연마 공정은 통상 랩이라고 불리는 초벌 연마, 폴리쉬라고 불리는 정밀 연마, 또한 초정밀 연마인 화학적 기계 연마(이하, CMP라고도 함) 등 복수의 연마 공정이 포함된다. 연마 공정은 습식으로 행해지는 경우가 많지만, 이 공정에서 공통되는 것은 연마천을 부착한 회전하는 정반에 연마 슬러리를 공급하면서 탄화규소 기판을 접착한 연마 헤드를 압박하여 행해지는 것이다. 본 발명에서 사용하는 연마 슬러리는 기본적으로는 그러한 형태로 사용되지만, 연마 슬러리를 사용하는 습식 연마라면 형태는 불문한다.
지립으로서 사용되는 입자는 그의 pH 영역에서 용해되지 않고 분산되는 입자이면 된다. 본 발명에서는 연마액의 pH가 2 미만인 것이 바람직하며, 이 경우, 연마 입자로서는 다이아몬드, 탄화규소, 산화알루미늄, 산화티타늄, 산화규소 등을 사용할 수 있다. 본 발명에서 지립으로서 사용되는 것은 평균 직경 1 내지 400㎚, 바람직하게는 10 내지 200㎚, 더욱 바람직하게는 10 내지 150㎚의 연마 입자이다. 양호한 최종 마무리면을 얻기 위해서는, 입자 직경이 작은 것이 저렴하게 시판되고 있는 점에서 실리카가 적합하다. 더욱 바람직하게는 콜로이드 실리카이다. 콜로이드 실리카 등의 연마제의 입경은 가공 속도, 면 조도 등의 가공 특성에 의해 적절히 선택할 수 있다. 보다 높은 연마 속도를 요구하는 경우에는 입자 직경이 큰 연마재를 사용할 수 있다. 면 조도가 작은, 즉 고도로 평활한 면을 필요로 할 때는 작은 입자 직경의 연마재를 사용할 수 있다. 평균 입자 직경이 400㎚을 초과하는 것은 고가치고는 연마 속도가 높지 않아 비경제적이다. 입자 직경이 1㎚ 미만과 같은 극단적으로 작은 것은 연마 속도가 현저하게 저하된다.
연마재 입자의 첨가량으로서는 1 질량％ 내지 30 질량％, 바람직하게는 1.5 질량％ 내지 15 질량％이다. 30 질량％를 초과하면 연마재 입자의 건조 속도가 빨라져, 스크래치의 원인이 될 우려가 높아지고 또한 비경제적이다. 또한, 연마재 입자가 1 질량％ 미만에서는 가공 속도가 너무 낮아지기 때문에 바람직하지 않다.
본 발명에서의 연마 슬러리는 수계 연마 슬러리이며, 20℃에서의 pH는 2.0 미만, 바람직하게는 1.5 미만, 더욱 바람직하게는 1.2 미만이다. pH가 2.0 이상의 영역에서는 충분한 연마 속도가 얻어지지 않는다. 한편으로, 슬러리를 pH 2 미만으로 함으로써, 통상의 실내 환경 하에서도 탄화규소에 대한 화학적 반응성이 현저하게 증가하여, 초정밀 연마가 가능해진다. 탄화규소는 연마 슬러리 중에 있는 산화물 입자의 기계적 작용에 의해 직접 제거되는 것이 아니라, 연마액이 탄화규소 단결정 표면을 산화규소로 화학 반응시켜서, 그 산화규소를 지립이 기계 작용적으로 제거해 간다고 하는 기구라고 생각할 수 있다. 따라서 연마액 조성을 탄화규소가 반응하기 쉬운 액성으로 하는 것, 즉 pH를 2 미만으로 하는 것과, 지립으로서 적당한 경도를 갖는 산화물 입자를 선정하는 것은 스크래치 흠집이나 가공 변질층이 없는 평활한 면을 얻기 위해서 매우 중요하다.
연마 슬러리는 적어도 1종 이상의 산, 바람직하게는 2종 이상의 산을 사용해서 pH가 2 미만이 되도록 조정한다. 산으로서는 무기산이 바람직하며, 무기산으로서는 염산, 질산, 인산, 황산이 바람직하다. 복수의 산을 사용하는 것이 유효한 것의 원인은 불분명하지만, 실험으로 확인되어 있고, 복수의 산이 서로 작용하여 효과를 높이고 있을 가능성이 있다. 산의 첨가량으로서는, 예를 들어 황산 0.5 내지 5 질량％, 인산 0.5 내지 5 질량％, 질산 0.5 내지 5 질량％, 염산 0.5 내지 5 질량％의 범위에서 적절히 종류와 양을 선정하여, pH가 2 미만이 되도록 하면 된다.
무기산이 유효한 것은 유기산에 비해 강산이며, 소정의 강산성 연마액으로 조정하기에는 매우 바람직하기 때문이다. 유기산을 사용하면 강산성 연마액의 조정에 곤란이 따른다.
탄화규소의 연마는 강산성 연마액에 의해 탄화규소의 표면에 생성된 산화막에 대한 반응성에 의해 산화층을 산화물 입자에 의해 제거함으로써 행해지지만, 이 표면 산화를 가속하기 위해서 연마 슬러리에 산화제를 첨가하면 더 우수한 효과가 인정된다. 산화제로서는 과산화수소, 과염소산, 중크롬산칼륨, 과황산암모늄술페이트 등을 들 수 있다. 예를 들어, 과산화수소수라면 0.5 내지 5 질량％, 바람직하게는 1.5 내지 4 질량％ 가함으로써 연마 속도가 향상되지만, 산화제는 과산화수소수에 한정되는 것은 아니다.
연마 슬러리에서는 연마재의 겔화를 억제하기 위해서 겔화 방지제를 첨가할 수 있다. 겔화 방지제의 종류로서는 1-히드록시에틸리덴-1, 1-디포스폰산, 아미노 트리에틸렌포스폰산 등의 인산에스테르계의 킬레이트제(chelating agent)가 적절하게 사용된다. 겔화 방지제는 0.01 내지 6 질량％의 범위, 바람직하게는 0.05 내지 2 질량％로 첨가하는 것이 좋다.
본 발명의 연마 공정에서 표면의 격자 결함층을 3㎚ 이하로 하기 위해서는, CMP 전의 기계 연마에서 가공 압력을 350g/㎠ 이하로 하고, 직경 5㎛ 이하의 지립을 사용함으로써 데미지층을 50㎚로 억제해 두는 것이 바람직하며, 또한 CMP에서는 연마 슬러리로서 평균 입자 직경이 10㎚ 내지 150㎚인 연마재 입자 및 무기산을 포함하고, 20℃에서의 pH가 2 미만인 것이 바람직하며, 연마재 입자가 실리카이고, 1 질량％로부터 30 질량％ 포함하는 것이 더욱 바람직하며, 무기산이 염산, 질산, 인산, 황산 중 적어도 1종인 것이 보다 바람직하다.
<청정화(가스 에칭) 공정>
청정화 공정에서는, 수소 분위기 하에서 상기 연마 후의 기판을 1400 내지 1600℃로 해서 그 표면을 청정화(가스 에칭)한다.
이하, 본 공정의 실시 형태에 대해서 설명한다.
가스 에칭은 SiC 단결정 기판을 1400 내지 1600℃로 유지하고, 수소 가스의 유량을 40 내지 120slm, 압력을 100 내지 250mbar로 하여 5 내지 30분간 행한다.
연마 후의 SiC 단결정 기판을 세정한 후, 기판을 에피택셜 성장 장치, 예를 들어 양산형의 복수매 유성형(planetary type) CVD 장치 내에 세트한다. 장치 내에 수소 가스를 도입 후, 압력을 100 내지 250mbar로 조정한다. 그 후, 장치의 온도를 올려, 기판 온도를 1400 내지 1600℃, 바람직하게는 1480℃ 이상으로 해서 1 내지 30분간 수소 가스에 의해 기판 표면의 가스 에칭을 행한다. 이러한 조건에서 수소 가스에 의한 가스 에칭을 행한 경우, 에칭량은 0.05 내지 0.4㎛ 정도가 된다.
기판 표면은 연마 공정에 의해 데미지를 받고 있어, TEM으로 「격자 결함층」으로서 검출할 수 있는 데미지 뿐만 아니라, TEM에 의해 검출할 수 없는 격자의 왜곡 등이 더 깊이까지 존재하고 있다고 생각된다. 가스 에칭은 이렇게 데미지를 받은 층(이하 「데미지층」이라고도 함)을 제거하는 것을 목적으로 하고 있지만, 가스 에칭이 충분하지 않아, 데미지층이 잔류하면, 에피택셜 성장층 중에 이종 폴리 타입이나 전위, 적층 결함 등이 도입되게 되고, 또한 에칭을 너무 실시하면, 기판 표면에서 표면 재구성이 발생하여, 에피택셜 성장 개시 전에 스텝 번칭을 발생시키게 된다. 그로 인해, 데미지층과 가스 에칭량을 최적화하는 것이 중요하지만, 본 발명자들은 예의 연구한 결과, 스텝 번칭 프리의 SiC 에피택셜 웨이퍼의 제조에서의 충분 조건으로서, 기판 표면의 격자 결함층을 3㎚ 이하로까지 얇게 했을 때의 데미지층과 전술한 가스 에칭 조건의 조합을 발견한 것이다.
청정화(가스 에칭) 공정 후의 기판의 표면에 대해서, 광학식 표면 검사 장치를 사용해서 웨이퍼 전체면의 35％ 이상의 영역을 해석한 에피택셜층 최표면의 제곱 평균 조도 Rq가 1.3㎚ 이하인 것을 확인할 수 있다. 또한, 원자간력 현미경을 사용하여 측정한 경우, 10㎛□에서는 1.0㎚ 이하이며 또한 200㎛□에서는 1.0㎚ 이하이며, 또한 200㎛□에서 관찰되는 길이 100 내지 500㎛의 스텝 번칭(짧은 스텝 번칭)에서의 최대 고저차 Ry가 3.0㎚ 이하인 것을 확인할 수 있다. 또한, 이 스텝의 선 밀도가 5㎜-1 이하인 것을 확인할 수 있다.
이 후의 성막 공정 및 강온 공정에서 이 기판 표면의 평탄성을 유지하는 것이 중요해진다.
수소 가스에 SiH4 가스 및／또는 C3H8 가스를 첨가할 수도 있다. 나선 전위에 기인한 얕은 홈에 짧은 스텝 번칭이 부수되어서 발생하는 경우가 있지만, 리액터 내의 환경을 Si 리치하게 하기 위해서, 0.009mol％ 미만의 농도의 SiH4 가스를 수소 가스에 첨가해서 가스 에칭을 행함으로써, 얕은 홈의 깊이를 얕게 할 수 있어 얕은 홈에 부수되는 짧은 스텝 번칭의 발생을 억제할 수 있다.
<성막(에피택셜 성장) 공정>
성막(에피택셜 성장) 공정에서는 상기 청정화 후의 기판의 표면에 탄화규소의 에피택셜 성장에 필요한 양의 SiH4 가스와 C3H8 가스를 농도비 C/Si가 0.7 내지 1.2로 동시에 공급해서 탄화규소를 에피택셜 성장시킨다.
또한, 전술한 바와 같이, 「동시에 공급」이란 완전히 동일 시각일 필요까지는 없지만, 수 초 이내의 차로 공급하는 것을 의미한다. 후술하는 실시예에 개시한 엑시트론사(AIXTRON)제 Hot Wall SiC CVD를 사용한 경우, SiH4 가스와 C3H8 가스의 공급 시간 차가 5초 이내라면, 스텝 번칭 프리의 SiC 에피택셜 웨이퍼를 제조할 수 있었다.
SiH4 가스 및 C3H8 가스의 각 유량, 압력, 기판 온도는 각각 15 내지 150sccm, 3.5 내지 60sccm, 80 내지 250mbar, 1400 내지 1600℃의 범위에서 막 두께와 캐리어 농도의 균일성, 성장 속도를 제어하면서 결정한다. 성막 개시와 동시에 도핑 가스로서 질소 가스를 도입함으로써, 에피택셜층 중의 캐리어 농도를 제어할 수 있다. 성장 중의 스텝 번칭을 억제하는 방법으로서 성장 표면에서의 Si 원자의 마이그레이션을 증가시키기 위해서, 공급하는 원료 가스의 농도비 C/Si를 낮게 하는 것이 알려져 있지만, 본 발명에서는 C/Si는 0.7 내지 1.2이다. 또한, 성장 속도는 매시 3 내지 20㎛ 정도이다. 성장시키는 에피택셜층은 통상 막 두께에 대해서는 5 내지 20㎛ 정도이며, 캐리어 농도에 대해서는 2 내지 15×1015cm-3 정도이다.
<강온 공정>
강온 공정에서는 SiH4 가스와 C3H8 가스의 공급을 동시에 정지시키고, SiH4 가스와 C3H8 가스를 배기할 때까지 기판 온도를 유지하고, 그 후 강온한다.
성막 후, SiH4 가스와 C3H8 가스의 공급 및 도핑 가스로서 도입 질소 가스를 멈추어서 강온하지만, 이 때에도 SiC 에피택셜막 표면에서는 가스 에칭이 발생해서 표면의 모폴로지를 악화시킬 수 있다. 이 표면 모폴로지의 악화를 억제하기 위해서, SiH4 가스 및 C3H8 가스의 공급을 정지하는 타이밍과 강온의 타이밍이 중요하다. SiH4 가스와 C3H8 가스의 공급을 동시에 정지한 후, 공급한 이들의 가스가 기판 표면으로부터 없어질 때까지 성장 온도를 유지하고, 그 후 평균 매분 50℃ 정도의 속도로 실온까지 강온함으로써, 모폴로지의 악화가 억제되는 것을 알았다.
[실시예]
이하, 실시예에 의해 본 발명을 보다 상세하게 설명하지만, 본 발명은 이들의 실시예에 한정되는 것은 아니다.
본 실시예에서는 원료 가스로서 SiH4 가스 및 C3H8 가스, 도핑 가스로서 N2 가스, 캐리어 가스 및 에칭 가스로서 H2 가스 혹은 HCl 가스를 사용하여, 양산형의 복수매 유성형 CVD 장치인 엑시트론사제 Hot Wall SiC CVD에 의해, 4H-SiC 단결정의 (0001)면에 대하여 <11-20> 축 방향으로 4° 기울인 Si면에 SiC 에피택셜막을 성장시켰다. 얻어진 에피택셜 웨이퍼 표면의 조도에 대해서, 광학식 표면 검사 장치(KLA-Tencor사제 Candela CS20)와 통상의 AFM 및 광범위 관찰형 AFM을 사용해서 조사하였다. 광범위 관찰형 AFM이란, 통상의 AFM에 비하여 세로 방향의 분해능이 저하되어 있는 한편, 200㎛□ 정도의 관찰 영역을 갖는 AFM이다.
(실시예 1)
연마 공정에서 CMP 전의 기계 연마는 직경 5㎛ 이하의 지립을 사용하여 가공 압력을 350g/㎠로 행하였다. 또한, CMP은 연마재 입자로서 평균 입자 직경이 10 내지 150㎚의 실리카 입자를 사용하여, 무기산으로서 황산을 포함하고, 20℃에서의 pH가 1.9의 연마 슬러리를 사용하여 30분간 행하였다.
연마 후의 기판을 RCA 세정 후, 성장 장치 내에 도입하였다. 또한, RCA 세정이란, Si 웨이퍼에 대하여 일반적으로 사용되고 있는 습식 세정 방법이며, 황산?암모니아?염산과 과산화수소수를 혼합한 용액 및 불화수소산 수용액을 사용하여 기판 표면의 유기물이나 중금속, 파티클을 제거할 수 있다.
청정화(가스 에칭) 공정은 수소 가스의 유량 90slm, 리액터 내 압력을 200mbar, 기판 온도를 1550℃에서 10분간 행하였다.
SiC 에피택셜 성장 공정은 SiH4 가스 및 C3H8 가스의 유량을 48sccm, 17.6sccm으로 기판면에 동시에 공급되도록 C3H8 가스를 공급한 후, 3초 후, SiH4 가스를 공급하였다. C/Si는 1.1을 선택하였다. 리액터 내 압력을 200mbar, 기판 온도를 1550℃로 하여 2시간 성장 공정을 실시하여, 두께 10㎛의 SiC 에피택셜층을 성막하였다.
이렇게 해서 제작한 SiC 에피택셜 웨이퍼에 대해서, 광범위 관찰형 AFM 및 광학식 표면 검사 장치로 측정한 결과는 각각 도 5의 (a), 도 6의 (a)에 도시한 바와 같으며, 광학식 표면 검사 장치로 측정한 Rq는 1.2㎚이며, 광범위 관찰형 AFM으로 측정한 Rq는 0.4㎚이며, 최대 고저차 Ry는 0.7㎚이며, 스텝 번칭은 관찰되지 않았다.
(실시예 2)
실시예 1과 가스 에칭의 조건을 제외하여 동일한 조건에서 SiC 에피택셜 웨이퍼를 제조하였다. 가스 에칭 공정에서 수소 가스에 0.008mol％의 농도의 SiH4 가스를 첨가해서 행한 점이 실시예 1과 상이하다.
이렇게 해서 제작한 SiC 에피택셜 웨이퍼에 대해서, 광학식 표면 검사 장치 및 광범위 관찰형 AFM으로 측정하였다. 실시예 1과 마찬가지의 이미지가 관찰되어, 광학식 표면 검사 장치로 측정한 Rq는 1.1㎚이며, 광범위 관찰형 AFM으로 측정한 Rq는 0.4㎚, 최대 고저차 Ry는 0.7㎚이었다.
(비교예 1)
SiC 에피택셜 성장 공정에서 SiH4 가스와 C3H8 가스를 농도비 C/Si를 1.9로 해서 도입한 것 및 C3H8 가스를 도입해서 30초 후에 SiH4 가스를 도입한 것을 제외하고, 실시예 1과 동일한 조건에서 SiC 에피택셜 웨이퍼를 제작하였다.
제작한 SiC 에피택셜 웨이퍼의 광학식 표면 검사 장치, 광범위 관찰형 AFM으로 측정한 상은 각각 도 6의 (b), 도 5의 (b)에 도시한 바와 같다.
칸델라상 및 AFM상에서 웨이퍼 표면 전체에 종래의 스텝 번칭이 관찰되었다. 광학식 표면 검사 장치로 측정한 제곱 평균 조도 Rq는 1.7㎚이며, 광범위 관찰형 AFM으로 측정한 제곱 평균 조도 Rq는 2.4㎚이며, 최대 고저차 Ry는 3.6㎚이었다.
(비교예 2)
SiC 에피택셜 성장 공정에서 C3H8 가스를 도입해서 30초 후에 SiH4 가스를 도입한 것을 제외하고, 실시예 1과 동일한 조건에서 SiC 에피택셜 웨이퍼를 제작하였다. 따라서, 비교예 1과의 비교에서는 SiH4 가스와 C3H8 가스를 농도비 C/Si를 1.1로 하여 도입한 점이 상이하다.
도 9의 (a), (b)에 제작한 SiC 에피택셜 웨이퍼에 대해서 칸델라상, 광범위 관찰형 AFM상을 도시한다.
광학식 표면 검사 장치로 측정한 제곱 평균 조도 Rq는 1.4㎚이며, 광범위 관찰형 AFM으로 측정한 제곱 평균 조도 Rq는 1.4㎚이며, 최대 고저차 Ry는 2.8㎚이었다. 스텝의 선 밀도는 10개/㎜-1이었다.
칸델라상 및 AFM상의 어떤 경우든, 종래의 스텝 번칭은 관찰되지 않았다. 이 결과는 SiH4 가스와 C3H8 가스와 농도비 C/Si가 종래의 스텝 번칭의 발생을 억제하는데 중요한 것을 나타내고 있다. 그리고, 농도비 C/Si를 0.7 내지 1.2의 범위로 함으로써 종래의 스텝 번칭의 발생을 억제할 수 있는 것을 확인하였다.
한편, 도 9의 (a)의 칸델라상에서 화살표로 그 일부를 나타내는 바와 같이, 1㎜□에서 복수의 짧은 스텝 번칭이 관찰되었다. 이 짧은 스텝 번칭은 본 발명자들이 발견한 것인데, 이 짧은 스텝 번칭의 발생을 억제하는 것이 스텝 번칭 프리의 SiC 에피택셜 웨이퍼의 제작에는 불가결하다. 그리고, 본 발명자들은 예의 연구한 결과, 「격자 결함층」을 3㎚ 이하로 한 SiC 단결정 기판의 가스 에칭 후의 표면에, 탄화규소의 에피택셜 성장에 필요한 양의 SiH4 가스와 C3H8 가스를 농도비 C/Si가 0.7 내지 1.2로 동시에 공급함으로써, 짧은 스텝 번칭의 발생도 억제할 수 있는 것을 발견한 것이다.
<산업상 이용가능성>
본 발명의 SiC 에피택셜 웨이퍼는 스텝 번칭 프리의 SiC 에피택셜 웨이퍼이며, 파워 디바이스, 고주파 디바이스, 고온 동작 디바이스 등 갖가지의 탄화규소 반도체 장치의 제조에 이용할 수 있다.

Claims (6)

  1. 0.4° 내지 5°의 오프각으로 경사지게 한 4H-SiC 단결정 기판 상에 SiC의 에피택셜층을 형성한 SiC 에피택셜 웨이퍼이며, 레이저 광을 사용하는 광학식 표면 검사 장치에 의해 상기 SiC 에피택셜 웨이퍼층의 표면을 측정한 경우에, 상기 표면의 제곱 평균 조도 Rq가 1.3㎚ 이하인 것을 특징으로 하는 SiC 에피택셜 웨이퍼.
  2. 0.4° 내지 5°의 오프각으로 경사지게 한 4H-SiC 단결정 기판 상에 SiC의 에피택셜층을 형성한 SiC 에피택셜 웨이퍼이며, 원자간력 현미경에 의해 상기 SiC 에피택셜 웨이퍼층의 표면을 측정한 경우에, 상기 표면의 제곱 평균 조도 Rq가 1.0㎚ 이하이며 또한 최대 고저차 Ry가 3.0㎚ 이하인 것을 특징으로 하는 SiC 에피택셜 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 상기 웨이퍼의 에피택셜층 표면의 스텝의 선 밀도가 5㎜-1 이하인 것을 특징으로 하는 SiC 에피택셜 웨이퍼.
  4. 제3항에 있어서, 상기 스텝이 상기 SiC 에피택셜층 중의 나선 전위에 기인한 얕은 홈에 연결되어 있는 것을 특징으로 하는 SiC 에피택셜 웨이퍼.
  5. 0.4° 내지 5°의 오프각으로 경사지게 한 4H-SiC 단결정 기판을, 그 표면의 격자 결함층이 3㎚ 이하가 될 때까지 연마하는 공정과,
    수소 분위기 하에서, 상기 연마 후의 기판을 1400 내지 1600℃로 해서 그 표면을 청정화하는 공정과,
    상기 청정화 후의 기판의 표면에, 탄화규소의 에피택셜 성장에 필요한 양의 SiH4 가스와 C3H8 가스를 농도비 C/Si가 0.7 내지 1.2로 동시에 공급해서 탄화규소를 에피택셜 성장시키는 공정과,
    상기 SiH4 가스와 C3H8 가스의 공급을 동시에 정지하고, SiH4 가스와 C3H8 가스를 배기할 때까지 기판 온도를 유지하고, 그 후 강온하는 공정을 구비한 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
  6. 제5항에 있어서, 상기 청정화하는 공정을 상기 수소 분위기에 SiH4 가스 및／또는 C3H8 가스를 첨가해서 행하고,
    상기 에피택셜 성장시키는 공정은, 상기 첨가한 가스를 배기한 후에 개시하는 것을 특징으로 하는 SiC 에피택셜 웨이퍼의 제조 방법.
KR1020127004757A 2009-08-28 2010-08-25 ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법 KR101369577B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-198872 2009-08-28
JP2009198872A JP4959763B2 (ja) 2009-08-28 2009-08-28 ＳｉＣエピタキシャルウェハ及びその製造方法
PCT/JP2010/064375 WO2011024854A1 (ja) 2009-08-28 2010-08-25 ＳｉＣエピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20120046282A true KR20120046282A (ko) 2012-05-09
KR101369577B1 KR101369577B1 (ko) 2014-03-04

Family

ID=43627954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004757A KR101369577B1 (ko) 2009-08-28 2010-08-25 ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법

Country Status (6)

Country Link
US (2) US8823015B2 (ko)
EP (1) EP2472568B1 (ko)
JP (1) JP4959763B2 (ko)
KR (1) KR101369577B1 (ko)
CN (1) CN102576666B (ko)
WO (1) WO2011024854A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150109444A (ko) * 2013-06-04 2015-10-01 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법 및 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판
KR20160067960A (ko) * 2014-02-28 2016-06-14 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 웨이퍼의 제조 방법
KR20170015497A (ko) * 2014-07-16 2017-02-08 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 웨이퍼의 제조 방법
KR20180016585A (ko) * 2015-07-29 2018-02-14 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
US9957638B2 (en) 2014-03-24 2018-05-01 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
KR20210080719A (ko) * 2019-12-20 2021-07-01 주식회사 포스코 탄화규소 에피 웨이퍼 및 그 제조방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679952B2 (en) 2010-05-10 2014-03-25 Mitsubishi Electric Corporation Method of manufacturing silicon carbide epitaxial wafer
JPWO2012005142A1 (ja) * 2010-07-09 2013-09-02 旭硝子株式会社 研磨剤および研磨方法
JP5897834B2 (ja) 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5999687B2 (ja) * 2011-08-31 2016-09-28 ローム株式会社 ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP5961357B2 (ja) 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2013051555A1 (ja) * 2011-10-07 2013-04-11 旭硝子株式会社 炭化ケイ素単結晶基板および研磨液
JP5076020B2 (ja) * 2011-10-25 2012-11-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
EP2778649B1 (en) * 2011-11-11 2022-01-05 Kwansei Gakuin Educational Foundation Method for manufacturing a nanometer standard prototype
KR101936171B1 (ko) * 2011-12-19 2019-04-04 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
KR101942514B1 (ko) * 2011-12-16 2019-01-28 엘지이노텍 주식회사 탄화규소 증착 방법 및 탄화규소 에피 웨이퍼
WO2013089463A1 (en) * 2011-12-16 2013-06-20 Lg Innotek Co., Ltd. Method for deposition of silicon carbide and silicon carbide epitaxial wafer
KR101942536B1 (ko) * 2011-12-19 2019-01-29 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR101936170B1 (ko) * 2011-12-19 2019-01-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR20130076365A (ko) * 2011-12-28 2013-07-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
JP5400228B1 (ja) 2012-04-27 2014-01-29 三井金属鉱業株式会社 ＳｉＣ単結晶基板
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6037671B2 (ja) 2012-06-19 2016-12-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6036200B2 (ja) * 2012-11-13 2016-11-30 富士電機株式会社 炭化珪素半導体装置の製造方法
CN104704150B (zh) * 2012-11-15 2018-06-12 新日铁住金株式会社 碳化硅单晶基板及其制法
DE112012007146T5 (de) * 2012-11-19 2015-08-06 Hitachi, Ltd. Halbleiterinspektionsvorrichtung und Inspektionsverfahren, das einen geladenen Teilchenstrahl verwendet
JP6123408B2 (ja) 2013-03-26 2017-05-10 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP2014189442A (ja) 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
JP6112712B2 (ja) * 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法
JP6195426B2 (ja) * 2014-04-18 2017-09-13 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハおよびその製造方法
CN104018216A (zh) * 2014-06-12 2014-09-03 西安电子科技大学 4H-SiC同质外延生长系统
US9957641B2 (en) 2014-08-01 2018-05-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method for manufacturing same
US9728628B2 (en) * 2014-08-29 2017-08-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
CN106715767A (zh) * 2014-10-01 2017-05-24 住友电气工业株式会社 碳化硅外延基板
JP6173493B2 (ja) * 2014-10-03 2017-08-02 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
KR102136000B1 (ko) * 2015-02-18 2020-07-20 쇼와 덴코 가부시키가이샤 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼
KR101960209B1 (ko) * 2015-02-18 2019-03-19 쇼와 덴코 가부시키가이샤 탄화규소 단결정 잉곳의 제조 방법 및 탄화규소 단결정 잉곳
US10865500B2 (en) * 2015-03-03 2020-12-15 Showa Denko K.K. SiC epitaxial wafer and method for manufacturing SiC epitaxial wafer
CN104810248B (zh) * 2015-04-08 2017-08-08 中国电子科技集团公司第五十五研究所 适用于4°和8°偏轴硅面碳化硅衬底的原位处理方法
CN104779141A (zh) * 2015-04-16 2015-07-15 中国科学院半导体研究所 低偏角碳化硅同质外延材料的制作方法
CN106795649B (zh) * 2015-04-17 2019-12-17 富士电机株式会社 半导体的制造方法以及SiC基板
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP6573514B2 (ja) * 2015-09-17 2019-09-11 昭和電工株式会社 ＳｉＣ単結晶基板の前処理方法及びエピタキシャルＳｉＣウェハの製造方法
CN108138360B (zh) * 2015-10-07 2020-12-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
DE102016202523A1 (de) * 2016-02-18 2017-08-24 Sicrystal Ag Verfahren zur Reinigung eines einkristallinen SiC-Substrats sowie SiC-Substrat
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
WO2018043169A1 (ja) 2016-08-31 2018-03-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP6493690B2 (ja) * 2016-08-31 2019-04-03 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP6832240B2 (ja) 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7125252B2 (ja) * 2017-08-30 2022-08-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
KR102381395B1 (ko) 2017-09-18 2022-04-01 한국전기연구원 절연 또는 반절연 ６Ｈ-ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법
JPWO2021111835A1 (ko) * 2019-12-02 2021-06-10
EP4239112A4 (en) 2020-10-28 2024-07-17 Kwansei Gakuin Educational Found HEAT TREATMENT ENVIRONMENT EVALUATION METHOD AND SILICON CARBIDE SUBSTRATE

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000068834A (ko) * 1997-08-27 2000-11-25 모리시타 요이찌 탄화규소기판 및 그 제조방법, 및 탄화규소기판을 사용한 반도체소자
US6329088B1 (en) 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
JP4238357B2 (ja) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4581081B2 (ja) 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びＳｉＣエピタキシャル成長に用いる装置
KR100853991B1 (ko) 2004-03-26 2008-08-25 간사이 덴료쿠 가부시키가이샤 바이폴라형 반도체 장치 및 그의 제조방법
JP5285202B2 (ja) * 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
JP4694144B2 (ja) * 2004-05-14 2011-06-08 住友電気工業株式会社 ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP4839646B2 (ja) * 2005-03-18 2011-12-21 住友電気工業株式会社 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
JP4946202B2 (ja) * 2006-06-26 2012-06-06 日立金属株式会社 炭化珪素半導体エピタキシャル基板の製造方法。
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
JP5267773B2 (ja) 2008-02-22 2013-08-21 コニカミノルタアドバンストレイヤー株式会社 撮像レンズ、撮像装置、デジタル機器、及び撮像レンズの製造方法
CN100578737C (zh) * 2008-11-07 2010-01-06 中国电子科技集团公司第五十五研究所 一种制作基本上没有台阶形貌的碳化硅外延层的方法
EP2394787B1 (en) * 2009-02-04 2019-05-29 Hitachi Metals, Ltd. Manufacturing method for a silicon carbide monocrystal substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150109444A (ko) * 2013-06-04 2015-10-01 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법 및 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판
KR20170043679A (ko) * 2013-06-04 2017-04-21 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
KR20160067960A (ko) * 2014-02-28 2016-06-14 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 웨이퍼의 제조 방법
US9957638B2 (en) 2014-03-24 2018-05-01 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
KR20170015497A (ko) * 2014-07-16 2017-02-08 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 웨이퍼의 제조 방법
US10450672B2 (en) 2014-07-16 2019-10-22 Showa Denko K.K. Method for producing epitaxial silicon carbide wafers
KR20180016585A (ko) * 2015-07-29 2018-02-14 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
KR20210080719A (ko) * 2019-12-20 2021-07-01 주식회사 포스코 탄화규소 에피 웨이퍼 및 그 제조방법

Also Published As

Publication number Publication date
CN102576666A (zh) 2012-07-11
US20120146056A1 (en) 2012-06-14
EP2472568B1 (en) 2022-01-12
US8823015B2 (en) 2014-09-02
KR101369577B1 (ko) 2014-03-04
JP4959763B2 (ja) 2012-06-27
JP2011049496A (ja) 2011-03-10
WO2011024854A1 (ja) 2011-03-03
EP2472568A4 (en) 2017-08-02
US20140339571A1 (en) 2014-11-20
EP2472568A1 (en) 2012-07-04
CN102576666B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
KR101369577B1 (ko) ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법
KR101377813B1 (ko) ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법
JP5384714B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP5076020B2 (ja) ＳｉＣエピタキシャルウェハ
JP6122704B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
KR101654440B1 (ko) SiC 에피택셜 웨이퍼 및 그의 제조 방법
CN102985601B (zh) 半导体材料的平滑方法及使用其制造的晶片
JP4659732B2 (ja) 半導体層を形成する方法
US12116697B2 (en) Group III nitride single crystal substrate and method for production thereof
US8815710B2 (en) Silicon epitaxial wafer and method for production thereof
JP2006032655A (ja) 炭化珪素基板の製造方法
JP5604577B2 (ja) ＳｉＣエピタキシャルウェハ
Liao et al. Optimization of chemical mechanical polishing of (010) β-Ga2O3
JP5124690B2 (ja) ＳｉＣエピタキシャルウェハ
JP2020202289A (ja) ＳｉＣエピタキシャルウェハの製造方法
JP5353037B2 (ja) 炭化珪素ウェーハ
Rius et al. Formation of Graphene onto Atomically Flat 6H-SiC
Rius et al. Formation of Graphene Ribbons onto Atomically Flat 6H-SiC.
US20070289947A1 (en) Method for polishing lithium aluminum oxide crystal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 7