KR20000068834A - 탄화규소기판 및 그 제조방법, 및 탄화규소기판을 사용한 반도체소자 - Google Patents

탄화규소기판 및 그 제조방법, 및 탄화규소기판을 사용한 반도체소자 Download PDF

Info

Publication number
KR20000068834A
KR20000068834A KR1019997003617A KR19997003617A KR20000068834A KR 20000068834 A KR20000068834 A KR 20000068834A KR 1019997003617 A KR1019997003617 A KR 1019997003617A KR 19997003617 A KR19997003617 A KR 19997003617A KR 20000068834 A KR20000068834 A KR 20000068834A
Authority
KR
South Korea
Prior art keywords
silicon carbide
crystal
substrate
carbide crystal
silicon
Prior art date
Application number
KR1019997003617A
Other languages
English (en)
Inventor
키타바타케마코토
우치다마사오
타카하시쿠니마사
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR20000068834A publication Critical patent/KR20000068834A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576—Boride, carbide or nitride component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

기판(1)의 탄화규소결정 성장표면(1a)에 있어서, 규소원자(2)가 탄소원자에 비해 과잉이 되도록 유지하면서, 탄화규소박막을 MBE 법 등에 의해 에피택셜성장시킨다. 이것에 의해, 결정성이 좋은 탄화규소기판을 저온에서 재현성이 좋게 형성할 수 있다. 이 성장은 1300℃이하의 저온에서도 가능하고, 고농도 도핑막 ·선택성장막 ·육방정상의 입방정 탄화규소의 성장막의 형성이 가능하게 된다. 또한, 육방정상에 입방정 탄화규소를 결정화시키는 경우에는, 또 (수 1)방향으로 더욱 경사진 오프컷기판을 사용하는 것이 트윈의 발생을 방지하기 때문에 유효하다.

Description

탄화규소기판 및 그 제조방법, 및 탄화규소기판을 사용한 반도체 소자{SILICON CARBIDE SUBSTRATE, PROCESS FOR PRODUCING THE SAME, AND SEMICONDUCTOR ELEMENT CONTAINING SILICON CARBIDE SUBSTRATE}
탄화규소결정은 핸드 갭이 넓은 것이나, 포화전자속도가 큰 것, 열전도도가 큰 것 등, 반도체 재료로서 바람직한 특성을 가지고 있기 때문에 근래 주목되고 있으며, 6H 또는 4H 육방정 탄화규소의 단결정 기판이 시판되어, 사용되고 있다. 또한, 특히 고속, 고출력의 반도체 소자로서의 이용이 기대되고 있는 입방정 탄화규소는, 기판으로서 사용가능한 대형의 단결정을 성장시키는 것이 어렵기 때문에, 규소의 단결정 기판상에 헤테로 에피택셜성장시킨 박막 등이 사용되고 있다.
상기와 같은 탄화규소결정은, 예컨대 실란이나 프로판 등의 혼합가스를 원료로 하고, 수소를 캐리어 가스(carrier gas)로 하여 1300℃를 초과하는 온도, 통상은 1500℃정도의 고온의 상압(常壓) CVD법 등에 의해 형성되고 있다.
하지만, 탄화규소결정의 상세한 성장기구는 밝혀져 있지 않고, 원료가스의 공급량과 기판온도와의 관계 등을 파악하여 제어하고, 재현성이 좋은 탄화규소박막을 에피택셜 성장시키는 기술은 공업적으로는 아직 충분하게 완성되어 있지 않다. 이 때문에, 종래의 탄화규소기판의 제조기술은 구체적으로 이하와 같은 여러 가지의 문제점을 가지고 있다.
우선, 탄화규소의 결정성장에 상기와 같은 고온이 필요 하기 때문에, 마스킹(masking)에 의한 선택적인 영역에서의 결정성장을 시키거나, 고농도의 질소 도핑(doping)을 행하거나 하는 것이 곤란하다. 즉, 상기와 같은 고온을 감당할 수 있는 마스크 재료가 없기 때문에, 패터닝하여 소정의 영역만 결정성장시키는 것이 곤란하고, 특히 탄화규소는 선택적 에칭이 어렵기 때문에, 소망하는 반도체 소자나 반도체 회로를 형성하는 것이 곤란한 것으로 되고 있다. 또한, 상기와 같은 고온하에서 질소 도프를 행하면, 결정성장막의 거칠기 등이 발생하기 쉽고, 예컨대 5 ×1018개/㎤이상 정도의 고농도의 도핑이 곤란하다. 또한, 고온에서의 결정성장에 있어서는 공급원료 가스의 분해나 기판표면에서의 부착, 재증발 등의 기구가 복잡하기 때문에, 예컨대 원료 가스의 공급량과 기판온도와의 관계 등을 파악하여 제어하고, 재현성이 좋은 탄화규소박막을 에피택셜 성장시키는 것 등이 더욱 곤란한 것으로 되고 있다. 또한, 티 키모토(T.Kimoto)에 의한 J.Applied Physics Vol. 73, No.2 1993(pp.726-732)에는 {0001}면의 하기(수 4) 방향의 오프컷(off cut)면을 가지는 탄화결정기판을 사용하여 결정을 스텝플로우(stepflow) 성장시키는 것 등에 의해 비교적 저온에서 6H 육방정 탄화규소결정을 형성하는 기술이 제안되어 있지만, 이 경우에서도 1200℃정도까지 가열할 필요가 있다.
(수 4)
다음에, 결정성이 양호한 육방정 탄화규소나 입방정 탄화규소의 단결정박막을 에피택셜 성장시키는 것이 곤란하다. 특히, 입방정 탄화규소 결정을 규소기판상에 형성하면, 격자 부정합이 크고, 양호한 결정성을 얻는 것이 곤란하다. 또한, 예컨대 6H 육방정 탄화규소 결정상에 형성하는 경우 등이라도, 트윈(twin) 발생에 기인하는 더블 포지셔닝 바운더리(double positioning boundary)를 포함하는 입방정 탄화규소 결정이 성장하기 쉽다. 또한, 본원 발명자들은 일본국 특개평 7-172997호 공보에 탄화규소 결정의 성장표면에서의 규소원자가 탄소원자에 대하여 과잉이 되도록 함으로써, (001)면을 가지는 입방정 탄화규소박막을 형성하는 방법, 및 탄소원자가 규소원자에 대하여 과잉이 되도록 하는 것에 의해, (111)면을 가지는 입방정 탄화규소박막, 또는 (0001)면을 가지는 육방정 탄화규소박막을 형성하는 방법을 제안하고 있다. 그러나, 이 경우에서도, 비교적 양호한 결정성은 얻어지지만, 트윈의 발생 등을 확실하게 또는 대폭으로 억제하는 것은 곤란하였다.
또한, 탄화규소 기판상에, 그 탄화규소 기판의 결정계와는 다른 결정계의 탄화규소 결정을 양호한 계면을 통해 헤테로 에피택셜 성장시키는 것은 불가능하였다. 즉, 예컨대 육방정 탄화규소 기판상에 탄화규소 결정을 스텝플로우 성장시킬 경우, 형성되는 탄화규소 결정은 상기 기판의 결정구조에 구속되어, 전과같이 육방정 탄화규소로 되기 쉽기 때문에, 입방정 탄화규소 등을 헤테로 에피택셜성장시키는 것이 곤란하다.
본 발명은 상기의 점을 감안하여 비교적 낮은 온도에서 양호한 결정성을 가지는 탄화규소를 에피택셜 성장시킬 수 있고, 또, 마스킹에 의한 선택적인 영역에서의 결정성장이나 고농도의 질소 도핑을 용이하게 행하는 것도 가능하며, 또 서로 다른 결정계의 탄화규소를 양호한 계면을 통해 적층되도록 헤테로 에피택셜성장시킬 수 있는 탄화규소 기판의 제조방법, 및 그 제조방법에 의해 형성된 탄화규소 기판, 및 그와 같은 탄화규소 기판을 사용한 고속동작이 가능한 반도체 소자의 제공을 목적으로 하고 있다.
본 발명은 육방정이나 입방정의 결정구조를 가지는 탄화규소기판, 또 이들의 서로 다른 결정계(結晶系)를 가지는 결정층이 적층된 탄화규소기판, 및 이들의 탄화규소기판의 호모 에피택셜(homo epitaxial)성장 또는 헤테로 에피텍셜(hetero epitaxial)성장에 의한 제조방법, 및 이들의 탄화규소기판을 사용한 반도체 소자에 관한 것이다.
도 1은 본 발명의 제조방법의 일례를 개념적으로 나타낸 설명도이다.
도 2는 본 발명의 제조방법의 일례에서의 오프컷표면에서의 탄화규소결정의 성장을 개념적으로 나타낸 설명도이다.
도 3은 본 발명의 제조방법의 일례에서의 오프컷표면에서의 탄화규소결정의 성장을 개념적으로 나타내는 설명도이다.
도 4는 육방정 탄화규소(0001)면(Si면)의 √3 ×√3 표면재배열상태를 나타내는 설명도이다.
도 5는 본 발명의 탄화규소박막의 표면의 일례를 나타내는 SEM사진을 모식적으로 나타낸 설명도이다.
도 6은 육방정 탄화규소의 상기 (수 2)면(C면)의 3 ×3표면재배열 상태를 나타내는 설명도이다.
도 7은 육방정 탄화규소(0001)면(Si면)의 3 ×3표면재배열상태를 나타내는 설명도이다.
도 8은 본 발명의 제조방법의 일례에서의 탄화규소박막의 선택성장을 나타내기 위한 사시도이다.
도 9는 실시예 6의 탄화규소기판의 제조공정을 나타내는 설명도이다.
도 10은 실시예 7의 탄화규소기판의 제조공정을 나타내는 설명도이다.
도 11은 실시예 10의 반도체 소자의 구성을 나타내는 단면도이다.
〈발명의 개시〉
본 발명자들은 탄화규소결정의 성장표면에서의 탄소와 규소의 존재비(存在比)를 규소원자가 탄소원자에 비해 과잉이 되도록 제어하는 것에 의해, 비교적 저온으로 유지된 기판에서 평활표면이 재현성 좋게 얻어지고, 양호한 결정성의 고성능 에피택셜박막이 얻어지는 것을 발견하고, 이 발견에 의거하여 본 발명을 완성시킨 것이다.
즉, 도 1에 나타낸 바와 같이, 기판(1)의 탄화규소결정 성장표면(1a)에 있어서, Si-Si보드(3)에서 기판(1)과 결합하고 있는 과잉의 규소원자(2)는 탄화규소결정 성장표면(1a)상에서 활발하게 확산하기 쉽다. 이것은 Si-Si보드(3)가 탄소원자의 C-Si또는 C-C보드에 비해 약한 결합인 것에 기인한다. 그 때문에, 상기와 같이 규소원자가 과잉의 상태로 탄소원자가 공급되면, 규소원자가 적정한 격자위치로 기판(1) 및 탄소원자와 결합하기 쉽고, 따라서, 비교적 저온하에서, 일양성, 평탄성이 우수한 양호한 결정성이 용이하게 얻어진다. 또한, 본 발명자들은 상기와 같이 특개평 7-172997호 공보에 (001)면을 가지는 입방정 탄화규소에 있어서는 규소원자를 과잉으로 공급하고, (0001)면을 가지는 육방정 탄화규소 등에 있어서는 탄소원자를 과잉으로 공급하는 기술을 제안하고 있지만, (0001)면 등의 경우에 있어서도, 약간 규소원자를 과잉으로 공급하는 것에 의해, 상기와 같은 메카니즘에 의한 양호한 결정성이 얻어지는 것을 새롭게 발견하여, 본원 발명을 완성시켰다.
또한, 상기와 같이 결정성장표면이, 소정의 결정면이 결정방위로부터 0.05°이상 10°이하 어긋나도록 오프컷되어 있으면, 더욱 양호한 결정성의 결정이 성장한다. 이것은 오프컷하는 것에 의해, 도 2와 같이 결정성장표면에 테라스(4)와 스텝 에지(step edge)(5)가 형성되고, 스텝 에지(5)가 테라스(4)상을 성장하는 스텝플로우 성장(6)이 일어나기 때문이다. 상기 규소원자의 용이한 확산은 스텝플로우 성장(6)을 촉진하고, 저온하에서도 에피택셜성장을 가능하게 한다. 여기에서, 상기 오프컷을 결정방위에서 0.05°미만으로 하면 테라스폭이 너무 넓게 되어 스텝플로우 성장을 위해 장거리의 표면확산을 필요로 하여, 양호한 박막의 성장에 장시간 또는 고온을 필요로 하게 된다. 한편, 오프컷이 결정방위로부터 10°를 초과하도록 하면, 스텝 에지의 밀도가 너무 높게 되어, 스텝 에지로부터의 성장 2차핵 의 발생 등이 발생하여 막 거칠기를 일으키기 쉽게 된다.
오프컷의 방향에 관해서는, 성장하는 탄화규소결정이 육방정인 경우에는 하기(수 1) 방향, 또는 하기(수 5) 방향으로 경사진 오프컷면인 것에 의해 양호한 스텝플로우 성장을 위해 최적의 테라스와 스텝 에지를 얻을 수 있다. 즉, (수 5)방향의 경우에는 도 3의 (a)에 나타낸 바와 같이, 결정성장 전의 스텝 에지(5)는 상기(수 1)방향이지만, 스텝플로우 성장(6)의 스텝 에지는 오프컷의 경사방향의 (수 5)방향에 대하여 120°의 각도를 이루는 2개의 (수 5)방향으로 되어, 가장자리에 톱칼모양의 스텝 에지가 형성되면서, 스텝플로우 성장이 행하여진다. 여기에서, 스텝플로우 성장(6)의 성장부(6a, 6b)는 육방정의 경우에는 동일한 결정이기 때문에, 양호한 결정성이 얻어진다. 다만, 이 경우에는 결정성장이 진행함에 따라서, 성장스텝이 복수개 겹치는 스텝번칭(step bunching)이 현저하게 되어, 성장막 표면의 요철이 크게 되는 것이 있다. 이와 같은 성장막 표면의 요철을 저감하기 위해서는 상기 (수 1)방향으로 경사진 오프컷면을 사용하는 것이 유효한 것을 본 발명자들은 발견하였다. 이 경우에는 전과같이 양호한 결정성이 얻어짐과 동시에, 상기 스텝번칭이 일어나기 어렵게 되고, 성장표면의 평탄성이 높은 탄화규소 기판을 형성할 수 있다. 이와 같은 탄화규소 기판은, 예컨대 미세가공을 필요로 하는 것과 같은 경우에 유효하다.
(수 1)
(수 5)
한편, 입방정이 성장하는 경우에 상기 (수 5)방향으로 경사진 오프컷면을 사용하면, 성장부(6a, 6b)가 경상(鏡像)의 관계에 있는 결정으로 되어, 더블 포지셔닝 바운더리가 형성되게 된다. 이 더블 포지셔닝 바운더리는 결정성장을 계속해도 감소는 나타나지 않는다. 그래서, 본 발명자들은 여러 가지 고찰한 결과, 도 3의 (b)에 나타난 바와 같이, 상기 (수 1)방향으로 경사진 오프컷면을 사용하는 것에 의해, 입방정이 성장할 경우라도 상기와 같은 트윈바운더리를 발생시키지 않고 결정성장시킬 수 있는 것을 발견했다. 이 경우에는 결정성장의 전후 함께 상기 (수 5)방향의 직선상의 스텝 에지(5)가 형성되고, 스텝플로우 성장(6)의 성장부(6d∼6f)는 동일한 결정으로 되어, 단상(單相)의 양호한 결정성이 얻어진다. 구체적으로는, 예컨대 사방 1mm 이상의 실질적으로 무결함인 결정표면부분을 포함하는 입방정 탄화규소를 얻는 것이 가능하게 된다. 또한, 상기 오프컷 방향의 효과는 오프컷방향의 상기 (수 1)방향의 성분의 크기가 상기 (수 5)방향의 성분의 크기에 비해 크게 되면 유효하고, (수 1)방향에서 다소 어긋나 있어도 유효하였다.
또한, 규소원자를 적당한 과잉상태로 유지하기 위해서는 결정성장표면의 표면재배열구조를 지표로서 사용하는 것이 바람직하다. 구체적으로는, 예컨대 육방정의 (0001)면 (Si면)상에 육방정을 결정화시킬 경우, 표면구조가 거의 1 ×1표면구조와 거의 √3 ×√3 표면 재배열 구조의 사이로 되도록 규소원자와 탄소원자의 공급량을 제어함으로써, 양호한 결정성장을 시킬 수 있다. 또한, 마찬가지로, 육방정의 (0001)면 (Si면) 또는 입방정의 (111)면 (Si면)상에 입방정을 결정성장시킬 경우, 육방정의 하기 (수 2)면 (C면)상에 육방정을 결정화시킬 경우 및 육방정의 상기 (수 2)면(C면) 또는 입방정의 하기(수 3)면(C면)상에 입방정을 결정화시킬 경우에는 거의 1 ×1과 거의 3 ×3의 사이로 되도록 제어하는 것이 바람직하다.
(수 2)
(수 3)
즉, 상기와 같은 표면재배열 구조의 상태로 되도록 하면, 탄화규소 결정성장표면을 활발하게 확산하는 규소원자를 공급할 수 있고, 또 규소결정입자의 석출(析出)도 제어할 수 있다. 또한, 반드시 상기 범위에 걸쳐서 변화하도록 제어하지 않아도, 이들의 사이라면 좋고, 예컨대 육방정의 (0001)면 (Si면)상에 입방정을 결정성장시킬 경우에 √3 ×√3 과 3 ×3과의 사이로 되도록 제어하거나, 이들의 사이의 거의 일정한 표면재배열 구조의 상태로 되도록 제어하는 등 해도 좋다. 또한, 반드시 표면재배열 구조를 검출하면서 공급량의 제어를 하지 않아도, 미리 표면재배열 구조를 검출하여, 규소원자와 탄소원자의 공급량이나 공급패턴을 결정하고, 제조단계에 있어서는 상기와 같은 검출을 하지 않고 결정성장시키도록 해도 좋다.
또한, 탄화규소결정성장표면에 과잉으로 존재하는 규소원자가 5원자층분 이하로 되도록 하는 것이, 탄화규소결정성장표면에서의 규소결정입자의 석출에 의한 성장박막의 결정성·평탄성의 악화를 용이하게 방지할 수 있는 점에서 바람직하다.
또한, 규소원자와 탄소원자의 공급은 어느 한쪽 또는 쌍방을 간헐적으로 행함으로써, 규소원자가 과잉의 상태로 유지하기 쉽게 된다. 특히, 규소원자와 탄소원자를 탄화규소결정성장표면에 교대로 공급하면, 다이나믹하게 표면상태를 변화시키는 것이 가능하게 되어, 규소과잉상태의 제어가 보다 용이하게 된다. 또한, 규소원자를 연속적으로 공급하는 한편, 탄소원자를 간헐적으로 공급하도록 해도 좋다. 이 경우에는 규소과잉의 상태를 길게 유지하는 것이 용이하게 되기 때문에, 더욱 양호한 결정성의 탄화규소박막을 얻을 수 있다. 또한, 규소원자만의 공급을 거의 √3 ×√3, 또는 3 ×3의 표면재배열구조로 될 때까지 행하고, 탄소원자의 공급을 거의 1 ×1의 표면구조로 될 때가지 행하도록 해도 과잉의 규소원자수를 최적으로 유지하는 것이 용이하게 이루어진다.
또한, 탄화규소결정성장표면의 온도는 600℃이상 1300℃이하로 하는 것이 바람직하다. 상기 온도를 600℃미만으로 하면, 규소원자의 확산이 충분하지 않게 되어, 상기한 효과를 얻기 어렵게 된다. 한편, 성장표면의 온도가 1300℃를 초과하도록 하면, 종래의 고온의 CVD법과 마찬가지로, 후술하는 탄화규소박막의 선택성장이나 질소의 고농도 도핑에 적합하지 않게 된다. 또한, 1300℃를 초과하는 온도에서도 상기와 같이 양호한 결정성의 탄화규소결정을 형성할 수 있는 효과는 마찬가지로 얻어진다.
질소의 도핑은 탄화규소결정성장표면에, 질소원으로서 암모니아 등의 반응성 질소 함유가스를 공급하는 것에 의해, 탄화규소박막에 질소를 도핑할 수 있다. 즉, 상기와 같이 비교적 낮은 온도에서 탄화규소의 결정성장을 시킬 수 있기 때문에, 고농도의 질소를 치환위치에 포함하는 결정성이 양호한 탄화규소박막을 얻는 것이 용이하게 이루어지고, 구체적으로는 5 ×1018개/㎤ 이상, 또는 1019∼ 5 ×1019개/㎤ 이상의 질소원자를 포함하는 탄화규소박막도 얻는 것도 가능하다.
또한, 상기 온도범위에서의 결정성장에 있어서는, 저온영역에서의 성막이기 때문에, 상기 성장표면의 일부에 예컨대 산화규소박막 등에 의해 마스킹된 영역을 설정하고, 이 영역 이외의 부분에 있어서 탄화규소박막을 성장시킬 수 있다. 종래의 고온성막에서는 마스킹재료로서 사용할 수 있는 재료가 없이 선택성장을 행할 수 없었지만, 이와 같은 바람직한 예에 의하면, 선택에칭이 어려운 탄화규소에 소자형성을 위한 패터닝을 실시하는 것이 가능하게 된다.
또한, 탄화규소결정의 성장에 앞서서, 결정성장표면이 √3 ×√3 표면재배열구조로 되도록 결정성장표면을 청정화함에 따라, 결정성이 우수한 탄화규소박막을 성장시킬 수 있다. 상기 청정화는 구체적으로는, 예컨대 수소분위기 또는 진공중에 있어서 800℃이상 1300℃이하 까지 가열하는 것으로 행하는 것이 바람직하다. 청정화의 온도를 800℃미만으로 하면, 산화막 등의 표면불순물이 잔존하여 청정화가 불충분하게 되는 한편, 1300℃를 초과하는 온도로 하면, 성장표면 근방에서 규소원자가 증발하여 표면의 탄소화가 진행할 우려가 있기 때문이다.
다음에, 서로 결정계가 다른 탄화규소결정의 적층에 대해서 설명한다. 이 적층은 기판온도의 설정에 의해, 기판과는 다른 결정계의 탄화규소결정을 성장시키는 방법과, 서로 다른 결정계의 탄화규소 결정이 형성된 영역을 가지는 오프컷 기판을 사용하여 스텝플로우 성장시키는 방법에 의해 행할 수 있다.
상기 기판온도의 설정에 의한 방법은 기판온도를 변화시키는 것에 의해, 성장하는 탄화규소의 결정계를 제어할 수 있는 것을 발견한 것에 의거한 것이다. 즉, 오프컷 기판을 사용하여 결정성장시킬 때, 기판표면의 온도를 완전한 스텝플로우 성장이 일어나는 최저온도의 아주 약간 아래로 설정하면, 그 기판온도에 있어서 안정한 결정계가 기판표면의 스텝의 영향을 약하게 받으면서 성장하는 것을 이용하는 것이다. 결국, 테라스상에 공급된 규소원자 또는 탄소원자는 테라스상을 표면확산하여 스텝에 도달하기 전에 테라스상에서 응집하여 미결정을 만든다. 이 미결정은 스텝의 영향을 받지 않고, 기판표면온도에서 결정되는 가장 안정한 결정계인 것으로 된다. 이 미결정은 성장하지만, 안정한 큰 결정으로 되기 이전에 스텝과 조우하여 스텝의 영향을 약간 받으면서 더욱 성장하여 안정한 큰 결정으로 된다. 이 때문에, 완전한 스텝플로우 성장과 같이 기판의 결정계를 완전하게 반영해서는 성장하지 않은 것으로 된다.
그래서, 예컨대 6H 육방정 탄화규소 {0001}면의 4°의 오프컷 기판에 있어서, 900℃의 기판표면온도로 유지하여 상기와 같은 성장을 시키면, 3C 입방정 탄화규소 박막이 성장한다. 이 경우, 상기와 같이 오프컷 방향이 거의 육방정의 상기 (수 1)방향으로 경사져 있으면 트윈을 포함하지 않는 양호한 결정성의 3C 입방정 탄화규소박막이 얻어졌다. 이 방향이 상기 스텝플로우 성장을 위한 최적의 테라스와 스텝 에지를 부여한다. 또한, 예컨대 4H 육방정 탄화규소 {0001}면의 1°오프컷기판에 있어서, 1500℃의 기판표면온도로 유지하여 성장시키면, 6H 육방정 탄화규소박막이 성장한다. 이와 같이 육방정의 탄화규소를 결정성장시키는 경우에는 오프컷의 경사방향은 상기 (수 5)방향이라도 좋다. 여기에서, 기판온도가 상승하면, 보다 표면확산이 일어나기 때문에, 다른 결정계의 탄화규소를 성장시키기 위해서는 스텝폭을 보다 넓게(오프컷각도를 보다 작게)할 필요가 있다. 또한, 상기와 같은 규소원자의 과잉상태에서의 결정성장을 행하게 할 경우에는 탄화규소 결정성장표면의 온도는 600℃이상 1800℃이하이면, 양호한 결정성의 박막이 얻어졌다. 600℃이하에서는, Si-Si본드로 기판과 결합하고 있는 규소원자이라도 표면확산이 불충분하게 되어, 양호한 결정성장이 행해지지 않는다. 1800℃이상의 온도에서는 성장표면에서의 탄화규소의 승화도 현저하게 되어, 성장조건의 제어가 곤란하다. 본 발명 범위의 저온하에서의 성장에 의해 처음으로 양호한 결정성의 기판과 결정계가 다른 탄화규소의 성장이 가능하게 된다.
한편, 상기 서로 다른 결정계의 탄화규소결정이 형성된 영역을 가지는 오프컷 기판(전처리기판)을 사용하는 방법은 스텝플로우 성장방향의 상류측에 위치하는 스텝에서 결정성장하는 탄화규소결정이 하류측의 테라스상을 진행하면서 결정성장하는 것을 이용하는 것이다. 즉, 미리 기판상에 서로 다른 결정계의 탄화규소결정을 형성하고, 이것을 사용하여 완전한 스텝플로우 성장을 시키면, 상류측의 영역에 형성된 결정계의 탄화규소결정이 하류측의 영역에 형성된 결정계의 탄화규소결정상을 진행하여 결정성장하고, 적층되게 된다. 이 경우, 서로 다른 결정계의 탄화규소결정 끼리의 계면이 상당히 양호하게 유지되어 성장이 진행한다.
상기와 같은 전처리기판의 형성은 상기 규소원자를 과잉상태로 하고, 저온하에서 산화규소박막 등을 마스크로 하여 기판표면의 일부의 영역에 선택적으로 기판과 다른 결정계의 탄화규소결정을 결정성장시키는 것에 의해 용이하게 행할 수 있다. 또한, 상기와 같은 선택성장을 사용하지 않고도, 결정면이 표면에 대하여 경사져 있는 탄화규소의 기판표면에 기판의 결정계와 다른 결정계를 가지는 탄화규소결정을 성장시키고, 그 후에 상기 성장시킨 탄화규소를 부분적으로 남겨 에칭으로 제거하고, 기판면을 노출시키는 것에 의해서도 동일한 전처리기판을 형성할 수 있다.
상기의 방법에 의하면, 양호한 계면에 접하고 있는 탄화규소박막을 성장시켜 적층할 수 있음과 동시에, 여러 가지의 조합의 적층구조나 사이드인치구조, 또 다시 다층의 적층구조 등을 용이하게 형성하는 것이 가능하다.
구체적으로는, 예컨대 우선 6H, 4H 등의 육방정 탄화규소의 {0001}면이 표면에 대하여 경사져 있는 기판표면의 적어도 일부에 3C의 입방정 탄화규소를 선택성장시킨 전처리기판을 형성한다. 이 전처리기판을 통상의 CVD성장에 의해 스텝플로우 성장시키면, 6H, 4H 등의 육방정 탄화규소의 {0001}면상에 3C의 입방정 탄화규소의 {111}면이 적층된 적층구조, 또는 3C의 입방정 탄화규소의 {111}면상에 6H, 4H 등의 육방정 탄화규소의 {0001}면이 적층된 적층구조를 형성할 수 있다.
또한, 예컨대 전처리기판형성시의 기판온도를 조금 높이는 것에 의해, 4H 육방정 탄화규소의 {0001}면이 표면에 대하여 경사져 있는 기판표면의 적어도 일부에 6H의 육방정 탄화규소를 선택성장시키고, 이 전처리기판을 통상의 스텝플로우 성장시키면, 6H 육방정 탄화규소의 {0001}면상에 4H 육방정 탄화규소의 {0001}면이 적층된 적층구조, 또는 4H 육방정 탄화규소의 {0001}면상에 6H 육방정 탄화규소의 {0001}면이 적층된 적층구조를 형성할 수 있다.
또한, 게다가, 전처리기판에서의 다른 결정계의 영역의 패턴에 따라서, 예컨대 4H, 6H 등의 육방정 탄화규소의 결정에 의해 사이에 끼어 있는 3C의 육방정 탄화규소의 결정을 포함하도록 하거나, 4H의 육방정 탄화규소의 결정에 의해 사이에 끼어 있는 6H의 육방정 탄화규소의 결정을 포함하도록 하는 것도 가능하다. 보다 상세하게는 전처리에 의해 예컨대 6H 육방정기판의 중앙부분에 기판과 결정계가 다른 3C 입방정 탄화규소의 스텝을 형성하면, 스텝플로우 성장후에는 3C 입방정/6H 육방정의 적층계면과 6H 육방정/3C 입방정의 적층계면이 형성되고, 성장과 함께 결함 등을 포함하지 않는 상태에서 양호한 계면이 형성된다. 이 경우, 탄화규소의 성장은 스텝 에지에 따라 진행하고, 스텝 에지의 결정계가 성장하는 탄화규소의 결정계를 결정한다. 즉, 테라스표면에서의 원자배열은 표면층만 성장하는 성장층의 결정에 영향을 주지않기 때문에, 육방정이나 입방정 등의 결정계의 차이에 대하여 실질적으로 영향을 미치지 않는다. 이 때문에, 상기 전처리기판에 대하여 스텝플로우 성장을 계속하면 계속할 수록 다른 결정계의 탄화규소의 계면 및 탄화규소 그자체의 결정성은 향상한다.
또한, 상기 선택성장을 사용하지 않아도, 결정면이 표면에 대하여 경사져 있는 탄화규소, 예컨대 6H 육방정의 기판표면 전면(全面)에 기판의 결정계와 다른 결정계를 가지는 3C 육방정 탄화규소를 상기와 마찬가지로 성장시키고, 그 후에 상기 성장시킨 3C육방정 탄화규소를 부분적으로 남겨 에칭으로 제거하고, 6H 육방정이 다시 노출된 부분과 3C 입방정이 남아 있는 부분을 포함하는 전처리기판을 형성하여, 상기 전처리기판을 스텝플로우 성장시켜도 상기 다른 결정계를 가지는 탄화규소의 적층구조를 포함하는 탄화규소기판을 형성할 수 있었다.
또한, 본 발명의 탄화규소기판은 상기한 바와 같은 제조방법에 의해 제조되는 양호한 결정성의 탄화규소 기판이고, 이하에 기재된 특징을 구비하는 것이다. 즉, 본 발명의 탄화규소 기판은 예컨대, 탄화규소의 성장표면에 존재하는 성장스텝의 에지가 육방정 탄화규소의 상기 스텝 에지(수 4) 및 입방정 탄화규소의 [110]스텝 에지에서 선택되는 스텝 에지에 의해 구성된다는 특징을 구비할 수 있다. 또한, 예컨대 5 ×1018개/㎤ 이상, 또는 1019∼ 5 ×1019개/㎤ 이상의 질소원자를 치환위치에 포함한다는 특징을 구비할 수 있다. 또한, 예컨대 육방정 탄화규소의 기판의 표면에 형성된 탄화규소 기판에 있어서, 사방 1mm이상의 무결함결정표면부분을 포함하는 입방정 탄화규소단결정으로 이루어진다는 특징을 구비할 수 있다. 또한, 예컨대 탄화규소 기판의 일부에 선택적으로 에피텍셜 성장시킨 기판이란 특징을 구비할 수 있다. 본 발명의 탄화규소 기판은 이와 같은 특징을 구비하는 것에 의해, 탄화규소의 우수한 연전도율, 절연파괴내압, 큰 밴드갭(band gap) 등을 활용한 반도체 소자용 기판으로서 이용가치가 높은 것으로 된다.
또한, 상기와 같이, 서로 결정계가 다른 결정성이 양호한 단층(單層)의 탄화규소결정이 결정구조의 급준한 계면을 통해 적층된 탄화규소기판에 의해 반도체 소자를 형성하면, 고속의 동작이 가능한 반도체 소자를 얻을 수 있다. 즉, 결정구조가 다른 이종(異種)의 탄화규소결정이 청정한 헤테로계면으로 접속하여 있는 경우에, 상기 헤테로계면에서의 전도대의 에너지가 낮은 쪽으로 전도전자가 주입되어 2차원 전자가스가 형성되므로, 이 2차원전자가스가 높은 캐리어이동도를 이용하여 HFET 등의 고속의 전자소자를 형성할 수 있다.
보다 구체적으로는 예컨대, 밴드갭이 2.86eV로 넓은 6H 육방정 탄화규소와, 밴드갭이 2.3eV로 좁은 3C 입방정 탄화규소의 적층구조를 사용하여 HFET를 형성하면, 도핑농도가 높게 설정된 6H 육방정 탄화규소로부터 도핑농도가 낮게 설정된 3C 입방정 탄화규소의 채널층으로 캐리어가 주입되어, 6H/3C계면에 2차원 전자가스가 형성된다. 이 2차원 전자가스는 높은 캐리어 이동도를 나타내므로 고속의 동작을 시킬 수 있다.
상기와 같은 2차원 전자가스는 결정구조와 밴드갭이 다른 탄화규소의 계면이라면, 6H/3C계면에 한정되지 않고, 4H/3C계면이나 4H/6H계면 등에서도 형성된다. 이들의 다른 결정계의 탄화규소끼리의 헤테로 계면은 탄화규소 바이레이어의 적층의 방법이 다른 것만으로 탄화규소 바이레이어의 구조나 조성은 변화하고 있지 않기 때문에, 원리적으로 격자부정합 등이 훨씬 적다. 그 때문에, 다른 갈륨비소(GaAs) 등의 혼정계(混晶系)의 계면에 비해 양호한 헤테로 계면으로 될 수 있기 때문에, 보다 특성이 양호한 반도체 소자를 형성할 수 있다.
〈발명을 실시하기 위한 바람직한 형태〉
실시예에 의거하여 본 발명의 내용을 구체적으로 설명한다.
(실시예 1)
본 발명의 실시예 1로서 육방정 탄화규소의 규소면(Si면)상에 육방정 탄화규소를 결정성장시킬 예를 설명한다.
우선, (0001)면(Si면)의 상기 (수 5)방향으로 3.5°의 오프컷면을 가지는 6H의 육방정 탄화규소의 단결정기판을 분자선 에피텍시(MBE)장치에 도입하여 백그라운드 프레서(background pressure)를 10-9Torr 이하로 하여, 상기 기판을 1100℃로 가열했다. 이것에 의해, 기판은 청정화되고, 고 에너지반사전자선 회절(RHEED)에 의하면, 도 4에 나타낸 바와 같은 √3 ×√3의 표면재배열구조인 것이 확인되었다.
다음에, 기판의 온도를 1100℃로 유지한 상태에서, 1380℃로 가열한 k-cell에서 규소원자를 공급함과 동시에, 전자빔증착기로부터 8kV, 100mA의 파워로 탄소원자를 공급했다. 보다 상세하게는 우선, 1/3원자층분의 규소원자가 공급되는 것에 의해, 상기 √3 ×√3표면재배열구조가 보다 선명하게 관찰되었다. 즉, 도 4에 나타낸 바와 같이, 1/3원자층분의 원자수가 과잉한 규소원자가 테라스상에 퇴적된 상태로 된다. 이 상태에서 기판의 표면에 상기 규소원자와 동일한 수 정도의 탄소원자가 공급되면, 상기 √3 ×√3표면재배열구조를 나타내는 RHEED회절 스트리크(streak)가 약해지고, 1 ×1패턴에 가깝게 된다. 즉, 상기 테라스상에 퇴적된 규소원자와, 새롭게 공급된 탄소원자가 도 2에 나타낸 바와 같이 스텝 에지(5)부근에 모여 결정화하고, 육방정 탄화규소의 스텝플로우 성장(6)이 발생함과 동시에, 테라스(4)의 표면은 1 ×1패턴에 가까운 표면재배열구조로 된다. 이 경우, 스텝플로우 성장하는 길이는 2/3원자층분의 원자수에 상당하는 길이로 된다. 구체적으로는 예컨대 스텝의 높이가 2원자층(규소층과 탄소층)분으로 하면, 테라스의 길이의 1/3만큼, 스텝플로우 성장이 발생한다.
이하, 상기 규소원자의 공급과 탄소원자의 공급이 반복되는 것에 의해, 표면재배열구조가 √3 ×√3과 1 ×1의 사이에서 변화하지 않으면서, 평활한 표면을 가지는 양호한 결정성의 육방정 탄화규소 에피텍셜박막이 형성된다.
상기와 같이 하여 형성된 탄화규소박막의 성장표면을 SEM사진에 의해 관찰한 바, 도 5에 모식적으로 나타낸 바와 같이, 서로 120°의 각도로 교차하는 상기 (수 4)방향의 스텝 에지(5)가 진행하도록 결정성장하여 있는 것이 확인되었다.
상기와 같이, 규소원자가 약간 과잉이 되도록 규소원자와 탄소원자를 공급하는 것에 의해, 비교적 낮은 온도에서 양호한 결정구조의 탄화규소박막을 형성할 수 있다.
또한, 상기와 같이, 원래의 탄화규소기판으로서 상기 (수 5)방향으로 경사진 오프컷면을 사용할 경우에는 결정성장이 진행함에 따라서 성장스텝이 복수개 겹치는 스텝번칭이 현저하게 되어 성장막 표면의 요철이 크게 되는 것이 있다. 그 때문에, 그와 같은 요철이 문제로 되기 쉬운 미세가공 등에 사용할 경우에는, 상기 (수 1)방향으로 경사진 오프컷면을 사용하는 것이 바람직하다. 이 경우에는 상기의 경우와 마찬가지로 비교적 낮은 온도에서 양호한 결정성이 얻어지고, 스텝번칭이 일어나기 어렵게 되어, 성장표면의 평탄성이 향상한다.
또한, 원래의 탄화규소기판으로서 4H의 육방정 탄화규소기판을 사용한 경우에도 동일한 결정성장이 행하여진다. 여기에서, 4H의 육방정 탄화규소기판을 사용할 경우에는 기판의 온도를 비교적 높은 온도(예컨대, 오프컷각도가 1°인 경우, 1600℃)로 유지하면, 원래의 탄화규소기판과 동일한 4H의 결정구조가 형성(호모에피텍셜성장)되는 한편, 보다 낮은 온도(예컨대, 오프컷각도가 1°인 경우, 1500℃)로 유지하면, 원래의 탄화규소기판의 결정구조에 관계없이 6H의 결정구조가 형성(헤테로 에피텍셜성장)된다.
또한, 기판의 가열온도는 상기와 같이, 형성하는 결정구조 등에 따라서 설정하면 되지만, 600℃이상이라면, 규소원자의 확산정도가 비교적 크기 때문에, 결정성이 양호한 결정성장을 용이하게 행하게 할 수 있다. 한편, 1300℃이하라면, 후술하는 실시예 4, 5에서 나타낸 바와 같은 질소의 고밀도 도핑이나 마스킹에 의한 선택적인 영역의 결정성장을 용이하게 행할 수 있다. 또한, 1300℃를 초과하는 경우라도, 상기와 같이 양호한 결정성의 탄화규소결정을 형성할 수 있는 효과는 마찬가지로 얻어진다. 즉, 종래와 동일한 온도로 가열할 경우에는 보다 결정성이 양호한 탄화규소결정을 형성할 수 있고, 종래와 동일한 결정성을 얻기 위해서는 종래보다 낮은 온도로 설정할 수 있다.
또한, 규소원자와 탄소원자의 공급제어에 있어서, 표면재배열구조가 √3 ×√3으로 된 후에, 더욱 다량의 규소원자의 공급을 계속하여 과잉의 규소원자의 수가 육방정 탄화규소결정에서의 거의 5원자층분의 규소원자수를 초과하면, 규소의 결정입자(드롭플릿(droplet))가 발생하기 쉽게 된다. 한편, 1 ×1로 된 후에, 더욱 다량의 탄소원자의 공급을 계속하면, 확산성이 낮은 탄소원자가 테라스상에 퇴적하기 쉽게 된다. 이들중 어느 하나의 경우에도 적절한 스텝플로우 성장이 방해받게 되지만, 규소원자 등의 공급제어의 응답성은 반드시 그만큼 고도일 필요는 없고, √3 ×√3이나 1 ×1인 상태로 되어도, 예컨대 수분정도의 사이에 상기와 같은 공급제어가 행하여지면, 적절한 스텝플로우 성장을 시킬 수 있다. 또한, 반드시 표면재배열구조가 √3 ×√3에서 1 ×1에 걸쳐 변화하도록 제어하지 않아도, 이들의 사이라면, 일정한, 또는 어느 정도의 범위의 표면재배열구조로 되도록 제어하면 좋다.
또한, 규소원자와 탄소원자의 공급은 상기와 같이 교대로 행하는 것에 한정되지 않고, 어느 한쪽을 연속적으로 공급하고, 다른 쪽을 간헐적으로 공급하도록 해도 좋다. 이 경우에는 탄소원자의 공급을 간헐적으로 행하는 편이 비교적 제어가 용이하다. 또한, 쌍방도 연속적으로 공급하도록 해도, 규소원자의 약간의 과잉상태가 유지되도록 제어하면 좋다.
또한, 고에너지 반사전자선회절(RHEED)에 의해 표면재배열구조를 검출하고 규소원자와 탄소원자의 공급제어를 하는 예를 나타냈지만, 오제(Auger)분석이나 ESCA분석 등에 의해 직접 기판표면의 조성비를 계측하고, 규소원자와 탄소원자의 존재비를 제어하도록 해도 좋다. 또한, 미리 표면재배열구조를 검출하고, 규소원자와 탄소원자의 공급량이나 공급패턴을 결정하고, 제조단계에 있어서는 상기와 같은 검출을 하지 않고 결정성장시키도록 해도 좋다.
또한, 원래의 탄화규소기판의 오프컷각도(틸트각)는 상기와 같이 3.5°에 한정되지 않고, 0.05°이상, 10°이하 정도라면, 스텝플로우 성장에 의한 양호한 결정화를 용이하게 행하게 할 수 있다.
또한, 분자선 에피택시(MBE)장치를 사용하여 결정성장시키는 예를 나타냈지만, 이것에 한정되지 않고, CVD장치 등을 사용하도록 해도 좋다.
또한, 규소원자 및 탄소원자의 공급원도, 상기의 것에 한정되지 않고, 예컨대 실란이나 프로판, 아세틸렌 등의 가스 등, 다른 공급원을 사용해도 좋다.
(실시예 2)
본 발명의 실시예 2로서, 육방정 탄화규소의 탄소면(C면)상에 육방정 탄화규소를 결정성장시키는 예를 설명한다.
이 실시예 2에 있어서는 상기 (수 2)면(C면)의 상기 (수 5)방향으로 3.5°의 오프컷면을 가지는 6H 또는 4H의 육방정 탄화규소의 단결정기판을 사용한다. 이 기판을 실시예 1과 마찬가지로 분자선 에피택시장치에 도입하여 청정화했다. 또한, 이 경우, 일정한 표면재배열구조는 확인되지 않았다. 이것은 상기 (수 2)면(C면)의 경우에는 특히 안정되고 청정한 표면재배열구조가 아니기 때문이라고 생각된다.
다음에, 실시예 1과 마찬가지로 규소 및 탄소를 순차 공급하면, 우선, 기판의 표면에 17/9원자층분의 규소원자가 공급된 시점에서, 도 6에 나타낸 바와 같이, 3 ×3표면재배열구조의 상태로 된다. 또한, 상기 규소원자와 동일한 수 정도의 탄소원자가 공급되면, 3 ×3표면재배열구조를 나타내는 RHEED회절 스트리크가 약해져 1 ×1패턴에 가깝게 되고, 약 4원자층분의 원자수에 상당하는 육방정 탄화규소의 스텝플로우 성장이 발생한다.
이하, 상기 규소의 공급과 탄소의 공급을 반복함으로써, 표면재배열구조가 3 ×3과 1 ×1사이로 변화하면서, 평활한 표면을 가지는 양호한 결정성의 육방정 탄화규소 호모에피택셜박막이 얻어졌다.
이와 같이, 육방정 탄화규소의 C면상에 육방정 탄화규소를 결정성장시킬 경우에는 상기 실시예 1과 규소원자 및 탄소원자의 공급제어는 다르지만, 전과같이, 규소원자가 약간 과잉이 되도록 규소원자와 탄소원자를 공급하는 것에 의해, 비교적 낮은 온도로 양호한 결정구조의 탄화규소박막을 형성할 수 있다.
또한, 본 실시예 2에서도 상기 실시예 1에서 설명한 바와 같은 여러 가지의 변형이 가능하다.
(실시예 3)
본 발명의 실시예 3으로서, 육방정 탄화규소의 규소면(Si면)상에 입방정 탄화규소를 결정성장시키는 예를 설명한다.
이 실시예 3에 있어서는, (0001)면(Si면)의 상기 (수 1)방향으로 3.5°의 오프컷면을 가지는 6H 또는 4H의 탄화규소의 단결정기판을 사용한다. 이 기판을 실시예 1과 마찬가지로 분자선 에피텍시장치에 도입하여 1100℃로 가열하여 청정화했다. 이 경우에는 고에너지 반사전자선회절(RHEED)에 의해, 실시예 1과 마찬가지로 √3 ×√3의 표면재배열구조(도 4)인 것이 확인되었다.
다음에, 실시예 1과, 기판의 온도, 및 규소와 탄소의 공급량이 다른 점을 제외하고, 마찬가지로 하여 결정성장을 시킨다. 즉, 기판의 온도를 저하시키고 900℃로 유지한 후, 우선 규소를 공급하면, 실시예 1과 마찬가지로, 1/3원자층분의 규소원자가 공급되는 것에 의해, 상기 √3 ×√3의 표면재배열구조가 보다 선명하게 관찰되지만, 더욱 규소의 공급을 계속하면, 도 7에 나타낸 바와 같이, 16/9원자층분의 원자수의 과잉한 규소원자가 테라스상에 퇴적된 3 ×3표면재배열구조의 상태로 된다. 또한, 상기 규소원자와 같은수정도의 탄소원자가 공급되면, 3 ×3표면재배열구조를 나타내는 RHEED회절 스트리크가 약해지고, √3 ×√3패턴을 거쳐서 1 ×1패턴에 가깝게 되어 약 4원자층분의 원자수에 상당하는 입방정 탄화규소(111)의 스텝플로우 성장이 발생한다.
여기에서, 상기 실시예 1, 2와 같이 육방정이 아니고, 입방정이 결정성장하는 것은 기판의 온도가 900℃로 유지되어 있기 때문이다. 이와 같이 비교적 낮은 온도에서는 테라스(4)의 표면에 퇴적된 규소원자의 표면확산정도가 낮고, 탄소원자가 공급되었을 때, 테라스(4)상에서 상기 온도에 있어서 비교적 안정한 입방정의 결정화가 발생하기 쉽게 되어, 스텝 에지(5)부근에서 결정화하는 완전한 스텝플로우 성장이 행하여지지 않기 때문에, 상기와 같이 육방정 탄화규소상에 입방정 탄화규소를 헤테로에피텍셜성장시킬 수 있다.
이하, 상기 규소의 공급과 탄소의 공급을 반복하는 것에 의해, 표면재배열구조가 3 ×3에서 √3 ×√3, 1 ×1사이에서 변화하면서, 평활한 표면을 가지는 양호한 결정성의 입방정 탄화규소 헤테로에피텍셜박막이 얻어졌다.
상기와 같이, 규소원자가 약간 과잉이 되도록 규소원자와 탄소원자를 공급하는 것에 의해, 비교적 낮은 온도에서 탄화규소를 결정화시켜, 입방정 탄화규소박막을 형성하는 것이 용이하게 이루어진다. 특히, 상기와 같이 (0001)면의 상기 (수 1)방향의 오프컷면을 가지는 육방정 탄화규소기판상에 입방정 탄화규소를 스텝플로우 성장시킴으로써, 트윈이 아닌 단상의 입방정 탄화규소를 결정성장시킬 수 있다. 보다 구체적으로는, 예컨대 20㎛의 두께까지 입방정 탄화규소를 성장시킬 경우, 사방 1mm이상의 범위에 걸쳐서 무결함단결정표면을 가지는 헤테로 에피택셜박막이 얻어졌다.
또한, 원래의 탄화규소기판으로서 6H 또는 4H 중 어느 하나의 육방정 탄화규소기판을 사용한 경우라도, 동일한 결정성장이 행하여졌다. 또한, 상기 (수 2)면(C면)의 상기 (수 1)방향으로 3.5° 등의 오프컷면을 가지는 육방정 탄화규소기판을 사용해도 좋다. 또한, 원래의 탄화규소기판으로서 입방정 탄화규소기판을 사용해도 좋다. 이 경우에는 상기 육방정 탄화규소에서의 (0001)면 또는 상기 (수 2)면의 (수 1)방향의 오프컷면에 상당하는 (111)면(Si면) 또는 상기 (수 3)면(C면)의 〈112〉방향의 오프컷면을 가지는 입방정 탄화규소기판을 사용하면, 마찬가지로 양호한 결정구조의 입방정 탄화규소박막을 형성할 수 있다. 여기에서, 상기와 같이 육방정의 상기 (수 2)면(C면)이나, 입방정의 (111)면(Si면) 또는 상기 (수 3)면(C면)을 사용하여 입방정 탄화규소를 결정화시키는 경우도 규소원자 및 탄소원자의 공급제어의 지표로서 1 ×1 ∼ 3 ×3의 표면재배열구조를 적용할 수 있다. 또한, 상기 (수 5)방향 또는 〈110〉방향의 오프컷면을 가지는 육방정 또는 입방정의 탄화규소기판을 사용하는 경우에서도 형성되는 입방정 탄화규소결정에 트윈이 발생하기 쉽게는 되지만, 규소원자를 과잉으로 공급하는 것에 의해 비교적 낮은 온도에서 용이하게 결정화시킬 수 있다는 효과는 얻어진다.
또한, 본 실시예 3에 있어서도, 상기 외에, 상기 실시예 1에서 설명한 바와 같은 여러 가지의 변형이 가능하다.
(실시예 4)
상기 실시예 1∼3과 마찬가지로 하여 육방정 또는 입방정 탄화규소의 결정성장을 시킬 때, 2 ×10-8Torr정도의 압력으로 암모니아 가스를 공급했다. 이것에 의해, 적어도 5 ×1018개/㎤, 또는 기판온도 등의 조건에 따라서는 1019개/㎤이상이나, 또 5 ×1019개/㎤이상의 질소를 격자치환위치에 포함하고, 또 막 거칠기 등이 없는 양호한 결정성을 가지는 탄화규소결정박막을 형성할 수 있었다. 즉, 규소원자가 약간 과잉이 되도록 규소원자와 탄소원자를 공급하는 것에 의해, 기판의 온도를 상기와 같이 낮게 유지하여 결정화시킬 수 있기 때문에, 질소원자를 탄화규소결정의 격자치환위치로 효율좋게 도입시키고 고밀도도핑을 행하는 것이 용이하게 이루어진다.
(실시예 5)
탄화규소의 결정성장에 앞서서, 도 8에 나타낸 바와 같이, 육방정 탄화규소기판(11)의 표면에 개구부(12a)가 형성된 산화규소막(12)으로 이루어지는 마스크패턴을 형성했다. 보다 구체적으로는, 예컨대 500㎚의 두께인 산화규소막(12)을 예컨대 육방정 탄화규소기판(11)의 표면에 스퍼터증착하고, 버퍼 플루오르화 수소산 에칭을 사용한 포토리소그래피에 의해 패터닝하여 개구부(12a)를 형성했다.
상기 육방정 탄화규소기판(11)을 CVD성장실내에 도입하고, 상기 실시예 1∼3에서 분자선 에피택시장치를 사용한 경우와 마찬가지로, 규소원자가 약간 과잉이 되도록 규소원자와 탄소원자의 공급제어를 하고, 탄화규소결정을 에피텍셜성장시켰다. 이것에 의해, 결정성이 양호하고 평탄한 탄화규소박막을 개구부(12a)의 영역에만 선택적으로 형성할 수 있었다. 즉, 기판의 온도를 상기와 같이 낮게 유지할 수 있는 것에 의해, 산화규소막(12)에 손상을 주는 일이 없기 때문에, 기판의 소망하는 영역에만 탄화규소를 결정성장시키는 것이 용이하게 이루어진다.
또한, 마스크패턴의 재료는 상기한 바와 같이 산화규소막에 한정되지 않는다. 즉, 기판온도를 낮게 유지할 수 있기 때문에, 여러 가지의 공지의 마스크재료를 사용할 수 있다.
또한, CVD장치를 사용할 경우에 한정되지 않고, 실시예 1∼3과 마찬가지로 분자선 에피텍시장치를 사용할 경우에 상기와 같은 마스킹을 행하도록 해도 좋다.
(실시예 6)
육방정 탄화규소결정과 입방정 탄화규소결정이 적층된 탄화규소기판을 형성하는 예에 대해서 설명한다. 이 예에서는 육방정 탄화규소 결정층의 사이에, 입방정 탄화규소결정층이 개재된 적층구조가 형성된다.
우선, 도 9의 (a)에 나타낸 바와 같이, 상기 실시예 5와 마찬가지로, 마스크패턴인 산화규소막(12)을 사용하여, {0001}면의 상기 (수 1)방향으로 4°의 오프컷면(31b)을 가지는 6H 또는 4H의 육방정 탄화규소결정(31)상에 부분적으로 입방정 탄화규소결정(32)을 형성한다. 다음에, 버퍼 플루오르화 수소산 처리에 의해 도 9의 (b)에 나타낸 바와 같이, 산화규소막(12)을 제거하여 전처리기판(33)을 형성한다.
이 전처리기판(33)을 CVD성장실내에 도입하고, 통상의 스텝플로우 성장을 행한다. 보다 상세하게는, 예컨대 기압이 대기압, 기판온도는 1600℃, 캐리어가스로서의 수소를 2slm, 실란을 1sccm, 프로판을 1sccm의 CVD조건으로 결정성장시킨다.
이것에 의해, 도 9의 (c)에 나탄내 바와 같이, 예컨대 1시간에서 3㎛정도의 막두께의 육방정 탄화규소결정(34) 및 입방정 탄화규소결정(35)이 스텝플로우 성장한다. 이 경우, 기판온도가 비교적 높기 때문에, 각 스텝 에지(31a, 32a)에 있어서, 각각 원래의 결정구조와 동일한 결정구조의 스텝플로우 성장이 행하여진다. 즉, 육방정의 스텝 에지(31a)로부터는 육방정 탄화규소결정(34)이 성장하고, 입방정의 스텝 에지(32a)로부터는 입방정 탄화규소결정(35)이 성장하며, 각각 경사진 계면의 방향으로 결정화가 진행한다. 따라서, 육방정 탄화규소결정(34, 34)의 사이에 입방정 탄화규소결정(35)이 개재된 적층구조가 형성된다. 이와 같이 하여 형성된 육방정 탄화규소결정(34)과 입방정 탄화규소결정(35)과의 계면은 결함을 포함하지 않는 완전한 결정성을 가지는 급준한 계면인 것이 확인되었다.
상기와 같이, 미리 입방정 탄화규소결정이 형성된 영역과 육방정 탄화규소결정이 형성된 영역을 가지는 오프컷 기판을 사용하여 스텝플로우 성장시킴으로써, 입방정 탄화규소결정상에 육방정 탄화규소결정을 형성하거나, 또 육방정 탄화규소결정상에 입방정 탄화규소결정을 형성하거나, 또 양자를 교대로 형성하는 것이 용이하게 된다.
또한, 상기 전처리기판을 형성하기 위한 원래의 육방정 탄화규소기판으로서, 6H 또는 4H 중 어느 하나의 육방정 탄화규소기판을 사용한 경우라도, 마찬가지로 적층구조를 형성할 수 있다.
또한, 원래의 탄화규소기판의 오프컷각도(틸트각)는 상기와 같이 4°에 한정되지 않고, 0.05°이상, 10°이하 정도라면, 스텝플로우 성장에 의한 상기와 같은 적층구조를 용이하게 형성할 수 있다.
또한, 전처리기판의 형성이나 전처리기판의 스텝플로우 성장은 분자선 에피텍시장치 및 CVD장치를 사용하는 것에 한정되지 않고, 각각, 공지의 여러 가지의 결정성장방법을 적용할 수 있다.
또한, 전처리기판은 상기 실시예 5와 마찬가지로 하여 형성하는 것에 의해, 상기와 같이 트윈이 아닌 단상의 입방정 탄화규소결정이 형성된 전처리기판을 형성하는 것이 용이하게 되지만, 이것에 한정되지 않고, 기판상에 서로 결정계가 다른 양호한 결정성의 영역이 형성된 것이라면 되고, 특히, 600℃이상, 1800℃이하정도의 기판온도에서 다른 영역과 결정계가 다른 영역이 형성된 전처리기판을 사용하면, 계면의 결정성이 양호한 적층구조를 형성하는 것이 용이하게 된다.
(실시예 7)
상기 실시예 6과 마찬가지로, 육방정 탄화규소결정과 입방정 탄화규소결정이 적층된 탄화규소기판을 형성하는 다른 예에 대해서 설명한다. 이 예에서는 입방정 탄화규소결정층의 사이에, 육방정 탄화규소결정층이 개재된 적층구조가 형성된다.
우선, 상기 실시예 3과 마찬가지로 하여, 도 10의 (a)에 나타낸 바와 같이, 육방정 탄화규소결정(41)상의 전면(全面)에 걸쳐 막두께가 예컨대 30㎚인 입방정 탄화규소결정(42)을 성장시킨다.
다음에, 메탈마스크의 마스크패턴(43)을 사용하여 도 10의 (b)에 나타낸 바와 같이 입방정 탄화규소결정(42)의 소정의 영역(42a)의 부분에만 30keV의 가속전압으로 산소이온을 1016cm-2정도의 도즈(dose)량으로 이온 주입하고, 또 1100℃의 산소분위기중에서 웨트(wet) 산화를 1시간 행한다. 이것에 의해, 상기 영역(42a)의 부분의 입방정 탄화규소결정(42)은 완전한 산화막으로 된다.
그후, 버퍼 플루오르화 수소산 에칭처리를 행하면, 산화막으로 된 영역(42a)의 부분이 제거되고, 도 10의 (c)에 나타낸 바와 같이, 입방정 탄화규소결정(42)의 일부에 육방정 탄화규소결정(41)이 노출된 전처리기판(44)이 형성된다.
그래서, 실시예 6과 마찬가지로, 상기 전처리기판(44)을 CVD성장실내에 도입하여 결정성장시키면, 도 10의 (d)에 나타낸 바와 같이, 입방정 탄화규소결정(46, 46)의 사이에 육방정 탄화규소결정(45)이 개재된 적층구조가 형성된다.
(실시예 8)
4H 육방정 탄화규소결정층의 사이에, 6H 육방정 탄화규소결정층이 개재된 탄화규소기판을 형성하는 예에 대해서 설명한다.
우선, (0001)면(Si면)의 상기 (수 1)방향에 1°의 오프컷면을 가지는 4H 육방정 탄화규소의 단결정기판을 소정의 마스크패턴의 흑연판 또는 흑연쉬트(sheat)에 의해 마스크하여 CVD성장실내에 도입하고, 상기 마스크패턴에 대응하는 부분적인 영역에만 스텝플로우 성장을 행한다. 보다 상세하게는, 예컨대 기압이 대기압, 기판온도는 1500℃, 캐리어가스로서의 수소를 2slm, 실란을 1sccm, 프로판을 1sccm의 CVD조건에서 10분간 결정성장시키고, 4H 육방정 탄화규소기판의 표면에서의 소정의 영역에 0.5㎛정도의 막두께의 6H 육방정 탄화규소박막을 형성하여, 전처리기판으로 한다. 이 경우, 기판은 상기와 같이 4H 탄화규소이지만, 기판온도가 상기와 같이 1500℃로 유지되고, 또한, 테라스폭이 비교적 넓은(오프컷각도가 1°이다) 것에 의해 6H 탄화규소결정이 성장한다. 즉, 상기와 같은 기판온도 등의 경우, 테라스의 표면에서의 규소원자 및 탄소원자의 표면확산정도가 불충분하게 되고, 스텝 에지부근에서 결정화하는 완전한 스텝플로우 성장이 행해지지 않고, 테라스상에서, 상기 온도에서 비교적 안정한 6H 탄화규소의 결정화가 발생하기 쉽게 되어, 헤테로에피택셜성장하는 것으로 된다.
다음에, 상기 전처리기판을 CVD성장실내에 도입하여, 통상의 스텝플로우 성장을 행한다. 보다 상세하게는, 예컨대 기압이 대기압, 기판온도는 1600℃, 캐리어가스로서의 수소를 2slm, 실란을 1sccm, 프로판을 1sccm의 CVD조건에서 결정성장시킨다.
이것에 의해, 예컨대 1시간동안 3㎛정도의 막두께의 4H 및 6H의 육방정 탄화규소결정이 스텝플로우 성장한다. 이 경우, 기판온도가 높기 때문에, 각 스텝 에지에 있어서, 각각 원래의 결정구조와 동일한 결정구조의 스텝플로우 성장이 행하여진다. 즉, 4H 또는 6H의 스텝 에지로부터는 각각 4H 또는 6H의 육방정 탄화규소결정이 성장하고, 각각 경사진 계면의 방향으로 결정화가 진행한다. 따라서, 4H 육방정 탄화규소결정의 사이에 6H 육방정 탄화규소결정이 개재된 적층구조가 형성된다.
또한, 서로 다른 결정계의 탄화규소결정층의 적층은 상기 실시예 6∼8에서 나타낸 것에 한정되지 않고, 미리 부분적으로 서로 다른 결정계의 탄화규소결정영역이 형성된 오프컷기판을 사용하여 스텝플로우 성장시킴으로써, 여러 가지의 결정계의 탄화규소결정층을 복수적층하는 것이 용이하게 된다.
(실시예 9)
상기 실시예 8에 나타낸 CVD조건에서, 기판온도를 1600℃, 기판을 6H 육방정 탄화규소결정의 {0001}면에서 상기 (수 1)방향으로 3.5°경사진 오프컷면으로서 5㎛의 막두께로 결정성장시키면, 스텝번칭이 거의 일어나지 않고, 10㎚이하의 표면 거칠기가 얻어졌다. 한편, 동일한 조건에서 오프컷방향을 상기 (수 5)로 한 경우에는 스텝번칭에 의해 5㎛의 막두께의 성장 후에, 표면 거칠기가 수십㎚ 이상의 거칠기를 나타냈다. 또한, 형성된 탄화규소결정의 결정성은 모두 양호하였다.
즉, 예컨대 미세가공에 사용하는 경우 등, 스텝번칭에 기인하는 표면 거칠기증대가 문제로 되는 경우에는, 상기 (수 1)방향의 오프컷방향을 사용하는 것에 의해, 그 문제를 해소할 수 있다.
또한, 6H의 탄화규소의 경우에 한정되지 않고, 다른 결정계의 탄화규소의 경우에도 동일한 효과는 얻어진다.
(실시예 10)
상기 실시예 6∼8에 나타낸 바와 같은 탄화규소기판을 사용한 반도체 소자의 예를 설명한다.
이 반도체 소자는 도 11에 나타낸 바와 같이, 반절연성의 육방정 탄화규소기판(51)상에 입방정 탄화규소층(52)이 급준한 헤테로계면을 통해 적층되고, 또한 입방정 탄화규소층(52)의 표면에 질소(N)도프된 도프육방정 탄화규소층(53)이 적층되어 있다. 상기와 같은 층모양 구조는 상기 실시예 6∼8에 나타낸 바와 같은 방법에 의해 형성되어 있다.
상기 도프 육방정 탄화규소층(53)의 상방에는 소스전극(54), 드레인 전극(55), 및 게이트 전극(56)이 설치되어 있다. 소스전극(54) 및 드레인 전극(55)은 니켈(Ni)의 증착 및 포토리소그래피에 의해 형성되고, 아르곤(Ar)에 의한 1000℃에서 3분간의 열처리에 의해 얼로이화 하고 있다. 이들의 소즈전극(54) 및 드레인 전극(55)은 도프육방정 탄화규소층(53)에 옴(ohmic)접합되어 있다. 한편, 게이트 전극은 금(Au)의 증착 및 포토리소그래피에 의해 형성되고, 도프 육방정 탄화규소층(53)에 쇼트키(schottky) 접합되어 있다.
상기 육방정 탄화규소층(52)과 도프 육방정 탄화규소층(53)과의 계면에 형성되는 캐리어에 의한 2차원 전자층(57)은 소스전극(54)과 드레인전극(55)사이의 전기전도에 영향을 준다. 즉, 게이트 전극(56)에 인가되는 바이어스전위에 따라서, 2차원전자층(57)이 제어되고, 소스전극(54), 드레인 전극(55)사이의 도통(導通)상태가 변화하여 고속의 FET로서 동작한다. 구체적으로는 1㎛의 게이트간격의 소자에 있어서, 10㎒이상의 주파수에서 게인(gain)이 관측되었다.
이상에 설명한 바와 같이, 본 발명에 의하면, 탄화규소결정을 스텝플로우 성장시킬 때, 규소원자가 약간 과잉이 되도록 규소원자와 탄소원자를 공급하는 것에 의해, 비교적 낮은 온도에서 양호한 결정구조의 탄화규소박막을 에피택셜성장시킬 수 있음과 동시에, 마스킹에 의한 선택적인 영역에서의 결정성장이나 고농도의 질소도핑을 용이하게 행하는 것도 가능하다. 또한, 미리 서로 다른 결정계의 탄화규소결정이 형성된 영역을 가지는 오프컷기판을 사용하여 스텝플로우 성장시킴으로써, 서로 다른 결정계의 탄화규소결정이 적층된 탄화규소기판을 형성하는 것이 용이하게 된다. 또한, 서로 다른 결정계의 탄화규소결정이 적층된 탄화규소기판을 사용하여 반도체 소자를 형성하는 것에 의해 고속동작이 가능한 반도체 소자를 얻을 수 있다는 효과를 이룰 수 있다. 따라서, 반도체 기판이나 반도체 소자를 사용하는 여러 가지의 반도체 장치 등의 분야에 있어서 유용하다.

Claims (40)

  1. 규소원자와 탄소원자를 탄화규소기판의 표면에 공급하여 탄화규소결정을 성장시키는 탄화규소기판의 제조방법에 있어서,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 {0001}면 및 입방정 탄화규소결정의 {111}면에서 선택되는 어느 하나의 면에서 0.05°이상, 또 10°이하 경사진 오프컷(offcut)면임과 동시에,
    상기 탄화규소기판의 표면에 있어서, 규소원자가 탄소원자에 대하여 과잉이 되도록 상기 규소원자 및 상기 탄소원자의 공급량이 제어되는 것을 특징으로 하는 탄화규소기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 성장시키는 탄화규소결정이 육방정 탄화규소결정임과 동시에,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 {0001}면에서 거의 하기 (수 1)방향으로 경사진 오프컷면인 것을 특징으로 하는 탄화규소기판의 제조방법.
    (수 1)
  3. 제 1 항에 있어서,
    상기 성장시키는 탄화규소결정이 입방정 탄화규소결정임과 동시에,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 {0001}면에서 거의 상기 (수 1)방향으로 경사진 오프컷면, 및 입방정 탄화규소결정의 {111}면에서 거의 〈112〉방향으로 경사진 오프컷면으로 선택되는 어느 하나의 면인 것을 특징으로 하는 탄화규소기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 (0001)면이고,
    상기 성장시키는 탄화규소결정이 육방정 탄화규소결정임과 동시에,
    상기 규소원자 및 상기 탄소원자의 공급량의 제어가 상기 탄화규소기판의 표면구조가 거의 1 ×1표면구조와 거의 √3 ×√3표면재배열구조의 사이가 되도록 행하여지는 것을 특징으로 하는 탄화규소기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 (0001)면, 및 입방정 탄화규소결정의 (111)면으로 선택되는 어느 하나의 면이고,
    상기 성장시키는 탄화규소결정이 입방정 탄화규소결정임과 동시에,
    상기 규소원자 및 상기 탄소원자의 공급량의 제어가, 상기 탄화규소기판의 표면구조가 거의 1 ×1표면구조와 거의 3 ×3표면재배열구조의 사이가 되도록 행해지는 것을 특징으로 하는 탄화규소기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 하기 (수 2)면이고,
    상기 성장시키는 탄화규소결정이 육방정 탄화규소결정임과 동시에,
    상기 규소원자 및 상기 탄소원자의 공급량의 제어가, 상기 탄화규소기판의 표면구조가 거의 1 ×1표면구조와 거의 3 ×3표면재배열구조의 사이가 되도록 행해지는 것을 특징으로 하는 탄화규소기판의 제조방법.
    (수 2)
  7. 제 1 항에 있어서,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 상기 (수 2)면, 및 입방정 탄화규소의 하기(수 3)면에서 선택되는 어느 하나의 면이고,
    상기 성장시키는 탄화규소결정이 입방정 탄화규소결정임과 동시에,
    상기 규소원자 및 상기 탄소원자의 공급량의 제어가 상기 탄화규소기판의 표면구조가 거의 1 ×1 표면구조와 거의 3 ×3표면재배열구조의 사이가 되도록 행해지는 것을 특징으로 하는 탄화규소기판의 제조방법.
    (수 3)
  8. 제 1 항에 있어서,
    상기 규소원자 및 상기 탄소원자의 공급량의 제어가 상기 탄화규소기판의 표면에 존재하고, 상기 표면에 규소-규소결합에 의해 결합하고 있는 과잉의 규소원자의 수가 상기 탄화규소결정에서의 5원자층분 이하가 되도록 행해지는 것을 특징으로 하는 탄화규소기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 탄화규소기판의 표면에 공급되는 상기 규소원자와 상기 탄소원자 중, 적어도 어느 한쪽이 간헐적으로 공급되는 것을 특징으로 하는 탄화규소기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 규소원자가 연속적으로 공급되는 한편, 상기 탄소원자가 간헐적으로 공급되는 것을 특징으로 하는 탄화규소기판의 제조방법.
  11. 제 9 항에 있어서,
    상기 규소원자와 상기 탄소원자가 각각, 서로 다른 타이밍으로 간헐적으로 공급됨과 동시에,
    상기 규소원자만의 공급은 상기 탄화규소기판의 표면재배열구조가, 거의 √3 ×√3 표면재배열구조, 및 3 ×3 표면재배열구조에서 선택되는 어느 하나의 표면재배열구조가 될 때까지 행해지는 한편,
    상기 탄소원자의 공급은 상기 탄화규소기판의 표면재배열구조가 거의 1 ×1 표면구조가 될 때까지 행해지는 것을 특징으로 하는 탄화규소기판의 제조방법.
  12. 제 1 항에 있어서,
    상기 탄화규소기판의 표면의 온도가 600℃이상, 또 1300℃이하로 유지된 상태에서, 상기 탄화규소결정을 성장시키는 것을 특징으로 하는 탄화규소기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 탄화규소기판의 표면에 반응성 질소함유가스를 공급함으로써, 탄화규소결정에 질소를 도핑하는 것을 특징으로 하는 탄화규소기판의 제조방법.
  14. 제 12 항에 있어서,
    상기 탄화규소기판을 소정의 마스킹패턴을 가지는 마스킹부재에 의해 덮고, 상기 탄화규소기판에서의 소정의 영역에만 상기 탄화규소결정을 성장시키는 것을 특징으로 하는 탄화규소기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 마스킹부재가 산화규소박막인 것을 특징으로 하는 탄화규소기판의 제조방법.
  16. 제 1항에 있어서,
    상기 탄화규소결정의 성장개시시에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 (0001)면, 및 입방정 탄화규소결정의 {111}면에서 선택되는 어느 하나의 면임과 동시에,
    상기 탄화규소결정을 성장시키는데 앞서서, 상기 탄화규소기판의 표면재배열구조가 거의 √3 ×√3표면재배열구조가 되도록 상기 탄화규소기판의 표면을 청정화하는 것을 특징으로 하는 탄화규소기판의 제조방법.
  17. 제 16 항에 있어서,
    수소분위기 중 및 진공 중에서 선택되는 어느 하나 중에서, 상기 탄화규소기판의 표면의 온도가 800℃이상, 또 1300℃이하가 되도록 상기 탄화규소기판을 가열함으로써, 상기 청정화를 행하는 것을 특징으로 하는 탄화규소기판의 제조방법.
  18. 서로 다른 결정계의 탄화규소결정이 적층된 탄화규소기판의 제조방법에 있어서,
    제1 탄화규소결정이 형성된 영역과, 상기 제1 탄화규소결정과 다른 결정계인 제2 탄화규소결정이 형성된 영역을 가지는 전처리기판에 있어서, 상기 제1 탄화규소결정 및 제2 탄화규소결정의 결정면이 상기 전처리기판의 표면에 대하여 경사진 상기 전처리기판을 형성하는 공정과,
    상기 전처리기판에서의 상기 제1 탄화규소결정, 및 상기 제2 탄화규소결정을 각각 스텝플로우 성장시킴으로써, 상기 제1 탄화규소결정, 및 상기 제2 탄화규소결정에서 성장된 서로 결정계가 다른 탄화규소결정의 적층구조를 형성하는 공정을 가지는 것을 특징으로 하는 탄화규소기판의 제조방법.
  19. 제 18 항에 있어서,
    상기 전처리기판을 형성하는 공정은,
    상기 제1 탄화규소결정을 가지는 원탄화규소기판 상에서의 소정의 영역에 상기 제2 탄화규소결정을 스텝플로우 성장시키는 공정을 가지는 것을 특징으로 하는 탄화규소기판의 제조방법.
  20. 제 18 항에 있어서,
    상기 전처리기판을 형성하는 공정은,
    상기 제1 탄화규소결정을 가지는 원탄화규소기판 상에, 상기 제2 탄화규소결정을 스텝플로우 성장시키는 공정과,
    상기 제2 탄화규소결정에서의 소정의 영역의 부분을 제거하고, 상기 제1 탄화규소결정을 부분적으로 노출시키는 공정을 가지는 것을 특징으로 하는 탄화규소기판의 제조방법.
  21. 제 18 항에 있어서,
    상기 제1 탄화규소결정은 그 {0001}면이 상기 전처리기판의 상기 표면에 대하여 경사진 육방정 탄화규소결정임과 동시에,
    상기 제2 탄화규소결정은, 상기 제1 탄화규소결정에서의 소정의 영역의 부분이 스텝플로우 성장하여 형성된 입방정 탄화규소결정인 것을 특징으로 하는 탄화규소기판의 제조방법.
  22. 제 18 항에 있어서,
    상기 제1 탄화규소결정은 그 {0001}면이 상기 전처리기판의 상기 표면에 대하여 경사진 4H 육방정 탄화규소결정임과 동시에,
    상기 제2 탄화규소결정은, 상기 제1 탄화규소결정에서의 소정의 영역의 부분이 스텝플로우 성장하여 형성된 6H 육방정 탄화규소결정인 것을 특징으로 하는 탄화규소기판의 제조방법.
  23. 제 18 항에 있어서,
    상기 제1 탄화규소결정의 표면이 육방정 탄화규소결정의 {0001}면에서 0.05°이상, 또 10°이하 경사진 오프컷면임과 동시에,
    상기 제2 탄화규소결정은 상기 제1 탄화규소결정의 표면에서의 소정의 영역에 있어서, 규소원자가 탄소원자에 대하여 과잉이 되도록 상기 규소원자 및 상기 탄소원자의 공급량이 제어되어 형성된 탄화규소결정인 것을 특징으로 하는 탄화규소기판의 제조방법.
  24. 제 23 항에 있어서,
    상기 제1 탄화규소결정의 표면이 육방정 탄화규소결정의 {0001}면에서 거의 상기 (수 1)방향으로 경사진 오프컷면인 것을 특징으로 하는 탄화규소기판의 제조방법.
  25. 제 23 항에 있어서,
    상기 제1 탄화규소결정의 표면의 온도가 600℃이상, 또 1800℃이하로 유지된 상태에서, 상기 제2 탄화규소결정을 성장시키는 것을 특징으로 하는 탄화규소기판의 제조방법.
  26. 규소원자와 탄소원자가 탄화규소기판의 표면에 공급되어 성장된 탄화규소결정을 가지는 탄화규소기판에 있어서,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 {0001}면, 및 입방정 탄화규소결정의 {111}면에서 선택되는 어느 하나의 면에서 0.05°이상, 또 10°이하 경사진 오프컷면임과 동시에,
    상기 탄화규소결정이 상기 탄화규소기판의 표면에 있어서, 규소원자가 탄소원자에 대하여 과잉이 되도록 상기 규소원자 및 상기 탄소원자의 공급량이 제어되어 성장된 탄화규소결정인 것을 특징으로 하는 탄화규소기판.
  27. 제 26 항에 있어서,
    상기 성장된 탄화규소결정이 입방정 탄화규소결정이고,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소기판의 표면이 육방정 탄화규소결정의 {0001}면에서 거의 상기 (수 1)방향으로 경사진 오프컷면임과 동시에,
    상기 탄화규소결정이 사방 1㎜이상의 범위에 걸쳐서 무결함 단결정표면을 가지는 것을 특징으로 하는 탄화규소기판.
  28. 제 26 항에 있어서,
    상기 탄화규소결정의 성장시에, 상기 탄화규소기판의 표면에 반응성 질소함유가스가 공급됨으로써, 탄화규소결정에서의 격자치환위치에 5 ×1018개/㎤이상의 질소를 포함하는 것을 특징으로 하는 탄화규소기판.
  29. 규소원자와 탄소원자가 탄화규소기판의 표면에 공급되어 성장된 탄화규소결정을 가지는 탄화규소기판에 있어서,
    상기 탄화규소결정이 상기 탄화규소결정의 성장전에서의 상기 탄화규소기판의 결정계와 다른 결정계를 가짐과 동시에, 상기 탄화규소기판에서의 소정의 선택적인 영역에서 결정성장하고 있는 것을 특징으로 하는 탄화규소기판.
  30. 규소원자와 탄소원자가 탄화규소기판의 표면에 공급되어 스텝플로우 성장된 탄화규소결정을 가지는 탄화규소기판에 있어서,
    상기 탄화규소결정이 육방정 탄화규소결정, 및 입방정 탄화규소결정에서 선택되는 어느 하나임과 동시에,
    상기 탄화규소결정의 표면에, 육방정 탄화규소결정에서의 하기 (수 4)방향의 스텝 에지 및 입방정 탄화규소결정에서의 [110]방향의 스텝 에지에서 선택되는 어느 하나의 스텝 에지를 가지는 것을 특징으로 하는 탄화규소기판.
    (수 4)
  31. 규소원자와 탄소원자가 탄화규소기판의 표면에 공급되어 스텝플로우 성장된 탄화규소결정을 가지는 탄화규소기판에 있어서,
    상기 탄화규소결정이 육방정 탄화규소결정 및 입방정 탄화규소결정에서 선택되는 어느 하나이고,
    상기 탄화규소결정의 성장개시전에서의 상기 탄화규소결정의 표면이 육방정 탄화규소결정의 {0001}면에서 상기 (수 1)방향으로 경사진 오프컷면 및 입방정 탄화규소결정의 {111}면에서 〈112〉방향으로 경사진 오프컷면에서 선택되는 어느 하나의 면임과 동시에,
    상기 탄화규소결정의 표면 거칠기가 10㎚이하인 것을 특징으로 하는 탄화규소기판.
  32. 서로 다른 결정계이고, 또 각각 단상(單相)의 제1 탄화규소결정과 제2 탄화규소결정을 포함하고, 상기 제1 탄화규소결정과 상기 제2 탄화규소결정이 결정구조의 급준한 계면을 통해 적층되어 있는 것을 특징으로 하는 탄화규소기판.
  33. 제 32 항에 있어서,
    상기 제1 탄화규소결정 및 제2 탄화규소결정은 서로 다른 결정계를 가지는 탄화규소결정이 형성된 영역을 가지는 전처리기판에서의 상기 각 영역의 탄화규소결정이 각각 스텝플로우 성장하는 것에 의해 형성되어 있는 것을 특징으로 하는 탄화규소기판.
  34. 제 33 항에 있어서,
    상기 전처리기판은 육방정 탄화규소결정의 {0001}면에서 0.05°이상, 또 10°이하 경사진 오프컷면을 가지는 원탄화규소기판과, 상기 원탄화규소기판의 표면에 있어서, 규소원자가 탄소원자에 대하여 과잉이 되도록 상기 규소원자 및 상기 탄소원자의 공급량이 제어되어 형성된 탄화규소결정에 의해, 상기 서로 다른 결정계를 가지는 탄화규소결정의 영역이 형성된 것을 특징으로 하는 탄화규소기판.
  35. 제 34 항에 있어서,
    상기 원탄화규소기판의 표면이 육방정 탄화규소결정의 {0001}면에서 거의 상기 (수 1) 방향으로 경사진 오프컷면인 것을 특징으로 하는 탄화규소기판.
  36. 제 32 항에 있어서,
    상기 제1 탄화규소결정 및 상기 제2 탄화규소결정이, {0001}면을 가지는 육방정 탄화규소결정 및 {111}면을 가지는 입방정 탄화규소결정 중 어느 한쪽과 다른 쪽임과 동시에, 상기 제1 탄화규소결정 및 상기 제2 탄화규소결정 중 어느 한쪽의 상기 면상에 다른 쪽이 적층되어 있는 것을 특징으로 하는 탄화규소기판.
  37. 제 32 항에 있어서,
    상기 제1 탄화규소결정 및 상기 제2 탄화규소결정이, {0001}면을 가지는 6H 육방정 탄화규소결정 및 {0001}면을 가지는 4H 육방정 탄화규소결정 중 어느 한쪽과 다른 쪽임과 동시에, 상기 제1 탄화규소결정 및 상기 제2 탄화규소결정 중 어느 한쪽의 상기 면상에 다른 쪽이 적층되어 있는 것을 특징으로 하는 탄화규소기판.
  38. 제 32 항에 있어서,
    2층의 상기 제1 탄화규소결정과, 1층의 상기 제2 탄화규소결정을 포함하고,
    상기 제1 탄화규소결정이 {0001}면을 가지는 육방정 탄화규소결정인 한편, 상기 제2 탄화규소결정이 {111}면을 가지는 입방정 탄화규소결정임과 동시에, 상기 2층의 제1 탄화규소결정과 상기 1층의 제2 탄화규소결정이, 상기 2층의 제1 탄화규소결정의 사이에 상기 1층의 제2 탄화규소결정이 위치하도록 적층되어 있는 것을 특징으로 하는 탄화규소기판.
  39. 제 32 항에 있어서,
    2층의 상기 제1 탄화규소결정과, 1층의 상기 제2 탄화규소결정을 포함하고,
    상기 제1 탄화규소결정이 {0001}면을 가지는 4H 육방정 탄화규소결정인 한편, 상기 제2 탄화규소결정이 {0001}면을 가지는 6H 육방정 탄화규소결정임과 동시에, 상기 2층의 제1 탄화규소결정과, 상기 1층의 제2 탄화규소결정이 상기 2층의 제1 탄화규소결정의 사이에 상기 1층의 제2 탄화규소결정이 위치하도록 적층되어 있는 것을 특징으로 하는 탄화규소기판.
  40. 서로 다른 결정계이고, 또 각각 단상의 제1 탄화규소결정과 제2 탄화규소결정을 포함하고, 상기 제1 탄화규소결정과 상기 제2 탄화규소결정이 결정구조의 급준한 계면을 통해 적층된 탄화규소기판을 가지는 것을 특징으로 하는 반도체 소자.
KR1019997003617A 1997-08-27 1998-08-27 탄화규소기판 및 그 제조방법, 및 탄화규소기판을 사용한 반도체소자 KR20000068834A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-230770 1997-08-27
JP23077097 1997-08-27

Publications (1)

Publication Number Publication Date
KR20000068834A true KR20000068834A (ko) 2000-11-25

Family

ID=16913000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997003617A KR20000068834A (ko) 1997-08-27 1998-08-27 탄화규소기판 및 그 제조방법, 및 탄화규소기판을 사용한 반도체소자

Country Status (8)

Country Link
US (1) US6270573B1 (ko)
EP (1) EP0962963A4 (ko)
KR (1) KR20000068834A (ko)
CN (1) CN1237272A (ko)
BR (1) BR9806136A (ko)
CA (1) CA2269912A1 (ko)
RU (1) RU99111953A (ko)
WO (1) WO1999010919A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013343B2 (en) 2004-10-29 2011-09-06 Sumitomo Electric Industries, Ltd. Silicon carbide single crystal, silicon carbide substrate and manufacturing method for silicon carbide single crystal

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH2193H1 (en) * 2001-01-30 2007-07-03 The United States Of America As Represented By The Secretary Of The Air Force Method of growing homoepitaxial silicon carbide
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US7396563B2 (en) * 2002-05-23 2008-07-08 Sixtron Advanced Materials, Inc. Ceramic thin film on various substrates, and process for producing same
ITMI20021724A1 (it) * 2002-08-01 2004-02-02 Siemens Mobile Comm Spa Controllore per stazioni radio base gsm e 3g in una core
JP2004219261A (ja) * 2003-01-15 2004-08-05 Fuji Photo Film Co Ltd 薄膜の解析方法
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy
JP4238357B2 (ja) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
US6972236B2 (en) * 2004-01-30 2005-12-06 Chartered Semiconductor Manufacturing Ltd. Semiconductor device layout and channeling implant process
WO2005116307A1 (ja) 2004-05-27 2005-12-08 Bridgestone Corporation 炭化ケイ素単結晶ウェハの製造方法
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4775102B2 (ja) 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
WO2007034761A1 (en) * 2005-09-20 2007-03-29 Showa Denko K.K. Semiconductor device and method for fabrication thereof
US20080203399A1 (en) * 2006-09-18 2008-08-28 Spencer Michael G Polarization doped transistor channels in sic heteropolytypes
KR20090089362A (ko) 2006-11-10 2009-08-21 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
WO2008062729A1 (fr) 2006-11-21 2008-05-29 Sumitomo Electric Industries, Ltd. Dispositif semiconducteur en carbure de silicium et son procédé de fabrication
WO2008123213A1 (ja) * 2007-03-26 2008-10-16 Kyoto University 半導体装置及び半導体製造方法
DE102008016696A1 (de) * 2007-03-30 2008-12-11 Rev Renewable Energy Ventures, Inc. Plasmaunterstützte Organofunktionalisierung von Siliciumtetrahalogeniden oder von Organohalogensilanen
JP4532536B2 (ja) * 2007-12-19 2010-08-25 トヨタ自動車株式会社 半導体装置
JPWO2009104299A1 (ja) * 2008-02-22 2011-06-16 住友電気工業株式会社 半導体装置および半導体装置の製造方法
US8221546B2 (en) * 2008-03-26 2012-07-17 Ss Sc Ip, Llc Epitaxial growth on low degree off-axis SiC substrates and semiconductor devices made thereby
US20100072484A1 (en) * 2008-09-23 2010-03-25 Triquint Semiconductor, Inc. Heteroepitaxial gallium nitride-based device formed on an off-cut substrate
KR101333337B1 (ko) * 2009-01-30 2013-11-25 신닛테츠스미킨 카부시키카이샤 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
US8344420B1 (en) 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8574528B2 (en) * 2009-09-04 2013-11-05 University Of South Carolina Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
JP2011066355A (ja) * 2009-09-18 2011-03-31 Showa Denko Kk 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ
US20120003812A1 (en) * 2009-11-24 2012-01-05 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor substrate
JPWO2011092808A1 (ja) * 2010-01-27 2013-05-30 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP4880052B2 (ja) * 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
US10208238B2 (en) 2010-10-08 2019-02-19 Advanced Ceramic Fibers, Llc Boron carbide fiber reinforced articles
US10954167B1 (en) 2010-10-08 2021-03-23 Advanced Ceramic Fibers, Llc Methods for producing metal carbide materials
US9803296B2 (en) 2014-02-18 2017-10-31 Advanced Ceramic Fibers, Llc Metal carbide fibers and methods for their manufacture
JPWO2012127748A1 (ja) * 2011-03-22 2014-07-24 住友電気工業株式会社 炭化珪素基板
DE112012004193T5 (de) * 2011-10-07 2014-07-03 Asahi Glass Co., Ltd. Siliziumcarbid-Einkristallsubstrat und Polierlösung
WO2013069067A1 (ja) * 2011-11-11 2013-05-16 学校法人関西学院 ナノメーター標準原器及びナノメーター標準原器の製造方法
JP6296394B2 (ja) * 2012-08-26 2018-03-20 国立大学法人名古屋大学 ３Ｃ−ＳｉＣ単結晶およびその製造方法
MD4280C1 (ro) * 2013-09-04 2014-10-31 Государственный Университет Молд0 Procedeu de creştere a structurii pInP-nCdS
US9917170B2 (en) * 2016-04-22 2018-03-13 Infineon Technologies Ag Carbon based contact structure for silicon carbide device technical field
US10793478B2 (en) 2017-09-11 2020-10-06 Advanced Ceramic Fibers, Llc. Single phase fiber reinforced ceramic matrix composites
MD4554C1 (ro) * 2017-10-18 2018-09-30 Государственный Университет Молд0 Procedeu de majorare a eficienţei celulelor fotovoltaice pe baza p+InP-p-InP-n+CdS
JP2023553477A (ja) * 2020-12-18 2023-12-21 エムアイツー‐ファクトリー ジーエムビーエイチ 電子半導体部品、および電子半導体部品用の前処理された複合基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927544A (ja) 1982-08-09 1984-02-14 Hitachi Ltd 半導体基板とその製造方法およびこれを用いた半導体装置
US5272107A (en) 1983-09-24 1993-12-21 Sharp Kabushiki Kaisha Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JPS60145992A (ja) 1983-12-29 1985-08-01 Sharp Corp 炭化珪素単結晶基板の製造方法
JPS6347984A (ja) 1986-08-18 1988-02-29 Fujitsu Ltd 半導体装置
JPS63179516A (ja) 1987-01-20 1988-07-23 Sanyo Electric Co Ltd Ｓｉｃ発光ダイオードの製造方法
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4912063A (en) 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
JPH02172894A (ja) 1988-12-22 1990-07-04 Nec Corp 半導体の選択的結晶成長方法
JPH02177534A (ja) 1988-12-28 1990-07-10 Fujitsu Ltd 半導体装置の製造方法
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5230768A (en) * 1990-03-26 1993-07-27 Sharp Kabushiki Kaisha Method for the production of SiC single crystals by using a specific substrate crystal orientation
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
AU2250392A (en) * 1991-06-12 1993-01-12 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
JPH04372122A (ja) 1991-06-20 1992-12-25 Sanyo Electric Co Ltd エピタキシャル結晶層の形成方法
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US6083812A (en) * 1993-02-02 2000-07-04 Texas Instruments Incorporated Heteroepitaxy by large surface steps
JPH07172997A (ja) 1993-12-16 1995-07-11 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法及び製造装置
US5529949A (en) 1994-03-17 1996-06-25 Kent State University Process of making thin film 2H α-sic by laser ablation
US5766343A (en) * 1995-01-17 1998-06-16 The United States Of America As Represented By The Secretary Of The Navy Lower bandgap, lower resistivity, silicon carbide heteroepitaxial material, and method of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013343B2 (en) 2004-10-29 2011-09-06 Sumitomo Electric Industries, Ltd. Silicon carbide single crystal, silicon carbide substrate and manufacturing method for silicon carbide single crystal

Also Published As

Publication number Publication date
CN1237272A (zh) 1999-12-01
RU99111953A (ru) 2001-03-10
BR9806136A (pt) 1999-10-26
EP0962963A1 (en) 1999-12-08
US6270573B1 (en) 2001-08-07
CA2269912A1 (en) 1999-03-04
WO1999010919A1 (fr) 1999-03-04
EP0962963A4 (en) 2004-08-04

Similar Documents

Publication Publication Date Title
KR20000068834A (ko) 탄화규소기판 및 그 제조방법, 및 탄화규소기판을 사용한 반도체소자
EP1349203B1 (en) ZnO-containing compound semiconductor device
JPH11162850A (ja) 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
EP1258544B1 (en) Compound crystal and method of manufacturing same
TWI484538B (zh) 半導體基板、半導體基板之製造方法及電子裝置
US8338833B2 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
JP5346052B2 (ja) ダイヤモンド薄膜及びその製造方法
KR20100092932A (ko) 반도체 기판 및 반도체 기판의 제조 방법
EP1972702B1 (en) Method for manufacturing aluminum nitride crystal, aluminum nitride crystal, aluminum nitride crystal substrate and semiconductor device
JP3750622B2 (ja) エピタキシャル膜付きＳｉＣウエハ及びその製造方法並びにＳｉＣ電子デバイス
KR100715828B1 (ko) 반도체 결정성장방법
US20070224784A1 (en) Semiconductor material having an epitaxial layer formed thereon and methods of making same
US5656828A (en) Electronic component with a semiconductor composite structure
GB2292253A (en) Composite structure having a semiconductor layer arranged on a diamond layer
US5232862A (en) Method of fabricating a transistor having a cubic boron nitride layer
JPH04233277A (ja) 立方晶窒化ホウ素の層を有するトランジスター
US5081053A (en) Method for forming a transistor having cubic boron nitride layer
JP3985288B2 (ja) 半導体結晶成長方法
MXPA99003711A (en) Silicon carbide substrate, process for producing the same, and semiconductor element containing silicon carbide substrate
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
US20240055256A1 (en) Method for manufacturing a contact on a silicon carbide semiconductor substrate, and silicon carbide semiconductor device
JP4178231B2 (ja) ＳｉＣエピタキシャル薄膜の多形制御の方法及び同方法で作製したＳｉＣエピタキシャル薄膜
EP0504960B1 (en) Phosphorus-alloyed cubic boron nitride films
JP3580988B2 (ja) エピタキシャル膜の成長法
Nishino et al. Channel Epitaxy of 3C-SiC on Si substrates by CVD

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid