JP2011066355A - 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ - Google Patents

再生基板の製造方法、再生基板、窒化物半導体素子及びランプ Download PDF

Info

Publication number
JP2011066355A
JP2011066355A JP2009217947A JP2009217947A JP2011066355A JP 2011066355 A JP2011066355 A JP 2011066355A JP 2009217947 A JP2009217947 A JP 2009217947A JP 2009217947 A JP2009217947 A JP 2009217947A JP 2011066355 A JP2011066355 A JP 2011066355A
Authority
JP
Japan
Prior art keywords
substrate
laminated semiconductor
temperature
semiconductor wafer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009217947A
Other languages
English (en)
Inventor
Katsuteru Kusuki
克輝 楠木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2009217947A priority Critical patent/JP2011066355A/ja
Priority to PCT/JP2010/065338 priority patent/WO2011033970A1/ja
Priority to US13/393,150 priority patent/US20120153346A1/en
Publication of JP2011066355A publication Critical patent/JP2011066355A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板の損傷を抑制しつつ、積層半導体ウエハから積層半導体層を除去する。
【解決手段】処理対象となる積層半導体ウエハ10は、基板110と、基板110に成膜された積層半導体層100とを備えている。そして、積層半導体層100の昇華点以上であって、基板110の融点より低い温度に、積層半導体ウエハ10を加熱する。こうすることで、積層半導体ウエハ10において、積層半導体層100が昇華し、基板110から積層半導体層100が除去される。
【選択図】図3

Description

本発明は、積層半導体ウエハから積層半導体層を除去して再生基板を製造する再生基板の製造方法等に関する。
基板に積層半導体層を成膜した積層半導体ウエハに対して、その基板を再び利用するために、積層半導体ウエハから積層半導体層を除去する基板の再生技術が存在する。例えば、特許文献1には、サンドブラスト装置を使用し、研磨剤としてアルミナもしくはシリコンカーバイドを圧縮空気との混合流体として吹き付けることにより、CVD又はPVDによりシリコンウエハー上に形成された薄膜を除去することが記載されている。
特開2001−237201号公報
ところで、積層半導体ウエハから積層半導体層を除去する際に、基板に損傷を与えないようにすることが求められる。例えば、基板が損傷を受けた場合には、損傷部分を取り除くために基板を研磨するなどの工程が別途必要となってしまう。さらに、基板の損傷の程度が大きければ、その基板を再生基板として利用できなくなることもある。
本発明は、基板の損傷を抑制しつつ、積層半導体ウエハから積層半導体層を除去することを目的とする。
かかる目的のもと、本発明が適用される再生基板の製造方法は、基板に積層半導体層が形成された積層半導体ウエハから積層半導体層を取り除く再生基板の製造方法であって、積層半導体層が基板に形成された積層半導体ウエハを加熱装置内に設置する第1の工程と、積層半導体層の昇華点以上、かつ基板の融点より低い温度に、積層半導体ウエハを加熱する第2の工程とを備えることを特徴とする。
このような再生基板の製造方法において、第2の工程では、加熱装置内の圧力を大気圧よりも低下させて、積層半導体ウエハの加熱を行うことを特徴とすることができる。また、第2の工程では、積層半導体ウエハから積層半導体層が除去される時間、温度を保持することを特徴とすることができる。
そして、積層半導体ウエハの積層半導体層は、III族窒化物化合物半導体を備えて構成されることを特徴とすることができる。さらに、積層半導体ウエハの基板は、サファイア基板であることを特徴とすることができる。ここで、第2の工程では、800℃以上2000℃以下の温度に、積層半導体ウエハを加熱することを特徴とすることができる。
また、第2の工程を経た基板に対して、ブレンステッド酸を用いた洗浄処理を行うことを特徴とすることができる。
このように、本発明においては、上述の再生基板の製造方法により製造された再生基板を提供することができる。さらに、その再生基板を用いて窒化物半導体素子及びランプを提供することができる。
本発明によれば、基板の損傷を抑制しつつ、積層半導体ウエハから積層半導体層を除去することが可能となる。
本実施形態の再生基板の製造方法の流れを示す一例の図である。 積層半導体ウエハの構成を示す一例の図である。 加熱装置の全体構成を説明するための一例の図である。 除去工程を説明するための一例の図である。 実施例を説明するための一例の図である。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。
図1は、本実施形態の再生基板の製造方法の流れを示す一例の図である。
図1(a)に示すように、本実施形態の再生処理の対象となる積層半導体ウエハ10は、基板110と、基板110に成膜された積層半導体層100とを備えている。ここで「再生」とは、積層半導体ウエハ10から積層半導体層100を取り除き、基板110を再び利用可能にすることである。本実施形態においては、残った基板110に例えば新たな積層半導体層100の形成を良好に行える程度まで積層半導体層100を取り除く。
本実施形態が適用される再生基板の製造方法は、図1(a)、(b)に示すように、「除去工程」と、好ましくはさらに「洗浄工程」とを含んでいる。図1(a)に示す除去工程では、積層半導体ウエハ10に対して加熱処理を施すことにより積層半導体層100の除去を行う。また、図1(b)に示す洗浄工程では、除去工程によって積層半導体層100が除去された基板110に対して洗浄剤を用いた洗浄を行う。
なお、本実施形態が適用される再生基板の製造方法は、少なくとも一方の面に凹凸加工が施された基板にあっては、上記の「除去工程」や「洗浄工程」の後に研削又は/および研磨を行なう工程をさらに含んでいても良い。
<積層半導体ウエハの構成>
図2は、積層半導体ウエハ10の構成を示す一例の図である。
積層半導体ウエハ10を構成する化合物半導体としては、III−V族化合物半導体が好ましく、中でもIII族窒化物化合物半導体が好ましい。以下では、III族窒化物化合物半導体を有する積層半導体ウエハ10を例に挙げて説明する。なお、図2に示す積層半導体ウエハ10は、例えば青色光を出力する青色発光チップさらには青色発光チップを用いた発光装置(ランプ)を製造するための出発材料となる。
積層半導体ウエハ10は、上述の通り、基板110と積層半導体層100とを備える。また、本発明において積層半導体ウエハ10は、基板110と少なくとも一層以上の半導体層とを備えるものであって、好ましくは二層以上の半導体層とを備えるものが使用される。そして、本実施形態の積層半導体層100は、図2に示すように、基板110の上に形成される中間層120、中間層120の上に順次積層される下地層130、n型半導体層140、発光層150、p型半導体層160を備えている。
基板110上には、III族窒化物化合物半導体結晶がエピタキシャル成長される。基板110を構成する材料としては、主としてサファイア、炭化ケイ素(シリコンカーバイド:SiC)が使用される。なお、本実施形態の基板110には、サファイア基板を用いている。
また、本実施形態の基板110は、直径が4インチ(約100mm)のものであり、その厚みが0.5mm〜1.5mmとなっている。なお、基板110として、直径が2インチ(厚み0.2mm〜0.7mm)のもの、直径が6インチ(厚み0.7mm〜1.7mm)のものなどを用いても良い。
基板110上には通常AlGaN、又はGaNからなるバッファ層が積層されている。また、n型半導体層140は、GaN、AlGaN、GaInN等によって形成されている。発光層150は、単一量子井戸構造あるいはGaNとGaInNを交互に積層した多重量子井戸構造などが用いられている。また、p型半導体層160は、GaNやAlGaNによって形成されている。
このように、本実施形態の積層半導体層100は、III族窒化物化合物半導体層によって構成されている。また、本実施形態の積層半導体層100の主たる構成(積層半導体層100において最も多くの量を占める材料)はGaN(窒化ガリウム)となっている。
<加熱装置の装置構成>
図3は、加熱装置3の全体構成を説明するための一例の図である。
加熱装置3は、「除去工程」にて用いる装置である。本実施形態の加熱装置3は、図3に示すように、加熱炉30と、加熱炉30内の雰囲気ガスを排出する排気装置40と、加熱炉30及び排気装置40の動作の制御を行う制御部50とを備えている。
(加熱炉30の構成)
加熱炉30は、チャンバ31、ヒータ33、ステージ34、温度計36及び圧力計37を有している。チャンバ31は、密閉空間を形成することが可能な容器である。また、本実施形態のチャンバ31はステンレス製である。そして、チャンバ31内に、本実施形態の加熱対象である積層半導体ウエハ10を投入し、積層半導体ウエハ10の加熱を行う。また、チャンバ31には、図3に示すように、開閉扉32が設けられている。積層半導体ウエハ10を出し入れする際には、開閉扉32を開けてチャンバ31内を開放する。一方、加熱を行う際には、開閉扉32を閉めてチャンバ31内を密閉空間とする。
本実施形態では、後述するようにチャンバ31内を減圧させた状態にて、積層半導体ウエハ10に加熱を行うようにしている。従って、本実施形態のチャンバ31には、減圧に耐え得る強度をもたせている。また、図3に示すように、開閉扉32の向側には、チャンバ31内の雰囲気ガスを排出させるためのダクト35が取り付けられている。ダクト35は、チャンバ31と排気装置40との空間をつなぐものである。チャンバ31内を減圧させる際には、排気装置40を用いてダクト35からチャンバ31内の雰囲気ガスを排出させる。
ヒータ33は、本実施形態において加熱対象となる積層半導体ウエハ10を加熱するための熱源である。そして、本実施形態では、ヒータ33を用いてチャンバ31内の雰囲気温度を所定の温度にし、その雰囲気中に積層半導体ウエハ10をおくことで、積層半導体ウエハ10を所定の温度に加熱する。
本実施形態のヒータ33には、カーボンヒータを用いることができる。ヒータ33は、積層半導体ウエハ10を載せるステージ34の周囲を囲うようにして、チャンバ31の内壁に取り付けられている。ヒータ33は、電力が供給されることで、赤外線及び熱を放射する。なお、本実施形態では、燃焼を伴わない熱源であるカーボンヒータをヒータ33として用いることで、ヒータ33に起因してチャンバ31内が汚染されないようにしている。また、ヒータ33は、制御部50によって制御が行われる。具体的には、ヒータ33は、制御部50によって供給される電力量が調整されることで、積層半導体ウエハ10に対する加熱温度の制御がなされる。
ステージ34は、本実施形態において加熱の対象となる積層半導体ウエハ10を載せる台である。ステージ34の材料には、モリブデンやカーボンなどを用いることができる。なお、本実施形態のステージ34は、複数の積層半導体ウエハ10を載せられるようになっている。
温度計36は、チャンバ31内の温度を計測するものである。本実施形態の温度計36は熱電対を用いた温度センサである。温度計36によって計測された温度は、制御部50に送られる。制御部50は、温度計36により得られた温度と、予め設定された温度とに基づき、上記のヒータ33に供給する電力量を調節することで、ヒータ33の加熱温度を制御している。なお、加熱装置3に放射温度計などの温度検知装置を設け、積層半導体ウエハ10の温度を直接的に検出して、温度制御を行うように構成することが好ましい。
圧力計37は、チャンバ31内の圧力を計測するものである。そして、圧力計37によって計測されたチャンバ31内の圧力は、制御部50に送信される。制御部50は、圧力計37により得られた圧力と、予め設定されたと圧力とに基づき、後述の排気装置40におけるポンプ41の排気流量を調節することで、チャンバ31内の圧力を制御する。
(排気装置40の構成)
排気装置40は、ポンプ41と回収部42とを備えている。ポンプ41は、チャンバ31内の雰囲気ガスを排出するものである。ポンプ41は、図3に示すように、回収部42及びダクト35を介して、チャンバ31内の雰囲気ガスを排出するように構成されている。なお、ポンプ41には、ウエットポンプやドライポンプなど各種タイプのものを用いることができるが、本実施形態では、タービン翼を回転させて排気を行うターボ分子ポンプ(ターボモレキュラーポンプ)を用いている。
回収部42は、ポンプ41によって排出される雰囲気ガスから特定の物質を回収するものである。回収部42は、図3に示すように、ポンプ41とチャンバ31との間に配置される。本実施形態において、除去の対象となるIII族窒化物化合物半導体は、主にGaNによって構成されている。そして、回収部42は、チャンバ31にて積層半導体ウエハ10から除去され、分解したGa、NのうちGaを回収するように構成されている。なお、回収部42としては、例えばGaを吸着するフィルターを用いることができる。
制御部50は、不図示の操作パネルから、除去工程における積層半導体ウエハ10の加熱温度の設定、チャンバ31内の圧力の設定などを受け付ける。また、制御部50は、温度計36及び圧力計37にそれぞれ接続している。そして、制御部50は、受け付けた加熱温度の設定値と、温度計36から得られるチャンバ31内の温度とに基づき、チャンバ31内の雰囲気の温度が受け付けた加熱温度の設定値となるようにヒータ33を制御する。また、制御部50は、受け付けた圧力の設定値と、圧力計37から得られるチャンバ31内の圧力とに基づいて、チャンバ31内の圧力が受け付けた圧力の設定値となるようにポンプ41を制御する。
<再生基板の製造手順>
続いて、本実施形態における再生基板の製造手順(除去工程、及び洗浄工程)について詳細に説明を行う。
「除去工程」
図4は、除去工程を説明するための一例の図である。本実施形態の除去工程は、積層半導体ウエハ10を加熱することで、積層半導体ウエハ10における積層半導体層100を昇華させて、基板110からの積層半導体層100の分離、除去を図るものである。
図4に示すように、本実施形態の除去工程は、積層半導体ウエハ10を加熱装置3に設置する工程である設置工程(ステップ101)と、加熱装置3のチャンバ31内を減圧する工程である減圧工程(ステップ102)と、積層半導体ウエハ10の温度を上昇させる工程である昇温工程(ステップ103)を含んでいる。さらに、本実施形態の除去工程は、積層半導体ウエハ10を所定の温度に一定の時間保持させる温度保持工程(ステップ104)と、積層半導体ウエハ10から積層半導体層100が除去されて残った基板110の温度を下げる降温工程(ステップ105)とを含んでいる。
なお、除去工程において、チャンバ31内の雰囲気条件をHとした還元雰囲気下にて、積層半導体ウエハ10の加熱を行うようにしても良い。この場合においても、保持温度は、積層半導体層100の昇華点以上であって、基板110の融点より低い温度に設定する。このようにして、積層半導体層100を構成するIII族窒化物化合物半導体の分解をさらに促進させ、積層半導体ウエハ10から積層半導体層100を除去し易くしても良い。
(設置工程)
積層半導体ウエハ10の積層半導体層100側が上側(ステージ34とは逆側)を向くようにして、加熱装置3のステージ34に積層半導体ウエハ10を載せる。また、図3に示すように、本実施形態では、複数の積層半導体ウエハ10をステージ34に載せるようにしている。
(減圧工程)
積層半導体ウエハ10の設置が完了したら、チャンバ31における開閉扉32を閉じる。そして、ポンプ41を用いて、チャンバ31内の雰囲気ガスを排出させ、チャンバ31内を大気圧よりも低下させる。
なお、チャンバ31内の減圧は、後述の昇温工程、温度保持工程においても継続する。このように、本実施形態では、チャンバ31内を減圧して、積層半導体ウエハ10における積層半導体層100の昇華をより促進させ、積層半導体層100を除去し易くしている。また、昇温工程、及び温度保持工程において、積層半導体層100の除去を行う状態でのチャンバ31内の圧力は、5×10−2Torr(6.7Pa)以下にすることが好ましい。
(昇温工程)
そして、昇温工程では、ヒータ33を用いてチャンバ31内の雰囲気を加熱し、積層半導体ウエハ10の温度を上昇させる。本実施形態では、後述する温度保持工程における保持温度になるまで、積層半導体ウエハ10の温度を上昇させる。また、昇温工程における昇温レートは、約2℃/分〜約30℃/分に設定することが好ましい。なお、昇温工程において、昇温レートの異なる期間を設けるなど複数の段階に分けて、チャンバ31内(積層半導体ウエハ10)の温度を上昇させるように構成しても良い。
上述の通り、昇温工程においても、排気装置40を用いたチャンバ31内の減圧は継続している。即ち、昇温工程において、チャンバ31内の圧力が大気圧よりも低下している状態で積層半導体ウエハ10の加熱を行う。
(温度保持工程)
温度保持工程は、積層半導体ウエハ10を一定の時間、所定の温度に保持する工程である。なお、本実施形態にて、温度保持工程において保持する温度を保持温度と呼ぶ。保持温度は、800℃以上2000℃以下であることが好ましい。より好ましくは、保持温度は、1000℃以上1600℃以下とする。なお、本実施形態では、チャンバ31内の雰囲気ガスの温度を保持温度に加熱することで、積層半導体ウエハ10の温度が上記の保持温度になるようにしている。
また、温度保持工程においても、排気装置40を用いたチャンバ31内の減圧は継続している。即ち、本実施形態の温度保持工程において、チャンバ31内の圧力が大気圧よりも低下している状態で、上記の保持温度による積層半導体ウエハ10の加熱を行っている。
本実施形態の積層半導体ウエハ10は、例えば、積層半導体層100がIII族窒化物化合物半導体層であり、基板110がサファイア基板となっている。特に、積層半導体層100は、主にGaNから構成されている。ここで、除去工程は、積層半導体ウエハ10を加熱し積層半導体層100を昇華させることで、積層半導体層100を基板110から取り除こうとするものである。従って、本実施形態において、保持温度の下限は、GaNが昇華し始める温度(昇華点)である800℃以上としている。一方、保持温度の上限は、サファイアが融解し始める温度(融点)である2040℃を下回るようにしている。このように、基板110がサファイア基板である場合には、保持温度は800℃以上2000℃以下、さらに好ましくは800℃以上1800℃以下、さらに好ましくは、1000℃以上1600℃以下とするのが良い。
また、温度保持工程における保持時間は、積層半導体ウエハ10の温度を保持温度に維持して、積層半導体ウエハ10の積層半導体層100がほぼ全て昇華し、基板110から除去されるのに要する時間に基づいて特定される。なお、昇温工程においても、加熱温度に応じて積層半導体層100の昇華が起きている場合がある。このような場合には、昇温工程における加熱時間も考慮した上で、温度保持工程における保持温度を特定すれば良い。
(降温工程)
そして、設定された保持時間の経過後に、積層半導体層100が除去されて残った基板110の冷却を行う。ここで、基板110を急激に冷却させると、熱衝撃により基板110に転位が生じてしまうおそれがある。降温工程における降温レートは、約5℃/分〜約10℃/分とすることが好ましい。また、降温工程において、降温レートの異なる期間を設けるなど複数の段階に分けて、基板110(雰囲気ガス)の温度を下げるようにしても良い。また、降温工程において、例えばNのような不活性ガスをチャンバ31内に導入して、基板110の冷却を促進させても良い。
「洗浄工程」
洗浄工程では、まず、積層半導体層100が除去されて残った基板110をブレンステッド酸または加熱したブレンステッド酸の中に浸漬させる。例えば、ブレンステッド酸の一例としての熱リン酸(約190℃)の中に、上記の基板110を約1分間浸漬させる。その後に、基板110に付着したリン酸を洗い流すために基板110を純水に浸積させる。本実施形態では、洗浄工程を経ることによって、例えば基板110に付着した僅かな異物を取り除くようにしている。
また、本発明の再生基板の製造方法は、図4には記載を省略するが、少なくとも一方の面に凹凸加工を施された基板にあっては、前述の「除去工程」と、好ましくは「洗浄工程」とを含み、さらに基板を研磨する工程を含んでも良い。なお、研磨工程を含める場合は、研磨量を10μm以上とすることが好ましい。少なくとも一方の面に凹凸加工が施された基板とは、例えば、特開2009−123717号公報に記載の、基板の(0001)C面上に前記C面に非平行の表面からなる複数の凸部が形成された基板が例示され、前記凸部は基部幅が0.05〜5μm、高さが0.05〜5μm、かつ高さが基部幅の1/4以上のものであって、隣接する前記凸部間の間隔が前記基部幅の0.5〜5倍のものであるものが使用されている。
さらにまた、基板上の凸部構造が大きい場合には、前記研磨工程の前に、研削工程を組み込み、そして研削工程で生じた表面のダメージ層をラップ工程により数十μm程度を取り除き、次いでラップ時のダメージ層を除去する為に10μm以上研磨(ポリッシュ)を行なうのが良い。研削材または研磨材の種類は特に限定されず、市販のスラリー型の研削材または研磨材を使用することができる。ラップ材には公知のGC(グリーンカーバイド)砥粒、ダイヤモンド砥粒等が用いられ、研磨材(ポリッシュ材)には酸化セリウムやコロイダルシリカなどが用いられる。
<実施例>
以下、本発明を実施例に基づいて具体的に説明する。しかしながら、本発明はこれらの実施例にのみ限定されるものではない。
図5は、実施例を説明するための一例の図である。なお、本実施例において対象となる積層半導体ウエハ10は、サファイア基板上に複数のGaN系化合物からなる層を積層させたものである。
まず、複数の積層半導体ウエハ10を加熱装置3におけるステージ34(図3参照)に並べる(設置工程)。続いて、排気装置40を用いてチャンバ31内の雰囲気ガスを排出させ、チャンバ31内の圧力が5×10−2Torr(約6.7Pa)以下になるまで減圧を行う(減圧工程)。
そして、ヒータ33を用いて、チャンバ31内の温度を1350℃まで上昇させる(昇温工程)。このとき、本実施例では、2段階に分けてチャンバ31内の雰囲気温度を上昇させた。即ち、図5に示すように、昇温工程において、チャンバ31内の初期の温度である30℃から1100℃まで昇温させる第1段階と、1100℃から1350℃まで昇温させる第2段階とを設けた。そして、第1段階では、昇温レートを約18℃/分に設定し、60分かけて30℃から1100℃まで昇温させた。さらに、第2段階では、昇温レートを約5.5℃/分に設定し、45分間かけて1100℃から1350℃まで昇温させた。
ここで例えば、昇温レートをより高く設定し、1350℃まで急激に温度を高めようとする場合を考える。
上述の通り、本実施形態ではチャンバ31内を減圧させた状態で、積層半導体ウエハ10の加熱を行うようにしている。そして、昇温レートを高く設定し過ぎると、短時間の間にGaN系化合物が大量に昇華する可能性が高くなる。そうすると、チャンバ31内の圧力が急激に上がってしまい、結果として除去効率が低下するといったことも生じ得る。
そこで、本実施例では例えば1100℃を目処とし、1100℃まではある程度昇温レートを比較的高く設定して(本実施形態では18℃/分)、全工程にかかる時間の短縮を図る。一方で、例えば1100℃を越えて、昇華が顕著に起こっている段階においては、昇温レートを比較的低く設定(本実施形態では5.5℃/分)している。
なお、本実施例において、チャンバ31内の温度が1100℃になった段階における圧力を測定すると、9×10−2Torr(約20.0Pa)となっていた。これは、初期のチャンバ31内の圧力(5×10−2Torr(約6.7Pa))と比較して上昇している。このことから、チャンバ31内の温度が1100℃になった段階にて、積層半導体ウエハ10におけるGaNの昇華が生じていることが分かる。
そして、昇温工程の後、ヒータ33を用いてチャンバ31内の雰囲気の温度を1350℃に保持する(温度保持工程)。この温度保持工程は、積層半導体ウエハ10における積層半導体層100を除去するのに十分な時間継続させる。なお、本実施形態では、保持時間は60分に設定した。
なお、温度保持工程に移行して間もなく、チャンバ31内の圧力を測定したところ、5×10−2Torr(約6.7Pa)となっていた。このことから、本実施例においては、昇温工程においてGaNが概ね除去され、温度保持工程にてGaNが全て除去されたものと考えられる。
なお、本実施形態の昇温工程や温度保持工程において、昇華したGaNは、チャンバ31内にてGaとNとに分離する。分離したGaとNは、より圧力の低い排気装置40へと移動する。そして、排気装置40において、Gaは回収部42によって回収され、Nは外部へと放出される。
そして、温度保持工程が完了した後、ヒータ33による加熱を停止する。そして、基板110の温度を次第に低下させる(降温工程)。図5に示すように、本実施例の降温工程では、まず、自然冷却によって、雰囲気の温度を1350℃から600℃まで低下させる。そして、雰囲気の温度が600℃まで下がった段階で、チャンバ31内にN又はAr(アルゴン)等の不活性ガスを導入して、基板110の冷却効率を高める。このように、例えば600℃といったようになどある程度、基板110の温度が下がった状態からは、降温レートを高く設定して工程にかかる時間を短縮させている。なお、本実施形態では、図5に示すように160分かけて雰囲気の温度を1350℃から600℃まで雰囲気の温度を下げ、さらに60分かけて600℃から30℃まで雰囲気の温度を低下させている。
そして、積層半導体ウエハ10から積層半導体層100(GaN系化合物)が取り除かれ、積層半導体層100が除去されて残る基板110(再生基板)が得られた。
以上説明したように、本実施形態では、積層半導体ウエハ10を加熱することによって、積層半導体ウエハ10から積層半導体層100を取り除いている。そして、本実施形態の除去工程は、例えば積層半導体ウエハ10にブラスト材を噴射したり、砥石を用いて積層半導体ウエハ10を研削したりするなどの機械的な加工を施すのではなく、加熱するという非接触な方法を用いて積層半導体層100の除去を実現している。従って、基板110に損傷を与えることなく、再生基板を製造することが可能となる。
また、例えば研削によって積層半導体ウエハ10から積層半導体層100を除去しようとする場合、基板110が大きく削られないように、積層半導体層100の膜厚に応じて、研削量を調整する必要がある。これに対して、本実施形態では、膜厚が異なるなどの複数の積層半導体ウエハ10に対し、個々に条件を変えることなく一括して基板再生の処理を行うことができる。このように、本実施形態の再生基板の製造方法は、例えば再生基板を大量に生産する場合に適したものとなっている。
さらにまた、本発明によれば、積層半導体層100の上に電極が形成されたウエハも再生することができる。
3…加熱装置、10…積層半導体ウエハ、100…積層半導体層、110…基板

Claims (9)

  1. 基板に積層半導体層が形成された積層半導体ウエハから当該積層半導体層を取り除く再生基板の製造方法であって、
    前記積層半導体層が前記基板に形成された前記積層半導体ウエハを加熱装置内に設置する第1の工程と、
    前記積層半導体層の昇華点以上、かつ前記基板の融点より低い温度に、前記積層半導体ウエハを加熱する第2の工程と
    を備えることを特徴とする再生基板の製造方法。
  2. 前記第2の工程では、前記加熱装置内の圧力を大気圧よりも低下させて、前記積層半導体ウエハの加熱を行うことを特徴とする請求項1に記載の再生基板の製造方法。
  3. 前記第2の工程では、前記積層半導体ウエハから前記積層半導体層が除去される時間、前記温度を保持することを特徴とする請求項1又は2に記載の再生基板の製造方法。
  4. 前記積層半導体ウエハの前記積層半導体層は、III族窒化物化合物半導体を備えて構成されることを特徴とする請求項1乃至3のいずれか1項に記載の再生基板の製造方法。
  5. 前記積層半導体ウエハの前記基板は、サファイア基板であることを特徴とする請求項1乃至4のいずれか1項に記載の再生基板の製造方法。
  6. 前記第2の工程では、800℃以上2000℃以下の温度に、前記積層半導体ウエハを加熱することを特徴とする請求項4又は5に記載の再生基板の製造方法。
  7. 前記第2の工程を経た前記基板に対して、ブレンステッド酸を用いた洗浄処理を行うことを特徴とする請求項1乃至6のいずれか1項に記載の再生基板の製造方法。
  8. 請求項1乃至7に記載の再生基板の製造方法によって製造された再生基板。
  9. 請求項1乃至8に記載の再生基板を用いて製造された窒化物半導体素子及びランプ。
JP2009217947A 2009-09-18 2009-09-18 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ Pending JP2011066355A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009217947A JP2011066355A (ja) 2009-09-18 2009-09-18 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ
PCT/JP2010/065338 WO2011033970A1 (ja) 2009-09-18 2010-09-07 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ
US13/393,150 US20120153346A1 (en) 2009-09-18 2010-09-07 Method for producing recycled substrate, recycled substrate, nitride semiconductor element, and lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009217947A JP2011066355A (ja) 2009-09-18 2009-09-18 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ

Publications (1)

Publication Number Publication Date
JP2011066355A true JP2011066355A (ja) 2011-03-31

Family

ID=43758578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009217947A Pending JP2011066355A (ja) 2009-09-18 2009-09-18 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ

Country Status (3)

Country Link
US (1) US20120153346A1 (ja)
JP (1) JP2011066355A (ja)
WO (1) WO2011033970A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013136474A (ja) * 2011-12-28 2013-07-11 Nichia Corp 基板の再生方法及び該再生方法を用いた窒化物半導体素子の製造方法
JP2014045097A (ja) * 2012-08-27 2014-03-13 Sharp Corp 再生基板の製造方法
JP2017017247A (ja) * 2015-07-03 2017-01-19 昭和電工株式会社 成膜装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201310692A (zh) * 2011-08-31 2013-03-01 Solution Chemicals Inc Led之基板重製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032168A (ja) * 1996-07-15 1998-02-03 Mitsubishi Heavy Ind Ltd シリコン基板表面の保護膜形成方法
JPH10313030A (ja) * 1997-05-09 1998-11-24 Sony Corp 半導体薄膜の膜厚測定方法
JP2002314123A (ja) * 2001-04-18 2002-10-25 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2006156454A (ja) * 2004-11-25 2006-06-15 Sony Corp 結晶成長方法及び窒化ガリウム系化合物薄膜の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103271A (en) * 1989-09-28 1992-04-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating the same
WO1999010919A1 (fr) * 1997-08-27 1999-03-04 Matsushita Electric Industrial Co., Ltd. Substrat en carbure de silicium, procede de fabrication de ce substrat et element semi-conducteur renfermant ce substrat

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032168A (ja) * 1996-07-15 1998-02-03 Mitsubishi Heavy Ind Ltd シリコン基板表面の保護膜形成方法
JPH10313030A (ja) * 1997-05-09 1998-11-24 Sony Corp 半導体薄膜の膜厚測定方法
JP2002314123A (ja) * 2001-04-18 2002-10-25 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2006156454A (ja) * 2004-11-25 2006-06-15 Sony Corp 結晶成長方法及び窒化ガリウム系化合物薄膜の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013136474A (ja) * 2011-12-28 2013-07-11 Nichia Corp 基板の再生方法及び該再生方法を用いた窒化物半導体素子の製造方法
JP2014045097A (ja) * 2012-08-27 2014-03-13 Sharp Corp 再生基板の製造方法
JP2017017247A (ja) * 2015-07-03 2017-01-19 昭和電工株式会社 成膜装置

Also Published As

Publication number Publication date
US20120153346A1 (en) 2012-06-21
WO2011033970A1 (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
US7767028B2 (en) Cleaning hardware kit for composite showerhead electrode assemblies for plasma processing apparatuses
KR101283405B1 (ko) 석영 지그 및 반도체 제조장치
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
CN104157744B (zh) 一种基于外延层转移实现金刚石基GaN的方法
JP2018514498A (ja) ダイヤモンド−半導体複合基板を製造する方法
JP2004088077A (ja) 半導体ウエハ処理用部材
WO2011033970A1 (ja) 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ
JP2016225444A (ja) エピタキシャル成長装置、エピタキシャルウェーハの製造方法およびエピタキシャル成長装置用リフトピン
JP2009124153A (ja) ポリシングされたエッジ部を備えた半導体ウェハの製造方法
JP6213487B2 (ja) 縦型熱処理装置の運転方法、記憶媒体及び縦型熱処理装置
CN105200526B (zh) 一种氧化镓晶片去应力退火方法
JP2015182948A (ja) 炭化ケイ素単結晶の製造方法
JP2011066106A (ja) 半導体装置の製造方法及び基板処理装置
KR100380676B1 (ko) 정전 척의 파티클 발생 저감 방법
JP2022174036A (ja) 基板処理装置及び基板処理方法
JP5843725B2 (ja) 単結晶の製造方法
US9428424B2 (en) Critical chamber component surface improvement to reduce chamber particles
KR20210120058A (ko) 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼
WO2018216657A1 (ja) SiCウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
KR101725777B1 (ko) 실리콘 단결정 웨이퍼의 열산화막 형성방법
KR102483501B1 (ko) 실리콘 웨이퍼의 열처리 방법
CN105190838A (zh) 半导体用复合基板的操作基板以及半导体用复合基板
JP2010140947A (ja) 半導体装置の製造方法及び基板処理装置
JP5024765B2 (ja) 酸化物基板の清浄化方法及び酸化物半導体薄膜の製造方法
TWI534885B (zh) A substrate processing apparatus, a peeling method of a bonded substrate, and a method of removing the adhesive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723