KR101725777B1 - 실리콘 단결정 웨이퍼의 열산화막 형성방법 - Google Patents

실리콘 단결정 웨이퍼의 열산화막 형성방법 Download PDF

Info

Publication number
KR101725777B1
KR101725777B1 KR1020137010398A KR20137010398A KR101725777B1 KR 101725777 B1 KR101725777 B1 KR 101725777B1 KR 1020137010398 A KR1020137010398 A KR 1020137010398A KR 20137010398 A KR20137010398 A KR 20137010398A KR 101725777 B1 KR101725777 B1 KR 101725777B1
Authority
KR
South Korea
Prior art keywords
temperature
oxide film
thickness
oxidation
thermal oxide
Prior art date
Application number
KR1020137010398A
Other languages
English (en)
Other versions
KR20140015263A (ko
Inventor
히로유키 타카하시
카즈히코 요시다
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140015263A publication Critical patent/KR20140015263A/ko
Application granted granted Critical
Publication of KR101725777B1 publication Critical patent/KR101725777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Abstract

본 발명은 실리콘 단결정 웨이퍼에 열산화막을 형성하는 방법으로, 상기 실리콘 단결정 웨이퍼를 열처리로에 투입하고, 열산화막이 형성되는 온도 T1까지 승온하여 두께 d1의 열산화막을 형성하고, 그 후, 상기 온도 T1보다도 낮은 온도까지 강온한 후, 상기 온도 T1보다도 높은 온도 T2까지 승온하여 상기 두께 d1보다도 두꺼운 두께 d2의 열산화막을 추가 형성하는 실리콘 단결정 웨이퍼의 열산화막 형성방법이다. 이에 의해, 특히 두꺼운 열산화막을 형성할 때에 발생하는 웨이퍼보트로의 부착을 방지하고, 열산화막 형성중의 실리콘 단결정 웨이퍼의 슬립전위나 깨짐의 발생을 억제할 수 있는 열산화막의 형성방법이 제공된다.

Description

실리콘 단결정 웨이퍼의 열산화막 형성방법{METHOD FOR FORMING THERMAL OXIDE FILM OF MONOCRYSTALLINE SILICON WAFER}
본 발명은 실리콘 단결정 웨이퍼에 열산화막을 형성할 때 발생하는 슬립전위 등을 억제하기 위한 열산화막의 형성방법에 관한 것이다.
종래에는 실리콘 단결정 웨이퍼의 표면에 열산화막을 형성하기 위해서는 예를 들면, 실리콘 단결정 웨이퍼를 내열성 재료(예를 들면, 석영이나 SiC)로 만들어진 열처리용 지그(흔히 웨이퍼보트라고도 함)에 탑재하여 열처리로의 튜브내에 세팅하고, 산화성 분위기하에서 열처리함으로써 행해진다.
이와 같이 형성되는 열산화막의 막두께 제어는, 열처리분위기의 종류나 열처리온도, 열처리시간에 의해 계산한 후에 행해진다.
실리콘 단결정 웨이퍼의 표면에 형성해야 하는 열산화막의 막두께는 목적에 따라 다르지만, 예를 들면, 특허문헌 1에 기재되어 있는 바와 같이, 두꺼운 매립산화막층(BOX층)을 가지는 접합 SOI웨이퍼를 제작하는 경우에는, 접합할 2매의 실리콘 단결정 웨이퍼의 적어도 한쪽에 두꺼운 열산화막을 형성하여 접합이 이루어진다.
이와 같은 두꺼운 열산화막을 형성하기 위해서는, 산화속도가 빠른 열처리분위기로 하여, 웨트 O2산화나 파이로제닉산화 등의 수증기를 포함하는 분위기하에서 고온·장시간의 열처리가 이루어진다.
특개 2008-277702호 공보
특히 두꺼운 열산화막을 형성할 때, 수증기를 포함하는 분위기하에서 고온·장시간의 열처리를 실시하면 실리콘 단결정 웨이퍼의 표면에 형성되는 열산화막이 웨이퍼보트에 부착되기 때문에 그 부분에 슬립전위나 깨짐이 발생하는 문제가 있었다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 특히 두꺼운 열산화막을 형성할 때에 발생하는 웨이퍼보트로의 부착을 방지하고, 열산화막 형성 중의 실리콘 단결정 웨이퍼의 슬립전위나 깨짐의 발생을 억제할 수 있는 열산화막의 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 실리콘 단결정 웨이퍼에 열산화막을 형성하는 방법으로, 적어도 상기 실리콘 단결정 웨이퍼를 열처리로에 투입하고, 열산화막이 형성되는 온도 T1까지 승온하여 두께 d1의 열산화막을 형성하고, 그 후, 상기 온도 T1보다도 낮은 온도까지 강온한 후 상기 온도 T1보다도 높은 온도 T2까지 승온하여 상기 두께 d1보다도 두꺼운 두께 d2의 열산화막을 추가 형성하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 열산화막 형성방법을 제공한다.
이와 같이 열산화막을 형성함으로써, 강온시에 발생하는 웨이퍼의 외주부와 중앙부의 온도차에 기인하여 웨이퍼의 휘어짐 동작이 발생하여 웨이퍼를 유지하는 웨이퍼보트와의 접촉위치가 변하기 때문에 열산화막에 의해 웨이퍼가 웨이퍼보트에 부착하는 것을 방지할 수 있다. 또한, 전단의 온도 T1에서의 산화중에 형성된 열산화막이 후단의 온도 T2에서 이루어지는 고온산화시에 보호막의 효과를 가진다. 그리고, 접촉위치를 바꿔서 전단에서 보호막으로써의 열산화막이 형성된 상태에서, 슬립전위나 깨짐의 발생을 억제하면서 두꺼운 산화막을 후단의 고온산화에 의해 추가 형성하기 때문에 효율이 좋고 양호한 두꺼운 열산화막을 형성할 수 있다.
이 때, 상기 온도 T1보다도 낮은 온도까지 강온한 후 상기 열처리로에서 상기 실리콘 단결정 웨이퍼를 꺼내지 않고, 상기 온도 T1보다도 높은 온도 T2까지 승온하여 상기 두께 d1보다도 두꺼운 두께 d2의 열산화막을 추가 형성하는 것이 바람직하다.
이와 같이 열산화막을 추가 형성함으로써, 열처리로에서 연속해서 열산화막을 추가 형성할 수 있어 효율이 좋다.
이 때, 상기 온도 T1을 1200℃보다 낮은 온도로 하면서 상기 온도 T2를 1200℃이상의 온도로 하는 것이 바람직하다.
이와 같이, 온도 T1을 1200℃보다 낮은 온도로 함으로써, 전단의 저온산화로 슬립전위의 발생을 효과적으로 방지하면서 열산화막을 형성할 수 있으며, 또한, 온도 T2를 1200℃이상의 온도로 함으로써, 충분한 산화속도로, 후단의 고온산화로 두꺼운 열산화막을 좋은 효율로 형성할 수 있다.
이 때, 상기 온도 T1보다도 낮은 온도까지 강온할 때, 상기 온도 T1보다도 200℃이상 낮은 온도까지 강온하는 것이 바람직하다.
이와 같이, 온도 T1보다도 200℃이상 낮은 온도까지 강온함으로써, 강온시의 웨이퍼의 휘어짐 동작을 충분히 발생시켜서 웨이퍼보트로의 접촉위치를 변화시킴으로써 부착을 효과적으로 방지할 수 있다.
이 때, 상기 온도 T1보다도 낮은 온도까지 강온할 때, 상기 실리콘 단결정 웨이퍼를 열처리로에 투입할 때의 투입온도 이하의 온도까지 강온하는 것이 바람직하다.
이와 같이 실리콘 단결정 웨이퍼를 열처리로에 투입할 때의 투입온도 이하의 온도까지 강온함으로써, 강온시의 웨이퍼의 휘어짐 동작을 충분히 발생시켜서 웨이퍼보트로의 접촉위치를 변화시킴으로써 부착을 확실하게 방지할 수 있다.
이 때, 상기 두께 d1과 상기 두께 d2를 합친 막두께를 2500nm이상으로 할 수 있다.
이와 같은 두꺼운 열산화막을 형성할 때에도, 본 발명의 방법이라면 슬립전위의 발생을 방지하여 양호한 열산화막 형성을 실시할 수 있다.
이 때, 상기 두께 d1을 500nm이상으로 하는 것이 바람직하다.
이와 같이, 두께 d1을 500nm이상으로 함으로써 형성한 열산화막이 후단의 고온산화시에 양호한 보호막으로 기능하여 슬립전위의 발생을 확실하게 방지할 수 있다.
이 때, 상기 두께 d2의 열산화막을 추가 형성한 후, 추가로 상기 온도 T1보다도 낮은 온도까지 강온하고, 그 후 상기 온도 T1보다도 높은 온도까지 승온하여 열산화막을 추가 형성하는 것을 1회 이상 반복하는 것이 바람직하다.
이와 같이 열산화막을 추가 형성함으로써, 특히 두꺼운 열산화막을 형성할 때 웨이퍼보트로의 부착을 확실하게 방지할 수 있다.
이상과 같이 본 발명에 따르면, 특히 두꺼운 열산화막을 형성할 때에도, 슬립전위나 깨짐의 발생을 억제하면서 효율적인 열산화막 형성을 실시할 수 있다.
도 1은 실시예에서의 열처리로 내의 온도와 분위기가스를 나타내는 도이다.
도 2는 비교예 1, 2에서의 열처리로 내의 온도와 분위기가스를 나타내는 도이다.
도 3은 비교예 3에서의 열처리로 내의 온도와 분위기가스를 나타내는 도이다.
이하, 본 발명에 대해 실시형태의 일 예로 도면을 참조하면서 상세하게 설명하지만, 본 발명은 이에 한정되는 것이 아니다.
본 발명에서, 우선, 실리콘 단결정 웨이퍼를, 예를 들어 종형 열처리로에 투입한다.
이 때, 복수매의 웨이퍼를 재치하기 위한 지지부를 가지는 웨이퍼보트에, 웨이퍼를 충진하고, 열처리로의 튜브내에 로딩함으로써 투입한다. 이 때의 열처리로내의 온도(투입온도)는 예를 들면, 500℃정도의 온도가 되도록 히터가 설정되어 있다.
다음으로, 열산화막이 형성되는 온도 T1까지 승온하여 유지함으로써 두께 d1의 열산화막을 형성한다.
이 때, 열산화막이 형성되는 온도 T1로는 열산화막을 실리콘 단결정 웨이퍼에 형성가능한 온도라면 특별히 한정되지 않으며, 600℃보다 높은 온도라면 일정한 두께의 열산화막이 형성되지만, 예를 들면, 온도 T1은 1200℃보다 낮은 온도가 바람직하다. 1200℃보다 낮은 온도라면 열산화막 형성 중의 슬립전위의 발생을 충분히 억제할 수 있다.
이 때 형성하는 열산화막의 두께 d1에 대해서는 특별히 한정되지 않으며, 예를 들면, 500nm이상의 두께가 바람직하다.
이와 같은 두께의 열산화막을 형성함으로써, 후단의 고온산화시에 열산화막이 보호막으로 충분히 기능하는 정도의 두께를 가져 슬립전위의 발생을 충분히 억제할 수 있다.
그리고, 온도 T1보다도 낮은 온도까지 강온한다.
이와 같이 강온함으로써, 웨이퍼의 외주부와 중앙부에 온도차가 발생하고, 이 온도차에 기인하여 웨이퍼에 휘어짐 동작이 발생한다. 이에 의해, 웨이퍼보트와의 접촉위치가 변하기 때문에 형성되는 열산화막에 의해 웨이퍼가 웨이퍼보트에 부착되는 것을 방지할 수 있다.
이 때, 온도 T1보다도 200℃이상 낮은 온도까지 강온하는 것이 바람직하고, 또한, 실리콘 단결정 웨이퍼를 열처리로에 투입할 때의 투입온도 이하의 온도까지 강온하는 것이 바람직하다.
이와 같은 온도까지 강온하면 웨이퍼의 휘어짐 동작을 충분히 발생시키고, 웨이퍼보트로의 접촉위치의 변화에 의해 부착 방지를 확실하게 달성할 수 있다.
그리고, 온도 T1보다도 높은 온도 T2까지 승온하여 두께 d1보다도 두꺼운 두께 d2의 열산화막을 추가 형성한다.
이와 같이 후단의 고온산화에서는, 전단의 저온산화에서 열산화막이 이미 형성되어 있기 때문에 해당 열산화막이 보호막으로 기능하여 고온에서도 슬립전위는 발생하기 어렵다. 또한, 고온산화에서 전단의 저온산화보다 두꺼운 두께 d2의 열산화막을 형성하면 고온에 의해 산화속도가 빠르기 때문에 두꺼운 열산화막을 효율적으로 추가 형성할 수 있다.
이 때, 온도 T2는 온도 T1보다도 높은 온도이면 되며, 특별히 한정되지 않지만 예를 들면, 1200℃이상의 온도가 바람직하다.
1200℃이상이라면 산화속도가 충분히 빠르기 때문에 효율적이고, 또한, 이와 같은 고온이라도 본 발명에서는 전단의 저온산화로 열산화막이 형성되어 있기 때문에 보호막으로 기능하여 슬립전위는 발생하기 어렵다.
또한, 강온 후 온도 T2까지 승온하기 전에 열처리로 밖으로 웨이퍼를 꺼내는 것도 가능하지만, 산화공정의 생산량을 고려하면, 강온 후 열처리로 밖으로 웨이퍼를 꺼내지 않고 온도 T2까지 승온하여 연속으로 산화막 형성을 실시하는 것이 바람직하다.
이와 같은 열처리로 내 온도의 승온, 강온, 유지는 히터출력을 제어하여 실시할 수 있다. 또한, 승온, 강온의 속도는 특별히 한정되지 않는다.
또한, 열산화막 형성시의 분위기도 산화막이 형성되는 산화성 분위기라면 특별히 한정되지 않으며, 예를 들어 수증기를 포함하는 분위기에서 웨트 O2산화나 파이로제닉산화 등으로 실시할 수 있다.
이상과 같은, 본 발명의 열산화막 형성방법이라면 특히 슬립전위 등이 발생하기 쉬운 2500nm이상 혹은 5000nm이상의 두께의 두꺼운 열산화막을 형성할 때에도, 슬립전위나 깨짐의 발생을 방지하여 양호한 열산화막을 형성할 수 있다.
또한, 상기와 같이 두께 d2의 열산화막을 추가 형성한 후, 추가로 온도 T1보다도 낮은 온도까지 강온하고, 그 후, 온도 T1보다도 높은 온도까지 승온하여 열산화막을 추가 형성하는 것을 1회 이상 반복할 수도 있다.
특히 두꺼운 열산화막을 형성하는 경우 등에는 이와 같이 본 발명의 강온, 승온을 추가로 1회 이상 반복함으로써, 웨이퍼보트로의 부착을 방지하여 슬립전위나 깨짐을 확실히 방지할 수 있다.
또한, 본 발명의 산화막 형성방법은 실리콘 단결정만으로 구성된 통상적인 실리콘 단결정 웨이퍼 이외에, 2매의 통상적인 실리콘 단결정 웨이퍼를 산화막을 통해 접합하여 제작된 접합 SOI웨이퍼나, 통상적인 실리콘 단결정 웨이퍼에 산소이온을 주입한 후 고온열처리하여 제작된 SOI웨이퍼에도 적용할 수 있다. 따라서, 본 발명에서 「실리콘 단결정 웨이퍼」란, 이들 SOI웨이퍼도 포함하는 것이다.
[실시예]
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이에 한정되는 것이 아니다.
(실시예 1)
직경 200mm, 결정방위<100>의 경면연마된 실리콘 단결정 웨이퍼를 종형 열처리로에 투입하고, 도 1의 열처리 프로파일에 의해 두께 6000nm의 열산화막을 형성했다. 표 1에 이 때의 투입온도 Tin(℃), 저온산화온도 T1(℃), 강온온도 T(℃), 고온산화온도 T2(℃), 취출온도 Tout(℃)를 나타냈다.
산화는 파이로제닉산화로 실시하고, 저온산화(산화1)는 두께 1000nm의 열산화막이 형성되도록 산화시간을 조정하고, 고온산화(산화2)는 두께 5000nm의 열산화막이 추가 형성되도록 산화시간을 조정했다.
Tin(℃)에서 T1(℃)로의 승온속도는 5(℃/min), T1(℃)에서 T(℃)로의 강온속도는 2.5(℃/min)로 했다.
또한, T(℃)에서 T2(℃)로의 승온속도는, 900℃까지는 2(℃/min), 900℃~1200(℃) 사이는 1(℃/min), 1200~1250(℃) 사이는 0.5(℃/min)로 하고, T2(℃)에서 Tout(℃)로의 강온속도는, 1200℃까지는 0.5(℃/min), 1200~1100(℃) 사이는 1(℃/min), 1100~Tout(℃) 사이는 2(℃/min)로 했다.
두께 6000nm의 열산화막을 형성한 후, X선 토포그래피법으로 슬립전위를 관찰했다. 그 결과, 웨이퍼보트와의 접촉위치에 접촉흔적이 관찰되었지만 선형상의 슬립전위는 관찰되지 않았다.
(실시예 2)
직경 200mm, 결정방위<100>의 경면연마된 실리콘 단결정 웨이퍼를 종형 열처리로에 투입하고, 도 1의 열처리 프로파일에 의해 두께 5500nm의 열산화막을 형성했다. 표 1에 이 때의 투입온도 Tin(℃), 저온산화온도 T1(℃), 강온온도 T(℃), 고온산화온도 T2(℃), 취출온도 Tout(℃)를 나타냈다.
산화는 파이로제닉산화로 실시하고, 저온산화(산화1)는 두께 500nm의 열산화막이 형성되도록 산화시간을 조정하고, 고온산화(산화2)는 두께 5000nm의 열산화막이 추가 형성되도록 산화시간을 조정했다.
Tin(℃)에서 T1(℃)로의 승온속도는 5(℃/min), T1(℃)에서 T(℃)로의 강온속도는 2.5(℃/min)로 했다.
또한, T(℃)에서 T2(℃)로의 승온속도는, 900℃까지는 2(℃/min), 900~1200(℃) 사이는 1(℃/min), 1200~1250(℃) 사이는 0.5(℃/min)로 하고, T2(℃)에서 Tout(℃)로의 강온속도는, 1200℃까지는 0.5(℃/min), 1200~1100(℃) 사이는 1(℃/min), 1100~Tout(℃) 사이는 2(℃/min)로 했다.
두께 5500nm의 열산화막을 형성한 후, X선 토포그래피법으로 슬립전위를 관찰했다. 그 결과, 웨이퍼보트와의 접촉위치에 접촉흔적이 관찰되었지만 선형상의 슬립전위는 관찰되지 않았다.
(실시예 3)
직경 200mm, 결정방위<100>의 경면연마된 실리콘 단결정 웨이퍼를 종형 열처리로에 투입하고, 도 1의 열처리 프로파일에 의해 두께 2500nm의 열산화막을 형성했다. 표 1에 이 때의 투입온도 Tin(℃), 저온산화온도 T1(℃), 강온온도 T(℃), 고온산화온도 T2(℃), 취출온도 Tout(℃)를 나타냈다.
산화는 파이로제닉산화로 실시하고, 저온산화(산화1)는 두께 500nm의 열산화막이 형성되도록 산화시간을 조정하고, 고온산화(산화2)는 두께 2000nm의 열산화막이 추가 형성되도록 산화시간을 조정했다.
Tin(℃)에서 T1(℃)로의 승온속도는 5(℃/min), T1(℃)에서 T(℃)로의 강온속도는 2.5(℃/min)로 했다.
또한, T(℃)에서 T2(℃)로의 승온속도는, 900℃까지는 2(℃/min), 900~1200(℃) 사이는 1(℃/min)로 하고, T2(℃)에서 Tout(℃)로의 강온속도는, 1100℃까지는 1(℃/min), 1100~Tout(℃) 사이는 2(℃/min)로 했다.
두께 2500nm의 열산화막을 형성한 후, X선 토포그래피법으로 슬립전위를 관찰했다. 그 결과, 웨이퍼보트와의 접촉위치에 접촉흔적이 관찰되었지만 선형상의 슬립전위는 관찰되지 않았다.
표 1에 실시예 1-3에서의 열산화막 형성시의 온도를, 표 2에 실시예 1-3에서의 열산화막 두께를 나타냈다.
Tin(℃) T1(℃) T(℃) T2(℃) Tout(℃)
실시예1 500 1050 500 1250 500
실시예2 600 1000 800 1250 600
실시예3 500 1000 500 1200 500
산화1 산화2 토탈 산화막 두께
d1(nm) d2(nm)
실시예1 1000 5000 6000nm
실시예2 500 5000 5500nm
실시예3 500 2000 2500nm
(실시예 4)
T(℃)로의 강온 후에, 일단 열처리로 밖으로 웨이퍼를 꺼낸 것 이외에는 실시예 1과 동일한 조건으로 두께 6000nm의 열산화막을 형성했다.
두께 6000nm의 열산화막을 형성한 후, X선 토포그래피법으로 슬립전위를 관찰했다. 그 결과, 웨이퍼보트와의 접촉위치에 접촉흔적이 관찰되었지만 선형상의 슬립전위는 관찰되지 않았다.
(비교예 1)
직경 200mm, 결정방위<100>의 경면연마된 실리콘 단결정 웨이퍼를 종형 열처리로에 투입하고, 도 2의 열처리 프로파일에 의해 두께 6000nm의 열산화막을 형성했다. 표 3에 이 때의 투입온도 Tin(℃), 산화온도 T11(℃), 취출온도 Tout(℃)를 나타냈다.
또한, 승강온속도는 실시예 1의 고온산화시와 동일한 조건으로 했다.
두께 6000nm의 열산화막을 형성한 후, X선 토포그래피법으로 슬립전위를 관찰했다. 그 결과, 웨이퍼보트와의 접촉흔적을 기점으로 하는 강한 선형상의 슬립전위가 십자모양으로 관찰되었다.
(비교예 2)
직경 200mm, 결정방위<100>의 경면연마된 실리콘 단결정 웨이퍼를 종형 열처리로에 투입하고, 도 2의 열처리 프로파일에 의해 두께 2500nm의 열산화막을 형성했다. 표 3에 이 때의 투입온도 Tin(℃), 산화온도 T11(℃), 취출온도 Tout(℃)를 나타냈다.
또한, 승강온속도는 실시예 3의 고온산화시와 동일한 조건으로 했다.
두께 2500nm의 열산화막을 형성한 후, X선 토포그래피법으로 슬립전위를 관찰했다. 그 결과, 웨이퍼보트와의 접촉흔적을 기점으로 하는 선형상의 슬립전위가 십자모양으로 관찰되었다.
표 3에 비교예 1, 2에서의 열산화막 형성시의 온도를, 표 4에 비교예 1, 2에서의 열산화막 두께를 나타냈다.
Tin(℃) T11(℃) Tout(℃)
비교예1 500 1250 500
비교예2 500 1200 500
산화
d11(nm)
비교예1 6000
비교예2 2500
(비교예3)
직경 200mm, 결정방위<100>의 경면연마된 실리콘 단결정 웨이퍼를 종형 열처리로에 투입하고, 도 3에 나타낸 바와 같이 2단계 열처리로 전단과 후단의 열처리 사이에 강온하지 않고 승온하는 열처리 프로파일에 의해 두께 6000nm의 열산화막을 형성했다. 표 5에, 이 때의 투입온도 Tin(℃), 산화온도 T11, T12(℃), 취출온도 Tout(℃)를 나타냈다. 산화는 파이로제닉산화로 실시하고, 저온산화(산화1)는 두께 1000nm의 열산화막이 형성되도록 산화시간을 조정하고, 고온산화(산화2)는 두께 5000nm의 열산화막이 추가 형성되도록 산화시간을 조정했다.
또한, 승강온속도는 실시예 1과 동일한 조건으로 했다.
두께 6000nm의 열산화막을 형성한 후, X선 토포그래피법으로 슬립전위를 관찰했다. 그 결과, 웨이퍼보트와의 접촉흔적을 기점으로 하는 강한 선형상의 슬립전위(비교예1 보다 약하다(짧다))가 십자모양으로 관찰되었다.
표 5에 비교예 3에서의 열산화막 형성시의 온도를, 표 6에 비교예 3에서의 열산화막 두께를 나타냈다.
Tin(℃) T11(℃) T12(℃) Tout(℃)
비교예3 500 1050 1250 500
산화1 산화2 토탈 산화막 두께
d11(nm) d12(nm)
비교예3 1000 5000 6000nm
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며 동일한 작용효과를 가지는 것은 모두 본 발명의 기술적 범위에 포함된다.

Claims (21)

  1. 실리콘 단결정 웨이퍼에 열산화막을 형성하는 방법으로,
    상기 실리콘 단결정 웨이퍼를 열처리로에 투입하고, 열산화막이 형성되는 온도 T1까지 승온하여 500nm이상의 두께 d1의 열산화막을 형성하고, 그 후, 상기 온도 T1보다도 200℃이상 낮은 온도까지 강온한 후, 상기 열처리로에서 상기 실리콘 단결정 웨이퍼를 꺼내지 않고, 상기 온도 T1보다도 높은 온도 T2까지 승온하여 상기 두께 d1보다도 두꺼운 두께 d2의 열산화막을 추가 형성하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 열산화막 형성방법.
  2. 제1항에 있어서,
    상기 온도 T1을 1200℃보다 낮은 온도로 하면서, 상기 온도 T2를 1200℃이상의 온도로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 열산화막 형성방법.
  3. 제1항에 있어서,
    상기 온도 T1보다도 200℃이상 낮은 온도까지 강온할 때, 상기 실리콘 단결정 웨이퍼를 열처리로에 투입할 때의 투입온도이하의 온도까지 강온하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 열산화막 형성방법.
  4. 제2항에 있어서,
    상기 온도 T1보다도 200℃이상 낮은 온도까지 강온할 때, 상기 실리콘 단결정 웨이퍼를 열처리로에 투입할 때의 투입온도이하의 온도까지 강온하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 열산화막 형성방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 두께 d1과 상기 두께 d2를 합친 막두께를 2500nm이상으로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 열산화막 형성방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 두께 d2의 열산화막을 추가 형성한 후, 추가로 상기 온도 T1보다도 낮은 온도까지 강온하고, 그 후, 상기 온도 T1보다도 높은 온도까지 승온하여 열산화막을 추가 형성하는 것을 1회 이상 반복하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 열산화막 형성방법.
  7. 제5항에 있어서,
    상기 두께 d2의 열산화막을 추가 형성한 후, 추가로 상기 온도 T1보다도 낮은 온도까지 강온하고, 그 후, 상기 온도 T1보다도 높은 온도까지 승온하여 열산화막을 추가 형성하는 것을 1회 이상 반복하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 열산화막 형성방법.

  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020137010398A 2010-11-10 2011-10-06 실리콘 단결정 웨이퍼의 열산화막 형성방법 KR101725777B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010251775A JP5479304B2 (ja) 2010-11-10 2010-11-10 シリコン単結晶ウェーハの熱酸化膜形成方法
JPJP-P-2010-251775 2010-11-10
PCT/JP2011/005626 WO2012063402A1 (ja) 2010-11-10 2011-10-06 シリコン単結晶ウェーハの熱酸化膜形成方法

Publications (2)

Publication Number Publication Date
KR20140015263A KR20140015263A (ko) 2014-02-06
KR101725777B1 true KR101725777B1 (ko) 2017-04-11

Family

ID=46050574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137010398A KR101725777B1 (ko) 2010-11-10 2011-10-06 실리콘 단결정 웨이퍼의 열산화막 형성방법

Country Status (6)

Country Link
US (1) US9171737B2 (ko)
EP (1) EP2639819B1 (ko)
JP (1) JP5479304B2 (ko)
KR (1) KR101725777B1 (ko)
CN (1) CN103262222B (ko)
WO (1) WO2012063402A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5780234B2 (ja) * 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN105355551B (zh) * 2015-11-12 2018-05-15 扬州杰利半导体有限公司 一种晶片钝化工艺
CN117096012B (zh) * 2023-08-22 2024-03-26 中环领先半导体科技股份有限公司 一种氧化膜、硅片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926741A (en) 1996-07-12 1999-07-20 Sharp Kabushiki Kaisha Method of forming gate dielectric films for MOSFETs without generation of natural oxide films
US20010017294A1 (en) * 1997-11-14 2001-08-30 Nobutoshi Aoki Method and equipment for manufacturing semiconductor device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494303A (en) * 1983-03-31 1985-01-22 At&T Bell Laboratories Method of making dielectrically isolated silicon devices
JPH02303131A (ja) * 1989-05-18 1990-12-17 Oki Electric Ind Co Ltd 絶縁膜形成方法
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
US5648282A (en) * 1992-06-26 1997-07-15 Matsushita Electronics Corporation Autodoping prevention and oxide layer formation apparatus
JPH06112451A (ja) * 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Ｓｏｉ基板の製造方法
JP3105770B2 (ja) * 1995-09-29 2000-11-06 日本電気株式会社 半導体装置の製造方法
US5738909A (en) * 1996-01-10 1998-04-14 Micron Technology, Inc. Method of forming high-integrity ultrathin oxides
US5962854A (en) * 1996-06-12 1999-10-05 Ishizuka Electronics Corporation Infrared sensor and infrared detector
JPH11186255A (ja) * 1996-11-29 1999-07-09 Sony Corp シリコン酸化膜の形成方法
US6797323B1 (en) * 1996-11-29 2004-09-28 Sony Corporation Method of forming silicon oxide layer
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
JPH11288893A (ja) * 1998-04-03 1999-10-19 Nec Corp 半導体製造装置及び半導体装置の製造方法
US6541394B1 (en) 1999-01-12 2003-04-01 Agere Systems Guardian Corp. Method of making a graded grown, high quality oxide layer for a semiconductor device
US6281141B1 (en) * 1999-02-08 2001-08-28 Steag Rtp Systems, Inc. Process for forming thin dielectric layers in semiconductor devices
JP2000232222A (ja) 1999-02-10 2000-08-22 Nec Corp 半導体装置の製造方法
US6235651B1 (en) * 1999-09-14 2001-05-22 Infineon Technologies North America Process for improving the thickness uniformity of a thin layer in semiconductor wafer fabrication
US6437375B1 (en) * 2000-06-05 2002-08-20 Micron Technology, Inc. PD-SOI substrate with suppressed floating body effect and method for its fabrication
JP4914536B2 (ja) 2001-02-28 2012-04-11 東京エレクトロン株式会社 酸化膜形成方法
US6455382B1 (en) * 2001-05-03 2002-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step method for forming sacrificial silicon oxide layer
US6602799B2 (en) * 2001-09-17 2003-08-05 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a uniform ultra-thin gate oxide layer
JP3744889B2 (ja) * 2002-06-03 2006-02-15 三洋電機株式会社 半導体装置の製造方法
US6890831B2 (en) 2002-06-03 2005-05-10 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7576369B2 (en) * 2005-10-25 2009-08-18 Udt Sensors, Inc. Deep diffused thin photodiodes
KR20040096377A (ko) * 2003-05-09 2004-11-16 삼성전자주식회사 산화막 및 산질화막 형성 방법
US7071127B2 (en) * 2003-05-20 2006-07-04 Promos Technologies, Inc. Methods for improving quality of semiconductor oxide composition formed from halogen-containing precursor
JP4329655B2 (ja) * 2004-09-10 2009-09-09 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置。
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
JP2007053227A (ja) 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP5280015B2 (ja) 2007-05-07 2013-09-04 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP2010140947A (ja) * 2008-12-09 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5166297B2 (ja) * 2009-01-21 2013-03-21 東京エレクトロン株式会社 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926741A (en) 1996-07-12 1999-07-20 Sharp Kabushiki Kaisha Method of forming gate dielectric films for MOSFETs without generation of natural oxide films
US20010017294A1 (en) * 1997-11-14 2001-08-30 Nobutoshi Aoki Method and equipment for manufacturing semiconductor device

Also Published As

Publication number Publication date
US9171737B2 (en) 2015-10-27
JP5479304B2 (ja) 2014-04-23
EP2639819A1 (en) 2013-09-18
WO2012063402A1 (ja) 2012-05-18
JP2012104651A (ja) 2012-05-31
CN103262222A (zh) 2013-08-21
EP2639819B1 (en) 2017-01-04
US20130178071A1 (en) 2013-07-11
KR20140015263A (ko) 2014-02-06
EP2639819A4 (en) 2014-04-02
CN103262222B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
JP6425835B2 (ja) ダイヤモンド−半導体複合基板を製造する方法
KR101488667B1 (ko) Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법
KR200496202Y1 (ko) 기판을 처리하기 위한 방법 및 장치
JP7085833B2 (ja) 炭化珪素単結晶の製造方法
JP2006261556A (ja) Ｓｏｓウェハおよびその製造方法
KR101725777B1 (ko) 실리콘 단결정 웨이퍼의 열산화막 형성방법
JP5398168B2 (ja) 炭化珪素半導体素子の製造方法および製造装置
JP6288323B2 (ja) 熱酸化異種複合基板の製造方法
JP2009231341A (ja) アニール装置、ＳｉＣ半導体基板の熱処理方法
KR20230009363A (ko) Iii-v 족 화합물 결정용 베이스 기판 및 그 제조 방법
US20080268621A1 (en) Method for manufacturing compound material wafer and corresponding compound material wafer
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006165062A (ja) Ｓｏｉウェーハの製造方法
US8759198B2 (en) Accelerated furnace ramp rates for reduced slip
JP2011066355A (ja) 再生基板の製造方法、再生基板、窒化物半導体素子及びランプ
JP2008053521A (ja) シリコンウェーハの熱処理方法
JP2007019303A (ja) 半導体基板の製造方法及びその半導体基板
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
KR100857386B1 (ko) 에스오아이 웨이퍼에 대한 열처리 방법
JP2006032463A (ja) 半導体装置の製造方法および半導体装置
JP2006080294A (ja) 基板の製造方法
JPS6386450A (ja) 半導体素子形成用基板の製造方法
US10294566B2 (en) Substrate processing apparatus and substrate processing method
JP4949021B2 (ja) 改良された安定化アニール方法
JP2006100303A (ja) 基板の製造方法及び熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant