JP4949021B2 - 改良された安定化アニール方法 - Google Patents
改良された安定化アニール方法 Download PDFInfo
- Publication number
- JP4949021B2 JP4949021B2 JP2006516283A JP2006516283A JP4949021B2 JP 4949021 B2 JP4949021 B2 JP 4949021B2 JP 2006516283 A JP2006516283 A JP 2006516283A JP 2006516283 A JP2006516283 A JP 2006516283A JP 4949021 B2 JP4949021 B2 JP 4949021B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- wafer
- horizontal
- rise
- gradient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 31
- 238000000137 annealing Methods 0.000 title description 18
- 230000006641 stabilisation Effects 0.000 title description 14
- 238000011105 stabilization Methods 0.000 title description 14
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000001186 cumulative effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 8
- 230000035882 stress Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Description
・接合面の安定化段階。この段階では、約1100℃の温度に達するまで温度上昇を行う。
・一つまたは複数の水平部が、温度上昇の際に通過する温度間隔の高温部分に配置される。
・ウェハが、接合面を介して結合される少なくとも2個の層を含む多層ウェハであり、前記熱処理が、前記接合面を安定化するアニールである。
・前記温度上昇が、約950℃にされる酸化段階に続いて行われる。
・前記処理終了温度が約1100℃である。
・ウェハがSOIウェハである。
・温度上昇が2個の水平部を含む。
・2個の水平部が、それぞれ約1050℃と1075℃の温度で実施される。
・一つの水平部の持続時間または複数の水平部の累積持続時間が、ウェハの温度勾配と、ウェハと基板との間の温度勾配とを均質化して最小化するように決定される。
・各水平部が約10分間持続する。
・最終水平部と処理終了温度との間の温度上昇が漸近的に行われる。
・温度上昇が、
約2〜5℃/分の一定勾配による初期の線形上昇と、
第一の水平部と、
約2〜5℃/分の一定勾配によるほぼ線形の第二の上昇と、
第二の水平部と、
処理終了温度までの漸近的な第三の上昇とを含む。
・第一の水平部。
・初期の温度上昇勾配とほぼ同等の一定勾配を伴った、ほぼ線形の第二の上昇。
・第二の水平部。
・処理終了温度1100℃まで達しうる第三の上昇。
・および/または機械応力。ここでは、ウェハと、炉内でウェハを支持する機械素子との間の物理的な接触による応力を意味する。この機械素子は、一般に、ウェハを支持するボート(通常、SiC)である。
・横座標に、
毎分5℃の単一線形勾配による従来技術の「標準」温度上昇
温度1100℃に接近する漸近的な推移により従来技術と同様の線形上昇からなる「段階的な」温度上昇
1000℃と1050℃に二つの水平部を設定した、「水平部を有する段階的な」温度上昇
図4に示した「水平部を有する段階的な」温度上昇
の、4つの温度上昇条件を示し、
・縦座標に、スリップラインの平均長さ(左目盛)と、確認されたスリップライン数(右目盛)とを示している。
・図4に示したのと同じ温度上昇(グラフの左部分)に従って、または
・毎分約5℃の単一線形勾配による「標準」温度上昇に従って、
安定加熱処理を実施し、このウェハにおけるスリップラインの長さに関して得られた結果を同様に示している。
Claims (12)
- 基板(support)に支持された、半導体材料の中から選択された一つまたは複数の材料からなるウェハを、処理終了温度まで10℃/分以下の傾きで温度上昇させる熱処理方法であって、
前記温度上昇が少なくとも一つの水平部を伴って実施され、
ウェハが、接合面を介して結合される少なくとも2個の層を含む多層ウェハであり、前記熱処理が、前記接合面を安定化するアニールであることを特徴とする
ウェハにおけるスリップラインの出現を最小化する方法。 - 温度上昇と一つまたは複数の水平部との間の移行が、連続的な温度変化により段階的に実施されることを特徴とする請求項1に記載の方法。
- 一つまたは複数の水平部が、温度上昇がなされる温度間隔の上部に配置されることを特徴とする請求項1または2に記載の方法。
- 前記温度上昇が、950℃にされる酸化段階に続いて行われることを特徴とする請求項1から3のいずれか一項に記載の方法。
- 前記処理終了温度が、1100℃であることを特徴とする請求項1から4のいずれか一項に記載の方法。
- ウェハがSOIウェハであることを特徴とする請求項1から5のいずれか一項に記載の方法。
- 温度上昇が2個の水平部を含むことを特徴とする請求項1から6のいずれか一項に記載の方法。
- 2個の水平部が、それぞれ1050℃と1075℃の温度で実施されることを特徴とする請求項1から7のいずれか一項に記載の方法。
- 一つの水平部の持続時間または複数の水平部の累積持続時間が、ウェハの温度勾配と、基板の温度勾配とを前記ウェハおよび前記基板間で均質化して最小化するように決定されることを特徴とする請求項1から8のいずれか一項に記載の方法。
- 各水平部が10分間持続することを特徴とする請求項9に記載の方法。
- 最終水平部と処理終了温度との間の温度上昇が漸近的に行われることを特徴とする請求項1から10のいずれか一項に記載の方法。
- 温度上昇が、
・2〜5℃/分の一定勾配による初期の線形上昇と、
・第一の水平部と、
・2〜5℃/分の一定勾配によるほぼ線形の第二の上昇と、
・第二の水平部と、
・処理終了温度までの漸近的な第三の上昇と、
を含むことを特徴とする請求項1から11のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR03/06920 | 2003-06-10 | ||
FR0306920A FR2856194B1 (fr) | 2003-06-10 | 2003-06-10 | Procede perfectionne de recuit de stabilisation |
PCT/FR2004/001449 WO2004112124A2 (fr) | 2003-06-10 | 2004-06-10 | Procede perfectionne de recuit de stabilisation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006527493A JP2006527493A (ja) | 2006-11-30 |
JP4949021B2 true JP4949021B2 (ja) | 2012-06-06 |
Family
ID=33484295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006516283A Active JP4949021B2 (ja) | 2003-06-10 | 2004-06-10 | 改良された安定化アニール方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1639633A2 (ja) |
JP (1) | JP4949021B2 (ja) |
FR (1) | FR2856194B1 (ja) |
WO (1) | WO2004112124A2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4437922A (en) * | 1982-03-26 | 1984-03-20 | International Business Machines Corporation | Method for tailoring oxygen precipitate particle density and distribution silicon wafers |
US4804633A (en) * | 1988-02-18 | 1989-02-14 | Northern Telecom Limited | Silicon-on-insulator substrates annealed in polysilicon tube |
JPH03166733A (ja) * | 1989-11-27 | 1991-07-18 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
JP2752799B2 (ja) * | 1991-03-27 | 1998-05-18 | 三菱マテリアル株式会社 | Soi基板の製造方法 |
JPH0845946A (ja) * | 1994-08-01 | 1996-02-16 | Hitachi Ltd | シリコン半導体単結晶基板の熱処理方法及び熱処理装置、半導体装置 |
US5788763A (en) * | 1995-03-09 | 1998-08-04 | Toshiba Ceramics Co., Ltd. | Manufacturing method of a silicon wafer having a controlled BMD concentration |
FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
JP3956271B2 (ja) * | 2000-10-26 | 2007-08-08 | 株式会社Sumco | シリコンウェーハの製造方法 |
JP3927778B2 (ja) * | 2001-07-09 | 2007-06-13 | 住友電気工業株式会社 | エピタキシャルウエハとその製造方法 |
-
2003
- 2003-06-10 FR FR0306920A patent/FR2856194B1/fr not_active Expired - Lifetime
-
2004
- 2004-06-10 WO PCT/FR2004/001449 patent/WO2004112124A2/fr active Application Filing
- 2004-06-10 JP JP2006516283A patent/JP4949021B2/ja active Active
- 2004-06-10 EP EP04767314A patent/EP1639633A2/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2006527493A (ja) | 2006-11-30 |
EP1639633A2 (fr) | 2006-03-29 |
FR2856194B1 (fr) | 2005-08-26 |
WO2004112124A3 (fr) | 2005-05-12 |
FR2856194A1 (fr) | 2004-12-17 |
WO2004112124A2 (fr) | 2004-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7169321B2 (ja) | 多結晶セラミック基板 | |
JP4855015B2 (ja) | 二枚のウエハを結合する前の熱処理 | |
JP4582982B2 (ja) | 基板の処理方法 | |
JP4479010B2 (ja) | 半導体基板の熱処理方法 | |
US6962858B2 (en) | Method for reducing free surface roughness of a semiconductor wafer | |
JP6487454B2 (ja) | 層状半導体構造体の製造方法 | |
JP5258564B2 (ja) | 支持体上に薄膜を転写する方法 | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
KR100796831B1 (ko) | 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법 | |
US7190029B2 (en) | Preventive treatment method for a multilayer semiconductor wafer | |
JP2008021992A (ja) | 接合界面安定化のための熱処理 | |
JP2011530182A (ja) | 接着接合界面を安定するためにイオンを注入する工程を備える構造物製造方法 | |
TW201140662A (en) | Method for the preparation of a multi-layered crystalline structure | |
JP7345245B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP5113182B2 (ja) | 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法 | |
KR101543748B1 (ko) | Soi 웨이퍼의 제조방법 | |
WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
WO2009141954A1 (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
JP2006202989A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP4949021B2 (ja) | 改良された安定化アニール方法 | |
JP2006165062A (ja) | Soiウェーハの製造方法 | |
JP5053252B2 (ja) | 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法 | |
JP2007019303A (ja) | 半導体基板の製造方法及びその半導体基板 | |
TW201826402A (zh) | 用於平滑絕緣體上半導體底材表面之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4949021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |