JP5398168B2 - 炭化珪素半導体素子の製造方法および製造装置 - Google Patents

Description

本発明は、注入イオン種の活性化工程を含む炭化珪素半導体素子の製造方法および製造装置に関する。

炭化珪素パワー半導体素子では、イオン注入による不純物層形成が広く行なわれているが、この注入イオン種を活性化させるための熱処理によって、炭化珪素表面から珪素抜けが起こり、表面荒れが発生することが知られている。この珪素抜けが生じる結果として、炭化珪素半導体表面には炭素過剰層が形成され、この炭素過剰層の存在によって漏れ電流の増大が起こるなど、半導体装置の電気特性に不具合が生じる。これを解決するためには、犠牲酸化を行った後に犠牲酸化膜除去工程が必須となる
ここで言う犠牲酸化は熱酸化であるが、不純物をイオン注入した部位とそうでない部位とで熱酸化の速度が大きく異なる。すなわち、不純物をイオン注入した部位の熱酸化速度は、注入していない部位よりもかなり大きな酸化速度となるため、イオン注入した部位の熱酸化膜が注入していない部位に比べて厚く形成される。

このために、犠牲酸化層をフッ酸などで除去する際に、イオン注入した部位の酸化が深くまで進んでいるために、イオン注入されていない部位に比べて深く掘れてしまう。このような表面の凹凸の存在は、ゲート酸化膜の形成時に膜厚むらを招くため、ゲート絶縁膜の信頼性を損なう。

これに対して、表面荒れを抑制する方法が種々開示されている（例えば、特許文献１参照）。具体的には、フォトレジスト等の有機膜パターンを形成した後、不純物イオンを注入し、その後、有機膜を炭化させることでグラファイト膜を形成し、このグラファイト膜をマスクとして高温熱処理を実施する。このような方法によれば、有機膜を炭化させたグラファイト膜でマスクしているため、マスク下の表面荒れを抑制できる。

上記のように、有機系のグラファイト膜を用いた場合には、有機溶剤に含まれる不純物が炭化珪素基板に拡散することがなく、半導体素子の電気特性に影響が及ばないようにすることができる。

また、炭化珪素のエピタキシャル成長の際、成長ガスにシラン（ＳｉＨ₄）ガスとプロパン（Ｃ₃Ｈ₈）ガスを使用し、エピタキシャル成長終了後、水素ガスとプロパンガスとの混合ガス雰囲気で熱処理工程を行ない、表面荒れを抑制する方法も開示されている（特許文献２参照）。

また、イオン注入後の炭化珪素基板を、炭化珪素で被覆された加熱容器内に入れて加熱することにより、イオン注入された不純物を活性化させるとともに、加熱容器表面から昇華された炭化珪素ガスから、炭化珪素を基板上に堆積させ，表面荒れを防止する方法も開示されている（特許文献３参照）。
特開２００５−２６０２６７号公報 特開２００６−３３２４９５号公報 特開２００８−０３４４６４号公報

然しながら、上記の特許文献１に記載の方法では、グラファイト膜をイオン注入に用いた有機膜パターンで形成しているため、イオン注入のための開口部にはグラファイト膜が形成されず、この部分は保護されない。

従って、グラファイト膜が形成されない開口部は、高温熱処理により珪素が昇華して炭素過剰層が形成され、表面が荒れることになる。このため半導体装置作製時には、この炭素過剰層を除去するために犠牲酸化工程を省くことはできず、上述の表面凹凸化を避けられないと推測される。

また、特許文献２の方法では、成長ガス（シランとプロパンガス）の組成比の管理が難しく、厚さのばらつきや再現性の問題が予想される。また、成長ガスの供給装置等の大型化が予想され、製造装置が高価になる。

また、特許文献３の方法では、加熱容器の表面にコーティングされた炭化珪素層を炭化珪素ソースとしているので、ソース表面の平坦性が悪く、昇華による供給速度が不安定であると予測される。このため、ウェハ面内で均一な厚みを持つ炭化珪素膜を得ることが困難である。

本発明は、上記事情を考慮して成されたもので、その目的とするところは、活性化熱処理を行なっても表面の凹凸を招かず、かつ清浄な表面を維持することのできる炭化珪素半導体素子の製造方法および簡易な製造装置を提供することにある。

上記課題を解決するために、本発明の半導体素子の製造方法は、炭化珪素基板にイオン種を注入する工程と、第１の温度にて、第１の場所に前記炭化珪素基板を保持すると共に、前記第１の場所と異なる第２の場所で前記第１の温度より高い第２の温度にて昇華された炭化珪素を、前記炭化珪素基板の表面に炭化珪素を堆積させる工程と、前記第２の場所の温度を前記第２の温度よりも低い第３の温度に低下させるとともに、前記第１の場所において前記第１の温度よりも高い第４の温度に前記炭化珪素基板の温度を制御して、注入された前記イオン種を活性化させる熱処理を行なう工程とを具備することを特徴とする。

また、本発明の炭化珪素半導体素子の製造装置は、炭化珪素供給源を保持する供給源保持機構と、前記炭化珪素供給源が設置されると同一の空間内において、炭化珪素基板を保持する基板保持機構と、炭化珪素供給源を１６００℃以上の第２の温度に昇温し、前記炭化珪素を昇華させる昇華手段と、前記炭化珪素供給源からの昇華による炭化珪素で前記炭化珪素基板の表面が被覆されるときには、前記炭化珪素基板を第１の温度で保持し、前記炭化珪素が被覆された後に、前記炭素供給源の加熱温度を前記第２の温度より低い第３の温度に低下させるとともに、前記炭化珪素基板を前記第１の温度よりも高い第４の温度で熱処理する加熱手段とを具備することを特徴とする。

本発明によれば、活性化熱処理を行なっても表面の凹凸を招かず、かつ清浄な表面を維持することのできる炭化珪素半導体素子の製造方法および簡易な製造装置を提供することができる。

以下、本発明の実施形態を図面を参照しつつ説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係わる炭化珪素半導体装置の断面図で、ノーマリオフ型のｎチャネル・プレーナ型縦型パワーＭＯＳＦＥＴを示す。４Ｈ-炭化珪素の（０００１）面ｎ⁺型基板１１の主表面上には、基板１１よりも低い窒素濃度のｎ^-型エピタキシャル層１２が形成されている。

ｎ^-型エピタキシャル層１２の表層部にはｐ型ベース領域１３が形成されている。このベース領域１３はＡｌの多段イオン注入によって形成したものであり、１×１０¹⁷／ｃｍ³ 以上の濃度になっている。また、p型ベース領域１３の表層部には、p型ベース領域１３よりも浅いｎ⁺型ソース領域１４が形成されている。また、ｎ⁺型ソース領域１４とｎ^-型エピタキシャル層１２とをつなぐようにp型ベース領域１３の表面部にはｎ^-型表面チャネル層１５が形成されている。

表面チャネル１５の上面およびｎ⁺型ソース領域１４の上面には熱酸化によってゲート酸化膜１６が形成され、このゲート酸化膜１６上にゲート電極１７が形成されている。ゲート電極１７は化学気相成長法（ＣＶＤ法）により形成されたＳｉＯ₂ の絶縁膜１８で覆われており、この絶縁膜１８の上にｎ⁺型ソース領域１４とp型ベース領域１３とが電気的に接続されたソース電極１９が形成されて縦型パワーＭＯＳＦＥＴが構成されている。

次に、図1に示す縦型パワーＭＯＳＦＥＴの製造工程を、図２のフローチャートを参照しつつ説明する。まず、ｎ^-型エピタキシャル層１２の形成されたｎ型４Ｈ炭化珪素の半導体基板１１を準備する（Ｓ１）。

このエピタキシャル層１２に、ｐ型ベース領域１３を形成する（Ｓ２）。より詳細には、エピタキシャル層１２上にフォトレジストを塗布する。プリベイクを行った後、アライメントマークを形成するためのガラスマスクを用いて露光し、現像する。ポストベイクを行なった後、アライメントマークを形成するために反応性イオンエッチングを行なう。その後、フォトレジストを除去してから、ＣＶＤ法でＳｉＯ₂を堆積させた後に再度フォトレジストを塗布する。プリベイクを行った後に、このＳｉＯ₂をパターニングするためのガラスマスクを用いて露光し現像する。ポストベイクを行なった後、反応性イオンエッチングによって、後にｐ型ベース領域１３となる領域を露出させる。この状態でｐ型不純物であるアルミニウム（Ａｌ）をイオン注入する。この時の条件は、基板温度を５００℃とし、ドーズ量は３×１０¹⁴／ｃｍ²とする。これによってｐ型ベース領域１３が形成される。その後、マスク材として用いたＳｉＯ₂を除去する。

次にｎ型ソース領域を１４を形成する（Ｓ３）。詳細には、全面にＣＶＤ法でＳｉＯ₂を堆積させた後に、フォトレジストを塗布する。プリベイクを行った後に、このＳｉＯ₂をパターニングするためのガラスマスクを用いて露光し現像する。ポストベイクを行なった後、反応性イオンエッチングによって後にｎ⁺型ソース領域１４となる領域を露出させる。この状態でｎ型不純物である燐（Ｐ）をイオン注入する。この時の条件は、基板温度を５００℃とし、ドーズ量は１×１０¹⁵／ｃｍ²とする。これによってｎ⁺型ソース領域１４を形成する。その後、マスク材として用いたＳｉＯ₂を除去する。

次に、表面チャネル層１５を形成する（Ｓ４）。詳細には、再度全面にＣＶＤ法でＳｉＯ₂堆積させた後に、フォトレジストを塗布する。プリベイクを行った後に、このＳｉＯ₂をパターニングするためのガラスマスクを用いて露光し、現像する。ポストベイクを行なった後、反応性イオンエッチングによって、後にｎ^-型表面チャネル層１５となる領域を露出させる。この状態でｎ型不純物である窒素（Ｎ）をイオン注入する。この時の条件は、基板温度を５００℃とし、ドーズ量は４×１０¹⁴／ｃｍ²とする。これによってｎ^-型表面チャネル層１５を形成する。その後、マスク材として用いたＳｉＯ₂を除去する。

次に、ｐ型ベース領域にｐコンタクトを形成する（Ｓ５）。詳細には、再度全面にＣＶＤ法でＳｉＯ₂を堆積させた後に、フォトレジストを塗布する。プリベイクを行った後に、このＳｉＯ₂パターニングするためのガラスマスクを用いて露光し、現像する。ポストベイクを行なった後、反応性イオンエッチングによって、後にｐ^-型ベース領域１３の内でソース電極１９と接触することになる領域のみを露出させる。この状態でｐ型不純物であるＡｌをイオン注入する。この時の条件は、基板温度を５００℃とし、ドーズ量は１×１０¹⁵／ｃｍ²とする。これによってｎ⁺ 型ソース領域１４と重ならないように、部分的にベース領域１３のｐ型不純物を高濃度に形成したコンタクト領域を作製する。その後、マスク材として用いたＳｉＯ₂を除去する。

次に、Ｓ２〜Ｓ５で注入したイオン種を活性化させるための熱処理工程に入る。本実施形態では、ＳｉＣ層形成（Ｓ６）、熱処理（Ｓ７）、ＳｉＣ層除去（Ｓ８）の３つの工程よりなる。この工程の詳細について、図３と図４を用いて説明する。

図３は、第１の実施形態に係わる炭化珪素半導体の製造装置の摸式的断面図を示す。炭化珪素ソース加熱ヒーター２１は抵抗加熱ヒーターであって、炭化珪素半導体基板加熱ヒーター２２とはそれぞれ独立に電力制御できるようになっている。炭化珪素ソース加熱ヒーター２１の内側には炭化珪素保持ボート２４が配置され、炭化珪素ソース（炭化珪素供給源）２３が保持できるようになっている。本実施形態では、炭化珪素ソースとして、高純度半絶縁性炭化珪素単結晶バルク基板を用い、ソースからの汚染を極力無くすることを目指す。

炭化珪素ソース加熱ヒーター２１に並置して、炭化珪素半導体基板加熱ヒーター２２が備えられている。炭化珪素半導体基板加熱ヒーター２２の内側には炭化珪素半導体基板保持ボート２６が配置され、数枚の炭化珪素半導体基板２５が一度に処理できる構造となっている。炭化珪素半導体基板２５と炭化珪素ソース２３は、同一空間内に備えられている。

なお、上記の構成に加え、図４に示すように、炭化珪素半導体基板加熱ヒーター２２の上にも、もう１つの炭化珪素ソース加熱ヒーター２１´を備えてもよい。このようにすれば、数枚の炭化珪素半導体基板２５に対して、炭化珪素の堆積量のばらつきを少なくすることができる。また、炭化珪素半導体基板２５の方向は、図３のようにソース２３と対峙することに限定されず、図５に示すように、炭化珪素半導体基板２５は、同一空間内にあればソース２３に対して垂直な方向に並べられていても良い。また、ヒーター２１，２２を環状に構成し、ソース２３、または基板２５の一方を回転させるようにしてもよい。

図６は、本実施形態で採用した温度プロファイルを説明するための図であり、グラフの縦軸が炉内位置を示し、左側の炉の構成図と位置が対応している。グラフの横軸は温度である。Ｓ６の工程の時には、炭化珪素ソース２３の温度が１６５０℃、炭化珪素半導体基板２５の温度が１５００℃になるようにそれぞれ炭化珪素ソース加熱ヒーター２１と炭化珪素半導体基板加熱ヒーター２２とに投入する電力を制御する。

実際にイオン注入などを施した素子作成用の基板を処理する前に、予備実験を実施した。この時には、エピタキシャル成長層のないバルク基板を、炭化珪素半導体基板保持ボート２６に設置する。炭化珪素ソース２３は、高純度半絶縁性炭化珪素バルク基板を用いる。図４に示すＳ６の工程の温度プロファイルに達してから、１時間、２時間、３時間それぞれ処理した後に、炭化珪素ソース加熱ヒーター２１と炭化珪素半導体基板加熱ヒーター２２の投入電力を切る。

冷却してから取り出したバルク基板を劈開し、断面を走査型電子顕微鏡で観察したところ、バルク基板と熱処理による気相成長層とのコントラストが明瞭に観察された。気相成長層の厚みの測定結果より、Ｓ６の工程の状態における気相成長層の成長速度を見積もったところ、２μｍ／ｈ程度であった。実際の素子作成用のプロセスでは、気相成長層が４００ｎｍになるようにＳ６の工程の処理時間を１２分程度に調整することとした。

上記の方法では、炭化珪素ソース２３から昇華された炭化珪素は、気相の状態で炭化珪素基板２５の位置まで輸送され、炭化珪素基板２５に堆積する。本実施形態では、この方法を昇華輸送法と呼ぶことにする。

このような気相での昇華輸送法による炭化珪素の供給は、炭化珪素ソースの温度が１６００℃を超えると顕著になるが、それ以下の温度では昇華が実用的な速度で観測されなかった。また１６５０℃よりも温度を上げれば昇華速度は早くなる傾向を認めたが、後に犠牲酸化で除去することを考えると、厚い成長層を形成することは酸化時間を長く要することになる。加えて、短い処理時間では膜厚の制御性・再現性の悪化につながる。このため、ソース温度としては１６００〜１６５０℃程度の温度範囲が最も適当であった。

上述の結果から、Ｓ６の工程での保持時間を１２分間と決定する。そこで１２分間保持したのち、炭化珪素ソース２３の温度を１５００℃になるように設定温度を下げ、同時に炭化珪素半導体基板２５の温度が１６００℃になるように、すなわち図４のＳ７の工程に示したような温度分布になるように投入電力を制御する。具体的には、炭化珪素半導体基板加熱ヒーター２２の投入電力を増やし、１６００℃に到達させてから５分保持した後、全加熱を終了する。

次に、前記Ｓ６の工程において形成した炭化珪素の気相成長層を除去するために、酸化炉において１１５０℃でドライ酸化を行なう。前記Ｓ６の工程で成長した４００ｎｍの層を酸化するには、６時間必要であることが前もって行なった酸化速度測定実験によって明らかになっているので、６時間ドライ酸化を行う。ドライ酸化された試料を取り出した後に、フッ酸により酸化膜を除去することにより、高温熱処理時に覆っていた炭化珪素気相成長層を除去する（Ｓ８）。

その後、実際の縦型パワーＭＯＳＦＥＴを作成する基板に対して、引き続いて以下の工程を施す。即ち、雰囲気温度を１１００℃に設定したドライ酸化炉において酸化処理をすることにより、全面にゲート酸化膜１６を形成する（Ｓ９）。温度を下げる時に、例えば水素と酸素によるパイロジェニック法によってウエット雰囲気にすることにより、効果的に酸化膜の界面準位密度が減少し、チャネル移動度を高くすることができる。

次に、ゲート絶縁膜１６の上に、減圧ＣＶＤ法によって、ポリシリコンを基板温度６００℃で堆積させ、ポリシリコンをパターニングすることでゲート電極１７を形成する（Ｓ１０）。続いてゲート絶縁膜１７の不要部分を除去した後、低温堆積酸化膜よりなる絶縁膜１８を約４００℃で成長させ、ゲート絶縁膜１７を覆う。更に約１０００℃のアニールを施す。

その後、室温でのスパッタによってソース電極１９およびドレイン電極２０を形成した後（Ｓ１１）、１０００℃でシンターさせることにより、図１に示すようなプレーナ型縦型パワーＭＯＳＦＥＴが完成する。

以上説明したように、本実施形態ではイオン注入により導入した不純物を活性化させるための処理を行なう際に、直前に炭化珪素を昇華輸送法によりキャップ材として形成させるので、注入不純物を活性化させる熱処理において、イオン注入部表面での珪素抜けなどの表面劣化を防ぐことが可能となる。

また、フォトレジストを炭化させたキャップ材を用いる場合では、グラファイトキャップ材を除去する際の残渣物による凹凸などが生じるが、本実施形態ではそのような心配はない。

その上、熱処理の際の密着性あるいは形成したグラファイトキャップの緻密性のばらつき、即ち微小なクラックが発生する、あるいは軽石のように気泡を多く含むような材質が出来るなど表面保護機能の低下を心配する必要もなく、確実に表面保護ができる。

また、キャップ材の炭化珪素を除去する時に行なう犠牲酸化は、イオン注入層を大幅に酸化する恐れもない。従って、従来問題となっていたような、イオン注入部が非注入部に比べて深く酸化されることが原因の段差も形成されない。

このように、本実施形態によれば、レジストを炭化させることで形成した炭素層を用いる替わりに、昇華輸送法によって形成された炭化珪素をキャップ材として用いるので、レジストを炭化するときのように、有機物中に気泡が発生するあるいは突沸によるレジストの破損するなどの問題を気にする必要がなく、早い昇温速度で所定温度である１6００℃以上に上昇させることができ、時間効率が高くなるという効果が得られる。

また、イオン注入後にキャップ材を形成するため、上記凹凸の発生の恐れもなくなる。更に、キャップ材を除去する際にレジストに含まれる有機溶剤中の不純物が残渣として表面に残り、表面清浄度を下げるという問題も解決される。さらに、ゲート絶縁膜１６の膜厚むらも発生せず、ゲート絶縁膜の信頼性の低下、あるいはデバイス特性の劣化を防止することができる。

（第２の実施形態）
第１の実施形態では、複数枚のウエーハを同時に熱処理する炉を使用する場合を例にとって説明したが、1枚処理の炉を用いてもよい。このような場合を、第２の実施形態として説明する。

図７は、第２の実施形態で使用する高周波加熱方式の炉である。グラファイトサセプター４１上は高周波加熱コイル４２からの誘導電流により加熱され、グラファイトサセプター４１上に置いた炭化珪素ソース４３が加熱されるようになっている。またグラファイトサセプター４１の上には保温および炭化珪素半導体基板４４を保持するためのサセプタカバー４５が設置されている。

このような装置を用いて高温熱処理をする場合、図６に示すような温度プロファイルを形成するためには、第１の工程（Ｓ６の工程）において炭化珪素ソース４３の温度を１６５０℃とした際に、炭化珪素半導体基板４４の温度が１５００℃になるように、高周波加熱コイル４２とグラファイトサセプター４１との高さ方向位置関係を調整する。

第２の工程（Ｓ７の工程）においては、図６に示すような温度プロファイルは実現できないものの、グラファイトサセプター４１を高周波過熱コイル４２に対して相対的に下方に移動させる、あるいは投入電力を増加させることの一方、あるいは組み合わせによって炭化珪素半導体基板４４の温度を所定の熱処理温度、例えば１６００℃にすることができる。但しこの際に炭化珪素ソース４３の温度は１６００℃よりも高い温度となり、第２の工程においても昇華輸送法による炭化珪素の成長が継続されることになる。

しかしながら、第１の実施形態において説明したように予め第１の工程（Ｓ６の工程）と第２の工程（Ｓ７の工程）において成長する炭化珪素膜の厚みを計測しておき、例えば４００ｎｍに制御したい場合には、第１の工程（Ｓ６の工程）の時間を少なくすることによって目的を達することができるので、必ずしも第１の実施形態のＳ６の工程（図６）の説明で示したような温度プロファイルが必須というわけではない。

上記のように実施しても、第１の実施形態と同様な効果を奏することができる。

（第３の実施形態）
第３の実施形態は、第２の実施形態の変形例である。第２の実施形態では、第２の工程において炭化珪素ソース４３部の温度が炭化珪素半導体基板４４の温度よりも高くなる場合について述べた。然しながら、図７における高周波加熱コイル４２のターン数を下に行くほど少なくするなどによって、図の縦方向温度勾配を大きく設定してもよい。

より詳細には、第１の工程では、第１の実施形態で述べたのと同様に、炭化珪素ソース４３部を１６５０℃に、炭化珪素半導体基板４４部の温度を１５００℃にし、所定時間経過させた後、投入電力を一旦下げながらグラファイトサセプター４１を高周波加熱コイル４２の下端よりも下方まで下降させる。

その後、再度高周波加熱コイル４２の投入電力を上昇させることによって、炭化珪素ソース４３部の温度を炭化珪素半導体基板４４温度よりも低く設定できる。これにより、図６の第２の工程の温度プロファイルに示したような温度環境を作ることが可能である。

このように炭化珪素ソース４３部と炭化珪素半導体基板４４部の温度をそれぞれの工程において独立に制御できればよく、必ずしも熱処理装置は複数ゾーンの加熱手段を具備しなくとも良い。

以上詳述したように本発明によれば、長時間かけて厚いグラファイトキャップ材を形成する必要もなく、また活性化熱処理後にも残渣物などの残らない清浄な表面を得ることができ、ゲート絶縁膜形成前の状態では必須の表面製浄度を保つことが可能になる。更に犠牲酸化によってイオン注入した表面を除去する必要がなくなるので効率の良いドーズを確保することができ、無用の注入ダメージを避けることができる。以上の効果によってゲート絶縁膜の信頼性の低下、ひいては半導体素子特性の悪化を防止することが可能になる。

なお、本発明は上述した各実施形態に限定されるものではない。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

第1の実施形態に関わる製造方法により製造した縦型パワーＭＯＳＦＥＴの摸式断面図である。 第1の実施形態に関わる製造方法のフローチャートである。 第1の実施形態に関わる炭化珪素半導体素子の製造装置の模式断面図である。 第１の実施形態に係る製造装置の第１の変形例の模式断面図である。 第１の実施形態に係る製造装置の第２の変形例の模式断面図である。 第１の実施形態の製造装置における温度プロファイルの例ある。 第２の実施形態に関わる炭化珪素半導体素子の製造置の模式断面図である。

符号の説明

１１…ｎ⁺ 型４Ｈ−炭化珪素半導体基板
１２…ｎ⁻型エピタキシャル層
１３…ｐ⁻型ベース領域
１４…ｎ⁺ 型ソース領域
１５…表面チャネル層
１６…ゲート酸化膜
１７…ゲート電極
１８…絶縁膜
１９…ソース電極
２０…ドレイン電極
２１…炭化珪素ソース加熱ヒーター
２２…炭化珪素半導体基板加熱ヒーター
２３…炭化珪素ソース
２４…炭化珪素保持ボート
２５…炭化珪素半導体基板
２６…炭化珪素半導体基板保持ボート
４１…グラファイトサセプター
４２…高周波加熱コイル
４３…炭化系ソース
４４…炭化珪素半導体基板
４５…サセプターカバー

Claims (7)

1. 炭化珪素基板にイオン種を注入する工程と、
   第１の温度にて、第１の場所に前記炭化珪素基板を保持すると共に、前記第１の場所と異なる第２の場所で前記第１の温度より高い第２の温度にて昇華された炭化珪素を、前記炭化珪素基板の表面に炭化珪素を堆積させる工程と、
   前記第２の場所の温度を前記第２の温度よりも低い第３の温度に低下させるとともに、前記第１の場所において前記第１の温度よりも高い第４の温度に前記炭化珪素基板の温度を制御して、注入された前記イオン種を活性化させる熱処理を行なう工程と、
   を具備することを特徴とする炭化珪素半導体素子の製造方法。
2. 前記注入されたイオン種を活性化させる熱処理を行なう工程は、前記炭化珪素を堆積させる工程の後に行なわれることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
3. 前記第１及び第３の温度は１５５０℃未満であり、前記第２及び第４の温度は１５５０℃以上であることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
4. 炭化珪素供給源を保持する供給源保持機構と、
   前記炭化珪素供給源が設置されると同一の空間内において、炭化珪素基板を保持する基板保持機構と、
   炭化珪素供給源を１６００℃以上の第２の温度に昇温し、前記炭化珪素を昇華させる昇華手段と、
   前記炭化珪素供給源からの昇華による炭化珪素で前記炭化珪素基板の表面が被覆されるときには、前記炭化珪素基板を第１の温度で保持し、前記炭化珪素が被覆された後に、前記炭素供給源の加熱温度を前記第２の温度より低い第３の温度に低下させるとともに、前記炭化珪素基板を前記第１の温度よりも高い第４の温度で熱処理する加熱手段と、
   を具備することを特徴とする炭化珪素半導体素子の製造装置。
5. 前記昇華手段が、前記炭化珪素供給源を１６００℃以上に昇温するとき、前記炭化珪素基板の前記第１の温度が１５５０℃未満の温度となるように構成されていることを特徴とする請求項４に記載の炭化珪素半導体素子の製造装置。
6. 前記加熱手段は、前記第１及び第３の温度を１５５０℃未満とするように構成されていることを特徴とする請求項４または５に記載の炭化珪素半導体素子の製造装置。
7. 前記昇華手段と、前記加熱手段は、同一のヒータからなり、前記供給源保持機構および前記基板保持機構との相対位置により、前記供給源保持機構および前記基板保持機構の温度が調節可能に構成されていることを特徴とする請求項４乃至６のいずれかに記載の炭化珪素半導体素子の製造装置。

Images