JP2017031050A - エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板 - Google Patents

エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板 Download PDF

Info

Publication number
JP2017031050A
JP2017031050A JP2016174933A JP2016174933A JP2017031050A JP 2017031050 A JP2017031050 A JP 2017031050A JP 2016174933 A JP2016174933 A JP 2016174933A JP 2016174933 A JP2016174933 A JP 2016174933A JP 2017031050 A JP2017031050 A JP 2017031050A
Authority
JP
Japan
Prior art keywords
silicon carbide
epitaxial
defects
single crystal
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016174933A
Other languages
English (en)
Other versions
JP6237848B2 (ja
Inventor
崇 藍郷
Takashi Aisato
崇 藍郷
伊藤 渉
Wataru Ito
伊藤  渉
藤本 辰雄
Tatsuo Fujimoto
辰雄 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel and Sumitomo Metal Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel and Sumitomo Metal Corp filed Critical Nippon Steel and Sumitomo Metal Corp
Publication of JP2017031050A publication Critical patent/JP2017031050A/ja
Application granted granted Critical
Publication of JP6237848B2 publication Critical patent/JP6237848B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】表面欠陥等が少なく高品質な炭化珪素単結晶薄膜を備えたエピタキシャル炭化珪素ウエハを得ることができる炭化珪素単結晶基板の製造方法及び炭化珪素単結晶基板の提供。
【解決手段】炭化珪素単結晶基板の表面を研磨速度10〜100nm/hでCMP(化学機械研磨)法で研磨して表面を厚さ100〜1000nmの範囲で除去し、直径0.5〜1.5μm、深さ50〜500nmの略円形状のピットを1個/cm以下であるエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板およびその製造方法。
【選択図】なし

Description

本発明は、エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板に関するものである。
炭化珪素(以下、SiCと表記する)は、耐熱性及び機械的強度に優れ、物理的、化学的に安定なことから、耐環境性半導体材料として注目されている。また、近年、高周波高耐圧電子デバイス等の基板としてエピタキシャルSiCウエハの需要が高まっている。
エピタキシャルSiCウエハを用いて、電力デバイス、高周波デバイス等を作製する場合、一般的に、SiC単結晶基板(以下、SiC基板という。)上に熱CVD法(熱化学蒸着法)によりSiC薄膜をエピタキシャル成長させたり、イオン注入法により直接ドーパントを打ち込んだりする方法が用いられる。後者の場合には、注入後に高温でのアニールが必要となるため、エピタキシャル成長による薄膜形成が多用されている。
また、一般に、SiC基板を得るには、ワイヤーソー等を用いてSiC単結晶インゴットから所定の厚さに切り出し、ラッピングにより厚さのばらつきを低減させ、ポリッシングにより加工変質層を減らして、最後に化学機械研磨(CMP)を行う。また、場合によっては更にガスエッチングして、SiC基板を仕上げる(特許文献1、2参照)。
近年、SiCデバイスの開発が急速に進展し、より大きな電流密度を取り扱うニーズが増加したことから、デバイス面積が増大している。エピタキシャルSiCウエハに存在する欠陥の代表的なものとして、三角形欠陥、キャロット欠陥、コメット欠陥があるが、これらはデバイスキラー欠陥としてその低減が強く求められている。現状では、これらのエピタキシャル欠陥密度は、1cm2当たり数個〜10個程度のレベルであるが、デバイスに含まれるエピタキシャル欠陥数は実質的にゼロである必要があるため、現在5mm角程度よりも大きい面積を持つデバイスを高い歩留まりで作成することは難しい状況にある。上記エピタキシャル欠陥の低減のために、エピタキシャル成長の際の成長温度、成長時に流す材料ガス中の珪素原子数に対する炭素原子数の比(C/Si比)、成長前処理など、様々な条件の検討、最適化が行われているが、安定して1〜2個/cm2以下の低いエピタキシャル欠陥密度を得ることは困難な状況にある。
したがって、今後デバイスへの応用が期待されるエピタキシャルSiCウエハであるが、現状のエピタキシャル欠陥密度では比較的小面積のデバイスは作成できるものの、5mm角程度以上の面積を持つ大型デバイスに対応することは困難であった。
特開2011−222750号公報(段落0055) 特開2013−34007号公報(段落0059、0072)
本発明は、SiC基板を用いたエピタキシャル成長において、キャロット欠陥を従来よりも更に低減した高品質エピタキシャル膜が実現できるエピタキシャルSiCウエハ用基板の製造方法、及びその基板を提供するものである。
本発明者らは、SiC基板の表面加工の際に、基板内のらせん転位を起点として基板表面上に生成したピットのうち、特定の大きさのものが、エピタキシャル成長の時にほぼ100%の割合でキャロット欠陥となるという知見を得た。また、ピットの生成は化学機械研磨の研磨速度及び研磨によって除去される量に依存し、所定のピットを抑制することで、結果的にエピタキシャル膜のキャロット欠陥を低減できることを見出し、本発明に至ったものである。即ち、本発明の要旨は、次のとおりである。
(1)炭化珪素単結晶基板の表面を10nm/hr.以上100nm/hr.以下の研磨速度で化学機械研磨して、炭化珪素単結晶基板の表面を厚さ100nm以上1000nm以下の範囲で除去することを特徴とするエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
(2)得られたエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板は、直径0.5μm以上1.5μm以下であり、かつ深さ50nm以上500nm以下の略円形状のピットが1個/cm2以下である(1)に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
(3)前記化学機械研磨による表面研磨後、更に反応性イオンエッチングを行う(1)又は(2)に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
(4)前記反応性イオンエッチングで用いるガスが希ガスである(3)に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
(5)前記炭化珪素単結晶基板のオフ角度が4°以下である(1)〜(4)のいずれかに記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
(6)(1)〜(5)のいずれかに記載の方法で得られたエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板であって、直径0.5μm以上1.5μm以下であり、かつ深さ50nm以上500nm以下の略円形状のピットが1個/cm2以下であることを特徴とするエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板。
本発明によれば、前記デバイスキラー欠陥が従来よりも更に低減され、表面平坦度に優れるエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板を提供することができる。本発明によれば、SiC基板上のエピタキシャル膜において、特に、キャロット欠陥を従来よりも更に低減した高品質のエピタキシャルSiCウエハを得ることができるSiC基板とすることができる。また、本発明の表面加工は、CMP法であるため、再現性良く表面状態が制御されたエピタキシャルSiCウエハ用SiC基板が得られる。更に、本発明のエピタキシャルSiCウエハ用SiC基板を用いて成長したエピタキシャル成長膜は、キャロット欠陥が低減された高品質な膜であるため、その上に掲載されたデバイスの特性及び歩留りが向上する。
エピタキシャル成長を行なう際の典型的な成長シーケンスを示す図 エピタキシャル成長後に生じたキャロット欠陥の写真 図2と同一箇所のCMP後(エピタキシャル成長前)の表面写真 図3の矢印部分(キャロット欠陥の起点部分)のAFM像 図4の略円形部分を溶融KOHでエッチングした後の表面写真
以下、本発明について詳しく述べる。
先ず、SiC基板の表面加工について述べる。一般に、表面加工はインゴットから切り出されたウエハの形状制御(ラッピング)、加工変質層低減(ポリッシング)、最終のCMPから形成される。
ここで、CMPとは、加工物表面に機械的作用と化学的作用を同時に与え、加工変質層のない表面を得る研磨手法の一つであり、スラリー中の薬液によって表面に酸化物を形成し、それを研磨砥粒により同時に除去することで、研磨後の表面に加工変質層を残存させない手法である。SiC基板のCMP用スラリーとしては、過酸化水素水をコロイダルシリカスラリーに配合したものや、SiC基板専用に開発されたスラリーが存在し(参考:半導体SiC技術と応用 第2版 日刊工業新聞社)、研磨砥粒の粒径、研磨剤の添加量、スラリーの成分やpH、CMP時の加工圧、定盤回転数等の条件を調整することにより、加工後の面性状が決定される。加工時間は、通常、ポリッシング後の加工変質層の厚さが100nm程度であるため、それを除去しかつ研磨傷が残らないような研磨時間を設定する。
上記のようにして得たSiC基板の表面にエピタキシャル成長を実施するが、そのエピタキシャル成長について以下に述べる。本発明で好適にエピタキシャル成長に用いる装置は、横型のCVD装置である。CVD法は、装置構成が簡単であり、ガスのon/offでエピタキシャル成長の膜厚を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。
図1に、エピタキシャル膜成長を行なう際の典型的なCVD法による成長シーケンスを、ガスの導入タイミングと併せて示す。まず、成長炉にSiC基板をセットし、成長炉内を真空排気した後、水素ガスを導入して圧力を1×104〜3×104Paに調整する。その後、圧力を一定に保ちながら成長炉の温度を上げ、成長温度である1550〜1650℃に達した後、材料ガスであるSiH4とC24およびドーピングガスであるN2を導入して成長を開始する。この時のSiH4流量は毎分40〜50cm3、C24流量は毎分20〜40cm3であり、成長速度は毎時6〜7μmである。この成長速度は、通常利用されるエピタキシャル層の膜厚が10μm程度であるため、生産性を考慮して決定されたものである。所望膜厚が得られた時点でSiH4、C24およびN2の導入を止め、水素ガスのみ流した状態で温度を下げる。温度が常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、SiCウエハを取り出す。
エピタキシャル成長後に生じたキャロット欠陥の写真を図2に示す。また、図3には、図2と同一箇所のSiC基板のCMP後(エピタキシャル成長前)の表面写真を示すが、図3中の矢印部分がキャロット欠陥の起点部分にあたる。その起点部分のAFM像を図4に示す。図4から分かるように、直径が約0.5〜1μmの略円形状のピットが形成されており、その深さは約70nmであった。更にこの略円形部分を溶融KOHでエッチングした後の表面状態写真を図5に示す。図5から、略円形部分には大きな六角形のエッチピットが現れており、SiC基板内に存在するらせん転位が対応している事が分かる。すなわち、SiC基板内に存在するらせん転位の一部がCMPによって上述のような略円形状ピットを基板表面に形成し、それを起点としてキャロット欠陥が発生していることが明らかになった。
上述したように、CMPの機構としては、研磨液がSiC基板表面を酸化し、その酸化層を研磨剤粒子が取り除いていくものと考えられる。しかしながら、らせん転位部分では結晶性が乱れているため、酸化速度が他の部分よりも速くなり、結果的に研磨除去される量が大きくなった結果、SiC基板表面に略円形状ピットが発生するものと考えられる。そこで、本発明者らが詳細な検討を行ったところ、この略円形状ピットの直径が0.5μm以上1.5μm以下で、深さが50nm以上500nm以下の時、エピタキシャル成長後ほぼ100%の確率でキャロット欠陥が発生することを突き止めた。キャロット欠陥は、SiC基板内に存在するらせん転位がエピタキシャル成長時に一部分解して生成されることが知られているが(参考:H. Tsuchida, M. Ito, I. Kamata, and M. Nagano : Phys. Status Solidi B 246, No. 7, 1553-1568 (2009))、上記のような略円形状ピットを伴ったらせん転位部分では、表面段差の存在と結晶性の乱れのため、より分解が起こりやすく、その結果高い確率でキャロット欠陥を発生させるものと考えられる。
SiC基板表面に生成する略円形状ピットの直径が0.5μmより小さく、深さも50nmより浅い時は、表面段差が小さく結晶性の乱れも少ないため、キャロット欠陥の発生確率は低くなる。また、前記略円形状ピットの直径が0.5μmより小さく、深さが500nmより深い時は、ピット内部での成長が進まないため、ピットがほぼそのままの形で残るが、小さいピットであるため、その上に形成されたデバイスに対する影響は小さいと考えられる。一方、略円形状ピットの直径が1.5μmより大きい場合は、ピットの形成原因となったらせん転位周囲からのステップフロー成長が優勢になるため、上記らせん転位部分での結晶性の乱れが回復され、らせん転位の分解が起こりにくくなり、ピットの深さに関係なくキャロット欠陥の発生は抑えられると考えられる。すなわち、エピタキシャル成長前のSiC基板が、直径0.5μm以上1.5μm以下、深さ50nm以上500nm以下の略円形状ピットを有していると、エピタキシャル膜でのキャロット欠陥の発生確率が高くなってしまう。
一般的なエピタキシャル膜において、現状、エピタキシャル欠陥密度は種々の欠陥を含めて全体として数個〜10個/cm2のレベルであるが、このうち三角形欠陥、コメット欠陥等は1個/cm2程度であり、従って大部分がキャロット欠陥である。キャロット欠陥の中には、上記略円形状ピット等のモホロジー的特徴を伴わない通常のらせん転位から発生するものもあるが、その密度は小さいため、この略円形状ピットを伴ったらせん転位が起点となったキャロット欠陥の密度、すなわち略円形状ピット密度そのものを1個/cm2以下のレベルにしないと、全体の欠陥密度を1〜2個/cm2以下にすることはできないことになる。なお、略円形状ピットとは、SiC基板表面での形状が真円のピットのほか、完全に円ではないものも含む。完全な円ではない場合、ピットの直径は円相当径を言うものとする。
上記のような大きさを持つ略円形状ピットのSiC基板における密度について、本発明者らは、CMPの研磨速度及び研磨量の関係を検討したところ、研磨速度が100nm/hr.以下であり、かつ研磨量が100nm以上であれば、このような略円形状ピットの密度を1個/cm2以下に抑えられることが分かった。CMPの研磨速度は、加工圧や研磨液の化学的活性等に関連していると考えられ、研磨速度を変えることによって、らせん転位部分での酸化速度や反応するらせん転位の数が変化すると考えられる。従って研磨速度を調整することによって、略円形状ピットの形状及び密度の制御が可能となる。また、CMPによって除去すべき研磨量、すなわちポリッシング後の加工変質層の厚さは通常50〜100nm程度であり、その除去が不十分であると、上記略円形状ピットの形状及び密度の制御が困難になるため、この加工変質層は十分取り除く必要がある。
本発明により、略円形状ピットの形状及び密度が制御されたSiC基板が作成でき、その上に成長したエピタキシャル膜において、欠陥の少ないエピタキシャル膜が得られるようになるが、実質的にCMPを進行させるためには研磨速度は10nm/hr.以上である必要がある。ここで、CMPの研磨速度を落としすぎると生産性に問題が生じることから、研磨速度は50nm/hr.以上100nm/hr.以下が好ましく、より好適には50nm/hr.以上80nm/hr.以下であるのがよい。また、CMPによる研磨量に関しては、キャロット欠陥の発生を抑えることができればよく、生産性を考慮すると研磨量の上限は1000nmである。
一方、略円形状ピットをさらに小さく、かつ浅くできれば、そこから発生するキャロット欠陥の頻度は小さくなると予想される。そこで、所定のCMP処理後、更に表面を反応性イオンエッチング(以下、RIEという)で処理することも有効である。ただし、この場合、らせん転位部分との反応により、局所的にエッチングが促進され、逆にピット形状が大きく、深くなることも考えられるので、使用するガスはHe、Ar等の希ガスが望ましい。
本発明によって得られたSiC基板を用いて形成したエピタキシャルSiCウエハは種々の用途に用いることができ、なかでも、SiC単結晶の(0001)面に対して<11−20>軸方向へ傾ける角度であるオフ角度が4°以下のSiC基板を用いて形成することで、欠陥密度に加え基底面転位密度も低減されたエピタキシャル膜が得られるため、高信頼性が要求されるデバイスやバイポーラデバイスに適している。特に、得られたエピタキシャルSiCウエハ上に好適に形成されるデバイスとしては、ショットキーバリアダイオード、PINダイオード、MOSダイオード、MOSトランジスタ等のような、電力制御用に用いられるデバイスが挙げられる。
(実施例1)
4インチ(100mm)ウエハ用SiC単結晶インゴットから、約400μmの厚さでスライスし、ラッピングとダイヤモンド砥粒による通常のポリッシングを実施して、CMPを施す対象の基板を準備した。この基板のポリタイプは4H型、オフ角は4°である。このようにポリッシングを行った場合、表面の加工変質層の厚さは100nm程度以下であった。次いで、以下のようにしてCMPを実施した。
研磨スラリーとしてシリカ等の研磨剤粒子及び酸を含むものを用い、加工圧やスラリーのpHを適宜調整して、研磨速度を100nm/hr.にして、基板の表面を厚さ100nm除去し(研磨量100nm)、かつ研磨傷も残らないようにCMPを行った。CMP終了後、共焦点顕微鏡(レーザテック社SICA61)を用いて、本実施例で得られたSiC基板の表面のピットを観察し、その形状と深さを評価したところ、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下の範囲に該当する略円形状ピットの密度は0.8個/cm2であった。
次に、上記で得られたCMP後のSiC基板に対してエピタキシャル成長を行った。その手順としては、成長炉にSiC基板をセットし、成長炉内を真空排気した後、水素ガスを毎分150L導入しながら圧力を1.0×104Paに調整した。その後、圧力を一定に保ちながら成長炉の温度を1600℃まで上げ、SiH4流量を毎分40cm3、C24流量を毎分20cm3、ドーピング用のN2の流量を毎分1cm3にしてエピタキシャル成長層を10μm成長した。成長後、水素ガスのみ流した状態で温度を下げ、常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、エピタキシャルSiCウエハを取り出した。
このようにしてエピタキシャル成長を行った膜の欠陥数を上記共焦点顕微鏡によって評価したところ、キャロット欠陥密度は1個/cm2であった。略円形状ピットの密度より、キャロット欠陥密度の方が大きいのは、モホロジー的特徴を伴わない通常のらせん転位から発生するキャロット欠陥も僅かではあるが存在したためである。三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.8個/cm2であった。
(実施例2)
CMPの研磨速度を80nm/hr.として、研磨量を100nmにした以外は実施例1と同様にして、実施例2に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.6個/cm2であった。次に、実施例1と同様にしてエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.8個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.7個/cm2であった。
(実施例3)
CMPの研磨速度を50nm/hr.として、研磨量を100nmにした以外は実施例1と同様にして、実施例3に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.4個/cm2であった。次に、実施例1と同様にしてエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.6個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.4個/cm2であった。
(実施例4)
CMPの研磨速度を30nm/hr.として、研磨量を100nmにした以外は実施例1と同様にして、実施例4に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.2個/cm2であった。次に、実施例1と同様にしてエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.5個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.3個/cm2であった。
(実施例5)
CMPを実施する対象の基板のオフ角が2°である以外は実施例1と同様にして、実施例5に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.7個/cm2であった。次に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は1個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.9個/cm2であった。
(実施例6)
CMPを実施する対象の基板のオフ角が0.5°である以外は実施例1と同様にして、実施例6に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.8個/cm2であった。次に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は1.1個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は2個/cm2であった。
(実施例7)
CMP終了までは実施例1と同様にしてSiC基板を得た後、更に、RIE装置を用いて、Arガスを流してSiC基板の表面のエッチングを行った。RIE(反応性イオンエッチング)の条件としては、エッチング圧力が20Pa、Arガス流量が20sccm、投入する高周波電力は0.1W/cm2であり、厚さ約20nmのエッチングを行った。
上記で得られた実施例7に係るSiC基板について、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.8個/cm2であり、実施例1と変わらなかったが、このようにして得たSiC基板上に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.6個/cm2であった。これは、RIEによって略円形状ピットの段差及び大きさが低減するとともに、ピット部分の結晶性の乱れが除去されたことで、このピットがキャロット欠陥の発生起点となる確率が抑えられたためと考えられ、また、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.3個/cm2であった。
(実施例8)
CMP終了までは実施例2と同様にしてSiC基板を得た後、更に、RIE装置を用いて、Heガスを流してSiC基板の表面のエッチングを行った。RIEの条件としては、エッチング圧力が20Pa、Heガス流量が20sccm、投入する高周波電力は0.1W/cm2であり、厚さ約20nmのエッチングを行った。
上記で得られた実施例8に係るSiC基板について、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.6個/cm2であり、実施例2と変わらなかったが、このようにして得た基板上に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.4個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.1個/cm2であった。
(実施例9)
CMPの研磨速度を100nm/hr.として、研磨量を500nmにした以外は実施例1と同様にして、実施例9に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.7個/cm2であった。次に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.9個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.8個/cm2であった。
(実施例10)
CMPの研磨速度を80nm/hr.として、研磨量を500nmにした以外は実施例1と同様にして、実施例10に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.6個/cm2であった。次に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は1.1個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.7個/cm2であった。
(比較例1)
CMPの研磨速度を150nm/hr.として、研磨量を100nmにした以外は実施例1と同様にして、比較例1に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は2.5個/cm2であった。次に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は2.8個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は3.5個/cm2であった。
(比較例2)
CMPの研磨速度を300nm/hr.として、研磨量を100nmにした以外は実施例1と同様にして、比較例2に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は4個/cm2であった。次に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は4.3個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は5.2個/cm2であった。
(比較例3)
CMPの研磨速度を500nm/hr.として、研磨量を500nmにした以外は実施例1と同様にして、比較例3に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は5.5個/cm2であった。次に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は5.8個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は6.5個/cm2であった。
(比較例4)
CMPの研磨速度を100nm/hr.として、研磨量を50nmにした以外は実施例1と同様にして、比較例4に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は2.1個/cm2であり、研磨速度が小さくても研磨量が少ないとポリッシング後の加工変質層の除去量が不十分であるため、所定の略円形状ピットの密度は減らなかった。次に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は2.5個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は3.5個/cm2であった。
(比較例5)
CMPの研磨速度を80nm/hr.として、研磨量を30nmにした以外は実施例1と同様にして、比較例5に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は2.7個/cm2であり、研磨速度が小さくても研磨量が少ないとポリッシング後の加工変質層の除去量が不十分であるため、所定の略円形状ピットの密度は減らなかった。次に、実施例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は3.2個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は4.1個/cm2であった。
この発明によれば、SiC基板上へのエピタキシャル成長において、エピタキシャル欠陥を低減した高品質エピタキシャル膜を有するエピタキシャルSiCウエハを作成することが可能である。そのため、このようなエピタキシャルSiCウエハ上に電子デバイスを形成すればデバイスの特性及び歩留まりが向上することが期待できる。
(1)炭化珪素単結晶基板の表面を10nm/hr.以上100nm/hr.以下の研磨速度で化学機械研磨して、炭化珪素単結晶基板の表面を厚さ100nm以上1000nm以下の範囲で除去した後、更に希ガスを用いてエッチング圧力20Paで反応性イオンエッチングをすることを特徴とするエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
(2)得られたエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板は、直径0.5μm以上1.5μm以下であり、かつ深さ50nm以上500nm以下の略円形状のピットが1個/cm2以下である(1)に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
)前記炭化珪素単結晶基板のオフ角度が4°以下である(1)又は記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
径0.5μm以上1.5μm以下であり、かつ深さ50nm以上500nm以下の略円形状のピットが1個/cm2以下であることを特徴とするエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板。
(参考例1)
4インチ(100mm)ウエハ用SiC単結晶インゴットから、約400μmの厚さでスライスし、ラッピングとダイヤモンド砥粒による通常のポリッシングを実施して、CMPを施す対象の基板を準備した。この基板のポリタイプは4H型、オフ角は4°である。このようにポリッシングを行った場合、表面の加工変質層の厚さは100nm程度以下であった。次いで、以下のようにしてCMPを実施した。
研磨スラリーとしてシリカ等の研磨剤粒子及び酸を含むものを用い、加工圧やスラリーのpHを適宜調整して、研磨速度を100nm/hr.にして、基板の表面を厚さ100nm除去し(研磨量100nm)、かつ研磨傷も残らないようにCMPを行った。CMP終了後、共焦点顕微鏡(レーザテック社SICA61)を用いて、本参考例で得られたSiC基板の表面のピットを観察し、その形状と深さを評価したところ、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下の範囲に該当する略円形状ピットの密度は0.8個/cm2であった。
(参考例2)
CMPの研磨速度を80nm/hr.として、研磨量を100nmにした以外は参考例1と同様にして、参考例2に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.6個/cm2であった。次に、参考例1と同様にしてエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.8個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.7個/cm2であった。
(参考例3)
CMPの研磨速度を50nm/hr.として、研磨量を100nmにした以外は参考例1と同様にして、参考例3に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.4個/cm2であった。次に、参考例1と同様にしてエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.6個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.4個/cm2であった。
(参考例4)
CMPの研磨速度を30nm/hr.として、研磨量を100nmにした以外は参考例1と同様にして、参考例4に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.2個/cm2であった。次に、参考例1と同様にしてエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.5個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.3個/cm2であった。
(参考例5)
CMPを実施する対象の基板のオフ角が2°である以外は参考例1と同様にして、参考例5に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.7個/cm2であった。次に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は1個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.9個/cm2であった。
(参考例6)
CMPを実施する対象の基板のオフ角が0.5°である以外は参考例1と同様にして、参考例6に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.8個/cm2であった。次に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は1.1個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は2個/cm2であった。
(実施例7)
CMP終了までは参考例1と同様にしてSiC基板を得た後、更に、RIE装置を用いて、Arガスを流してSiC基板の表面のエッチングを行った。RIE(反応性イオンエッチング)の条件としては、エッチング圧力が20Pa、Arガス流量が20sccm、投入する高周波電力は0.1W/cm2であり、厚さ約20nmのエッチングを行った。
上記で得られた実施例7に係るSiC基板について、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.8個/cm2であり、参考例1と変わらなかったが、このようにして得たSiC基板上に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.6個/cm2であった。これは、RIEによって略円形状ピットの段差及び大きさが低減するとともに、ピット部分の結晶性の乱れが除去されたことで、このピットがキャロット欠陥の発生起点となる確率が抑えられたためと考えられ、また、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.3個/cm2であった。
(実施例8)
CMP終了までは参考例2と同様にしてSiC基板を得た後、更に、RIE装置を用いて、Heガスを流してSiC基板の表面のエッチングを行った。RIEの条件としては、エッチング圧力が20Pa、Heガス流量が20sccm、投入する高周波電力は0.1W/cm2であり、厚さ約20nmのエッチングを行った。
上記で得られた実施例8に係るSiC基板について、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.6個/cm2であり、参考例2と変わらなかったが、このようにして得た基板上に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.4個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.1個/cm2であった。
(参考例9)
CMPの研磨速度を100nm/hr.として、研磨量を500nmにした以外は参考例1と同様にして、参考例9に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.7個/cm2であった。次に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は0.9個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.8個/cm2であった。
(参考例10)
CMPの研磨速度を80nm/hr.として、研磨量を500nmにした以外は参考例1と同様にして、参考例10に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は0.6個/cm2であった。次に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は1.1個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は1.7個/cm2であった。
(比較例1)
CMPの研磨速度を150nm/hr.として、研磨量を100nmにした以外は参考例1と同様にして、比較例1に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は2.5個/cm2であった。次に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は2.8個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は3.5個/cm2であった。
(比較例2)
CMPの研磨速度を300nm/hr.として、研磨量を100nmにした以外は参考例1と同様にして、比較例2に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は4個/cm2であった。次に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は4.3個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は5.2個/cm2であった。
(比較例3)
CMPの研磨速度を500nm/hr.として、研磨量を500nmにした以外は参考例1と同様にして、比較例3に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は5.5個/cm2であった。次に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は5.8個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は6.5個/cm2であった。
(比較例4)
CMPの研磨速度を100nm/hr.として、研磨量を50nmにした以外は参考例1と同様にして、比較例4に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は2.1個/cm2であり、研磨速度が小さくても研磨量が少ないとポリッシング後の加工変質層の除去量が不十分であるため、所定の略円形状ピットの密度は減らなかった。次に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は2.5個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は3.5個/cm2であった。
(比較例5)
CMPの研磨速度を80nm/hr.として、研磨量を30nmにした以外は参考例1と同様にして、比較例5に係るSiC基板を得た。CMP後のSiC基板の表面において、直径が0.5μm以上1.5μm以下、深さが50nm以上500nm以下である略円形状ピットの密度は2.7個/cm2であり、研磨速度が小さくても研磨量が少ないとポリッシング後の加工変質層の除去量が不十分であるため、所定の略円形状ピットの密度は減らなかった。次に、参考例1と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は3.2個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は4.1個/cm2であった。

Claims (6)

  1. 炭化珪素単結晶基板の表面を10nm/hr.以上100nm/hr.以下の研磨速度で化学機械研磨して、炭化珪素単結晶基板の表面を厚さ100nm以上1000nm以下の範囲で除去することを特徴とするエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
  2. 前記エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板は、直径0.5μm以上1.5μm以下であり、かつ深さ50nm以上500nm以下の略円形状のピットが1個/cm2以下である請求項1に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
  3. 前記化学機械研磨による表面研磨後、更に反応性イオンエッチングを行うことを特徴とする請求項1又は2に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
  4. 前記反応性イオンエッチングで用いるガスが希ガスであることを特徴とする請求項3に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
  5. 前記炭化珪素単結晶基板のオフ角度が4°以下であることを特徴とする請求項1〜4のいずれか1項に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
  6. 請求項1〜5のいずれかに記載の方法で得られたエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板であって、直径0.5μm以上1.5μm以下であり、かつ深さ50nm以上500nm以下の略円形状のピットが1個/cm2以下であることを特徴とするエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板。
JP2016174933A 2013-06-04 2016-09-07 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板 Active JP6237848B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013118096 2013-06-04
JP2013118096 2013-06-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015521393A Division JP6048581B2 (ja) 2013-06-04 2014-05-26 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017031050A true JP2017031050A (ja) 2017-02-09
JP6237848B2 JP6237848B2 (ja) 2017-11-29

Family

ID=52008044

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015521393A Active JP6048581B2 (ja) 2013-06-04 2014-05-26 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法
JP2016174933A Active JP6237848B2 (ja) 2013-06-04 2016-09-07 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015521393A Active JP6048581B2 (ja) 2013-06-04 2014-05-26 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法

Country Status (6)

Country Link
US (1) US20150361585A1 (ja)
EP (1) EP3007209A4 (ja)
JP (2) JP6048581B2 (ja)
KR (2) KR101968381B1 (ja)
CN (1) CN104981892A (ja)
WO (1) WO2014196394A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202289A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
WO2021111835A1 (ja) * 2019-12-02 2021-06-10 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6107526B2 (ja) * 2013-08-08 2017-04-05 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6347188B2 (ja) * 2014-09-08 2018-06-27 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6628581B2 (ja) * 2015-12-01 2020-01-08 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウェハの製造方法
JP6579710B2 (ja) 2015-12-24 2019-09-25 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
WO2018043169A1 (ja) 2016-08-31 2018-03-08 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
JP6459132B2 (ja) * 2016-08-31 2019-01-30 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP6493690B2 (ja) * 2016-08-31 2019-04-03 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
CN109290874B (zh) 2017-07-25 2021-02-02 北京通美晶体技术有限公司 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液
CN110281142A (zh) * 2019-06-20 2019-09-27 山东大学 金刚石籽晶制备方法、金刚石籽晶及单晶
WO2021025077A1 (ja) * 2019-08-06 2021-02-11 株式会社デンソー SiC基板の製造方法
WO2021111817A1 (ja) * 2019-12-02 2021-06-10 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
KR102192525B1 (ko) 2020-02-28 2020-12-17 에스케이씨 주식회사 웨이퍼, 에피택셜 웨이퍼 및 이의 제조방법
KR102229588B1 (ko) 2020-05-29 2021-03-17 에스케이씨 주식회사 웨이퍼의 제조방법, 에피택셜 웨이퍼의 제조방법, 이에 따라 제조된 웨이퍼 및 에피택셜 웨이퍼
JPWO2022190469A1 (ja) * 2021-03-12 2022-09-15
WO2023181766A1 (ja) * 2022-03-22 2023-09-28 住友電気工業株式会社 炭化珪素基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09183700A (ja) * 1995-12-28 1997-07-15 Nippon Steel Corp SiC単結晶基板の製造方法
JP2003249426A (ja) * 2002-02-22 2003-09-05 Mitsui Eng & Shipbuild Co Ltd SiCモニタウェハ製造方法
JP2004327952A (ja) * 2003-03-03 2004-11-18 Fujimi Inc 研磨用組成物
WO2008023756A1 (en) * 2006-08-25 2008-02-28 Simitomo Electric Industries, Ltd. Method for producing silicon carbide substrate and silicon carbide substrate
JP2008179655A (ja) * 2007-01-23 2008-08-07 Fujimi Inc 研磨用組成物
JP2010180111A (ja) * 2009-02-06 2010-08-19 Mitsubishi Chemicals Corp 自立基板、およびその製造方法
WO2011024854A1 (ja) * 2009-08-28 2011-03-03 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
WO2012144614A1 (ja) * 2011-04-21 2012-10-26 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2012147605A1 (ja) * 2011-04-26 2012-11-01 旭硝子株式会社 非酸化物単結晶基板の研磨方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3596416B2 (ja) * 2000-03-29 2004-12-02 セイコーエプソン株式会社 セラミックスの製造方法およびその製造装置
JP3895281B2 (ja) * 2003-02-18 2007-03-22 Tdk株式会社 パターン形成方法、これを用いた磁気抵抗効果素子及び磁気ヘッドの製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置
US7678700B2 (en) * 2006-09-05 2010-03-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
CN102107391B (zh) * 2009-12-24 2014-01-15 北京天科合达蓝光半导体有限公司 一种SiC单晶晶片的加工方法
JP5569112B2 (ja) 2010-04-09 2014-08-13 新日鐵住金株式会社 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ
CN102569055B (zh) * 2010-12-14 2014-05-21 北京天科合达蓝光半导体有限公司 一种碳化硅单晶晶片表面及平整度的调整方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
JP5945178B2 (ja) * 2012-07-04 2016-07-05 東京エレクトロン株式会社 ガスクラスター照射機構およびそれを用いた基板処理装置、ならびにガスクラスター照射方法
JP5384714B2 (ja) 2012-10-31 2014-01-08 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09183700A (ja) * 1995-12-28 1997-07-15 Nippon Steel Corp SiC単結晶基板の製造方法
JP2003249426A (ja) * 2002-02-22 2003-09-05 Mitsui Eng & Shipbuild Co Ltd SiCモニタウェハ製造方法
JP2004327952A (ja) * 2003-03-03 2004-11-18 Fujimi Inc 研磨用組成物
WO2008023756A1 (en) * 2006-08-25 2008-02-28 Simitomo Electric Industries, Ltd. Method for producing silicon carbide substrate and silicon carbide substrate
JP2008179655A (ja) * 2007-01-23 2008-08-07 Fujimi Inc 研磨用組成物
JP2010180111A (ja) * 2009-02-06 2010-08-19 Mitsubishi Chemicals Corp 自立基板、およびその製造方法
WO2011024854A1 (ja) * 2009-08-28 2011-03-03 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
WO2012144614A1 (ja) * 2011-04-21 2012-10-26 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2012147605A1 (ja) * 2011-04-26 2012-11-01 旭硝子株式会社 非酸化物単結晶基板の研磨方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202289A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
WO2021111835A1 (ja) * 2019-12-02 2021-06-10 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法

Also Published As

Publication number Publication date
WO2014196394A1 (ja) 2014-12-11
EP3007209A1 (en) 2016-04-13
KR101968381B1 (ko) 2019-04-11
CN104981892A (zh) 2015-10-14
JP6237848B2 (ja) 2017-11-29
JP6048581B2 (ja) 2016-12-21
US20150361585A1 (en) 2015-12-17
KR101989255B1 (ko) 2019-06-13
KR20170043679A (ko) 2017-04-21
KR20150109444A (ko) 2015-10-01
EP3007209A4 (en) 2017-01-18
JPWO2014196394A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6237848B2 (ja) エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP4937685B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
CN107709635B (zh) 外延碳化硅单晶晶片的制造方法
JP4954654B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4842094B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP2006328455A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2007284298A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2017065986A (ja) 低抵抗率炭化珪素単結晶基板の製造方法
JP5664534B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6628581B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R151 Written notification of patent or utility model registration

Ref document number: 6237848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350