JP2011044491A - エピタキシャルシリコンウェーハの製造方法 - Google Patents
エピタキシャルシリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP2011044491A JP2011044491A JP2009190327A JP2009190327A JP2011044491A JP 2011044491 A JP2011044491 A JP 2011044491A JP 2009190327 A JP2009190327 A JP 2009190327A JP 2009190327 A JP2009190327 A JP 2009190327A JP 2011044491 A JP2011044491 A JP 2011044491A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- epitaxial
- film
- wafer
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 132
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 132
- 239000010703 silicon Substances 0.000 title claims abstract description 132
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000227 grinding Methods 0.000 claims abstract description 32
- 238000003486 chemical etching Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 36
- 230000001681 protective effect Effects 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 238000007517 polishing process Methods 0.000 claims description 14
- 239000006061 abrasive grain Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 abstract description 24
- 230000007547 defect Effects 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 239000002244 precipitate Substances 0.000 description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02082—Cleaning product to be cleaned
- H01L21/0209—Cleaning of wafer backside
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
- Chemical Vapour Deposition (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
【解決手段】鏡面研磨されたシリコンウェーハ10(図1(a))の表面上に、エピタキシャル膜20を形成した後(図1(b))、前記シリコンウェーハの裏面のみに対し、研削加工処理、研磨加工処理あるいは化学エッチング処理を施し、エピタキシャル膜20の形成時に前記シリコンウェーハ10の裏面端部に付着したシリコン析出物21を除去する(図1(c))ことを特徴とする。
【選択図】図1
Description
(1)鏡面研磨されたシリコンウェーハの表面上に、エピタキシャル膜を形成した後、前記シリコンウェーハの裏面のみに対し、研削加工処理、研磨加工処理あるいは化学エッチング処理を施し、エピタキシャル膜の形成時に前記シリコンウェーハの裏面端部に付着したシリコン析出物を除去することを特徴とするエピタキシャルシリコンウェーハの製造方法。
本発明のエピタキシャルシリコンウェーハの製造方法は、図1に示すように、鏡面研磨されたシリコンウェーハ10(図1(a))の表面上に、エピタキシャル膜20を形成した後(図1(b))、前記シリコンウェーハの裏面のみに対し、所定の研削加工処理、研磨加工処理又は化学エッチング処理を施し、エピタキシャル膜の形成時に前記シリコンウェーハの裏面端部に付着したシリコン析出物を除去する(図1(c))ことを特徴とする製造方法である。
また、本発明の製造方法に用いられる鏡面研磨されたシリコンウェーハ10は、その表面上に精度よくエピタキシャル膜20を形成することができるという点から、その表面がSEMI規格で定義されるGBIR(Global Back-side Ideal Range)が200nm以下とすることが好ましい。GBIRが200nm以内という高い平坦度の表面上に前記エピタキシャル膜20を形成すれば、形成されたエピタキシャルシリコンウェーハ1の平坦度についても高く維持できる。
実施例1として、図1に示すように、SEMI規格で定義されるGBIRが約200nmの鏡面研磨された、直径サイズが300mmのシリコンウェーハ10(図1(a))の表面上に、膜厚5μmのエピタキシャル膜20を形成した後(図1(b))、前記シリンウェーハ10の裏面10aのみに対し、鏡面研磨処理を施し、エピタキシャル膜20の形成時(図1(b))に前記シリコンウェーハ10の裏面10a端部に付着したシリコン析出物21を除去する(図1(c))ことで、エピタキシャルシリコンウェーハ1を製造した。なお、図2に示すように、片面研磨処理によってシリコンウェーハの裏面10aに付着したシリコン析出物21を除去(図2(d))する前処理として、CVD装置内にシランガス及び酸素ガスを導入して、約400℃の温度で熱処理を行うことで、前記エピタキシャル膜20の表面20aに膜厚5nmの保護酸化膜30を形成した(図2(c))。その後、このエピタキシャル膜20上に形成した保護酸化膜30の表面を真空吸着パッドにより保持して、シリコンウェーハ裏面10aのみに鏡面研磨を施して、裏面10a端部に付着したシリコン析出物21を除去した(図2(e))。
実施例2は、図5に示すように、スピンエッチング装置を用い、エッチング液としてフッ酸、硝酸及びリン酸を含有した水溶液を用いて、前記シリコンウェーハ10の裏面10a端部に付着したシリコン析出物21を除去したこと(図1(c))以外は、実施例1と同様の条件によってエピタキシャルシリコンウェーハ1を製造した。
比較例として、図3に示すように、エピタキシャル膜20の表面に保護酸化膜を形成せずに、両面研磨装置によって、エピタキシャル膜20の表面およびシリコンウェーハ10の裏面を同時に研磨して、シリコンウェーハ10の裏面10a端部に付着したシリコン析出物21を除去したこと(図1(c))以外は、実施例1と同様の条件によってエピタキシャルシリコンウェーハ100を製造した。
実施例1、実施例2及び比較例で製造した各エピタキシャルシリコンウェーハ100について、エピタキシャル膜20表面の欠陥発生状況を、表面検査装置(Magics)を用いて測定した。その結果を図7に示す。図7の結果からわかるように、エピタキシャル膜20表面を研磨した比較例1では、多くの表面欠陥が観察され、観察された欠陥の中でも、PID欠陥が60個以上観察されたのに対して、実施例1、2ではパーティクル起因の欠陥が多少観察されただけで、PID欠陥は観察されなかった。
実施例1、実施例2及び比較例で製造した、各エピタキシャルシリコンウェーハについて、平坦度測定器(wafersite)を用いて平坦度(パーシャルサイト値)の測定を行った。その結果(相対比較)を図8に示す。図8からわかるように、エピタキシャル膜20表面を研磨した比較例では、外周部のエピタキシャル膜厚みが大きく低下(外周ダレ)することが観察されたのに対して、実施例1、2ではウェーハ全面に亘りほぼ均一な膜厚分布を得ることができたことがわかる。
10 シリコンウェーハ
20 エピタキシャル膜
21 シリコン析出物
30 保護酸化膜
50 研削装置
51 ターンテーブル
53 砥石支持手段
54 給水ノズル
60 枚葉式エッチング装置
61 カップ
62 ウェーハチャック
63 エッチング液供給ノズル
64 エッチング液
70 研磨装置
71 回転定盤
72 ウェーハ保持具
73 シャフト
74 研磨布
75 研磨プレート
76 加圧ヘッド
77 シャフト
78 研磨液
79 配管
Claims (7)
- 鏡面研磨されたシリコンウェーハの表面上に、エピタキシャル膜を形成した後、前記シリコンウェーハの裏面のみに対し、研削加工処理、研磨加工処理あるいは化学エッチング処理を施し、エピタキシャル膜の形成時に前記シリコンウェーハの裏面端部に付着したシリコン析出物を除去することを特徴とするエピタキシャルシリコンウェーハの製造方法。
- 前記シリコン析出物の除去の前処理として、前記エピタキシャル膜の表面に保護酸化膜を形成する請求項1記載のエピタキシャルシリコンウェーハの製造方法。
- 前記研削加工処理は、表面に粒径が1μm以下の固定砥粒を用いた研削加工処理である請求項1又は2記載のエピタキシャルシリコンウェーハの製造方法。
- 前記研磨加工処理は、鏡面研磨処理である請求項1又は2記載のエピタキシャルシリコンウェーハの製造方法。
- 前記化学エッチング処理は、スピンエッチング処理である請求項1又は2記載のエピタキシャルシリコンウェーハの製造方法。
- 前記保護酸化膜の膜厚が、5nm以上である請求項2記載のエピタキシャルシリコンウェーハの製造方法。
- 前記鏡面研磨されたシリコンウェーハは、その表面がSEMI規格で定義されるGBIRが200nm以下である請求項1〜6のいずれか1項記載のエピタキシャルシリコンウェーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009190327A JP5795461B2 (ja) | 2009-08-19 | 2009-08-19 | エピタキシャルシリコンウェーハの製造方法 |
KR1020127007137A KR101390307B1 (ko) | 2009-08-19 | 2010-08-06 | 에피택셜 실리콘 웨이퍼의 제조방법 |
PCT/JP2010/063729 WO2011021578A1 (ja) | 2009-08-19 | 2010-08-06 | エピタキシャルシリコンウェーハの製造方法 |
DE112010003306.4T DE112010003306B4 (de) | 2009-08-19 | 2010-08-06 | Verfahren zur Herstellung eines epitaktischen Siliziumwafers |
US13/261,183 US20120149177A1 (en) | 2009-08-19 | 2010-08-06 | Method of producing epitaxial silicon wafer |
TW099127772A TWI430336B (zh) | 2009-08-19 | 2010-08-19 | 磊晶矽晶圓的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009190327A JP5795461B2 (ja) | 2009-08-19 | 2009-08-19 | エピタキシャルシリコンウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044491A true JP2011044491A (ja) | 2011-03-03 |
JP5795461B2 JP5795461B2 (ja) | 2015-10-14 |
Family
ID=43607033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009190327A Active JP5795461B2 (ja) | 2009-08-19 | 2009-08-19 | エピタキシャルシリコンウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20120149177A1 (ja) |
JP (1) | JP5795461B2 (ja) |
KR (1) | KR101390307B1 (ja) |
DE (1) | DE112010003306B4 (ja) |
TW (1) | TWI430336B (ja) |
WO (1) | WO2011021578A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014239184A (ja) * | 2013-06-10 | 2014-12-18 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
JP6424974B1 (ja) * | 2018-01-25 | 2018-11-21 | 富士ゼロックス株式会社 | 半導体基板の製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9097994B2 (en) * | 2012-01-27 | 2015-08-04 | Sematech, Inc. | Abrasive-free planarization for EUV mask substrates |
CN106449501B (zh) * | 2015-08-04 | 2019-12-31 | 北大方正集团有限公司 | 改善外延片背面平整度的方法和外延片 |
JP6919579B2 (ja) * | 2018-01-17 | 2021-08-18 | 株式会社Sumco | 貼り合わせウェーハの製造方法、貼り合わせウェーハ |
CN112233968A (zh) * | 2020-10-19 | 2021-01-15 | 绍兴同芯成集成电路有限公司 | 一种晶圆侧壁和背面封堵保护层加工工艺 |
CN113725070B (zh) * | 2021-11-01 | 2022-01-25 | 西安奕斯伟材料科技有限公司 | 一种用于背封硅片的方法和设备 |
JP2023114215A (ja) * | 2022-02-04 | 2023-08-17 | 株式会社プロテリアル | SiCエピタキシャル基板およびその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04122023A (ja) * | 1990-09-13 | 1992-04-22 | Hitachi Ltd | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 |
JPH06112173A (ja) * | 1992-09-28 | 1994-04-22 | Shin Etsu Handotai Co Ltd | 半導体シリコンエピタキシャル基板の製造方法 |
JPH06232057A (ja) * | 1993-01-30 | 1994-08-19 | Shin Etsu Handotai Co Ltd | エピタキシャル基板の製造方法 |
JP2005011848A (ja) * | 2003-06-16 | 2005-01-13 | Sumitomo Mitsubishi Silicon Corp | 半導体基板の製造方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4925809A (en) * | 1987-05-23 | 1990-05-15 | Osaka Titanium Co., Ltd. | Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor |
JPH0817163B2 (ja) | 1990-04-12 | 1996-02-21 | 株式会社東芝 | エピタキシャルウェーハの製造方法 |
US5133284A (en) * | 1990-07-16 | 1992-07-28 | National Semiconductor Corp. | Gas-based backside protection during substrate processing |
US5424224A (en) * | 1993-01-19 | 1995-06-13 | Texas Instruments Incorporated | Method of surface protection of a semiconductor wafer during polishing |
US5389579A (en) | 1993-04-05 | 1995-02-14 | Motorola, Inc. | Method for single sided polishing of a semiconductor wafer |
JP2827885B2 (ja) * | 1994-02-12 | 1998-11-25 | 信越半導体株式会社 | 半導体単結晶基板およびその製造方法 |
US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
EP0798765A3 (en) * | 1996-03-28 | 1998-08-05 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
JP3454033B2 (ja) * | 1996-08-19 | 2003-10-06 | 信越半導体株式会社 | シリコンウェーハおよびその製造方法 |
JP3336866B2 (ja) * | 1996-08-27 | 2002-10-21 | 信越半導体株式会社 | 気相成長用シリコン単結晶基板の製造方法 |
JP3055471B2 (ja) * | 1996-10-03 | 2000-06-26 | 日本電気株式会社 | 半導体基板の製造方法及びその製造装置 |
JPH10223640A (ja) * | 1997-02-12 | 1998-08-21 | Nec Corp | 半導体基板およびその製造方法 |
US6030887A (en) * | 1998-02-26 | 2000-02-29 | Memc Electronic Materials, Inc. | Flattening process for epitaxial semiconductor wafers |
JPH11135474A (ja) * | 1997-10-30 | 1999-05-21 | Komatsu Electron Metals Co Ltd | 半導体鏡面ウェハおよびその製造方法 |
DE19805525C2 (de) * | 1998-02-11 | 2002-06-13 | Sez Semiconduct Equip Zubehoer | Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen |
US6265314B1 (en) * | 1998-06-09 | 2001-07-24 | Advanced Micro Devices, Inc. | Wafer edge polish |
JP3319397B2 (ja) * | 1998-07-07 | 2002-08-26 | 信越半導体株式会社 | 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法 |
US20010001384A1 (en) * | 1998-07-29 | 2001-05-24 | Takeshi Arai | Silicon epitaxial wafer and production method therefor |
US6685539B1 (en) * | 1999-08-24 | 2004-02-03 | Ricoh Company, Ltd. | Processing tool, method of producing tool, processing method and processing apparatus |
US6444027B1 (en) * | 2000-05-08 | 2002-09-03 | Memc Electronic Materials, Inc. | Modified susceptor for use in chemical vapor deposition process |
GB2368971B (en) * | 2000-11-11 | 2005-01-05 | Pure Wafer Ltd | Process for Reclaimimg Wafer Substrates |
US6413321B1 (en) * | 2000-12-07 | 2002-07-02 | Applied Materials, Inc. | Method and apparatus for reducing particle contamination on wafer backside during CVD process |
JP2003022989A (ja) * | 2001-07-09 | 2003-01-24 | Sumitomo Mitsubishi Silicon Corp | エピタキシャル半導体ウェーハ及びその製造方法 |
JP3802507B2 (ja) * | 2002-05-20 | 2006-07-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
WO2005001916A1 (ja) * | 2003-06-26 | 2005-01-06 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
JP4711167B2 (ja) * | 2004-08-25 | 2011-06-29 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
JP2006190703A (ja) | 2004-12-28 | 2006-07-20 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
JP5029234B2 (ja) * | 2006-09-06 | 2012-09-19 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
US8420550B2 (en) * | 2006-12-15 | 2013-04-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for cleaning backside etch during manufacture of integrated circuits |
DE102007035266B4 (de) | 2007-07-27 | 2010-03-25 | Siltronic Ag | Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium |
JP5493863B2 (ja) | 2007-11-08 | 2014-05-14 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
-
2009
- 2009-08-19 JP JP2009190327A patent/JP5795461B2/ja active Active
-
2010
- 2010-08-06 US US13/261,183 patent/US20120149177A1/en not_active Abandoned
- 2010-08-06 KR KR1020127007137A patent/KR101390307B1/ko active IP Right Grant
- 2010-08-06 WO PCT/JP2010/063729 patent/WO2011021578A1/ja active Application Filing
- 2010-08-06 DE DE112010003306.4T patent/DE112010003306B4/de active Active
- 2010-08-19 TW TW099127772A patent/TWI430336B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04122023A (ja) * | 1990-09-13 | 1992-04-22 | Hitachi Ltd | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 |
JPH06112173A (ja) * | 1992-09-28 | 1994-04-22 | Shin Etsu Handotai Co Ltd | 半導体シリコンエピタキシャル基板の製造方法 |
JPH06232057A (ja) * | 1993-01-30 | 1994-08-19 | Shin Etsu Handotai Co Ltd | エピタキシャル基板の製造方法 |
JP2005011848A (ja) * | 2003-06-16 | 2005-01-13 | Sumitomo Mitsubishi Silicon Corp | 半導体基板の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014239184A (ja) * | 2013-06-10 | 2014-12-18 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
US9957637B2 (en) | 2013-06-10 | 2018-05-01 | Sumco Corporation | Method of producing epitaxial wafer |
JP6424974B1 (ja) * | 2018-01-25 | 2018-11-21 | 富士ゼロックス株式会社 | 半導体基板の製造方法 |
JP2019129260A (ja) * | 2018-01-25 | 2019-08-01 | 富士ゼロックス株式会社 | 半導体基板の製造方法 |
WO2019146386A1 (ja) * | 2018-01-25 | 2019-08-01 | 富士ゼロックス株式会社 | 半導体基板の製造方法 |
CN111052309A (zh) * | 2018-01-25 | 2020-04-21 | 富士施乐株式会社 | 半导体基板的制造方法 |
US11081344B2 (en) | 2018-01-25 | 2021-08-03 | Fujifilm Business Innovation Corp. | Method for manufacturing semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
KR101390307B1 (ko) | 2014-04-29 |
TWI430336B (zh) | 2014-03-11 |
JP5795461B2 (ja) | 2015-10-14 |
US20120149177A1 (en) | 2012-06-14 |
KR20120059563A (ko) | 2012-06-08 |
DE112010003306T5 (de) | 2012-06-21 |
WO2011021578A1 (ja) | 2011-02-24 |
DE112010003306B4 (de) | 2019-12-24 |
TW201118927A (en) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5795461B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
TWI353006B (en) | Method for manufacturing epitaxial wafer | |
JP5694413B2 (ja) | 平滑なウェハの製造方法 | |
WO2006028017A1 (ja) | シリコンウェーハの製造方法 | |
JP6327329B1 (ja) | シリコンウェーハの研磨方法およびシリコンウェーハの製造方法 | |
JP5375768B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2013258227A (ja) | 半導体ウェーハの製造方法 | |
KR101752986B1 (ko) | SiC 기판의 제조 방법 | |
KR102165589B1 (ko) | 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼 | |
JP5277722B2 (ja) | 炭化珪素単結晶ウェハ表面の研磨方法 | |
JP5381304B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2006120819A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
JP2000077372A (ja) | 気相成長用半導体ウェーハの製造方法 | |
JP6406048B2 (ja) | ウェハの加工方法 | |
JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
JP2005005490A (ja) | 半導体ウェーハの製造方法 | |
JP2003007659A (ja) | シリコン半導体ウエハの製造方法 | |
JP2003103455A (ja) | ワーク保持盤並びにワークの研磨装置及び研磨方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140618 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140625 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5795461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |