CN111052309A - 半导体基板的制造方法 - Google Patents

半导体基板的制造方法 Download PDF

Info

Publication number
CN111052309A
CN111052309A CN201980004281.9A CN201980004281A CN111052309A CN 111052309 A CN111052309 A CN 111052309A CN 201980004281 A CN201980004281 A CN 201980004281A CN 111052309 A CN111052309 A CN 111052309A
Authority
CN
China
Prior art keywords
semiconductor substrate
forming
layer
manufacturing
warpage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980004281.9A
Other languages
English (en)
Inventor
福川敦
村田道昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN111052309A publication Critical patent/CN111052309A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的半导体基板的制造方法包括下述工序：准备在正面(50)形成有外延层(12)的半导体基板(10)的工序；以及在外延层(12)上形成元件之前在半导体基板(10)的背面(52)形成破碎层(14)的工序。

Description

半导体基板的制造方法
技术领域
本发明涉及半导体基板的制造方法。
背景技术
在专利文献1中公开了一种半导体装置的制造方法，其包括下述工序：在具有第1厚度的半导体晶片的第1主面上形成第1金属膜的工序；通过对于半导体晶片的第2主面侧实行背面磨削处理(back grinding process)而形成比第1厚度更薄的第2厚度的工序；在半导体晶片的第2主面上沿着其周边形成绝缘膜图案的工序，该绝缘膜图案由第1绝缘膜形成，包含沿着第2主面周边的圆环状绝缘膜图案；在绝缘膜图案存在的状态下，使圆环状绝缘膜图案的开口部的厚度成为比第2厚度更薄的第3厚度的工序；在绝缘膜图案存在的状态下，对于半导体晶片实行电气检测的工序；在绝缘膜图案存在的状态下，通过将半导体晶片的第2主面粘贴至粘接片上而将其经由粘接片保持在切割框架上的工序；以及在保持于切割框架上的状态下将半导体晶片分割成各个芯片的工序。
现有技术文献
专利文献
专利文献1：日本专利第5431777号公报
发明内容
发明所要解决的技术问题
本发明的至少一个实施方式提供一种半导体基板的制造方法，与不形成破碎层的情况相比，可抑制翘曲。
用于解决技术问题的手段
第1方式的半导体基板的制造方法包括下述工序：准备在正面形成有外延层的半导体基板的工序；以及在上述外延层上形成元件之前在上述半导体基板的背面形成破碎层的工序。
另外，第2方式为下述的方法：在第1方式中，上述形成破碎层的工序为对上述半导体基板的背面进行磨削来形成上述破碎层的工序。
另外，第3方式为下述的方法：在第2方式中，上述进行磨削来形成上述破碎层的工序根据上述半导体基板的翘曲量选择磨粒粒径来进行。
另外，第4方式为下述的方法：在第1方式至第3方式的任一方式中进一步包括在上述外延层上形成元件之前在上述破碎层的上表面形成保护膜的工序。
另外，第5方式为下述的方法：在第4方式中，上述形成保护膜的工序是形成金属膜的工序。
另外，第6方式为下述的方法：在第5方式中，上述金属膜是包含金的金属膜。
另外，第7方式为下述的方法：在第5方式或第6方式中进一步包括蚀刻工序，将上述半导体基板的周边部的未被上述金属膜被覆的上述破碎层除去。
另外，第8方式为下述的方法：在第5方式至第7方式的任一方式中，上述形成金属膜的工序是在上述半导体基板上形成背面电极的工序。
另外，第9方式为下述的方法：在第4方式的发明中，上述形成保护膜的工序是形成抗蚀剂膜的工序。
另外，第10方式为下述方法：在第9方式中，进一步包括蚀刻工序，将上述半导体基板的周边部的未被上述抗蚀剂膜被覆的上述破碎层除去。
另外，第11方式为下述方法：在第1方式至第10方式的任一方式中，上述形成破碎层的工序对翘曲进行矫正，以使得上述半导体基板变得平坦。
另外，第12方式为下述方法：在第1方式至第10方式的任一方式中，上述形成破碎层的工序按照在上述形成破碎层的工序之后的后续工序中翘曲不会恶化的方式使翘曲残留。
另外，第13方式为下述方法：在第1方式至第10方式的任一方式中，上述形成破碎层的工序按下述方式使翘曲残留：在上述形成破碎层的工序之后的后续工序中，在上述外延层的一部分被除去的情况下，翘曲被进一步矫正。
另外，第14方式为下述方法：在第1方式至第13方式的任一方式中进一步包括在上述外延层上形成元件的工序。
第15方式的半导体基板的制造方法包括下述工序：准备在基板的正面形成有外延层的基板的工序；以及在上述外延层上形成元件之前对上述基板的背面进行磨削的工序。
发明的效果
根据第1方式、第14方式和第15方式，与不形成破碎层的情况相比，得到了可提供翘曲被抑制的半导体基板的制造方法的效果。
根据第2方式，与通过抛光(polishing)形成破碎层的情况相比，得到了可形成破碎程度较大的破碎层的效果。
根据第3方式，与利用磨粒粒径的选择以外的方法来调整半导体基板的翘曲量的情况相比，得到了可精密地调整翘曲量的效果。
根据第4方式，与在外延层上形成元件之前在破碎层的上表面不形成保护膜的情况相比，得到了可抑制微细碎片从形成有破碎层的半导体基板表面脱落的效果。
根据第5方式，与利用抗蚀剂形成保护膜的情况相比，得到了可进一步提高针对后续工序中的氧化处理、热处理的耐性的效果。
根据第6方式，与利用包含金的金属膜以外的金属膜形成保护膜的情况相比，得到了可进一步提高针对后续工序中的使用化学药品或气体的处理的耐性的效果。
根据第7方式，与不通过蚀刻除去半导体基板的周边部的未被金属膜被覆的破碎层的情况相比，得到了可抑制微细碎片从形成有破碎层的半导体基板表面脱落的效果。
根据第8方式，与在形成金属膜的工序中不在半导体基板上形成背面电极膜的情况相比，得到了可对半导体元件的中间特性进行测定的效果。
根据第9方式，与利用金属膜形成保护膜的情况相比，得到了可更简单地形成保护膜的效果。
根据第10方式，与不通过蚀刻将半导体基板的周边部的未被抗蚀剂膜被覆的破碎层除去的情况相比，得到了可抑制微细碎片从形成有破碎层的半导体基板表面脱落的效果。
根据第11方式，与不进行平坦矫正的情况相比，得到了在元件的形成工序中更不容易发生因翘曲所致的制造不良的效果。
根据第12方式，得到了在形成破碎层的工序之后的后续工序中翘曲不会恶化的效果。
根据第13方式，得到了在除去了外延层的一部分的情况下翘曲不会恶化的效果。
附图说明
图1是示出实施方式的半导体基板的制造方法的截面图和底面图。
图2是实施方式的图，图2的(a)是说明因外延层的应力所引起的半导体基板翘曲的图，图2的(b)是说明在被施以因破碎层所引起的应力的情况下的半导体基板翘曲的图，图2的(c)是说明半导体基板的反向翘曲的图。
图3是实施方式的图，图3的(a)是说明由磨削带来的半导体基板翘曲的图，图3的(b)是示出精加工磨石(finish grinding wheels)的磨粒粒径(abrasive-graindiameter)与翘曲量的关系的曲线图。
具体实施方式
参照图1至图3对本实施方式的半导体基板的制造方法进行详细说明。
首先对本实施方式的半导体基板的制造方法的背景进行说明。随着半导体基板的大口径化、薄型化，具有在制造工序(传送、曝光等)中发生基板翘曲的问题。另外，由半导体基板制造的半导体元件的种类有多种，特别是半导体元件为VCSEL(垂直腔面发射激光器，Vertical Cavity Surface Emitting Laser)等发光元件的情况下，还具有外延层厚(例如十几μm左右)的情况，翘曲特别成问题。因此，要求在制造工序中可矫正翘曲的方法。
以往已知有下述的方法：在由于外延层而产生了压缩应力的半导体基板的表层形成CVD(化学气相沉积，Camical Vapor Deposition)膜使其产生拉伸应力，对翘曲进行矫正。但是，该方法中，由于在表层形成的CVD膜而对元件形成等后续工序产生制约。
因此，本实施方式中，在外延层上形成元件之前(各种成膜或形成电极、配线等之前)，在半导体基板的背面通过例如磨削而形成破碎层。由此，与不形成破碎层的情况相比，可提供基板的翘曲得到了抑制的半导体基板的制造方法。此处，“破碎层”是指由于磨削(grinding)等带来的损害而产生了微小的龟裂(裂纹)或晶格扰动的层。另外，形成有半导体元件的半导体基板通常是在最后进行薄型化(减薄)，但在形成半导体元件之前不进行磨削。这是由于，通过磨削会产生半导体基板的微细碎片(垃圾)，可能会污染形成有外延层的面或者可能会降低基板的强度。
参照图1对本实施方式的半导体基板的制造方法的工序进行说明。本实施方式中，例示出了使用半导体基板制造的半导体元件为VCSEL的情况来进行说明。
首先准备在正面50上形成了外延层12的半导体基板10(图1的(a))。即，本实施方式中，将半导体基板10的形成有外延层的面称为“正面”，将与正面相对的面称为背面。在图1的各图中，附以<1>的图示出了半导体基板10的截面图，附以<2>的图示出了半导体基板10的仰视图。外延层是通过外延生长而形成的膜层，外延生长是薄膜结晶生长技术的一种，是在作为基板的结晶上进行结晶生长，与衬底基板的结晶面排列一致的生长方法。本实施方式的外延层12上形成有构成VCSEL的下部反射镜、活性层、上部反射镜等。为了不会发生微细碎片的脱落等，半导体基板10的背面52有时还进行镜面加工。
此时的半导体基板10上可能会发生由外延层12引起的翘曲。关于翘曲的详情如下文所述。需要说明的是，本实施方式的半导体基板为GaAs(镓砷)基板、InP(铟磷)基板、Si(硅)基板等，没有特别限制，在本实施方式中例示出GaAs基板进行说明。
接着，在半导体基板10的背面形成破碎层14(图1的(b))。本实施方式中，利用破碎层14来矫正因外延层12引起的翘曲(缓和翘曲量)。破碎层14的形成通过例如磨削(所谓的背面磨削(back grinding))或者抛光(polishing)来进行，而为了可进一步增大破碎程度，本实施方式中通过磨削来进行。磨削通过例如磨石来进行，本实施方式中，为了适当地进行因外延层12引起的翘曲的矫正，选择磨石的磨粒粒径(磨石粒度号)来进行磨削。关于磨粒粒径的选择详情如下文所述。
接着，在破碎层14的上部形成保护膜16(图1的(c))。保护膜16由金属膜、抗蚀剂膜等形成，在本实施方式中由Au(金)形成。在由金形成保护膜16的情况下，可以在与基底层(base layer)(密合层(adhesion layer))之间夹入Ti(钛)膜。保护膜16由金属形成的情况下，即使在后续工序中存在热处理或氧化处理的情况下也可耐受，因此可保护破碎层14。另外，特别是在保护膜由Au形成的情况下，由于Au为非氧化性的并且对于化学药品或工序中使用的气体稳定，因此特别适合在后续工序中存在使用化学药品和气体的处理的情况。另一方面，在由抗蚀剂膜形成保护膜16的情况下，可更简便地形成保护膜。
形成保护膜16的目的之一是为了防止半导体基板10的微细碎片从形成有破碎层14的半导体基板10的背面脱落而作为异物(颗粒)污染半导体基板10等。另外，可以认为，若在制造工序中存在对半导体基板10进行蚀刻的工序，则破碎层14被削掉或被除去，由此翘曲的矫正效果改变、半导体基板10的翘曲量发生变化，难以进行翘曲量的管理(翘曲量波动(variation)增大)。因此，利用保护膜16是为了防止破碎层14被除去。
然后，除去半导体基板10的周边部的、在上部未形成保护膜16的破碎层14(下文中称为“非被覆破碎层”)(图1的(d))。这是由于，若残留有非被覆破碎层，则在图1的(c)中形成保护膜16、特别是由金属膜形成保护膜16时，用于固定半导体基板10的支撑器具与对应于非被覆破碎层的部分抵接。破碎层14和保护膜16在预先设定的后续工序中通过例如磨削来除去。非被覆破碎层的除去例如通过使用湿蚀刻的光蚀刻来进行。进行非被覆破碎层的除去是为了防止微细碎片从该部分脱落。换言之，在微细碎片的脱落不成为问题的情况下，未必需要进行该除去。
之后进行VCSEL制造的常规工序，即形成VCSEL元件的工序、必要时进行的VCSEL元件的特性(中间特性)的测定工序、除去破碎层14和保护膜16的工序、对半导体基板10的背面进行磨削而减薄半导体基板10的工序、在半导体基板10的背面形成电极的工序、VCSEL元件的检査工序、VCSEL元件的单片化工序等。此处，在利用金属来形成保护膜16的情况下，在上述中间特性(例如是否良好的判定)的测定工序中，保护膜16被用作背面电极(临时金属(provisional metal))。另外，作为保护膜16采用Au时，在基于GaAs形成半导体基板10与背面电极的欧姆接触方面也是优选的。
接着参照图2对半导体基板10的翘曲进行说明。图2的(a)是示出因外延层12的应力所引起的半导体基板10的翘曲的图，图2的(b)是示出在被施以因破碎层14所引起的应力的情况下的半导体基板10的翘曲的图，图2的(c)是示出半导体基板的反向翘曲的图。
如图2的(a)所示，在半导体基板10上形成外延层12时，会表现出应力(压缩应力)Se，半导体基板10整体发生以外延层12为凸侧的凸状弯曲。这是由外延层12引起的翘曲。
其次，若在发生了因外延层12引起的翘曲的半导体基板10的背面形成破碎层14A，则表现出应力(压缩应力)Sb1。应力Se和应力Sb1在相互对置的面上形成，均为压缩方向的应力，因此互相抵消，因外延层12引起的翘曲被矫正。
参照图3的(a)更详细地说明应力Sb1的发生。图3的(a)是概要说明应力Sb1的发生的图。如图3的(a)所示，在对半导体基板10进行磨削时(在形成破碎层14时)，在半导体基板10的整体产生作为压缩应力的应力Sb。通过该应力Sb而产生以磨削面为凸侧的半导体基板10整体的翘曲。如图3的(a)所示，该因磨削产生的压缩应力是由于在磨削面侧出现磨削损害18(龟裂)而产生的。磨削损害18的程度例如通过半导体基板10的表面的粗糙度(最大高度Rmax等)来间接地测定。
图2的(c)是示出半导体基板10的“反向翘曲”的图。本实施方式中的“反向翘曲”是指外延层12处于凹侧的翘曲。在破碎层14B的形成程度大、作为压缩应力的应力Sb2大的情况下，可能会发生这样的反向翘曲。考虑后续工序来设定因破碎层14所致的翘曲量的情况下，有时也按照像这样形成反向翘曲的方式来进行设定。
因此，在形成用于矫正因外延层12而引起的翘曲的破碎层14时，优选微细地调整作为压缩应力的应力Sb的程度。因此，本实施方式中，根据翘曲的矫正量来变更用于形成破碎层14的磨削中的磨石的磨粒粒径(磨石粒度号)。
图3的(b)中示出精加工磨石的磨粒粒径与翘曲量的关系。横轴表示磨粒粒径，从大的一侧向小的一侧推移。这种情况下，磨石粒度号从小向大推移。另外，纵轴中示出了利用各磨粒粒径的磨石将相同直径的半导体基板以相同量(例如50μm)进行磨削的情况下所产生的翘曲量的大小。如图3的(b)所示，磨粒粒径越小，所产生的翘曲量越减小。另一方面，磨粒粒径越小，越可进行更微小翘曲量的矫正，但磨削时间延长。这样，通过磨粒粒径的选择来调整翘曲的矫正程度，在必要的情况下也可以使半导体基板10呈反向翘曲。
此处，对于在破碎层14的形成中影响翘曲的矫正量的设定(磨粒粒径的选择)的其他参数进行说明。如上所述，会由于外延层12而发生翘曲。关于此时的翘曲量，外延层12的膜厚越大，该翘曲量越大。另外，形成外延层12的半导体基板10的直径越大、厚度越薄，则翘曲量越增大。
另一方面，在形成了保护膜16之后，工序推进，通过利用蚀刻等进行VCSEL元件的形成等而对外延层12进行分割。此时，外延层12的一部分被除去。在外延层12的一部分被除去时，使翘曲发生的压缩应力减轻(被反向矫正)，因此翘曲量减小。另一方面，对于形成有VCSEL元件的半导体基板10，最初的例如600～650μm的厚度在工序中途被减薄至例如500μm、最终被减薄至例如150μm左右。该薄型化向着增大翘曲量的方向起作用。
换言之，考虑到后续工序中的反向矫正、翘曲的发生，在形成用于矫正翘曲的破碎层14时，不必矫正至半导体基板10变得平坦(小于10μm的翘曲量)为止。此处，半导体基板10的翘曲可能会成为例如传送工序中产生吸附错误、发生传送不良的原因。另外，在基于步进式光刻机(曝光装置)等的曝光工序中，可能无法在半导体基板10的面内确定焦点、成为合焦不良的原因。但是，即使对于在这些后续工序中假定的不良情况，也存在容许的翘曲量，半导体基板10也未必一定是平坦的。即，在破碎层14的形成后可以有意地残留有翘曲，所残留的翘曲量可以考虑后续工序中的反向矫正、翘曲的发生，设定为在整个后续工序中可容许的翘曲量(目标翘曲量)。换言之，在破碎层14的形成后可以按照下述方式使翘曲残留：在破碎层14形成后的后续工序中翘曲不会比破碎层14的形成后的翘曲量更恶化。
此处，根据各工序中的制造装置的种类等的不同，所容许的翘曲量不同，因此难以一概地规定目标翘曲量。但是，通常在翘曲量为一百数十微米左右时，在工艺上存在问题，需要矫正至例如数十微米左右。
需要说明的是，本申请基于2018年1月25日提交的日本专利申请(日本特愿2018-0107653)，将其内容以参考的形式援用在本申请中。
符号的说明
10 半导体基板
12 外延层
14、14A、14B 破碎层
16 保护膜
18 磨削损害
50 正面
52 背面
Se、Sb、Sb1、Sb2 应力

Claims (15)

1.一种半导体基板的制造方法，其包括下述工序：
准备在正面形成有外延层的半导体基板的工序，以及
在上述外延层上形成元件之前在上述半导体基板的背面形成破碎层的工序。
2.如权利要求1所述的半导体基板的制造方法，其中，上述形成破碎层的工序为对上述半导体基板的背面进行磨削来形成上述破碎层的工序。
3.如权利要求2所述的半导体基板的制造方法，其中，上述进行磨削来形成上述破碎层的工序根据上述半导体基板的翘曲量选择磨粒粒径来进行。
4.如权利要求1～3中任一项所述的半导体基板的制造方法，其进一步包括：在上述外延层上形成元件之前在上述破碎层的上表面形成保护膜的工序。
5.如权利要求4所述的半导体基板的制造方法，其中，上述形成保护膜的工序是形成金属膜的工序。
6.如权利要求5所述的半导体基板的制造方法，其中，上述金属膜是包含金的金属膜。
7.如权利要求5或6所述的半导体基板的制造方法，其进一步包括蚀刻工序，在该蚀刻工序中，将上述半导体基板的周边部的未被上述金属膜被覆的上述破碎层除去。
8.如权利要求5至7中任一项所述的半导体基板的制造方法，其中，上述形成金属膜的工序是在上述半导体基板上形成背面电极的工序。
9.如权利要求4所述的半导体基板的制造方法，其中，上述形成保护膜的工序是形成抗蚀剂膜的工序。
10.如权利要求9所述的半导体基板的制造方法，其进一步包括蚀刻工序，在蚀刻工序中，将上述半导体基板的周边部的未被上述抗蚀剂膜被覆的上述破碎层除去。
11.如权利要求1～10中任一项所述的半导体基板的制造方法，其中，上述形成破碎层的工序对翘曲进行矫正，以使得上述半导体基板变得平坦。
12.如权利要求1～10中任一项所述的半导体基板的制造方法，其中，上述形成破碎层的工序按照下述方式使翘曲残留：在上述形成破碎层的工序之后的后续工序中翘曲不会恶化。
13.如权利要求1～10中任一项所述的半导体基板的制造方法，其中，上述形成破碎层的工序按下述方式使翘曲残留：在上述形成破碎层的工序之后的后续工序中，在上述外延层的一部分被除去的情况下，翘曲被进一步矫正。
14.如权利要求1～13中任一项所述的半导体基板的制造方法，其进一步包括在上述外延层上形成元件的工序。
15.一种半导体基板的制造方法，其包括下述工序：
准备在基板的正面形成有外延层的基板的工序；以及
在上述外延层上形成元件之前对上述基板的背面进行磨削的工序。
CN201980004281.9A 2018-01-25 2019-01-07 半导体基板的制造方法 Pending CN111052309A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018010753A JP6424974B1 (ja) 2018-01-25 2018-01-25 半導体基板の製造方法
JP2018-010753 2018-01-25
PCT/JP2019/000093 WO2019146386A1 (ja) 2018-01-25 2019-01-07 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
CN111052309A true CN111052309A (zh) 2020-04-21

Family

ID=64379146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980004281.9A Pending CN111052309A (zh) 2018-01-25 2019-01-07 半导体基板的制造方法

Country Status (4)

Country Link
US (1) US11081344B2 (zh)
JP (1) JP6424974B1 (zh)
CN (1) CN111052309A (zh)
WO (1) WO2019146386A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6761916B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260516A (ja) * 1993-03-09 1994-09-16 Hitachi Ltd 半導体装置及びその製造方法
JPH09213691A (ja) * 1996-02-06 1997-08-15 Sony Corp 半導体装置
CN1612290A (zh) * 2003-10-30 2005-05-04 住友电气工业株式会社 半导体用氮化物衬底的制备方法及氮化物半导体衬底
JPWO2005099057A1 (ja) * 2004-03-31 2008-03-06 日本電気株式会社 窒化物半導体発光素子用ウエハとその製造方法およびそのウエハから得られた窒化物半導体発光素子
JP2011044491A (ja) * 2009-08-19 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法
US20120282443A1 (en) * 2010-01-15 2012-11-08 Mitsubishi Chemical Corporation Single-crystal substrate, group-iii nitride crystal obtained using the same, and process for producing group-iii nitride crystal
US20130248932A1 (en) * 2012-03-26 2013-09-26 Fujitsu Limited Manufacturing method of semiconductor device, semiconductor device, and semiconductor crystal growth substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040935A (ja) * 2008-08-07 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
JP5431777B2 (ja) 2009-04-20 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260516A (ja) * 1993-03-09 1994-09-16 Hitachi Ltd 半導体装置及びその製造方法
JPH09213691A (ja) * 1996-02-06 1997-08-15 Sony Corp 半導体装置
CN1612290A (zh) * 2003-10-30 2005-05-04 住友电气工业株式会社 半导体用氮化物衬底的制备方法及氮化物半导体衬底
US20050093101A1 (en) * 2003-10-30 2005-05-05 Sumitomo Electric Industries, Ltd. Method of Manufacturing Nitride Substrate for Semiconductors, and Nitride Semiconductor Substrate
JPWO2005099057A1 (ja) * 2004-03-31 2008-03-06 日本電気株式会社 窒化物半導体発光素子用ウエハとその製造方法およびそのウエハから得られた窒化物半導体発光素子
JP2011044491A (ja) * 2009-08-19 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法
US20120149177A1 (en) * 2009-08-19 2012-06-14 Yuichi Nakayoshi Method of producing epitaxial silicon wafer
US20120282443A1 (en) * 2010-01-15 2012-11-08 Mitsubishi Chemical Corporation Single-crystal substrate, group-iii nitride crystal obtained using the same, and process for producing group-iii nitride crystal
US20130248932A1 (en) * 2012-03-26 2013-09-26 Fujitsu Limited Manufacturing method of semiconductor device, semiconductor device, and semiconductor crystal growth substrate
CN103367112A (zh) * 2012-03-26 2013-10-23 富士通株式会社 半导体器件的制造方法、半导体器件以及半导体晶体生长衬底

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
江海波等: "硅片背面减薄技术研究", 《半导体光电》 *

Also Published As

Publication number Publication date
US11081344B2 (en) 2021-08-03
JP6424974B1 (ja) 2018-11-21
WO2019146386A1 (ja) 2019-08-01
JP2019129260A (ja) 2019-08-01
US20200203160A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
JP6626583B2 (ja) 半導体ウエハ及び半導体ウエハの研磨方法
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
US6656820B2 (en) Method for manufacturing a semiconductor device having a reliable thinning step
CN111052309A (zh) 半导体基板的制造方法
US8835289B2 (en) Wafer backside defectivity clean-up utilizing selective removal of substrate material
CN110060959B (zh) 贴合晶片的制造方法
JP2007284283A (ja) ＧａＮ単結晶基板の加工方法及びＧａＮ単結晶基板
US20120028439A1 (en) Semiconductor And Solar Wafers And Method For Processing Same
JP2006203071A (ja) Ｉｉｉ−ｖ族化合物半導体単結晶基板
US9412706B1 (en) Engineered carrier wafers
JP4492293B2 (ja) 半導体基板の製造方法
US20190252180A1 (en) Wafer manufacturing method and wafer
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same
TWI788585B (zh) 製造半導體基板的方法
CN110034018B (zh) 半导体晶片的制造方法
US20220115226A1 (en) Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
CN115668449A (zh) 贴合晶圆用支撑基板
EP2599118B1 (en) Semiconductor and solar wafers
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
TWI767776B (zh) 晶圓的加工方法
US11757003B2 (en) Bonding wafer structure and method of manufacturing the same
US9337037B2 (en) Method for obtaining a heterogeneous substrate for the production of semiconductors
CN109755145A (zh) 晶片以及用于分析该晶片形状的方法
US11881407B2 (en) Processed wafer and method of manufacturing chip formation wafer
CN110517947B (zh) 半导体衬底处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Xerox Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200421