JPH09213691A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09213691A
JPH09213691A JP4220496A JP4220496A JPH09213691A JP H09213691 A JPH09213691 A JP H09213691A JP 4220496 A JP4220496 A JP 4220496A JP 4220496 A JP4220496 A JP 4220496A JP H09213691 A JPH09213691 A JP H09213691A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
protective film
film
warp
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4220496A
Other languages
English (en)
Inventor
Masahiro Yoshida
雅弘 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4220496A priority Critical patent/JPH09213691A/ja
Publication of JPH09213691A publication Critical patent/JPH09213691A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 加熱処理後の各種の工程において、半導体ウ
ェハの割れが発生する可能性を低減させる。 【解決手段】 半導体ウェハ21の素子形成面21a側
の保護膜22は、熱膨脹型のポリイミド樹脂を塗布する
ことにより形成されている。この保護膜22は、加熱処
理(ベーク)が施されると面方向(横方向)に膨脹す
る。そのため半導体ウェハ21は一旦素子形成面21a
を上にして凸状に反り返る。こののち半導体ウェハ21
の裏面21bには研削処理が施される。そのため半導体
ウェハ21は裏面21bを上にして凸状に反り返る。従
って、加熱処理工程において生じた反りは裏面研削処理
によって生じた反りにより打ち消され、最終的には反り
のない半導体ウェハ21が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板(半導
体ウェハ)上に配線保護用の保護膜(パッシベーション
膜)や多層配線用の層間絶縁膜が形成されてなる半導体
装置に係り、特に、ウェハ処理工程において、これらの
膜を形成したのちに加熱処理および基板裏面の研削処理
が行われる半導体装置に関する。
【0002】
【従来の技術】一般に、半導体装置の製造工程において
は、トランジスタやダイオードなどの各種素子を形成し
た後、配線を保護するための保護膜や、多層配線間を絶
縁するための層間絶縁膜が形成される。従来、これら保
護膜や層間絶縁膜の一例として、熱収縮型のポリイミド
樹脂によって形成された膜が用いられている。
【0003】このようなポリイミド膜は、通常、半導体
ウェハ上に、溶剤(例えばNMP(N−メチルピロリド
ン)を含むポリイミド樹脂を塗布(コート)したのち、
この溶剤を揮発させると共に焼成のために、300〜4
00°C程度の加熱処理(ベーク)を施すことにより形
成される。
【0004】
【発明が解決しようとする課題】上述のように従来の製
造工程においては、ポリイミド樹脂を塗布したのち、加
熱処理(ベーク)を施すことにより保護膜等が形成され
ていた。
【0005】しかしながら、このような保護膜等として
ポリイミド樹脂膜を用いた場合には、後の各種工程にお
いて、半導体ウェハに割れが発生する可能性が高いとい
う問題があった。
【0006】すなわち、まず、半導体ウェハ上に保護膜
等として熱収縮型のポリイミド膜が形成されていると、
加熱処理(ベーク)によってポリイミド膜が収縮し、そ
の結果半導体ウェハに反りが発生する。これは、ウェハ
の面積が広く、一方その厚さが薄いためである。
【0007】この様子を図4および図5に示す。図4
は、半導体ウェハ11の素子形成面(パターン面)11
aに熱収縮型のポリイミド樹脂を塗布することにより、
例えば保護膜12を形成した状態を表すものである。こ
の状態で、加熱処理を施すと、保護膜12が収縮しよう
とする。その結果、半導体ウェハ11には素子形成面1
1aを上にして凹状に反らせる力が加わる。このような
力が加わっても、半導体ウェハ11がこの力に抗するこ
とができれば、半導体ウェハ11に反りは発生しない。
しかしながら、半導体ウェハ11の面積は、その厚さの
割りに広く、そのため半導体ウェハ11は、図5に示し
たように素子形成面11aを上にして、凹状に反り返っ
てしまう。
【0008】この場合、この反りの大きさは保護膜12
の厚さに比例する。すなわち、図6に示したように保護
膜12が厚ければ反り量が大きくなり、薄ければ反り量
が小さくなる。
【0009】このような反りが発生しても、その大きさ
が小さければ問題がないが、通常、加熱処理ののちに
は、パッケージに封入するためにチップを所定の厚さに
するために、例えばバックグラインダーを用いて半導体
ウェハ11の裏面11bを研削する処理が行われる。
【0010】この裏面研削処理によっても図7に示した
ように半導体ウェハ11に反りが発生する。これは、研
削面(裏面11b)に多数のマイクロクラック13が発
生するためである。この場合、半導体ウェハ11は裏面
11bを上にして凸状に反り返る。そして、この反りの
大きさは、半導体ウェハ11の厚さに反比例する。すな
わち、図8に示したように半導体ウェハ11の反り量
は、半導体ウェハ11の厚さが厚ければ小さく、一方半
導体ウェハ11の厚さが薄ければ大きくなる。
【0011】このように裏面研削処理による半導体ウェ
ハ11の反りの方向は、保護膜12の熱収縮による反り
の方向と同じである。このため、保護膜12の熱収縮に
よる反りが小さい場合であっても、これに裏面研削処理
による反りが加わる結果、反りが大きくなってしまうと
いう問題があった。半導体ウェハ11の反りが大きくな
ると、裏面研削、ペレットチェック、組立の各工程で、
半導体ウェハ11が割れる可能性が生じる。従って、半
導体ウェハ11の反りは極力小さくする必要がある。こ
のためには保護膜12を薄くすると共に半導体ウェハ1
1の厚さを厚くすればよい。
【0012】しかしながら、近年、デバイスのソフトエ
ラー対策として、保護膜12を厚くする傾向にある。ま
た、パッケージの薄肉化と組立工程のプロセスマージン
の確保を図るために、半導体ウェハ11の厚さを薄くす
る傾向にある。従って、現状では、半導体ウェハ11の
反りによる割れの発生を避けられない状況にある。な
お、以上は半導体ウェハ11上の膜として配線保護用の
保護膜12を例に説明したが、多層配線間絶縁用の層間
絶縁膜として熱収縮型のポリイミド樹脂を用いることも
あり、この場合においても同様の問題がある。
【0013】本発明はかかる問題点に鑑みてなされたも
ので、その課題は、加熱処理後の各種の工程において、
半導体ウェハの割れが発生する可能性を低減することが
できる半導体装置を提供することにある。
【0014】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板(半導体ウェハ)の素子形成面側に形成
されると共に半導体基板の反りを防止する機能を有する
膜を備えている。
【0015】半導体基板の反りを防止する機能を有する
膜としては、熱膨張型のポリイミド系樹脂等が用いられ
る。また、この膜は半導体基板の素子形成面側に形成さ
れる保護膜および層間絶縁膜の少なくとも一方を熱膨張
型のポリイミド系樹脂等により形成することにより容易
に実現できる。
【0016】この半導体装置では、半導体基板(半導体
ウェハ)上の膜により半導体基板の反りの発生が防止さ
れる。特に、保護膜等が熱膨脹型の樹脂によって形成さ
れている場合、ウェハ処理工程において加熱処理(ベー
ク)を施すと、その膜は主として面方向に膨脹する。そ
の結果、半導体基板が素子形成面(パターン面)を上に
して凸状に反り返る。この反りの方向は、後工程の裏面
研削処理による反りの方向と逆である。従って、この加
熱処理により生じた反りは、裏面研削処理による反りに
より打ち消される。
【0017】しかも、この場合、半導体ウェハ上の一旦
膨張した膜は、裏面研削処理による反りによって圧縮さ
れる。すなわち、膜を熱膨脹型の樹脂によって形成して
いるにもかかわらず、強度の強い膜を得ることができ
る。従って、保護膜や層間絶縁膜として、この膜を用い
れば、半導体ウェハの割れの発生を招くことがなく、強
度の強い膜を得ることができる。
【0018】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態を詳細に説明する。
【0019】[一実施の形態]図1は本発明の一実施の
形態に係る半導体装置の構成を表すものである。なお、
図1は、図4と同様に、本発明の半導体装置をウェハ処
理工程のうちの加熱処理(ベーク)前の段階の状態を表
したものである。この状態は、外見的には、図4に示し
た従来の半導体装置の構成と同じである。すなわち、こ
の半導体装置は、各種素子が形成された半導体ウェハ2
1と、この半導体ウェハ21の素子形成面(パターン
面)21a側に形成された膜、例えば保護膜22とを有
している。
【0020】しかし、本実施の形態では、保護膜22を
形成するための材料が図4に示したものと異なる。すな
わち、従来の保護膜12(図7)は、熱収縮型のポリイ
ミド樹脂を用いていたが、本実施の形態の保護膜22
は、熱膨脹型のポリイミド樹脂を塗布(コート)するこ
とにより形成されている。
【0021】従って、この熱膨脹型のポリイミド樹脂に
より形成された保護膜22は、前述のように溶剤(例え
ばNMP(N−メチルピロリドン))を揮発させると共
に焼成のために、300〜400°C程度の加熱処理
(ベーク)が施されると、主として面方向(横方向)に
膨脹する。その結果、本実施の形態では、半導体ウェハ
21が、図2に示したように、素子形成面21aを上に
して凸状に反り返る。こののち、この半導体ウェハ21
の裏面21bには研削処理が施される。
【0022】ここで、裏面研削処理による半導体ウェハ
21の反りは、前述のように、裏面21bを上にして凸
状に反り返る方向に生ずる。一方、加熱処理による反り
の方向は、裏面研削処理による反りの方向とは逆であ
る。従って、加熱処理工程において生じた反りは、裏面
研削処理によって生じようとする反りにより打ち消され
る。その結果、本実施の形態では、図3に示したように
反りのない半導体ウェハ21を得ることができる。
【0023】しかも、本実施の形態では、一旦膨張した
保護膜22は裏面研削処理による反りの発生によって圧
縮される状態となる。このため保護膜22を熱膨脹型の
ポリイミド樹脂によって形成しているにもかかわらず、
強度の強い膜を得ることができる。
【0024】このように本実施の形態によれば、保護膜
22を熱膨脹型のポリイミド樹脂によって形成するよう
にしたので、加熱処理(ベーク)工程および裏面研削処
理工程を経ても半導体ウェハ21に大きな反りが発生す
ることがない。従って、加熱処理後の裏面研削、PC、
組立の各工程において、半導体ウェハ21が割れる虞れ
が無くなる。
【0025】[他の実施の形態]以上、本発明の一実施
の形態を説明したが、本発明は上述したような実施の形
態に限定されるものではない。
【0026】例えば、先の実施の形態では、半導体ウェ
ハの反りを防止する機能を有する膜として、熱膨脹型の
ポリイミド樹脂を用いる場合を説明したが、熱膨脹型の
ポリイミド系の樹脂であればポリイミド以外の樹脂を用
いるようにしてもよく、更にはポリイミド系樹脂以外で
あっても、熱膨張型の絶縁膜であればよい。
【0027】また、先の実施の形態では、本発明の膜を
配線保護用の保護膜に適用した例について説明したが、
層間絶縁膜等のその他の膜に用いるようにしてもよい。
【0028】
【発明の効果】以上説明したように本発明の半導体装置
によれば、半導体基板(半導体ウェハ)の素子形成面側
に、保護膜や層間絶縁膜等として、熱膨脹型のポリイミ
ド系樹脂等によって半導体基板の反りを防止する機能を
有する膜を形成するようにしたので、半導体ウェハに大
きな反りが生ずることを防止することができる。すなわ
ち、加熱処理(ベーク)の後の裏面研削処理によって半
導体ウェハに大きな反りが発生することを防止すること
ができ、裏面研削等の後工程において半導体ウェハが割
れる虞れが無くなるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る半導体装置におい
て保護膜を塗布形成した後の半導体ウェハの状態を表す
断面図である。
【図2】図1に続く加熱処理が行われた後の半導体ウェ
ハの反り状態を表す断面図である。
【図3】図2に続く裏面研削処理が行われた後の半導体
ウェハの状態を表す断面図である。
【図4】従来の半導体装置において保護膜を塗布形成し
た後の半導体ウェハの状態を表す断面図である。
【図5】図4に続く加熱処理が行われた後の半導体ウェ
ハの反り状態を表す断面図である。
【図6】半導体ウェハ上の保護膜の厚さと半導体ウェハ
の反り量との関係を表す特性図である。
【図7】図5の工程に続く裏面研削処理が行われた後の
半導体ウェハの反り状態を表す断面図である。
【図8】裏面研削処理ののちの半導体ウェハの厚さとそ
の反り量との関係を表す特性図である。
【符号の説明】
21…半導体ウェハ、21a…素子形成面(パターン形
成面)、21b…裏面、22…保護膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体材料によって形成された半導体基
    板と、 前記半導体基板の素子形成面側に形成されると共に前記
    半導体基板の反りを防止する機能を有する膜とを備えた
    ことを特徴とする半導体装置。
  2. 【請求項2】 前記膜は、熱膨張型のポリイミド系樹脂
    により形成されたことを特徴とする請求項1記載の半導
    体装置。
  3. 【請求項3】 前記膜は、前記半導体基板の素子形成面
    側に形成された保護膜および層間絶縁膜の少なくとも一
    方の膜であることを特徴とする請求項2記載の半導体装
    置。
JP4220496A 1996-02-06 1996-02-06 半導体装置 Pending JPH09213691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4220496A JPH09213691A (ja) 1996-02-06 1996-02-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4220496A JPH09213691A (ja) 1996-02-06 1996-02-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH09213691A true JPH09213691A (ja) 1997-08-15

Family

ID=12629486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4220496A Pending JPH09213691A (ja) 1996-02-06 1996-02-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH09213691A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094335A (ja) * 2007-10-10 2009-04-30 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2019016748A (ja) * 2017-07-10 2019-01-31 株式会社Sumco シリコンウェーハの製造方法
CN111052309A (zh) * 2018-01-25 2020-04-21 富士施乐株式会社 半导体基板的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094335A (ja) * 2007-10-10 2009-04-30 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2019016748A (ja) * 2017-07-10 2019-01-31 株式会社Sumco シリコンウェーハの製造方法
CN111052309A (zh) * 2018-01-25 2020-04-21 富士施乐株式会社 半导体基板的制造方法

Similar Documents

Publication Publication Date Title
KR100190927B1 (ko) 슬릿이 형성된 금속막을 구비한 반도체 칩 장치
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
US4920402A (en) Integrated circuit device
JPH09213691A (ja) 半導体装置
US5488009A (en) Post-titanium nitride mask ROM programming method
JPS6114666B2 (ja)
JPH06326201A (ja) 半導体装置
JPH08204066A (ja) 半導体装置
JPH06216194A (ja) 半導体チップの実装構造
JPS6022324A (ja) 半導体装置
JP3217182B2 (ja) 半導体素子の製造方法および半導体製品ならびにダイオード
JP2649157B2 (ja) 半導体装置
US7022614B2 (en) Method of etching back of semiconductor wafer
JPS63150931A (ja) 半導体装置
JPS6234442Y2 (ja)
JPH0428254A (ja) 半導体装置
KR100186297B1 (ko) 반도체 웨이퍼 구조
JPH02117136A (ja) 半導体装置
JP2003037030A (ja) 半導体装置
JPH05190533A (ja) 半導体素子の表面保護膜およびその製造方法
JPH1174165A (ja) 半導体装置の製造方法
JPH03263325A (ja) 半導体装置
JP2666186B2 (ja) 半導体素子の製造方法
JP3087702B2 (ja) 半導体装置およびその製造方法