KR100186297B1 - 반도체 웨이퍼 구조 - Google Patents

Abstract

본 발명은 반도체 웨이퍼 구조에 관한 것으로, 종래의 반도체 웨이퍼는 에지부에 열팽창계수의 차이에 의한 응력이 발생하여 들뜸현상이 발생함으로써 불량발생 및 이물질발생의 문제점이 있었던 바, 본 발명 반도체 웨이퍼 구조는 에지부에 접속구를 형성하거나 또는 에지부의 메탈라인을 제거함으로써 응력발생을 이완시키게 되어 메탈라인의 들뜸현상이 방지되고, 그로 인하여 불량발생 및 이물질발생이 방지되는 효과가 있다.

Description

반도체 웨이퍼 구조

제1도는 종래 반도체 웨이퍼의 구조를 보인 것으로,

(a)는 평면도.

(b)는 부분단면도.

제2도는 본 발명 반도체 웨이퍼 구조의 제1 실시례를 보인 부분단면도.

제3도는 본 발명 반도체 웨이퍼 구조의 제2 실시례를 보인 부분단면도.

제4도는 본 발명 반도체 웨이퍼 구조를 형성하기 위한 더미 마스크를 보인 상태도.

* 도면의 주요부분에 대한 부호의 설명

10, 20 : 기판 11, 21 : 칩형성부

12, 22 : 에지부 13, 13', 23, 23' : 절연층

14, 24 : 메탈라인 14' : 연장메탈

15, 15', 25 : 접속구 16, 26 : 보호막

본 발명은 반도체 웨이퍼 구조에 관한 것으로, 특히 열공정을 거치면서 열팽창계수의 차이에 의한 응력발생으로 인하여 웨이퍼 에지부분에 들뜸현상이 발생하는 것을 방지하도록 하는데 적합한 반도체 웨이퍼 구조에 관한 것이다.

최근에는 반도체 칩이 고집적화 됨에 따라서 반도체 칩의 메탈레이어(METAL LAYER)가 점점 증가되고, 웨이퍼도 대구경화 되어 16M 또는 64M 패키지는 12 웨이퍼를 이용하여 제조되고 있다.

이와 같은 대구경화된 일반적인 웨이퍼가 제1도에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.

제1도는 종래 일반적인 반도체 웨이퍼 구조를 보인 것으로, (a)는 평면도이고, (b)는 부분단면도이다.

먼저 제1도의 (a)에 도시된 바와 같이, 종래 반도체 웨이퍼에는 다수개의 반도체 칩(1)이 형성되어 있다.

그리고, 상기 다수개의 반도체 칩(1) 주변에는 에지부분(2)이 형성되어 있다.

또한, 제1도의 (b)에 도시된 바와 같이, 상기 반도체 칩(1)에는 기판(3)의 상부에 형성되며 전기적인 신호를 보내기 위한 수개의 메탈라인(4)이 형성되어 있고, 그 메탈라인(4)들은 소정부위에 형성된 접속구(5)에 의해 전기적으로 연결되어 있으며, 상기 메탈라인(4)과 다른 메탈라인(4) 사이에는 각각 절연층(6)이 형성되어 있다.

도면중 미설명부호 7은 보호층이다.

이와 같은 웨이퍼(W)는 기판(3)의 상부에 매탈배선층을 형성하고, 이와 같이 형성된 메탈배선층의 상면에 포토레지스트를 도포하며, 그 포토레지스트의 상부에서 소정의 형태로 설계된 마스크를 이용하여 노광을 실시한다. 그리고 상기와 같은 노광을 실시한 후에는 식각공정을 진행하는 순서로 접속구(5)를 형성하고, 이와 같이 형성된 접속구(5)에 상부의 매탈배선층이 연결되도록 하는 공정을 반복하여 수개의 메탈라인(4)을 형성하는 것이다.

그러나, 상기 웨이퍼(W) 중에 다수개의 반도체 칩(1)이 형성되는 부분에는 메탈라인(4)과 다른 메탈라인(4)이 접속구(5)를 통하여 연결되어 있으나, 웨이퍼(W)의 에지부분(2)은 그렇지 못하다.

즉, 상기 웨이퍼(W)의 에지부분(2)은 접속구(5)를 통하여 수개의 메탈라인(4)이 연결되어 있지 않기 때문에 공정진행시 열팽창계수의 차이에 의하여 응력이 발생함으로써 제1도와 같이 메탈라인(4)의 들뜸현상이 발생하고, 이와 같은 현상은 작업중에 불량을 유발할 뿐 아니라, 이물질로 작용하는 문제점이 있었다.

상기와 같은 문제점을 감안하여 안출한 본 고안의 목적은 웨이퍼의 에지부분에 메탈라인의 들뜸현상을 방지하도록 하는데 적합한 반도체 웨이퍼 구조를 제공함에 있다.

상기와 같은 목적을 달성하기 위하여 기판의 상부에 절연층으로 구분되어 있는 메탈라인을 상, 하로 연결하는 접속구가 구비된 칩형성부와, 그 칩형성부의 가장자리에 형성되며 상기 메탈라인에 연장된 연장메탈이 각각 절연층으로 구분되어 있는 에지부로 구성된 반도체 웨이퍼에 있어서, 상기 에지부에 형성되어 있는 절연층에 상기 연장메탈을 각각 상, 하로 연결하는 수개의 접속구를 형성한 것을 특징으로 하는 반도체 웨이퍼 구조가 제공된다.

또한, 상기와 같은 목적을 달성하기 위하여 기판의 상부에 칩형성부와 에지부가 형성된 반도체 웨이퍼에 있어서, 상기 칩형성부는 절연층을 사이에 두고 수개의 메탈라인이 형성되고 그 메탈라인은 접속구를 통하여 각각 연결되어 있으며, 상기 에지부는 수개의 절연층이 적층된 것을 특징으로 하는 반도체 웨이퍼 구조가 제공된다.

이하, 상기와 같이 구성되어 있는 본 발명 반도체 웨이퍼 구조를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.

제2도는 본 발명 반도체 웨이퍼 구조의 제1 실시예를 보인 부분단면도로서, 도시된 바와 같이, 본 발명의 제1 실시예는 Si로 된 기판(10)의 상부에 다수개의 반도체 칩이 형성되어 있는 칩형성부(11)가 형성되어 있고, 그 칩형성부(11)의 가장자리에는 공정진행시 클램핑하기 위한 에지부(12)가 형성되어 있다.

상기 칩형성부(11)는 절연층(13)을 사이에 두고 전기적인 신호를 보내거나 혹은 트랜지스터 등의 부품을 연결하기 위한 수개의 메탈라인(14)이 적층으로 형성되어 있고, 그 메탈라인(14)은 절연층(13)에 형성된 수개의 접속구(15)를 통하여 상, 하 방향으로 연결되어 있다.

그리고, 상기 에지부(12)는 메탈라인(14)에 연장되어 연장메탈(14')이 적층으로 형성되어 있고, 그 연장메탈(14')의 사이에는 각각 절연층(13')이 형성되어 있으며, 상기 칩형성부(11)와 에지부(12)의 상면에는 상기 메탈라인(14)을 보호하기 위한 보호막(16)이 형성되어 있는 구성은 종래와 동일하다.

여기서, 본 발명은 상기 에지부(12)에 형성된 절연층(13')의 소정부위에 접속구(15')를 형성하고, 그 접속구(15')를 통하여 상기 적층형성된 연장메탈(14')이 연결되도록 한 것이다.

상기와 같이 구성되는 본 발명 반도체 웨이퍼 구조의 제1 실시예의 제조방법 및 효과를 살펴보면 다음과 같다.

상기 기판(10)의 상부에 금속을 증착하는 방법으로 전기적인 연결라인이 되는 수개의 메탈라인(14) 및 연장라인(14')을 적층하여 형성하고, 그 메탈라인(14)과 연장라인(14')의 사이에 각각 산화막을 형성시켜서 절연층(13')을 형성하며, 반도체 칩이 다수개 형성되어 있는 칩형성부(11)와 에지부(12)의 상면에 메탈라인(14)을 보호하기 위한 보호막(16)을 형성하는 방법은 종래와 동일하다.

본 발명에서는 상기 에지부(12)에 제4도에 도시된 바와 같이 다수개의 접속구 형성부(17a)가 구비된 더미 마스크(DUMMY MASK)(17)를 이용하여 절연층(13')의 소정부위를 식각하여 다수개의 접속구(15')를 형성하고 그 각각의 접속구(15')를 통하여 연장메탈(14')을 상, 하로 연결시킨 것이다.

이와 같이, 에지부(12)의 연장메탈(14')이 다수개의 접속구(15')를 통하여 상, 하로 연결되면 공정진행시 고온(200℃∼400℃)에서도 부품간의 열팽창계수의 차이에 의해 에지부(12) 들뜸이 방지되는 것이다.

즉, 상기 접속구(15')를 통하여 연장메탈(14')를 상, 하로 연결시킴으로써 온도구배와 메탈라인(14')간의 열팽창계수의 차이에 의해 메탈라인(14')에 발생하는 응력을 이완시킴으로써 들뜸현상이 방지된다.

제3도는 본 발명 반도체 웨이퍼 구조의 제2 실시예를 보인 단면도로서, 도시된 바와 같이, 본 발명의 제2 실시예에 의한 반도체 웨이퍼 구조는 기판(20)의 상부에 칩형성부(21)와 에지부(22)로 구성된 반도체 웨이퍼에 있어서, 상기 칩형성부(21)는 절연층(23)을 사이에 두고 수개의 메탈라인(24)이 형성되고 그 메탈라인(24)은 다수개의 접속구(25)를 통하여 각각 연결되어 있으며, 상기 에지부(22)는 수개의 절연층(23')이 적층된 것을 특징으로 한다.

상기 도면중 미설명부호 26는 보호막이다.

상기와 같은 제2 실시예를 제조하는 방법은 다음과 같다.

상기 기판(20)의 상부에 칩형성부(21)를 제조하는 방법은 제1 실시례와 동일하고, 단지 제2 실시예에서는 에지부(22)에 형성된 메탈라인(도시되어 있지 않음)을 식각공정으로 제거함으로써, 응력으로 인한 메탈라인(도시되어 있지 않음)의 들뜸현상을 방지하게 되는 것이다.

이상에서 상세히 설명한 바와 같이 본 발명 반도체 웨이퍼 구조는 에지부에 접속구를 형성하거나 또는 에지부의 메탈라인을 제거함으로써 응력발생을 이완시키게 되어 메탈라인의 들뜸현상이 방지되고, 그로 인하여 불량발생 및 이물질발생이 방지되는 효과가 있다.

Claims (2)

1. 기판의 상부에 절연층으로 구분되어 있는 메탈라인을 상, 하로 연결하는 접속구가 구비된 칩형성부와, 그 칩형성부의 가장자리에 형성되며 상기 메탈라인에 연장된 연장메탈이 각각 절연층으로 구분되어 있는 에지부로 구성된 반도체 웨이퍼에 있어서, 상기 에지부에 형성되어 있는 절연층에 상기 연장메탈을 각각 상, 하로 연결하는 수개의 접속구를 형성한 것을 특징으로 하는 반도체 웨이퍼 구조.
2. 기판의 상부에 칩형성부와 에지부로 구성된 반도체 웨이퍼에 있어서, 상기 칩형성부는 절연층을 사이에 두고 수개의 메탈라인이 형성되고 그 메탈라인은 접속구를 통하여 각각 연결되어 있으며, 상기 에지부는 수개의 절연층이 적층된 것을 특징으로 하는 반도체 웨이퍼 구조.