KR100405194B1 - 다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판 - Google Patents

다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판 Download PDF

Info

Publication number
KR100405194B1
KR100405194B1 KR10-2000-0072012A KR20000072012A KR100405194B1 KR 100405194 B1 KR100405194 B1 KR 100405194B1 KR 20000072012 A KR20000072012 A KR 20000072012A KR 100405194 B1 KR100405194 B1 KR 100405194B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
porous silicon
impurity
oxide layer
type
Prior art date
Application number
KR10-2000-0072012A
Other languages
English (en)
Other versions
KR20020042215A (ko
Inventor
남충모
Original Assignee
텔레포스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레포스 주식회사 filed Critical 텔레포스 주식회사
Priority to KR10-2000-0072012A priority Critical patent/KR100405194B1/ko
Priority to PCT/KR2001/000473 priority patent/WO2002045146A1/en
Priority to AU2001248861A priority patent/AU2001248861A1/en
Publication of KR20020042215A publication Critical patent/KR20020042215A/ko
Application granted granted Critical
Publication of KR100405194B1 publication Critical patent/KR100405194B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

P형 실리콘 기판 위에 일정한 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 하여 실리콘 기판에 N형 불순물을 주입한다. 다음, 감광막 패턴을 제거하고 실리콘 기판을 양극화 반응시킨다. 이렇게 하면, N형 불순물이 주입된 영역을 제외한 실리콘 기판 표면부에 선택적으로 다공성 실리콘층이 형성된다. 이렇게 하여 다공성 실리콘층을 선택적으로 형성한 후, 산화공정을 하면 다공성 실리콘 층이 다공성 실리콘 산화층으로 바뀌게 되며, 결국 이온 주입에 의해 높은 정밀도를 기할 수 있고, 손상이 없는 우수한 품질의 다공성 실리콘산화층을 형성할 수 있다.

Description

다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판{A fabrication method of selectively oxidized porous silicon(SOPS) layer, a multi-chip package of using the same, and a semiconductor substrate}
본 발명은 다공성 산화 실리콘층을 형성하는 방법과 이를 이용하여 제작한 멀티칩 패키지에 관한 것이다.
멀티칩 패키징용 기판으로서 실리콘 기판의 사용이 점차 일반화되어 가고 있다. 이는 실리콘 기판이 알루미나 기판에 비해 가격이 저렴하고 열전도도가 높으며 트랜지스터나 IC 등의 능동 소자를 기판에 직접 형성할 수 있을 뿐만 아니라 실리콘 기판을 사용하는 반도체 공정 기술이 충분히 개발되어 있어서 실용화하기 쉽기 때문이다. 그러나 실리콘 기판은 반도체인 특성상 절연성이 떨어져 초고주파 영역에서 사용하기 어려운 단점이 있다.
따라서 일반적으로 실리콘 기판을 멀티칩 패키징용으로 사용하고자 할 때에는 실리콘 기판 위에 CVD(chemical vapor deposition)를 이용하여 절연막을 형성하거나 실리콘 표면에 양극화 반응을 통하여 다공성 산화 실리콘층을 형성하고 그 위에 수동 소자를 형성하고 칩을 배치한다. 이중에서 다공성 산화 실리콘층은 폴리이미드 등의 유전 물질에 비하여 높은 열전도 계수를 가지며 낮은 비유전계수를 지니고 실리콘 산화층과 유사한 낮은 유전 손실을 보인다. 따라서 다공성 산화 실리콘층을 형성하는 방법이 선호된다.
그러나 다공성 산화 실리콘층을 실리콘 기판 전면에 형성할 경우에는 칩으로부터 발생되는 열을 충분히 방출시키지 못하는 문제점이 있다. 이를 해결하기 위하여 실리콘 기판에 선택적으로 일부만을 다공성 산화 실리콘층으로 만듦으로써 열전도도가 우수한 실리콘 기판이 칩과 직접 접촉할 수 있도록 만드는 방법이 제시되었다. 그 한 예로 국내 특허출원 제1996-035061호에 보면 감광막을 이용하여 선택적으로 다공성 산화 실리콘층을 형성하는 방법이 제시되어 있다. 이에 대하여 도 1을 참고로 하여 설명한다.
도 1a와 도 1b는 종래의 기술에 따라 다공성 산화 실리콘층을 선택적으로 형성하는 방법을 순서에 따라 나타낸 공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 실리콘 기판(1) 위에 감광막(2)을 도포하고, 노광 및 현상하여 필요로 하는 감광막 패턴을 형성한다.
다음, 도 1b에 나타낸 바와 같이, 감광막(2)을 마스크로 하여 실리콘 기판(1)을 양극화 반응시켜 감광막(2)으로 덮이지 않은 부분에 다공성 실리콘층(3)을 형성하고, 감광막(2)을 제거한다.
이어서, 도 1c에 나타낸 바와 같이, 다공성 실리콘층(3)을 산화시켜 다공성 산화 실리콘층(4)을 형성한다.
그런데 이러한 방법을 통하여 다공성 실리콘층(3)을 형성하면 도 1b에 나타난 바와 같이 다공성 실리콘층(3)이 감광막(2) 하부로 깊숙히 파고 들어온 형상으로 형성되어 원하는 패턴을 얻기가 어렵다. 뿐만 아니라, 마스크로 사용한 감광막(2)을 제거하는 과정에서 내화학성이 약한 다공성 실리콘층(3)이 손상을 입게된다.
또, 선택적 다공성 산화 실리콘을 형성하는 방법에 대하여 설명하고 있는 다른 예로 국내 특허 출원 제1994-26395호가 있다. 이에 대하여 도 2를 참조로 하여 설명한다.
도 2는 종래의 기술에 따라 다공성 산화 실리콘층을 선택적으로 형성한 MMIC 기판의 단면도이다.
활성영역이 될 실리콘층(150)을 남겨두고 우수한 절연특성을 갖는 다공성 실리콘 또는 다공성 산화 실리콘(100)을 상기 활성 영역(150) 이외의 실리콘 기판에 형성시켜 활성 영역(150)만을 완전히 고립시킨 구조를 갖는다. 절연막(230)은 PSL 또는 OPSL의 표면노출을 방지하기 위한 보호막으로 사용된 것이며 필요에 따라 제거할 수 있다. 절연막(230) 위에는 전송선(170), 비활성 소자(190) 등이 형성되어 있다. PSL 또는 OPSL(100)의 하부에는 평면 전극(16)이 형성되어 있어서 회로에 기준 전압을 인가할 수 있게 한다.
이 발명에서는 활성영역(150)을 완전히 고립시키도록 다공성 산화 실리콘층(100)을 불순물 도핑 영역 하부에까지 형성한다. 그런데 이처럼 활성 영역(150) 하부에도 다공성 산화 실리콘층(100)이 형성된 기판을 멀티칩 패키지용으로 사용하면 칩으로부터 발생하는 열이 잘 방출되지 못하는 문제가 여전히 남는다.
또, 그 형성 과정에서는 실리콘 기판을 양극화 반응시키는 과정에서 활성 영역(150)이 손상되는 것을 방지하기 위하여 활성 영역(150)만을 덮는 절연막 패턴을 형성하는데, 이를 위하여 한 번의 사진 식각 공정이 추가된다. 그러나 사진 식각 공정의 추가는 제조 공정을 복잡화하고 제조 비용을 높이는 큰 요인이 된다.
본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 해결하기 위한 것으로서 다공성 산화 실리콘층을 정교하게 선택적으로 형성하는 방법을 제시하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 손상받지 않은 우수한 다공성 산화 실리콘을 선택적으로 형성하는 방법을 제시하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 정교하고 손상없는 선택적 다공성 산화 실리콘층을 이용하여 형성한 멀티칩 패키지를 제공하는 것이다.
도 1a와 도 1b는 종래의 기술에 따라 다공성 산화 실리콘층을 선택적으로 형성하는 방법을 순서에 따라 나타낸 공정 단면도이고,
도 2는 종래의 기술에 따라 다공성 산화 실리콘층을 선택적으로 형성한 MMIC 기판의 단면도이고,
도 3a 내지 도 3d는 본 발명의 실시예에 따라 다공성 산화 실리콘층을 선택적으로 형성하는 방법을 순서에 따라 나타낸 공정 단면도이고,
도 4과 도 5는 각각 본 발명의 실시예에 따라 형성한 선택적 다공성 산화 실리콘층을 이용하여 제조한 플립칩 방식의 멀티칩 패키지와 와이어본딩 방식의 멀티칩 패키지의 단면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 실리콘 기판에 도핑 영역을 형성하고 실리콘 기판을 양극화 반응시킨다.
구체적으로는, 실리콘 기판 위에 감광막 패턴을 형성하는 제1 단계, 상기 실리콘 기판 위에 상기 감광막 패턴을 마스크로 하여 불순물 이온을 주입하는 제2 단계, 상기 감광막 패턴을 제거하는 제3 단계, 상기 실리콘 기판을 양극화 반응시키는 제4 단계 및 산화과정을 포함하는 공정을 통하여 다공성 산화 실리콘층을 선택적으로 형성하는 5단계로 구성된다.
이 때, 상기 실리콘 기판은 P형 기판이고, 상기 제2 단계에서 주입하는 상기 불순물 이온은 N형인 것이 바람직하다.
이러한 방법을 통하여 실리콘 기판, 상기 실리콘 기판의 표면부에 특정한 패턴으로 형성되어 있는 불순물 도핑 영역, 상기 실리콘 기판 표면부의 상기 불순물 도핑 영역 이외의 영역에 형성되어 있는 다공성 산화 실리콘층을 포함하는 멀티칩 패키지를 제조할 수 있다.
이 때, 상기 실리콘 기판은 P형 기판이고, 상기 불순물 도핑 영역은 N형 불순물로 도핑되어 있는 것이 바람직하다. 또한, 멀티칩 패키지는 상기 실리콘 기판 위에 형성되어 있는 범퍼, 상기 범퍼 위에 놓여 있는 플립칩을 더 포함하거나, 상기 실리콘 기판 위에 형성되어 있는 도금 전극, 상기 실리콘 기판 위에 형성되어있으며 수동 소자와 능동 소자 중의 적어도 하나를 포함하는 전기 소자, 상기 도금 전극 위에 형성되어 있는 베어칩, 상기 베어칩(bare chip)과 상기 실리콘 기판 위에 형성되어 있는 전기 소자를 연결하는 본딩 와이어(bonding-wire)를 더 포함할 수 있다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다공성 산화 실리콘층의 선택적 형성 방법에 대하여 설명한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따라 두꺼운 다공성 산화 실리콘층을 선택적으로 형성하는 방법을 순서에 따라 나타낸 공정 단면도이다.
먼저, 도 3a에 나타낸 바와 같이, P형 실리콘 기판(10) 위에 감광막(20)을 도포하고, 이 감광막(20)을 필요한 패턴의 마스크를 통하여 노광한 다음 현상하여 다공성 산화 실리콘층이 형성될 부분을 덮는 감광막(20) 패턴을 형성한다.
다음, 도 3b에 나타낸 바와 같이, 감광막(20) 패턴에 의하여 덮이지 않고 노출되어 있는 실리콘 기판(10)에 인(P) 등의 N형 불순물 이온을 주입하여 N형 우물(11)을 형성한다. 이때, 불순물 이온농도는 5E13/cm2이상이다.
이어서, 도 3c에 나타낸 바와 같이, 감광막(20)을 제거한다. 이 때, 실리콘 기판(10)은 내확학성이 강한 편이므로 감광막(20) 제거를 위해 사용하는 아세톤, 메탄올 등의 화학 물질에 의하여 손상되지 않는다.
다음, 도 3d에 나타낸 바와 같이, 실리콘 기판(10)을 양극화 반응시켜 다공성 실리콘층(30)을 형성한다. 이 때, 다공성 실리콘층(30)의 두께는 실리콘 기판의 반전도 특성으로 인한 초고주파대역에서의 전송선 손실을 제거하기 위해 약 20um이상으로 형성한다. 이 때, N형 우물이 형성되어 있는 부분(11)은 양극화 반응에 영향받지 않고 그대로 남아있게 된다.
이어서, 도 3e에 나타낸 바와 같이, 다공성 실리콘층(30)을 산화시켜 다공성 산화 실리콘층(31)으로 변환한다. 이 때, N형 우물이 형성되어 있는 부분(11)에도 얇게(약 1,500Å) 산화막이 형성되나 이 정도 두께의 산화막은 N형 우물이 형성되어 있는 부분(11)의 열방출 특성에 크게 영향을 주지 않는다. 결국 다공성 산화 실리콘층(31)의 패턴은 도 3a 단계에서 감광막(20) 패턴에 의하여 정의된 모양 그대로 형성된다.
이상과 같이, 본 발명에 따르면 실리콘 기판에 다공성 산화 실리콘층을 매우 정교하게 선택적으로 형성할 수 있고, 손상없는 우수한 다공성 산화 실리콘층을 형성할 수 있다. 또한 다공성 산화 실리콘층 형성 중에 형성된 N형 우물에는 트랜지스터 등의 소자를 형성할 수 있어서 실리콘 기판을 단순히 패키지용 베이스(base)로써 사용하는 것이 아니라 칩 차체로서의 역할도 겸하게 할 수 있다.
도 4과 도 5는 각각 본 발명의 실시예에 따라 형성한 선택적 다공성 산화 실리콘층을 이용하여 제조한 플립칩 방식의 멀티칩 패키지와 와이어본딩 방식의 멀티칩 패키지의 단면도이다.
먼저, 도 4을 보면, P형 실리콘 기판(10) 표면에 다공성 산화 실리콘층(30)이 선택적으로 형성되어 있고, 실리콘 기판(10) 표면의 다공성 산화 실리콘층(30)이 형성되어 있지 않은 부분(11)에는 N형 불순물이 도핑되어 있다. 다공성 산화실리콘층(30)과 N형 불순물이 도핑되어 있는 부분(11)의 하부는 실리콘 기판(10)이 그대로 남아 있다. 이러한 실리콘 기판(10) 위에는 광집적 회로 또는 전기적 집적 회로 등의 플립칩(51)이 실장되어 있는데 플립칩(51)과 실리콘 기판(10)은 단자(41, 42)와 그 사이의 솔더 범퍼(61, 62)를 통하여 연결되어 있다. 이 때, 단자(41, 42)와 솔더 범퍼(61, 62)는 다공성 산화 실리콘층(30) 위에 형성되어 있는 배선과 플립칩(51)의 배선을 연결하기 위한 입출력 단자(41) 및 솔더 범퍼(61)와 플립칩(51)으로부터 발생하는 열을 실리콘 기판(10)으로 전달하기 위한 열전달용 단자(42)와 솔더 범퍼(62)로 이루어져 있다.
이러한 구조에서는 플립칩(51)으로부터 발생하는 열이 열전달용 단자(42)와 솔더 범퍼(62)를 통하여 열전도도가 매우 큰 실리콘 기판(10)의 N형 도핑 영역(11)으로 전달되어 실리콘 기판(10) 하부로 용이하게 방출된다.
도 5를 보면, 다공성 산화 실리콘층(30)과 N형 도핑 영역(11)이 형성되어 있는 실리콘 기판(10) 위에 베어칩(bare-chip) 장착을 위한 도금 전극(70)이 형성되어 있고, 도금 전극(70) 위에 베어칩(52)이 장착되어 있다. 베이칩(52)에는 입출력 단자(40)가 형성되어 있어서 본딩 와이어(80)를 통하여 다공성 산화 실리콘층(30) 위에 형성되어 있는 수동 소자(90) 또는 N형 도핑 영역(11)에 형성되어 있는 능동 소자 등과 연결되어 있다.
이러한 구조에서는 베어칩(52)에서 발생하는 열이 도금 전극(70)을 거쳐 열전도도가 매우 큰 실리콘 기판(10)의 N형 도핑 영역(11)을 통하여 실리콘 기판(10) 하부로 용이하게 방출된다.
본 발명에 따르면 실리콘 기판에 다공성 산화 실리콘층을 선택적으로 형성함에 있어서 높은 정밀도를 기할 수 있고, 손상이 없는 우수한 품질의 다공성 산화 실리콘층을 형성할 수 있다.

Claims (8)

  1. (정정) 제1 불순물이 주입되어 있는 실리콘 기판 위에 감광막 패턴을 형성하는 제1 단계,
    상기 감광막 패턴을 마스크로 하여 노출되어 있는 상기 실리콘 기판에 제2 불순물 이온을 주입하여 불순물 주입 영역을 형성하는 제2 단계,
    상기 감광막 패턴을 제거하는 제3 단계,
    상기 불순물 주입 영역이 노출되어 있는 상태로 실리콘 기판을 양극화 반응시켜 소정 두께의 다공성 실리콘층을 형성하는 제4 단계,
    상기 다공성 실리콘층을 산화시키는 제5단계
    를 포함하는 다공성 산화 실리콘층의 선택적 형성 방법.
  2. (정정) 제1항에서,
    상기 제1 불순물 이온은 P형 불순물 이온이고, 상기 제2 불순물 이온은 N형 불순물 이온인 다공성 산화 실리콘층의 선택적 형성 방법.
  3. (정정) 제1 불순물 이온이 주입되어 있는 실리콘 기판,
    상기 실리콘 기판의 표면부에 특정한 패턴으로 형성되어 있는 제2 불순물 이온이 주입되어 있는 영역,
    상기 실리콘 기판 표면부의 상기 제2 불순물 이온이 주입되어 있는 영역 이외의 영역에 형성되어 있는 다공성 산화 실리콘층
    을 포함하는 멀티칩 패키지
  4. (정정) 제3항에서,
    상기 제1 불순물 이온은 P형 불순몰 이온이고, 상기 제2 불순물 이온은 N형 불순물 이온인 멀티칩 패키지.
  5. 제3항 또는 제4항에서,
    상기 실리콘 기판 위에 형성되어 있는 범퍼,
    상기 범퍼 위에 놓여 있는 플립칩
    을 더 포함하는 멀티칩 패키지.
  6. 제3항 또는 제4항에서,
    상기 실리콘 기판 위에 형성되어 있는 도금 전극,
    상기 실리콘 기판 위에 형성되어 있으며 수동 소자와 능동 소자 중의 적어도 하나를 포함하는 전기 소자,
    상기 도금 전극 위에 형성되어 있는 베어칩,
    상기 베어칩과 상기 실리콘 기판 위에 형성되어 있는 전기 소자를 연결하는 본딩 와이어를 더 포함하는 멀티칩 패키지.
  7. (신설) P형 실리콘 기판,
    상기 P형 실리콘 기판 표면의 소정 영역에 형성되어 있는 N형 불순물 이온 주입 영역,
    상기 N형 불순물 주입 영역 이외의 부분에 20㎛ 이상의 두께로 선택적으로 형성되어 있는 산화된 다공성 실리콘층
    을 포함하고, 상기 N형 불순물 이온 주입 영역의 하부는 상기 P형 실리콘 기판과 접촉하고 있는 반도체 기판.
  8. (신설) 제1항에서,
    상기 제2 단계에서 주입하는 제2 불순물 이온의 농도는 5E13/cm2이상인 다공성 산화 실리콘층의 선택적 형성 방법.
KR10-2000-0072012A 2000-11-30 2000-11-30 다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판 KR100405194B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0072012A KR100405194B1 (ko) 2000-11-30 2000-11-30 다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판
PCT/KR2001/000473 WO2002045146A1 (en) 2000-11-30 2001-03-23 Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same
AU2001248861A AU2001248861A1 (en) 2000-11-30 2001-03-23 Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0072012A KR100405194B1 (ko) 2000-11-30 2000-11-30 다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판

Publications (2)

Publication Number Publication Date
KR20020042215A KR20020042215A (ko) 2002-06-05
KR100405194B1 true KR100405194B1 (ko) 2003-11-10

Family

ID=27678712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0072012A KR100405194B1 (ko) 2000-11-30 2000-11-30 다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판

Country Status (1)

Country Link
KR (1) KR100405194B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4677331B2 (ja) 2005-11-30 2011-04-27 エルピーダメモリ株式会社 島状の分散構造を備えた半導体チップおよびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100221543B1 (ko) * 1994-10-14 1999-09-15 정선종 다공질 실리콘을 이용한 mmic기판의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100221543B1 (ko) * 1994-10-14 1999-09-15 정선종 다공질 실리콘을 이용한 mmic기판의 제조방법

Also Published As

Publication number Publication date
KR20020042215A (ko) 2002-06-05

Similar Documents

Publication Publication Date Title
KR100552551B1 (ko) 플립 칩을 위한 고성능 실리콘 접점
US6709978B2 (en) Method for forming integrated circuits using high aspect ratio vias through a semiconductor wafer
TWI247563B (en) Interposer and method of making same
US5608264A (en) Surface mountable integrated circuit with conductive vias
US7075133B1 (en) Semiconductor die with heat and electrical pipes
CA2406054A1 (en) Method of forming vias in silicon carbide and resulting devices and circuits
KR100713121B1 (ko) 칩과 이를 이용한 칩 스택 및 그 제조방법
US6187611B1 (en) Monolithic surface mount semiconductor device and method for fabricating same
US6638688B2 (en) Selective electroplating method employing annular edge ring cathode electrode contact
KR100405194B1 (ko) 다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판
KR100466224B1 (ko) 반도체 칩 실장용 베이스 기판의 제조 방법
KR100280068B1 (ko) 반도체 장치 및 그 제조 방법
KR100235181B1 (ko) 선택적 산화막 다공성 실리콘층을 이용한 패키징 방법
KR100450243B1 (ko) 반도체 소자의 범프 제조 방법
KR940007290B1 (ko) 와이어 본딩 패드 형성방법
KR970003730B1 (ko) 반도체 장치 및 그의 제조방법
KR20030050179A (ko) 듀얼 게이트 산화막의 형성 방법
WO2002045146A1 (en) Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR100186297B1 (ko) 반도체 웨이퍼 구조
JP2601640B2 (ja) 電気的導体構造を作成する方法と大規模集積回路
KR20010075962A (ko) 재배열 금속배선기술을 적용한 패키징 제조방법
KR100596826B1 (ko) 반도체소자의 패드 형성방법
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법
KR100702119B1 (ko) 반도체소자의 본딩패드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160714

Year of fee payment: 13

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 16