JP2009094335A

JP2009094335A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP2009094335A
Application number: JP2007264343A
Authority: JP
Inventors: Nobuhito Shiraishi; 信仁白石
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2007-10-10
Filing date: 2007-10-10
Publication date: 2009-04-30

Abstract

【課題】裏面研削後にも基板を平坦である半導体装置及びその製造方法を提供する。
【解決手段】主面側に半導体素子が形成され、裏面側が研削された基板と、前記基板の主面上に、素子を保護するように設けられた保護膜と、を具備し、前記保護膜は、膨張応力を有する無機系絶縁膜であり、前記保護膜の厚みは、前記裏面を研削した際に生じる基板反りを相殺するだけの膨張応力を発生させる厚みである。
【選択図】図７Ｂ

Description

本発明は、素子の形成される主面が保護膜によって被覆され、裏面が研削される基板を用いた半導体装置及びその製造方法に関する。

基板上に半導体素子の形成された半導体装置が知られている。半導体装置を製造するにあたっては、基板１０１を用意し、基板の主面上に半導体素子や配線層などを形成する（図１）。更に、主面上に形成された半導体素子や配線層を保護する為に、保護膜が形成される。その保護膜としては、例えば、ＳｉＯＮ膜、ＳｉＮ膜等が用いられる。保護膜の厚みは、主面上に形成された配線層保護の目的から設定される。通常、保護膜の膜厚はＳｉＯＮ膜の場合に０．３μｍ〜１．０μｍであり、特に一般的には０．５μｍである。また、ＳｉＮ膜の場合には、通常０．３μｍ程度である。

保護膜の形成後、基板の厚みを調整する為に、裏面が研削される。裏面研削時には、図２に示されるように、欠陥１０７が生じることがある。欠陥１０７により、基板１０１の裏面側に膨張応力１０６が働いてしまう。このような膨張応力１０６により、基板１０１の反り１０８が生じることがある。反り１０８が発生していると、後工程であるウエハダイシング工程や、ウエハボンディング工程等を行う際に、基板をステージに完全に吸着することができず、基板の割れや欠けなどを発生させてしまうことがある。尚、本明細書中において、膨張応力とは、面方向に広がろうとする応力を示し、その膨張応力が働いている面側に凸状態となる様に、基板を反らせる応力を示すものとする。

従って、裏面研削を行っても基板が反らないようにする技術が望まれる。

関連して、特許文献１には、保護膜として熱膨張型のポリイミド樹脂を用いる事が記載されている。特許文献１には、熱膨張型のポリイミド樹脂を用いる事で、加熱処理工程において生じたポリイミド樹脂の反りが、裏面研削時における基板の反りと打ち消され、最終的に反りの無い半導体ウェハが得られると記載されている。

また、特許文献２には、保護膜として金属膜を用いる事が記載されている。特許文献２の記載によれば、金属膜を保護膜として用いる事で、ＰＳＧ膜の堆積工程や緻密化工程等のそれまでの工程で基板に加わった応力が緩和され、基板の割れや欠けが制御できる。

特開平９−２１３６９１号公報特開２００２−２０３８２７号公報

特許文献１に記載されたように、熱膨張型ポリイミドを保護膜として用いれば、裏面研削時に生じた膨張応力が、ポリイミドの膨張応力によって打ち消され、基板の反りをある程度抑制できる可能性がある。但し、ポリイミドを用いた場合、保護膜を塗布法により形成することになる。塗布により保護膜を製膜する場合、膜厚や均一性を正確にコントロールすることが難しい。また、熱膨張型であるので、膨張応力を発生させる為に加熱処理が必要である。この加熱処理の際の加熱条件の制御も難しい。すなわち、裏面研削による膨張応力を完全に打ち消す様に保護膜の膨張応力を制御することは、膜厚の均一性、加熱条件の観点から困難である。

また、特許文献２に記載される様に、金属膜を用いる場合、金属膜を形成させる為の工程を新たに追加する必要があり、製造コストが増加する。尚、保護膜用の金属膜をパターニングして、配線層の配線や電極と兼用としても用いれば、工程を新たに追加する必要は必ずしも無い。但しこの場合、配線層等には電気的特性の観点からパターン面積や膜厚に制限があるので、望む様に保護膜の膨張応力を制御することは困難である。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体装置は、主面側に半導体素子が形成され、裏面側が研削された基板（１）と、基板（１）の主面上に、素子を保護するように設けられた保護膜（３）と、を具備する。保護膜（３）は、膨張応力を有する無機系絶縁膜であり、保護膜（３）の厚みは、裏面を研削した際に生じる基板反りを相殺するだけの膨張応力を発生させる厚みである。

この発明に依れば、裏面研削によって、基板を裏面側に凸とするような膨張応力が裏面側に働いたとしても、保護膜（３）の膨張応力によって相殺される。従って、基板（１）が平坦な半導体装置を得る事ができる。

本発明の半導体装置の製造方法は、予め、裏面研削後の基板反り量と、無機系絶縁保護膜の膜厚との対応関係を把握しておく対応関係作成工程と、その対応関係に基いて、無機系絶縁保護膜の厚みを、基板（１）の反り量がゼロになるような厚みに決定する膜厚決定工程と、主面上に半導体素子の形成された基板を作成する工程（ステップＳ２０）と、決定された厚みで、基板の主面を被覆するように無機系絶縁保護膜を形成する保護膜形成工程（ステップＳ３０）と、保護膜形成工程（Ｓ３０）の後に、基板（１）の裏面を研削する裏面研削工程（ステップＳ５０）と、を具備する。

本発明に依れば、保護膜の膜厚が、基板の反りがゼロとなる様な膜厚に設定されるので、裏面研削後に基板の反りを無くすることができる。

以下、図面を参照しつつ、本発明の実施形態について説明する。図３は、本実施形態の半導体装置の製造方法を示すフローチャートである。まず、半導体装置の製造方法の全体の流れについて説明する。

ステップＳ１０；研削後反り量と膜厚との対応関係の把握
まず、予め、裏面研削後の基板反り量と、保護膜の膜厚との対応関係を求めておく。この対応関係は、事前に実験などを行う事で求めておく事ができる。本ステップにおいて求める対応関係についての詳細は、後述する。

ステップＳ２０；素子の形成された基板の作成
さらに、図４Ａに示されるように、主面に半導体素子や配線等が形成された基板１（ウエハ）を作成する。基板１の主面の最上層には、電極２が形成される。尚、実際には電極２の下側に、配線層や半導体素子などが形成されるが、図示は省略されている。電極２としては、例えばアルミニウムを主体とした金属や、銅を主体とした金属等が用いられる。また、電極２は、バリアメタル層などを含んだ構造であってもよい。

ステップＳ３０；保護膜の形成
続いて、図４Ｂに示されるように、基板１の主面側に、保護膜３が形成される。保護膜３は、電極２などを被覆するように形成される。保護膜３としては、無機系絶縁保護膜が用いられる。その無機系絶縁保護膜としては、ＳｉＮ膜、ＳｉＯＮ膜が挙げられる。無機系絶縁保護膜を成膜する場合、プラズマＣＶＤ法により成膜することができる。成膜温度は、例えば４００℃である。例えば、保護膜３としてＳｉＮ膜を成膜する場合、ＳｉＨ_４、ＮＨ_３、及びＮ_２を含む混合ガスを用いてプラズマＣＶＤ法を行う。また、ＳｉＯＮ膜を成膜する場合、ＳｉＨ_４、ＮＨ_３、Ｎ_２、及びＮ_２Ｏを含む混合ガスを用いてプラズマＣＶＤ法を行う。

本ステップで成膜される保護膜３の膜厚は、ステップＳ１０で求めておいた対応関係に基いて決定される。具体的には、裏面研削後の基板反り量がゼロとなるような厚みとされる。

ステップＳ４０；開口部の形成
続いて、図４Ｃに示されるように、保護膜３に開口部４を設け、電極２を露出させる。開口部４は、例えば、公知のフォトレジストマスクによるプラズマエッチング法、ウェットエッチング法、及びそれらの組み合わせを用いる事で、形成することができる。

ステップＳ５０；裏面研削
続いて、主面側を保護シート（図示せず）で保護し、裏面側を研削する。その際、基板１の厚みが所望の厚みになるまで、研削される。

以上の一連の処理（Ｓ１０〜Ｓ５０）により、本実施形態に係る半導体装置が製造される。本実施形態では、ステップＳ１０において求めた対応関係より、Ｓ３０で成膜される保護膜３の膜厚が適切に決定されるので、裏面研削後の基板の反りを無くす事ができる。

次に、ステップＳ１０で求める対応関係について、以下に詳述する。

図５は、ステップＳ１０で求められる対応関係を示したグラフである。図５において、符号１１は、保護膜３がＳｉＯ膜であり、Ｓ５０の裏面研削工程で基板１が１００μｍとなるまで研削した場合の対応関係である。また、符号１２は、保護膜３がＳｉＮ膜であり、Ｓ５０の裏面研削工程で基板１が１００μｍとなるまで研削した場合の対応関係である。また、符号１３は、保護膜３がＳｉＯＮ膜であり、Ｓ５０の裏面研削工程で基板１が１３５μｍとなるまで研削した場合の対応関係である。また、符号１４は、保護膜３がＳｉＮ膜であり、Ｓ５０の裏面研削工程で基板１が１３５μｍとなるまで研削した場合の対応関係である。

図５に示されるように、裏面研削後の基板反り量は、保護膜３の膜厚に依存している。このことについて、図６Ａ〜図７Ｂを参照して説明する。尚、説明の為、基板１上に形成された半導体素子や電極などの図示は省略されている。

図６Ａは、比較的薄い膜厚の保護膜３を成膜した場合の模式断面図である。保護膜３としてプラズマＣＶＤ法により形成された無機系絶縁保護膜を用いた場合、保護膜３には、基板１の主面を面方向に広げようとする膨張応力５が発生する。しかしながら、保護膜３も膜厚が薄ければ、この膨張応力５の大きさは比較的小さい。既述のように、裏面研削工程（Ｓ５０）後には、基板１の裏面に生じた欠陥７によって、基板１の裏面側を面方向に広げようとする膨張応力６が発生する（図６Ｂ参照）。その際、裏面側の膨張応力６は、比較的小さな膨張応力５に勝り、基板１を裏面側に凸となるように反らせてしまう。

基板の反り量は、保護膜３の膨張応力５と基板１の裏面に働く膨張応力６との差によって決まると考えられる。具体的には、基板１の反り量は、膨張応力５と６の差に比例するものと考えられる。保護膜３の膨張応力５は、その膜厚に依存し、膜厚に比例して膨張応力５も大きくなる。その結果、基板の反り量は、保護膜３の膜厚に比例することとなる。よって、図２で示したように、基板の反り量と保護膜３の膜厚との対応関係を求める事ができる。

裏面研削（Ｓ５０）後の基板の反りを無くす為には、図７Ａに示されるように、適切な応力を発生させるように、適切な膜厚の保護膜３を成膜すればよいと考えられる。適切な膜厚で保護膜３を成膜しておけば、図７Ｂに示されるように、裏面研削後に裏面側に生じる膨張応力６と、保護膜３の膨張応力５とがつりあって、基板の反りが発生しない。適切な膜厚とは、すなわち、図５で示したグラフにおいて、基板の反り量が実質的にゼロとなるような膜厚である。

尚、保護膜３の膨張応力５は、膜の種類にも依存する。また、裏面研削後に発生する膨張応力６は、裏面研削後の基板１の厚みにも依存する。具体的には、基板反り量が、裏面研削後の基板厚みの２乗に反比例する。従って、図５で示した対応関係は、膜種（ＳｉＯＮ、ＳｉＮ）毎に、また裏面研削後の基板厚み（１００μｍ、１３５μｍ）毎に求められる。

より具体的に、保護膜３としてＳｉＮ膜を用いた場合の適切な膜厚について説明する。図５を参照すると、基板厚みが１００μｍ〜１３５μｍの場合、研削後の基板反り量が実質的にゼロとなるのは、膜厚が１．０μｍ〜１．５μｍの範囲の場合である事が分かる。従って、ＳｉＮ膜を用いる場合には、この範囲で成膜を行う事が好ましい。同様に、ＳｉＯＮ膜を用いた場合の適切な膜厚は、１．５μｍ〜２．０μの範囲である。

尚、背景技術の欄にて説明した様に、基板１の主面保護のみを目的として、０．３μｍのＳｉＮ膜を用いた場合や、０．３〜１．０μｍのＳｉＯＮ膜を用いた場合には、図６Ａ、Ｂを用いて説明したように、主面側の膨張応力５が十分とならず、裏面研削後に基板が反ってしまうものと考えられる。

以上説明した様に、本実施形態によれば、予め、裏面研削後の基板反り量と保護膜の膜厚との対応関係を求めておくことで、裏面研削後に生じる裏面側の膨張応力を、保護膜３によって相殺させる事ができる。これにより、裏面研削後も基板１を平坦に保つ事ができる。

その際、保護膜３の成膜法として、精度良く膜厚を制御することのできるプラズマＣＶＤ法を用いているので、例えば塗布法などで成膜した場合と異なり、保護膜３の膨張応力を精度良くコントロールすることができる。

また、熱膨張型の保護膜を用いる場合と異なり、主面側に膨張応力５を発生させる為に熱処理などの処理工程は必要無い。

また、本実施形態にて保護膜３として用いられる無機系絶縁膜は、半導体素子の保護の為にも必要な膜であるので、金属膜を用いた場合等と異なり、新たな工程を追加する必要は無い。更には、保護膜３を配線や電極として兼用するわけではないので、電気的特性の観点から、保護膜３の膜厚に制限が加えられる事も無い。

基板を示す模式図である。裏面研削による基板の反りを説明するための説明図である。半導体装置の製造方法を示すフローチャートである。半導体装置の製造方法を示す模式断面図である。半導体装置の製造方法を示す模式断面図である。半導体装置の製造方法を示す模式断面図である。基板の反り量と無機絶縁保護膜の膜厚との対応関係を示すグラフである。保護膜として薄い膜を形成した場合の基板の反りを説明する説明図である。保護膜として薄い膜を形成した場合の基板の反りを説明する説明図である。適切な保護膜を形成した場合の基板の反りの様子を説明する説明図である。適切な保護膜を形成した場合の基板の反りの様子を説明する説明図である。

符号の説明

１基板
２電極
３保護膜
４開口部
５膨張応力（保護膜）
６膨張応力（基板）
７欠陥
８反り

Claims

主面側に半導体素子が形成され、裏面側が研削された基板と、
前記基板の主面上に、素子を保護するように設けられた保護膜と、
を具備し、
前記保護膜は、膨張応力を有する無機系絶縁膜であり、
前記保護膜の厚みは、前記裏面を研削した際に生じる基板反りを相殺する膨張応力を発生させる厚みである
半導体装置。
請求項１に記載された半導体装置であって、
前記保護膜は、ＳｉＮ膜であり、
前記保護膜の膜厚は、１．５μｍ以上２．０μｍ以下である
半導体装置。
請求項１に記載された半導体装置であって、
前記保護膜は、ＳｉＯＮ膜であり、
前記保護膜の膜厚は、１．０μｍ以上１．５μｍ以下である
半導体装置。
請求項１乃至３のいずれかに記載された半導体装置であって、
前記基板の厚みは、１００μｍ以上１３５μｍ以下である
半導体装置。
予め、基板の主面に設けられる無機系絶縁保護膜の膜厚と、裏面研削後の基板反り量との対応関係を把握しておく対応関係作成工程と、
主面上に半導体素子の形成された基板を作成する工程と、
前記対応関係に基いて、無機系絶縁保護膜の厚みを、基板の反り量がゼロになるような厚みに決定し、決定した厚みの無機系絶縁保護膜により前記基板の主面を被覆する保護膜形成工程と、
前記保護膜形成工程の後に、前記基板の裏面を研削する裏面研削工程と、
を具備する
半導体装置の製造方法。
請求項５に記載された半導体装置の製造方法であって、
前記対応関係作成工程において、無機系絶縁保護膜の種類毎に、基板の反り量と膜厚との対応関係を把握しておく
半導体装置の製造方法。
請求項６に記載された半導体装置の製造方法であって、
前記対応関係作成工程において、前記無機系絶縁保護膜の種類がＳｉＮ膜である時の、基板の反り量と膜厚との対応関係を把握しておき、
前記保護膜形成工程において、前記無機系絶縁保護膜としてＳｉＮ膜を形成する
半導体装置の製造方法。
請求項６に記載された半導体装置の製造方法であって、
前記対応関係作成工程において、前記無機系絶縁保護膜の種類がＳｉＯＮ膜である時の、基板の反り量と膜厚との対応関係を把握しておき、
前記保護膜形成工程において、前記無機系絶縁保護膜としてＳｉＯＮ膜を形成する
半導体装置の製造方法。
請求項５乃至８のいずれかに記載された半導体装置の製造方法であって、
前記対応関係作成工程において、裏面研削後の基板厚み毎に、基板の反り量と膜厚との対応関係を把握しておく
半導体装置の製造方法。
請求項９に記載された半導体装置の製造方法であって、
前記対応関係作成工程において、裏面研削後の基板厚みが１００μｍである時の、基板の反り量と膜厚との対応関係を把握しておき、
前記裏面研削工程において、厚みが１００μｍになるように、前記基板の裏面を研削する
半導体装置の製造方法。
請求項９に記載された半導体装置の製造方法であって、
前記対応関係作成工程において、裏面研削後の基板厚みが１３５μｍである時の、基板の反り量と膜厚との対応関係を把握しておき、
前記裏面研削工程において、厚みが１３５μｍになるように、前記基板の裏面を研削する
半導体装置の製造方法。
請求項５乃至１１のいずれかに記載された半導体装置の製造方法であって、
前記保護膜形成工程において、プラズマＣＶＤ法により前記保護膜が形成される
半導体装置の製造方法。