JP2012253182A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 半導体装置全体の応力緩和を実現すると共に、応力制御するための特別な構造が不要となり、装置の設計自由度も確保することができる半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置１において、シリコン基板２とその上部に形成される金属配線層との絶縁を確保するために形成される絶縁部５を二層（第一絶縁部５ａ、第二絶縁部５ｂ）に分離し、その一部に他の成膜工程で発生する残留応力と逆方向の残留応力を持たせることにより、半導体装置全体に作用する残留応力を低減する。
【選択図】図１

Description

本発明は、半導体装置における、基板を貫通して基板の表裏の配線を電気的に接続するいわゆる貫通電極装置である半導体装置及びその製造方法に関する。

半導体装置における三次元配線方法として、いわゆる三次元貫通電極形成技術に関する開発が盛んに行われている。この三次元貫通電極形成技術とは、基板表面側に形成された電極もしくは配線を、基板の裏面側から基板を貫通して穿孔された穴を介して基板裏面側に引き出し、基板裏面において再配線と実装用のバンプを設ける技術である。このような構成によれば、従来のワイヤーボンディングによる配線に比べて、配線長が短くなることで、より高周波の信号伝送が可能になり、またワイヤーの引き回しが必要なくなるためにパッケージの小型化も同時に実現することができる。

前記のように、三次元貫通電極は、構造面で、従来のワイヤーから薄膜配線へと大きな変化があるのと同様に、製造技術面においても、従来からの変化が大きい。三次元貫通電極の製造技術としては、ＩＣ又はシステムＬＳＩを製造する、いわゆる半導体拡散技術が応用される。すなわち、フォトレジストによるパターニング、スパッタ、ＣＶＤ、ドライエッチング、めっきなどに代表される技術群である。ただし、寸法ルール又は膜厚については、これら技術群と大きな差異があり、従来技術をそのまま展開することは困難である。

従来技術をそのまま展開することが困難な理由の一つが、三次元貫通電極の膜厚のオーダーがシステムＬＳＩと比べて１００〜１０００倍程度大きいことによる、半導体装置全体の応力制御の困難さである。貫通電極装置のような半導体装置においては、配線の抵抗を低く抑えるために、たとえば金属配線の膜厚はおよそ数〜１０μｍ程度で設計されている。膜形成時に発生し、そのまま膜に残留する応力、又は、外部からの熱負荷による熱応力は、拡散工程の応力に比べて非常に大きく、完成した半導体装置そのものに歪が生じたり、応力集中により形成された膜が剥離したりといった品質的な問題を引き起こすことがある。

このような問題に対して、いくつかの先行事例の提案がなされている。ここで、その一つの例について、図を用いて説明する。

図５は、先行事例において提案されている金属配線に作用する熱応力が装置に及ぼす影響を抑えた、貫通電極装置の断面図である。シリコン基板１０２の一方の面（図５の下面）１０２ａに形成されている第一導電部１０３に対して、シリコン基板１０２の他方の面（図５の上面）１０２ｂから貫通孔１０４を形成する。該貫通孔１０４の内側壁及び底面に導電部を形成して、シリコン基板１０２の両面を電気的に接続するにあたって、シリコン基板１０２に対して電気的絶縁を確保するための絶縁部１０５を貫通孔１０４の内側壁及び底部に形成する。貫通孔１０４の底部すなわち第一導電部１０３に接する部分の絶縁膜１０５を除去した後に、第二導電部１０６を、貫通孔１０４の内側壁の絶縁膜１０５上及び貫通孔１０４の底部の第一導電部１０３上に形成する。これら貫通孔１０４と、絶縁部１０５と、第二導電部１０６とから、貫通電極１０７が形成される。さらに、シリコン基板１０２の他方の面１０２ｂ上に形成される配線の抵抗を低減して熱応力の影響を軽減するために、第三導電部１０８を、第二導電部１０６の上において、貫通孔１０４を除いた箇所に部分的に形成する。さらに、実装用の半田バンプ１０９を第三導電部１０８の上に形成すると共に、半田バンプ１０９以外の、露出している第三導電部１０８及び第二導電部１０６及びシリコン基板１０２の上に封止樹脂層１１０を形成する（例えば、特許文献１参照）。

特開２００８−５３４３０号公報

第三導電部１０８の形成箇所を工夫した特許文献１の半導体装置でも、応力の低減には限定的な効果は認められる。しかしながら、特許文献１の半導体装置では、応力を制御するために、レジスト形成などの工程の追加が必要となるという課題がある。

本発明は、前記した課題に鑑み、半導体装置の応力緩和を実現すると共に、残留応力緩和のためのレジスト工程などが不要となり、装置の設計自由度も確保することができる半導体装置及びその製造方法を提供することを目的とする。

前記目的を達成するために、本発明の半導体装置は、基板の一方の面に形成された第一導電部と、前記基板の他方の面から前記第一導電部に達するまで前記基板に形成された貫通孔と、前記貫通孔内に、前記第一導電部から、前記基板の前記他方の面まで形成された第二導電部と、前記基板と前記第二導電部との間に形成された絶縁部とを備え、前記絶縁部は、前記基板側に形成されて引張方向の残留応力を持つ第一絶縁部と、前記第二導電部側に形成されて圧縮方向の残留応力を持つ第二絶縁部の二層で構成されていることを特徴とする。

また、前記目的を達成するために、本発明の半導体装置の製造方法は、一方の面に第一導電部が形成された基板の、他方の面に第一絶縁部を形成し、前記第一絶縁部にレジストを形成した後、前記第一絶縁部を部分的に除去し、前記他方の面から前記第一導電部に達するように前記基板に貫通孔を形成し、前記貫通孔が形成された前記基板の前記他方の面、前記第一絶縁部上、及び、前記貫通孔内の側壁に第二絶縁部を形成することを特徴とする。

本発明の半導体装置およびその製造方法によれば、残留応力緩和のためのレジスト工程などが不要で、残留応力に外部熱負荷による応力が加わることによる、半導体装置の歪の発生、又は、応力集中による膜剥がれなどを防止することができ、装置の設計自由度も確保することができる。

本発明の一実施形態に係る半導体装置の一例を示す断面図 （ａ）〜（ｃ）それぞれ、図１に示す半導体装置の製造工程の一例を示す断面図 （ａ）〜（ｃ）それぞれ、図２に示す工程に続く、製造方法を説明する断面図 （ａ）〜（ｃ）それぞれ、図３に示す工程に続く、製造方法を説明する断面図 特許文献１における半導体装置を説明する断面図 （ａ）、（ｂ）従来技術による半導体装置でのクラック発生及び基板剥離を説明するための説明図

以下、本発明の実施形態について、図面を参照しながら説明する。

まず、本発明の一実施形態の半導体装置の構成について、図１を用いて説明する。

図１は、ウエハ状態で貫通電極を形成する工程と、再配線表面に樹脂封止を施す工程と、実装用の半田バンプを搭載する工程とを経た半導体装置の一部分の断面を示している。図１においては、簡単のために、半導体装置１に貫通電極を１個のみ配置した構成としているが、実際は、１つの半導体装置１には、貫通電極が、例えば数百から数千個配置されている。

貫通電極付きの半導体装置１の構成部材について、説明する。

基板の一例としてのシリコン基板２のシリコン基板表面（図１の下面で、一方の面）２ａには第一導電部３が配置されている。この第一導電部３は、トランジスタなどの機能素子を作りこむ工程である、所謂、拡散工程にて形成されている。この第一導電部３は、アルミニウム又は銅を主成分とした、配線として用いられる材料で構成されている。また、第一導電部３は、チタン又は窒化チタンに代表されるような拡散防止層との積層膜として形成されている場合もある。

シリコン基板２のシリコン基板裏面（図１の上面で、他方の面）２ｂには、貫通孔４と、第一絶縁部５ａと、第二絶縁部５ｂと、第二導電部６と、第三導電部７とで構成された、貫通電極が形成されている。本発明は、図１に示すように、絶縁部５を、第一絶縁部５ａと第二絶縁部５ｂとの２層で構成していることを特徴とする。

貫通孔４は、第一導電部３からの引き出し配線をシリコン基板２を貫通して形成するために、シリコン基板２を穿って貫通して形成されている。

第一絶縁部５ａは、貫通孔４以外のシリコン基板裏面２ｂ上にのみ、絶縁材料で一様に形成されている。

第二絶縁部５ｂは、第一絶縁部５ａの表面と貫通孔４の側壁部分とを覆うようにして、絶縁材料で形成されている。

第二導電部６は、第二絶縁部５ｂの表面及び貫通孔４の底部に露出した第一導電部３を覆うように、導電材料で形成されている。

第三導電部７は、第二導電部６を覆うように、導電材料で形成されている。

本実施形態における各部のおおよその寸法は、一例として、シリコン基板２の厚みは２００μｍ、貫通孔４の開口径は直径１００μｍ、貫通孔４の深さは２００μｍ、第一絶縁部５ａ及び第二絶縁部５ｂのシリコン基板裏面２ｂ上での厚みはそれぞれ１．１μｍ及び１μｍ、第二導電部６及び第三導電部７のシリコン基板裏面２ｂ上での厚みはそれぞれ２μｍと１０μｍとしている。なお、残留応力をより確実に緩和する観点からは、第一絶縁部５ａ及び第二絶縁部５ｂのシリコン基板裏面２ｂ上での厚みは、一例として、それぞれ、３μｍと１μｍとするのが好ましい。

ここで、第一絶縁部５ａは、第一絶縁部５ａの膜の表面沿いの引張方向の残留応力Ａ（図１の矢印Ａを参照）を膜中に保持していることを特徴としている。そして、他の層（第一絶縁部５ａより上の層であって、第二絶縁部５ｂを少なくとも含む層、例えば、第二絶縁部５ｂと第二導電部６と第三導電部７など）には、他の層のそれぞれの膜の表面沿いの圧縮方向の残留応力Ｂ（図１の矢印Ｂを参照）を膜中に保持している。そして、本実施形態では、圧縮方向の残留応力Ｂと引張方向の残留応力Ａとを相殺させることにより、半導体装置１の全体の残留応力を下げている。

絶縁の機能としては、第一絶縁部５ａと第二絶縁部５ｂとで絶縁部５を構成している。また、第一絶縁部５ａを形成する工法が決まれば、単一膜厚あたりに発生する残留応力の値が予測できるため、第一絶縁部５ａと第二絶縁部５ｂとの膜厚比を調整することで、半導体装置１の全体の残留応力を最小化することができる。本実施形態においては、半導体装置１の全体の残留応力を第一絶縁部５ａの一層のみで最小化するために、第一絶縁部５ａに必要な引張方向の残留応力Ａと絶縁性とから、第一絶縁部５ａと第二絶縁部５ｂの膜厚比が１：１を超えるようにしている。

ここで、第一絶縁部５ａより上の層で保持される圧縮方向の残留応力Ｂと相殺するのに最低限必要な引張方向の残留応力Ａを、第一絶縁部５ａの膜中に確実に保持することが好ましい。最低限必要な引張方向の残留応力Ａを第一絶縁部５ａの膜中に保持するためには、第一絶縁部５ａの膜厚は、第二絶縁部５ｂの膜厚より厚くする必要がある。また、第一絶縁部５ａのパターニングに時間がかかり過ぎないようにするため、第一絶縁部５ａの膜厚は、第二絶縁部５ｂの膜厚の１．１倍以上かつ３倍以下とすることが好ましい。よって、例えば、第一絶縁部５ａと第二絶縁部５ｂとの膜厚比は、１．１：１〜３：１の範囲とするのが好ましい。

具体的な膜厚寸法としては、貫通孔４の側壁での絶縁性を確保する観点からは、貫通孔４の側壁には少なくとも２００ｎｍの厚みの第二絶縁部５ｂが必要である。貫通孔４の側壁に少なくとも２００ｎｍの厚みの第二絶縁部５ｂを形成するためには、シリコン基板裏面２ｂ上の第二絶縁部５ｂの膜厚は少なくとも１μｍが必要となる。よって、第一絶縁部５ａの膜厚は第二絶縁部５ｂの膜厚より厚いことが好ましいことから、第一絶縁部５ａの膜厚は１μｍより厚くすることが好ましい。

第二絶縁部５ｂは、絶縁部５での絶縁性を確実に確保する観点から、第一絶縁部５ａとは、別途、形成する必要がある。

本実施形態における第一絶縁部５ａは、一例として、スピンオンガラス（以下、ＳＯＧ）と呼ばれる、ガラス成分を含んだ液状の材料をスピンコート等により塗布し、加熱焼成することにより得ることができる。一般に、薄膜を形成するための工法である、プラズマＣＶＤ又はスパッタにおいては、チャンバ内のプラズマにより活性化され、かつ、加速された高エネルギー粒子が膜中に突入するため、圧縮方向の残留応力を持った薄膜が得られ易いといわれている。これに対して、本実施形態で使用している、塗布後に溶剤を揮発させて膜を形成するＳＯＧでは、逆に引張方向の残留応力を保持し易い。そのため、本実施形態では、第一絶縁部５ａに、通常のは薄膜形成に使用しない、ＳＯＧを選択している。なお、本実施形態で採用したＳＯＧは、一般的にＣＶＤ法などで形成されるＳｉＯ_２と比較しても、その絶縁特性上は問題が無い。なお、ＳＯＧで第一絶縁部５ａを形成した場合、ＯＨ基が残留する場合があるため、必要に応じて対策を行う必要がある場合もある。

第二絶縁部５ｂは、一例として、プラズマＣＶＤ法により形成したＳｉＯ_２である。

第二導電部６は、一例として、後に成膜する第三導電部７の成分である銅がシリコン基板２に拡散することを防止するためのチタンと、第三導電部７の成分である銅を電界メッキで形成する際の電極として機能するための銅とで構成されている。なお、第二導電部６として、チタンと銅との積層状態は図示していない。本実施形態において、第二導電部６を構成するチタン及び銅は、一例として、ＤＣスパッタリング法により形成している。

第三導電部７は、一例として、銅で構成され、前述の通り第二導電部６を電極として電界メッキにより形成している。

前記のように貫通電極を形成し、シリコン基板２の表裏面双方の面間に電気的導通を確保した後に、シリコン基板裏面２ｂ上の配線パターニング工程により、所望の配線形状に加工する。配線パターニング工程を経て得られた半導体装置１の耐候性を始めとする信頼性に関わる諸特性を向上させるために、シリコン基板裏面２ｂのうち、実装用の半田バンプ９を搭載する電極である第三導電部７の一部分を除き、樹脂封止部８によりシリコン基板裏面２ｂ側を全面的に保護する構造としている。

そして、最後に、実装用の半田バンプ９を搭載し、半導体装置１が完成する。

この実施形態にかかる半導体装置１の構造の特徴は、シリコン基板裏面２ｂの配線部とシリコン基板２とを電気的に絶縁する機能を持った薄膜（絶縁部５）を、第一絶縁部５ａと、第二絶縁部５ｂとに分離し、そのうち引張方向の残留応力Ａを保持する第一絶縁部５ａをシリコン基板２側に形成し、この第一絶縁部５ａに半導体装置１の全体の残留応力を調整する機能を持たせたことにある。

従来は、残留応力に外部熱負荷による応力が加わることによって、図６（ａ）に示すように、絶縁部１０５の膜中の圧縮方向の残留応力がシリコン基板１０２に作用して、シリコン基板１０２の裏面（図６（ａ）の上面）の絶縁部１０５が上向き凸になるように湾曲して反る傾向があった。第二導電部１０６を構成する金属層は、その反りに応じて伸縮するが、絶縁部１０５である酸化膜はその反りに応じて伸縮できない。そのため、従来の半導体装置では、図６（ｂ）のＣに示すように、絶縁部１０５にクラックが発生したり、図６（ｂ）のＤに示すように、シリコン基板１０２から絶縁部１０５が剥離したりするといった問題が発生していた。

これに対して、本実施形態では、引張方向の残留応力を保持する第一絶縁部５ａに、半導体装置１の全体の残留応力を調整する機能を持たせることにより、第一絶縁部５ａよりも上に積層される第二絶縁部５ｂと第二導電部６と第三導電部７などの圧縮応力を、第一絶縁部５ａに保持した引張方向の応力で緩和している。そのため、本実施形態の半導体装置１では、前記したようなクラックの発生及びシリコン基板からの絶縁部の剥離を防止することができる。

なお、第一絶縁部５ａに保持される引張方向の残留応力は、第一絶縁部５ａの絶縁材料を塗布して薄膜を形成した後、焼成するときに薄膜が収縮することにより、引張方向の応力が薄膜に残留して保持される。

次に、本発明の一実施形態における半導体装置の製造方法について、図２から図４を用いて説明する。

まず、図２（ａ）は、シリコン基板表面（図２（ａ）の下面）２ａに第一導電部３が配置されているシリコン基板２について、シリコン基板裏面（図２（ａ）の上面）２ｂ上の全面に第一絶縁部５ａが形成された状態を示している。

図２（ａ）のシリコン基板２は、工程の図示は省略するが、一例として、以下のように形成する。まず、直径２００ｍｍ、厚さ７２５μｍのシリコンの基板を用意する。このシリコンの基板のシリコン基板表面２ａ側に、スパッタリング又はエッチング工法を用いて、配線もしくは貫通電極を受ける電極となる部分、すなわち第一導電部３を形成する。その後、シリコンの基板のシリコン基板裏面側２ｂをバックグラインドなどの手段を用いて、厚み２００μｍまで薄板化して、シリコン基板２を得る。

本実施形態では、シリコン基板表面２ａには配線のみが形成されている例を説明しているが、トランジスタ又はイメージセンサが形成されている場合でも適用できる。また、前述のように、第一絶縁部５ａは、一例として、スピンオングラス（ＳＯＧ）と呼ばれる工法を用いて形成している。本実施形態においては、第一絶縁部５ａは、アルコキシシランを加水分解縮合したポリシロキサンポリマー溶液を用い、回転塗布法により形成している。このポリシロキサンポリマー溶液を調製する際、溶媒量を調節することにより、塗布後加熱して膜を形成する際の発生する収縮の程度を制御することができるので、結果としてＳＯＧの膜の残留応力を制御することが可能となる。

次に、図２（ｂ）に示す工程について説明する。図２（ｂ）は、以下の工程を示している。すなわち、図２（ａ）の工程で第一絶縁部５ａをシリコン基板裏面２ｂの全面に塗布した後、第一絶縁部５ａの上にエッチング用のフォトレジスト５１を回転塗布法により形成する。その後、露光、現像によりパターニングを行い、前述のように形成されたフォトレジスト５１をエッチングマスクとして、第一絶縁膜５ａの一部分、すなわちパターニングされたフォトレジスト５１の開口部５１ａに露出した第一絶縁膜５ａをエッチング加工により除去したときの断面図を図２（ｂ）として示している。ここで説明したフォトレジスト５１の形状は、後工程でシリコン基板２を貫通する貫通孔４をあけるための開口部５１ａを有するパターンであり、一例として直径１００μｍの開口部５１ａを持つように設計されている。第一絶縁部５ａのエッチングについては、一例として、ドライエッチング工法を用いている。

エッチング終了後、不要となったフォトレジスト５１を酸素アッシングにより除去した状態の断面図を図２（ｃ）に示す。

次に、図３（ａ）の工程について説明する。前述のようにエッチングされパターニングされた第一絶縁部５ａをマスクとして、シリコン基板２を貫通して、シリコン基板表面２ａ側にある第一導電部３に到達するように貫通孔４を形成している。一例として、貫通孔４のシリコン基板表面２ａ側の加工直径は８０μｍ、貫通孔４のシリコン基板裏面２ｂ側の開口径は１００μｍであり、貫通孔４の深さはシリコン基板２の厚みと同じく２００μｍであり、貫通孔４の形状は円錐台形状である。一例として、貫通孔４の加工は、ドライエッチングにより行い、エッチングガスとして６フッ化硫黄を用いている。ここで、本実施形態においては、第一絶縁部５ａをマスクとしてエッチング加工を実施しているが、図２（ｂ）において図示したフォトレジスト５１を除去せずに、フォトレジスト５１及び第一絶縁部５ａの双方をマスクとしてエッチングし、貫通孔４の形成後にフォトレジスト５１を除去する手段をとっても良い。

次に、図３（ｂ）は、以下の工程を示している。すなわち、シリコン基板裏面２ｂ側に、貫通孔４の内部も含めて全面に第二絶縁部５ｂを形成する。このとき、シリコン基板裏面２ｂ側では、シリコン基板裏面２ｂ上に形成された第一絶縁部５ａの表面と、貫通孔４の内部である側壁と底部とに、第二絶縁部５ｂを形成する。その後、第一導電部３を露出させるべく、シリコン基板裏面２ｂ側から全面ドライエッチング処理を行い、貫通孔４の底部、すなわち、第一導電部３上に堆積した第二絶縁部５ｂを除去した状態の断面図を図３（ｂ）として表している。第二絶縁部５ｂの形成には、一例として、プラズマＣＶＤ法を用い、シリコン成分を含む液体ソースを分解、及び、反応させることによりＳｉＯ_２膜を形成するという工法を用いている。本実施形態においては、貫通孔４を形成する工程の前後に、第一絶縁部５ａと第二絶縁部５ｂとを形成する工程を分けて実施している。しかしながら、貫通孔４を形成した後に、第一絶縁部５ａ及び第二絶縁部５ｂを形成しても良い。この場合は、第一導電部３上に堆積して除去すべき膜の量が増えるので、工程をより簡便にするためには、本実施形態の方法が適していると考えている。

次に、図３（ｃ）は、以下の工程を示している。すなわち、シリコン基板裏面２ｂ側全面に、後述の銅原子がシリコン基板２へ拡散することを防止するための拡散防止層（図示していない）、及び、後述の銅を電界メッキ法により形成する際の電極として用いる銅シード層、すなわち第二導電部６を積層して形成している。言い換えれば、シリコン基板裏面２ｂに形成された第二絶縁部５ｂと、貫通孔４の側壁に形成された第二絶縁部５ｂと、第一導電部３との上に、第二導電部６を積層して形成している。次いで、次なる工程であるメッキ工程において、シリコン基板裏面２ｂに形成された第二絶縁部５ｂの一部、すなわち、膜を形成しない部分に、マスクとしてドライフィルムレジスト５２を形成した状態の断面図を図３（ｃ）に示している。

第二導電部６を形成することにより、第一導電部３とシリコン基板裏面２ｂ側とが、第二導電部６により電気的に接続される。本実施形態において、一例として、第二導電部６の厚みは、シリコン基板裏面２ｂ上においては１．５μｍ、貫通孔４の底部の第一導電部３上においては、０．３μｍである。また、拡散防止層の材料としてはチタンを用いているが、チタンと同様に窒化チタンを用いても、同様の効果が期待できる。

次に、図４（ａ）の工程について説明する。前述の第二導電部６をカソード電極とした電界メッキ法により、シリコン基板裏面２ｂ上のうち、ドライフィルムレジスト５２によりメッキのための電流が流れない部分を除いた箇所に、銅の膜すなわち第三導電部７が形成される。すなわち、図４（ａ）では、シリコン基板裏面２ｂの第二導電部６上のドライフィルムレジスト５２が形成されていない部分と、貫通孔４の側壁の第二導電部６と、第一導電部３の第二導電部６とに、第三導電部７が形成される。第二導電部６の上に、電界メッキにより改めて銅の膜を形成する理由は、厚膜化することで配線抵抗を下げるためである。この第三導電部７については、前述のドライフィルムレジスト５２より既にパターニングされており、酸素アッシングによりドライフィルムレジスト５２を除去するのみで所望の回路を得ることができる。

次に、第二導電部６を、第三導電部７と同様の形状に加工する工程について、図４（ｂ）を用いて説明する。エッチング加工しない部分をドライフィルムレジスト５２により被覆し、ウエットエッチング処理により、前述の第二導電部６の一部と拡散防止層の一部、すなわち、第二導電部６と拡散防止層とのドライフィルムレジスト５２により被覆されていない部分を除去加工した状態の断面図を図４（ｂ）に示す。このウエットエッチング処理について、ドライフィルムレジスト５２を用いずに、全面をウエットエッチングして、比較的膜厚の薄い第二導電部６のうち第三導電部７から露出している部分、すなわち不要部分をエッチングすることもできる。しかしながら、貫通孔４の内部にも、その形状ゆえに第三導電部７の膜厚が薄い部分が存在し、断線するおそれもあることから、ドライフィルムレジスト５２により保護した上でエッチング処理を行うべきであると判断している。

前記エッチング処理後、ドライフィルムレジスト５２を酸素アッシングにより剥離し、第三導電部７のうちの半田バンプ載置予定箇所以外の部分に樹脂封止部８を形成し、最後に、第三導電部７のうちの半田バンプ載置予定箇所に、半田バンプ９を載置する。これにより、貫通電極を有する半導体装置１としての機能が完成する。この断面図を図４（ｃ）に示す。

本実施形態によれば、以下のような効果を奏することができる。

一般に、従来の貫通電極装置の製造に用いられる、スパッタ又はＣＶＤなどのプラズマを使用した方法は、材料又は製造条件に依り左右されるが、圧縮応力を持つ膜が形成されることが多い。すなわち、これらの薄膜が積層された貫通電極装置は、熱負荷が無くとも、圧縮応力を持つことになる。これに対して、本実施形態では、シリコン基板２と金属配線層（第二導電部６，第三導電部７）との電気的絶縁を採る絶縁部５を二層構造としている。この絶縁部５の一つの層（第一絶縁部５ａ）は、シリコン基板２に成膜した際に、膜側が凹形状になるような引張方向の残留応力を保持し、絶縁部５の他方の層（第二絶縁部５ｂ）は、一つの層（第一絶縁部５ａ）とは逆に、シリコン基板２に成膜した際に、膜側が凸形状になるような圧縮方向の残留応力を保持している。これら二層に保持された引張方向の残留応力と圧縮方向の残留応力とを互いに相殺させることで、半導体装置完成時の全体の残留応力を緩和することが可能となる。このことにより、残留応力に外部熱負荷による応力が加わることによる、半導体装置１の歪の発生、又は、応力集中による膜剥がれなどを防止することができ、製品の信頼性向上に対して有効である。この結果、半導体装置全体の応力緩和を実現すると共に、残留応力緩和のためのレジスト工程などが不要となり、半導体装置の設計自由度も確保することができる。

また、引張方向の残留応力を持つ第一絶縁部５ａの膜厚を、圧縮方向の残留応力を持つ第二絶縁部５ｂの膜厚よりも厚くすることで、圧縮方向の残留応力を確実に緩和することができて、貫通電極装置（半導体装置）全体の残留応力を低減することができる。すなわち、第一絶縁部５ａと、第一絶縁部５ａよりも外側に積層される薄膜（第一絶縁部５ａより上の層であって、第二絶縁部５ｂを少なくとも含む層、例えば、第二絶縁部５ｂと第二導電部６と第三導電部７など）との膜厚比を調整することで、貫通電極を有する半導体装置全体の残留応力をコントロールすることができる。

また、本実施形態によれば、絶縁部５を第一絶縁部５ａと第二絶縁部５ｂとの二層で構成し、電気的に絶縁するという同じ機能を有するも、異なる材料又は異なる方法で形成された二つの層を形成することで、貫通電極装置全体の剛性を向上させることもできる。

また、本実施形態によれば、第一絶縁部５ａが、シリコン基板２のシリコン基板裏面２ｂ上にのみ形成されており、貫通孔４内には形成されていない。なお、第二絶縁部５ｂは、シリコン基板２のシリコン基板裏面２ｂ上及び貫通孔４内の双方に形成されている。このように構成することにより、貫通電極装置全体の応力低減に、貫通孔４内にある膜の残留応力は作用しない。不必要に貫通孔４内に絶縁膜を形成すると、後工程において導通を確保するための除去工程が煩雑になることを防ぐことができる。

また、本実施形態によれば、工程順などの工夫により、例えば、貫通孔やパターン段差などのない平坦なシリコン基板上に成膜できるようにしたので、引張方向の残留応力を保持する第一絶縁部５ａを比較的簡便に形成することができる。

なお、前記様々な実施形態又は変形例のうちの任意の実施形態又は変形例を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。

本発明の半導体装置及びその製造方法を用いることで、主に貫通電極を有する半導体装置における主に残留応力と因果関係のある性能についての信頼性向上を実現することができ、半導体装置として有用である。

１ 半導体装置
２ シリコン基板
２ａ シリコン基板表面
２ｂ シリコン基板裏面
３ 第一導電部
４ 貫通孔
５ 絶縁部
５ａ 第一絶縁部
５ｂ 第二絶縁部
６ 第二導電部
７ 第三導電部
８ 樹脂封止部
９ 半田バンプ
５１ フォトレジスト
５２ ドライフィルムレジスト

Claims (8)

1. 基板の一方の面に形成された第一導電部と、
   前記基板の他方の面から前記第一導電部に達するまで前記基板に形成された貫通孔と、
   前記貫通孔内に、前記第一導電部から、前記基板の前記他方の面まで形成された第二導電部と、
   前記基板と前記第二導電部との間に形成された絶縁部とを備え、
   前記絶縁部は、前記基板側に形成されて引張方向の残留応力を持つ第一絶縁部と、前記第二導電部側に形成されて圧縮方向の残留応力を持つ第二絶縁部の二層で構成されていることを特徴とする、
   半導体装置。
2. 前記第一絶縁部が、前記貫通孔内以外の前記基板の前記他方の面上にのみ形成されており、
   前記第二絶縁部が、前記基板の前記他方の面、前記第一絶縁部上、及び、前記貫通孔内に形成されていることを特徴とする、
   請求項１に記載の半導体装置。
3. 前記第一絶縁部が、スピンオングラスで形成された層で構成されていることを特徴とする、
   請求項２に記載の半導体装置。
4. 前記第一絶縁部の膜厚が、前記第二絶縁部の膜厚より厚く形成されていることを特徴とする、
   請求項２又は３に記載の半導体装置。
5. 前記第一絶縁部の膜厚が、前記第二絶縁部の膜厚の１．１倍以上かつ３倍以下であることを特徴とする、
   請求項４に記載の半導体装置。
6. 一方の面に第一導電部が形成された基板の、他方の面に第一絶縁部を形成し、
   前記第一絶縁部にレジストを形成した後、前記第一絶縁部を部分的に除去し、
   前記他方の面から前記第一導電部に達するように前記基板に貫通孔を形成し、
   前記貫通孔が形成された前記基板の前記他方の面、前記第一絶縁部上、及び、前記貫通孔内の側壁に第二絶縁部を形成することを特徴とする、
   半導体装置の製造方法。
7. 前記第一絶縁部をスピンオングラスで形成することを特徴とする、
   請求項６に記載の半導体装置の製造方法。
8. 前記第一絶縁部の膜厚を、前記第二絶縁部の膜厚より厚く形成することを特徴とする、
   請求項６又は７に記載の半導体装置の製造方法。

Images