JP5332120B2

JP5332120B2 - 半導体装置の製造方法

Info

Publication number: JP5332120B2
Application number: JP2007066098A
Authority: JP
Inventors: 里美梶原; 邦雄望月
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-03-15
Filing date: 2007-03-15
Publication date: 2013-11-06
Anticipated expiration: 2027-03-15
Also published as: JP2007281446A

Description

半導体基板の裏面研削に際して、半導体基板の表面側の保護と機械的補強のために、半導体基板の表面側に補強板を張り合わせる工程を有する半導体装置の製造方法に関する。

半導体装置として構成される半導体基板は、阻止電圧（耐圧）を確保するためには阻止電圧の大きさに比例して広くなる所要の高抵抗層幅を必要とする。この高抵抗層幅が広くなれば半導体基板もそれに応じて厚くなる。耐圧に必要な前記高抵抗層幅は半導体シリコンの場合、たとえば、６００Ｖで７０μｍ、１２００Ｖで１２０μｍ位である。一方、半導体ウエハプロセスでは、半導体ウエハ（半導体基板）の厚さが薄いと、プロセス中でのウエハ割れが多くなるが、５００μｍ以上の厚さがあれば、ウエハプロセスでの割れ不良はほとんど問題にならない程度に抑えられる。ウエハ割れが多いと、不良となる割合が高くなって作業効率が悪くなるだけでなく、コストの面からも好ましくないので、プロセス中の半導体ウエハはなるべく厚い方が好ましい。そのため、半導体ウエハプロセスへの投入時には、前記耐圧に係わらず、５００μｍ以上の厚いウエハが用いられる。しかし、ウエハの厚さが耐圧に必要な厚さ以上に（特に高抵抗層部分が）厚いと、オン電流を流した時の電圧降下、すなわち、オン抵抗が大きくなるので、実際には、半導体ウエハプロセスでは、半導体基板の表面側のプロセスが終了するまでは厚いウエハでプロセスを進め、半導体ウエハの裏面側のプロセスに移行する前に、オン抵抗を小さくするために半導体ウエハの裏面を耐圧に必要な厚さ近くまで研削する製造方法が採られる場合がある。そのような製造方法では、半導体ウエハの表面に形成されている各種半導体パターンや電極膜の保護と半導体ウエハを機械的に補強する目的の補強板または補強フィルムを張り合わせた状態で裏面研削工程以降の工程を進行させている。この時の半導体ウエハと補強板または補強フィルムとの貼り合わせには、一般的に粘着剤などを介して行われる。
従来の半導体装置について説明すると、図３に示すように、半導体シリコン基板１に対して、この基板１内部に形成される半導体素子機能に必要な加工工程（図示せず）を経て、最終的に半導体基板１の内部に形成された半導体機能要素が表面に配置される金属電極および配線金属２に接続配線される。さらにそれらの最表面には保護膜として、ポリイミド樹脂膜などのパッシベーション膜３が成膜されている。但し、このパッシベーッション膜３は、前記半導体基板表面で酸化膜や配線金属２などが載置される結果生じるすべての段差（凹凸）を吸収するほど厚く形成されていないため、パッシベーション膜３の表面には凹凸が残っている。また、このパッシベーション膜３は半導体基板の最表面に塗布された後、アルミニウムワイヤなどの外部接続リード線をボンディングにより固着する金属電極部やダイシングにより半導体基板をチップ化するための切断分離線に相当する部分を開口するために、フォトリソグラフィ（フォトエッチング）が施される。その結果、このパッシベーション膜３は全面に塗布したままの被覆膜とは言えず、欠落部を有するパターン化された膜である。特に前記切断分離線のパターンは半導体基板の端から端まで格子状に形成されている。この状態でたとえば、補強板としてガラス板を粘着シートを介してパッシベーション膜３の最表面に貼り付けると図４（図４では図３の半導体基板１が１８０度反転されている）に示すように、貼り付け界面に隙間６などが必ずできる。この隙間６が前述の切断分離線に相当する部分の隙間である場合、前述のように、染み込んだガスや薬液により粘着シートの粘着力が劣化し前記粘着シートが剥がれ易くなるのである。

従来技術としては、凹凸を有する半導体ウエハ表面に、基材フィルムの片面に粘着材層を有する粘着シ−トを貼り合わせる工程、貼り合わせた基材フィルムの表面を研磨する工程、その状態で、半導体ウエハ裏面を研削する工程を有する半導体ウエハの研削方法にかかる発明が知られている（特許文献１）。
さらに、ウエハ表面でパターン形成に用いたフォトレジスト材をそのまま残して、その上に表面保護用粘着シートを貼り付けた状態でウエハの裏面を研削し、ついで上記粘着シート類を剥離して、上記レジスト材を上記粘着シート類に転着させて上記ウエハから除去する半導体装置の製造法の発明が知られている（特許文献２）。
特開２００５−１９６６６号公報（要約）特開平１１−２８８９０７号公報（要約）

しかしながら、前述のような半導体基板の表面側へ粘着シートなどを貼り合わせた状態で行われる裏面側の研削を含む様々な工程では、前記基板と粘着シートの貼り合わせの際に、半導体ウエハ表面側に形成されている凹凸やパターン化されたレジストと、貼り合わせる粘着シートの間に必然的に生じる隙間に、裏面側の様々な加工プロセスで使用されるガスや薬液の染み込みが避けられない。その結果、染み込んだガスや薬液により粘着シートの粘着力が劣化し前記粘着シートが剥がれることがあってプロセスの安定性が悪いという問題がある。

また、前述の特許文献１の記載では、半導体ウエハ表面と基材フィルムとを粘着材を介して貼り合わせた場合、基材フィルムの表面が半導体表面の凹凸の影響を受けて不規則な凹凸面になってウエハ裏面研削精度に悪影響を及ぼすのを防ぐことを目的とするものであり、基材フィルムおよび粘着剤と、半導体ウエハ表面との間の隙間に起因する剥がれの問題には示唆すらされておらず、当然ながら対策もされず、全く解消されないのである。

さらに、前述の特許文献２の記載では、さらにウエハ表面にフォトレジストを挟み、さらに粘着剤を介して基材フィルムが貼り合わせられ、ウエハ裏面の研削が行われる。しかし、このフォトレジストは前工程でフォトエッチングに用いられたパターン化されたフォトレジストであり、当然ながら部分的にフォトレジスト膜の欠けたところがあるので、半導体ウエハ表面との間の隙間を充分に防ぐことはできない。従って、前述した基材フィルムの剥がれ問題を充分に解消することはできない。

本発明は、以上述べた点に鑑みてなされたものであり、半導体ウエハ表面と補強板との貼り合わせ後の半導体プロセスにおいて、貼り合わせ面からの剥離を防止することのでき、さらに、裏面研削精度を悪くしない半導体装置の製造方法を提供することである。

特許請求の範囲の請求項１記載の発明によれば、半導体基板の表面側に半導体素子機能に必要な加工を施した後、この加工により半導体基板表面に形成された凹凸を平坦化するためにフォトレジストを塗布し、このフォトレジスト乾燥膜の平坦な表面に、該表面に貼られる粘着シートを介して補強板を貼り合わせた状態で、前記半導体基板の裏面研削を行い、前記半導体基板の裏面研削の終了後、フォトレジスト剥離液を用いて前記フォトレジスト乾燥膜を剥離することにより前記補強板を除去することにより、前記本発明の目的は達成される。

特許請求の範囲の請求項２記載の発明によれば、半導体基板の表面側に半導体素子機能に必要な加工を施した後、この加工により半導体基板表面に形成された凹凸が埋まる膜厚でプラズマＣＶＤ酸化膜を堆積し、この酸化膜をＣＭＰにより平坦化し、この酸化膜の表面に、該表面に貼られる粘着シートを介して補強板を貼り合わせた状態で、前記半導体基板の裏面研削を行うことを特徴とする半導体装置の製造方法とすることが好ましい。
特許請求の範囲の請求項３記載の発明によれば、前記粘着シートが紫外線硬化型粘着シートであり、前記半導体基板の裏面研削の終了後、前記紫外線硬化型粘着シートに紫外線を照射し、前記紫外線硬化型粘着シートとともに前記補強板を除去する請求項２に記載の半導体装置の製造方法とすることが好ましい。

特許請求の範囲の請求項４記載の発明によれば、前記ＣＭＰにより平坦化された酸化膜表面の段差の最大深さが０．１μｍ以下であることを特徴とする請求項２または３に記載の半導体装置の製造方法とすることが好ましい。
特許請求の範囲の請求項５記載の発明によれば、半導体基板が半導体シリコンであり、硬質補強板が石英板、無機ガラス板、有機ガラス板のいずれかである特許請求の範囲の請求項１ないし４のいずれか一項記載の半導体装置の製造方法とすることが望ましい。

本発明によれば、平坦化表面同士を貼り合わせた界面には、実質的に隙間が発生しないため、その後の様々な加工処理に用いられるガスや薬液に、貼り合わせ界面が晒されることがほとんどない。そのため貼り合わせた時のままの粘着力が維持され、意図的に貼り合わせたものを剥がすまで、剥がれることがなく安定したウエハプロセスを行うことができる。さらに、補強板に石英版やガラス板などの硬質補強板を用いると、応力の影響により補強板表面に歪み生じ、裏面研削精度を悪くすることも無くなる。

以下、本発明の半導体装置の製造方法にかかる実施例を図１〜図４を参照して説明する。本発明は、以下説明する実施例の記載のみに限定されるものではない。

本発明にかかる実施例では、図１に示すように、半導体基板１の内部に所要の半導体機能に必要な処理工程を加えた後、基板１の表面側に所定の半導体デバイス機能を奏するために必要なプロセスを施すと、半導体基板１表面は、パターン化された酸化膜による段差（図示せず）、金属電極、配線などによる段差２、トレンチ（図示せず）、さらにはパッシベーション膜３などにより凹凸が数多く形成される。このような凹凸のある半導体基板１表面であっても、フォトレジスト感光液を塗布すれば、凹部がフォトレジスト液で埋められ、そのレジスト膜７表面を平坦にすることができる。たとえば、使用するフォトレジストは１２０ｃｐ（センチポイズ）のネガレジストを用い、２５００ｒｐｍの回転数でスピンナ塗布する。半導体基板１表面の凹部にフォトレジストを埋め、９０℃で９０秒程度の乾燥を行ってから、表面の平坦部の厚さが２μｍ（乾燥時）で、最表面が全面で平坦な膜を形成する。図２に示すように、（図２では図１の半導体基板１の表裏が１８０度反転されている）後工程である半導体基板１の研削工程における半導体基板１の表面保護や機械的補強のために、粘着剤（粘着シート）５を用いて約５００μｍ厚の無機ガラス板４を貼り合わせた。このように凹部のない平坦なフォトレジスト膜７の表面上への無機ガラス板４の貼り合わせによれば、半導体基板１の最表面と無機ガラス板４の界面に、もはや隙間が発生しない貼り合わせとすることができるため、その後の種々の加工で使用されるガスや薬液が前記界面に染み込むことがなく、貼り合わせ面からの剥離を防止するこが可能になるのである。

その後、ＣＭＰ（化学機械研磨装置）により、半導体基板の裏面を所定の厚さになるように研削、研磨する。裏面研削工程が終了した後、無機ガラス板を除去するために、フォトレジスト剥離液に浸漬させる。フォトレジストが剥離すると、その上に貼付されている無機ガラス板も同時に剥離される。その後、半導体基板の裏面側に必要な半導体処理工程を経て裏面上に金属電極膜を被着すれば、目的の半導体装置の機能を有する半導体基板が完成する。

この実施例では、レジストを使用することにより、耐アルカリ、耐酸の機能を持たすことが可能になり、加工時に使用されるガスや薬品が染み込み、粘着剤５の粘着力が低下することを防止できる。

本実施例が実施例１と異なる点は、実施例１では、フォトレジスト膜７を形成したところを本実施例では、ＴＥＯＳ酸化膜７を形成した点である。フォトレジスト膜は耐熱性に問題があり、半導体基板１の裏面工程に電極アニール（４００℃程度）などの熱処理工程があると使用することができない。そこで、半導体基板１の裏面工程に熱処理工程がある場合にプラズマＣＶＤ酸化膜を用いたものである。

図１に記載のように、凹凸のある半導体基板１表面プラズマＣＶＤによりＴＥＯＳ酸化膜７を凹凸が埋まる膜厚で堆積させ、ＣＭＰによりＴＥＯＳ酸化膜７を研削し平坦化を行う。この実施例では、ＴＥＯＳ酸化膜を形成したが、プラズマＣＶＤにより形成される酸化膜であればＴＥＯＳ酸化膜以外の酸化膜であってもよい。プラズマＣＶＤ酸化膜は、低温（３００℃以下の温度）で形成できるため、半導体基板１の表面側に形成された半導体機能に影響を及ぼすことなく形成できる。

次に、図２に示すように、（図２では図１の半導体基板１の表裏が１８０度反転されている）後工程である半導体基板１の研削工程における半導体基板１の表面保護や機械的補強のために、粘着剤（粘着シート）５を用いて約５００μｍ厚の無機ガラス板４を貼り合わせた。粘着剤５としては、耐熱性の材料からなるものであればよい。本実施例では、紫外線照射により粘度が弱まる紫外線硬化型粘着テープを使用した。

平坦なＴＥＯＳ酸化膜７の表面上への無機ガラス板４の貼り合わせによれば、半導体基板１の最表面と無機ガラス板４の界面に、もはや隙間が発生しない貼り合わせとすることができるため、その後の種々の加工で使用されるガスや薬液が前記界面に染み込むことがなく、貼り合わせ面からの剥離を防止するこが可能になるのである。ここで、ＴＥＯＳ酸化膜７は耐薬品性、耐ガス性と共に耐熱性を有していることにより裏面工程で４００℃程度の熱処理工程があっても十分に機能を維持することが可能になる。

その後、ＣＭＰにより、半導体基板１の裏面を所定の厚さになるように研削、研磨する。裏面研削工程が終了した後、無機ガラス板４を除去するために、粘着剤５に紫外線を照射し、粘着剤５とともに無機ガラス板４を除去した。なお、ＴＥＯＳ酸化膜７は半導体基板１に形成されたままでもパッシベーション膜として用いることが可能である。また、ＴＥＯＳ酸化膜７が不要な場合はフッ酸を用いることにより簡単に除去することができる。

その後、半導体基板１の裏面側に必要な半導体処理工程を経て裏面上に金属電極膜（図示せず）を被着すれば、目的の半導体装置の機能を有する半導体基板が完成する。
次に、無機ガラス板４を張り合わせる前のＴＥＯＳ酸化膜７表面の凹凸がどのように影響するか実験を行った。
ＣＭＰ法を用いてＴＥＯＳ酸化膜７を段差の最大の深さが０．０１μｍとなるまで研削を行った後に、ＴＥＯＳ酸化膜７にドライエッチングにより幅０．５μｍで深さを０．０５μｍ、０．１μｍ、０．１５μｍと変えた段差を形成した複数の半導体基板１を形成した。前記の０．０１μｍに研削したものも含めて、それぞれ、粘着剤５を介して無機ガラス板４を貼り合わせた。その後、バッファードフッ酸に１０分間浸しＴＥＯＳ酸化膜７がどの程度エッチングされるか確認を行った。通常ＴＥＯＳ酸化膜７をエッチングする場合、４００ｎｍ／分のエッチング速度であり、ベタ膜では４μｍ程度エッチングされる。

図５は、ＴＥＯＳ酸化膜表面の段差の影響を示す図である。
形成された段差の幅が初期値０．５μｍからどのように増えるかについて測定した結果を示している。この結果、段差の深さが０．１μｍまではほとんど上昇せず、段差の深さが０．１５μｍ以上となると幅が広くなることが判明した。これは、毛細管現象でバッファードフッ酸が段差内に流入するが、その深さが０．１μｍ以下であるとほとんど流入しないために得られた結果であると考えられる。

よって、ＣＭＰによる研削を、ＴＥＯＳ酸化膜７表面の段差の最大深さが０．１μｍ以下となるまで行えばよいことが分かった。段差の最大深さが０．１μｍとなるように研削する場合は、段差の最大深さが０．０１μｍとなるように研削する場合に比べて研削時間を短くすることができる。
以上の説明では、半導体基板１の機械的補強板として、無機ガラス板を用いたが、その他に石英ガラス板や有機ガラス板を用いることもできる。

本発明の半導体装置の製造方法にかかる実施例を示す半導体基板の模式的断面図である。本発明の半導体装置の製造方法にかかる実施例を示す補強板を張り合わせた半導体基板の模式的断面図である。従来の半導体装置の製造方法にかかる半導体基板の模式的断面図である。従来の半導体装置製造方法にかかる補強板を貼り合わせた半導体基板の模式的断面図である。ＴＥＯＳ酸化膜表面の段差の影響を示す図である。

符号の説明

１半導体基板
２金属電極、配線金属部
３パッシベーション膜
４無機ガラス板
５粘着剤（粘着シート）
６隙間
７フォトレジスト膜、ＴＥＯＳ酸化膜。

Claims

半導体基板の表面側に半導体素子機能に必要な加工を施した後、この加工により半導体基板表面に形成された凹凸を平坦化するためにフォトレジストを塗布し、このフォトレジスト乾燥膜の平坦な表面に、該表面に貼られる粘着シートを介して補強板を貼り合わせた状態で、前記半導体基板の裏面研削を行い、前記半導体基板の裏面研削の終了後、フォトレジスト剥離液を用いて前記フォトレジスト乾燥膜を剥離することにより前記補強板を除去することを特徴とする半導体装置の製造方法。
半導体基板の表面側に半導体素子機能に必要な加工を施した後、この加工により半導体基板表面に形成された凹凸が埋まる膜厚でプラズマＣＶＤ酸化膜を堆積し、この酸化膜をＣＭＰにより平坦化し、この酸化膜の表面に、該表面に貼られる粘着シートを介して補強板を貼り合わせた状態で、前記半導体基板の裏面研削を行うことを特徴とする半導体装置の製造方法。
前記粘着シートが紫外線硬化型粘着シートであり、
前記半導体基板の裏面研削の終了後、前記紫外線硬化型粘着シートに紫外線を照射し、前記紫外線硬化型粘着シートとともに前記補強板を除去することを特徴とする請求項２記載の半導体装置の製造方法。
前記ＣＭＰにより平坦化された酸化膜表面の段差の最大深さが０．１μｍ以下であることを特徴とする請求項２または３に記載の半導体装置の製造方法。
前記半導体基板が半導体シリコンであり、前記補強板が石英板、無機ガラス板、有機ガラス板のいずれかであることを特徴とする請求項１ないし４のいずれか一つに記載の半導体装置の製造方法。