JPH06232057A - エピタキシャル基板の製造方法 - Google Patents
エピタキシャル基板の製造方法Info
- Publication number
- JPH06232057A JPH06232057A JP3435893A JP3435893A JPH06232057A JP H06232057 A JPH06232057 A JP H06232057A JP 3435893 A JP3435893 A JP 3435893A JP 3435893 A JP3435893 A JP 3435893A JP H06232057 A JPH06232057 A JP H06232057A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- epitaxial layer
- substrate
- layer
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 エピタキシャル層表面に突起状欠陥が無く、
面取り部とエピタキシャル表面境界部付近及び裏面境界
部付近にエッジクラウンの無いシリコンエピタキシャル
基板の製造方法を提供する。 【構成】 面取り加工及び鏡面加工済の半導体単結晶基
板１１上にエピタキシャル層１２を成長したエピタキシ
ャル基板の周縁部を再度面取り加工して前記周縁部に生
成したエッジクラウン１３を除去する。次に前記エピタ
キシャル層１２面に生成した突起状欠陥１４を除去す
る。最後に前記エピタキシャル基板を再度鏡面研磨して
前記突起状欠陥の除去工程で生じた歪層１５を除去す
る。
面取り部とエピタキシャル表面境界部付近及び裏面境界
部付近にエッジクラウンの無いシリコンエピタキシャル
基板の製造方法を提供する。 【構成】 面取り加工及び鏡面加工済の半導体単結晶基
板１１上にエピタキシャル層１２を成長したエピタキシ
ャル基板の周縁部を再度面取り加工して前記周縁部に生
成したエッジクラウン１３を除去する。次に前記エピタ
キシャル層１２面に生成した突起状欠陥１４を除去す
る。最後に前記エピタキシャル基板を再度鏡面研磨して
前記突起状欠陥の除去工程で生じた歪層１５を除去す
る。
Description
【０００１】
【産業上の利用分野】本発明は、エピタキシャル基板の
製造方法に関し、より詳しくは、非常に厚いシリコンエ
ピタキシャル層の製造方法に関する。
製造方法に関し、より詳しくは、非常に厚いシリコンエ
ピタキシャル層の製造方法に関する。
【０００２】
【発明の背景技術】ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇ
ａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）は、
パワーＭＯＳＦＥＴの高速スイッチング特性とバイポー
ラトランジスタの高電力特性とを併せ備え、パワー半導
体素子として例えばインバータや小型電力変換装置等に
使用されている。
ａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）は、
パワーＭＯＳＦＥＴの高速スイッチング特性とバイポー
ラトランジスタの高電力特性とを併せ備え、パワー半導
体素子として例えばインバータや小型電力変換装置等に
使用されている。
【０００３】このＩＧＢＴの製造に用いるエピタキシャ
ル基板は、周縁部が面取りされたシリコン単結晶基板上
にエピタキシャル層を成長させたものが用いられる。こ
のエピタキシャル層は非常に厚く形成され、その厚さは
１５０μｍ以上必要となる場合がよくある。
ル基板は、周縁部が面取りされたシリコン単結晶基板上
にエピタキシャル層を成長させたものが用いられる。こ
のエピタキシャル層は非常に厚く形成され、その厚さは
１５０μｍ以上必要となる場合がよくある。
【０００４】しかし、このような厚膜エピタキシャル層
を成長させると、前記単結晶基板の主面と面取り部の斜
面との境界線付近が異常成長してエッジクラウンと呼ば
れる盛り上がりが生じる。シリンダ型エピタキシャル層
成長装置を用いてエピタキシャル層を成長させる場合に
は、エッジクラウンはエピタキシャル層の成長側におい
てのみ生じるが、パンケーキ型エピタキシャル層成長装
置を用いてエピタキシャル層を成長させる場合には、エ
ッジクラウンはエピタキシャル層の成長側のみならずそ
の裏面側にも生じる。
を成長させると、前記単結晶基板の主面と面取り部の斜
面との境界線付近が異常成長してエッジクラウンと呼ば
れる盛り上がりが生じる。シリンダ型エピタキシャル層
成長装置を用いてエピタキシャル層を成長させる場合に
は、エッジクラウンはエピタキシャル層の成長側におい
てのみ生じるが、パンケーキ型エピタキシャル層成長装
置を用いてエピタキシャル層を成長させる場合には、エ
ッジクラウンはエピタキシャル層の成長側のみならずそ
の裏面側にも生じる。
【０００５】エッジクラウンの高さは、例えばエピタキ
シャル層の厚さが１５０μｍの場合、エピタキシャル層
の成長側では１５μｍを越えることがしばしばあり、裏
面側では２０μｍを越える場合もある。このようなエッ
ジクラウンがエピタキシャル層の成長側に生じると、フ
ォトリソグラフィー工程においてマスクとエピタキシャ
ル層との密着性が悪くなり、パターンの焼き付け不良を
生じる。また、裏面側に生じると、真空吸着による基板
の吸着性が悪くなり、最悪の場合には基板が飛んでしま
うという事故も生じる。従って、エッジクラウンは生じ
ないことが望ましいが、生じた場合でもその高さが５μ
ｍ以下であるのが望ましい。
シャル層の厚さが１５０μｍの場合、エピタキシャル層
の成長側では１５μｍを越えることがしばしばあり、裏
面側では２０μｍを越える場合もある。このようなエッ
ジクラウンがエピタキシャル層の成長側に生じると、フ
ォトリソグラフィー工程においてマスクとエピタキシャ
ル層との密着性が悪くなり、パターンの焼き付け不良を
生じる。また、裏面側に生じると、真空吸着による基板
の吸着性が悪くなり、最悪の場合には基板が飛んでしま
うという事故も生じる。従って、エッジクラウンは生じ
ないことが望ましいが、生じた場合でもその高さが５μ
ｍ以下であるのが望ましい。
【０００６】一方、上記のようにエピタキシャル層を厚
く成長する場合、エピタキシャル層表面に突起状欠陥が
形成される場合がある。これは、厚いエピタキシャル層
を成長する間にエピタキシャル層成長装置のノズルや石
英ベルジャ内面等に堆積した微小シリコン粒がエピタキ
シャル層表面に付着してエピタキシャル成長の核とな
り、これが突起状欠陥に成長するものである。また、エ
ピタキシャル層の成長中に副次的に生成するオイリーシ
ランがエピタキシャル層成長装置のベースプレートや排
ガス管入口部に付着し、石英ベルジャを開けた時に空気
中の酸素や水分と接触してＳｉＯ2が生成し、これがエ
ピタキシャル反応中に基板に付着して成長の核となって
突起状欠陥が成長する場合もある。
く成長する場合、エピタキシャル層表面に突起状欠陥が
形成される場合がある。これは、厚いエピタキシャル層
を成長する間にエピタキシャル層成長装置のノズルや石
英ベルジャ内面等に堆積した微小シリコン粒がエピタキ
シャル層表面に付着してエピタキシャル成長の核とな
り、これが突起状欠陥に成長するものである。また、エ
ピタキシャル層の成長中に副次的に生成するオイリーシ
ランがエピタキシャル層成長装置のベースプレートや排
ガス管入口部に付着し、石英ベルジャを開けた時に空気
中の酸素や水分と接触してＳｉＯ2が生成し、これがエ
ピタキシャル反応中に基板に付着して成長の核となって
突起状欠陥が成長する場合もある。
【０００７】これらの突起状欠陥はフォトリソグラフィ
ー工程時のマスクコンタクト不良を引き起こし、パター
ンを精密に焼き付けることができなくなる。また、突起
状欠陥がマスクに接触し、マスク自体に傷を付けること
もある。さらに、パターンを焼き付けることができても
突起状欠陥が配線パターン部にある場合には、その後デ
バイス工程で製造されるデバイスの配線不良を引き起こ
す等の問題を引き起こす。
ー工程時のマスクコンタクト不良を引き起こし、パター
ンを精密に焼き付けることができなくなる。また、突起
状欠陥がマスクに接触し、マスク自体に傷を付けること
もある。さらに、パターンを焼き付けることができても
突起状欠陥が配線パターン部にある場合には、その後デ
バイス工程で製造されるデバイスの配線不良を引き起こ
す等の問題を引き起こす。
【０００８】従来、上記のような問題点を解決するた
め、エッジクラウンについては、エピタキシャル層成長
装置、基板の面取り形状、基板保持用サセプタのポケッ
ト形状、成長温度等の条件を適切に選択することによっ
てエッジクラウンの高さを所定の規格値以下に抑えてい
た。また、突起状欠陥については、成長炉内の清浄度を
保ち、突起状欠陥の発生をできるだけ防止するととも
に、手動又は突起取り装置により除去することが一般的
であった。
め、エッジクラウンについては、エピタキシャル層成長
装置、基板の面取り形状、基板保持用サセプタのポケッ
ト形状、成長温度等の条件を適切に選択することによっ
てエッジクラウンの高さを所定の規格値以下に抑えてい
た。また、突起状欠陥については、成長炉内の清浄度を
保ち、突起状欠陥の発生をできるだけ防止するととも
に、手動又は突起取り装置により除去することが一般的
であった。
【０００９】
【発明が解決しようとする課題】しかし、エピタキシャ
ル層の厚さは年々さらに厚いものが求められ、上記のよ
うな従来の方法では効率的にエッジクラウン及び突起状
欠陥を除去することができなくなった。特にエッジクラ
ウンについては、エピタキシャル層成長装置、基板の面
取り形状、基板保持用サセプタのポケット形状、成長温
度等の条件を適切に選ぶことだけではエッジクラウン高
さを規格値以下に抑えることが困難となっている。
ル層の厚さは年々さらに厚いものが求められ、上記のよ
うな従来の方法では効率的にエッジクラウン及び突起状
欠陥を除去することができなくなった。特にエッジクラ
ウンについては、エピタキシャル層成長装置、基板の面
取り形状、基板保持用サセプタのポケット形状、成長温
度等の条件を適切に選ぶことだけではエッジクラウン高
さを規格値以下に抑えることが困難となっている。
【００１０】そこで本発明は、エッジクラウンや突起状
欠陥を効率的に除去することにより、面取り部とエピタ
キシャル表面境界部付近及び裏面境界部付近にエッジク
ラウンが全く無く且つエピタキシャル層表面に突起状欠
陥が全く無いエピタキシャル基板の製造方法を提供する
ことを目的とする。
欠陥を効率的に除去することにより、面取り部とエピタ
キシャル表面境界部付近及び裏面境界部付近にエッジク
ラウンが全く無く且つエピタキシャル層表面に突起状欠
陥が全く無いエピタキシャル基板の製造方法を提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】本発明は、特許請求の範
囲に記載したように、面取り加工及び鏡面加工済の半導
体単結晶基板上にエピタキシャル層を成長したエピタキ
シャル基板の周縁部を再度面取り加工して前記周縁部に
生成したエッジクラウンを除去する工程と、前記エピタ
キシャル層面に生成した突起状欠陥を除去する工程と、
前記エピタキシャル層面を再度鏡面研磨加工するととも
に前記突起状欠陥除去工程で前記エピタキシャル層面に
生じた歪層を除去する工程とを有することを特徴とする
エピタキシャル基板の製造方法を提供する。
囲に記載したように、面取り加工及び鏡面加工済の半導
体単結晶基板上にエピタキシャル層を成長したエピタキ
シャル基板の周縁部を再度面取り加工して前記周縁部に
生成したエッジクラウンを除去する工程と、前記エピタ
キシャル層面に生成した突起状欠陥を除去する工程と、
前記エピタキシャル層面を再度鏡面研磨加工するととも
に前記突起状欠陥除去工程で前記エピタキシャル層面に
生じた歪層を除去する工程とを有することを特徴とする
エピタキシャル基板の製造方法を提供する。
【００１２】
【作用】本発明においては、まず、面取り加工及び鏡面
加工済の単結晶基板上にエピタキシャル層を成長したエ
ピタキシャル基板の周縁部を再度面取り加工することに
より、前記周縁部に生成したエッジクラウンが除去され
る。また、エピタキシャル層面に生成した突起状欠陥
は、前記面取り加工後にエピタキシャル基板を平面研削
する方法等により除去される。この突起状欠陥の除去工
程により、エピタキシャル層表面には歪層が形成される
が、この歪層はその後に鏡面研磨することによって除去
される。
加工済の単結晶基板上にエピタキシャル層を成長したエ
ピタキシャル基板の周縁部を再度面取り加工することに
より、前記周縁部に生成したエッジクラウンが除去され
る。また、エピタキシャル層面に生成した突起状欠陥
は、前記面取り加工後にエピタキシャル基板を平面研削
する方法等により除去される。この突起状欠陥の除去工
程により、エピタキシャル層表面には歪層が形成される
が、この歪層はその後に鏡面研磨することによって除去
される。
【００１３】
【実施例】以下、本発明の実施例について図を参照して
説明する。
説明する。
【００１４】まず、基板ウエーハとして、ＣＺ法で作製
され、鏡面加工された、面方位〈１００〉、直径１２６
ｍｍ、厚さ５００μｍ、抵抗率０．０１５Ω・ｃｍ、面
取り角度１１°、面取り幅０．４ｍｍで、ＣＶＤ法によ
り基板裏面に厚さ１０００ｎｍのシリコン酸化膜を形成
したｐ型単結晶シリコン基板１１を用いた（図１
（ａ））。
され、鏡面加工された、面方位〈１００〉、直径１２６
ｍｍ、厚さ５００μｍ、抵抗率０．０１５Ω・ｃｍ、面
取り角度１１°、面取り幅０．４ｍｍで、ＣＶＤ法によ
り基板裏面に厚さ１０００ｎｍのシリコン酸化膜を形成
したｐ型単結晶シリコン基板１１を用いた（図１
（ａ））。
【００１５】このｐ型単結晶シリコン基板１１をパンケ
ーキ型エピタキシャル層成長装置にセットし、基板表面
側に、第１層抵抗率０．１０Ω・ｃｍ、第２層抵抗率５
０Ω・ｃｍ、第１層と第２層のトータル厚さ２３４μｍ
（面内１７点測定での平均値）のｎ／ｎ／ｐ+型のエピ
タキシャル層１２を成長させた（図１（ｂ））。このと
き、エッジクラウン１３及び突起状欠陥１４が生じてい
る。
ーキ型エピタキシャル層成長装置にセットし、基板表面
側に、第１層抵抗率０．１０Ω・ｃｍ、第２層抵抗率５
０Ω・ｃｍ、第１層と第２層のトータル厚さ２３４μｍ
（面内１７点測定での平均値）のｎ／ｎ／ｐ+型のエピ
タキシャル層１２を成長させた（図１（ｂ））。このと
き、エッジクラウン１３及び突起状欠陥１４が生じてい
る。
【００１６】次に、上記エピタキシャル基板について、
面取り番手＃１５００の面取り機により面取りを行い、
基板直径１２５ｍｍ、面取り角度２２°、面取り幅０．
２ｍｍとした。この面取り再整形により基板径を僅かに
縮小させ、エッジクラウン１３を除去した。
面取り番手＃１５００の面取り機により面取りを行い、
基板直径１２５ｍｍ、面取り角度２２°、面取り幅０．
２ｍｍとした。この面取り再整形により基板径を僅かに
縮小させ、エッジクラウン１３を除去した。
【００１７】上記面取り工程により面取り部に歪層が形
成される。この歪層を除去するために、面取り後のエピ
タキシャル基板を洗浄後、フッ酸液に浸漬して裏面のＣ
ＶＤ酸化膜を除去してから、さらに室温でフッ酸と硝酸
の混合液に浸漬し、両面を各々約５μｍエッチングし
た。このエッチングにより、面取り部の歪層を除去する
とともに、面取り面を発塵が防止できる程度に平滑にし
た。
成される。この歪層を除去するために、面取り後のエピ
タキシャル基板を洗浄後、フッ酸液に浸漬して裏面のＣ
ＶＤ酸化膜を除去してから、さらに室温でフッ酸と硝酸
の混合液に浸漬し、両面を各々約５μｍエッチングし
た。このエッチングにより、面取り部の歪層を除去する
とともに、面取り面を発塵が防止できる程度に平滑にし
た。
【００１８】次に、面取り加工後のエピタキシャル層１
２面を、＃１５００の平面研削盤により平均２０μｍ研
削し、エピタキシャル層１２の厚さが基板全面にわたり
均一になるようにした。さらに、＃２０００の平面研削
盤で基板の表面側全面を１０μｍ研削することにより、
エピタキシャル層１２面に生成した突起状欠陥１４を完
全に除去した（図１（ｄ））。一方、エピタキシャル層
１２には、この平面研削により歪層１５が形成される。
２面を、＃１５００の平面研削盤により平均２０μｍ研
削し、エピタキシャル層１２の厚さが基板全面にわたり
均一になるようにした。さらに、＃２０００の平面研削
盤で基板の表面側全面を１０μｍ研削することにより、
エピタキシャル層１２面に生成した突起状欠陥１４を完
全に除去した（図１（ｄ））。一方、エピタキシャル層
１２には、この平面研削により歪層１５が形成される。
【００１９】最後に、平面研削後のエピタキシャル基板
のエピタキシャル層１２面を１０μｍ鏡面研磨し、平面
研削により生成した歪層１５を除去した（図１
（ｅ））。一連の工程により、エピタキシャル層１２の
第１層と第２層のトータル厚さ（面内１７点測定での平
均値）は１８９μｍになった。
のエピタキシャル層１２面を１０μｍ鏡面研磨し、平面
研削により生成した歪層１５を除去した（図１
（ｅ））。一連の工程により、エピタキシャル層１２の
第１層と第２層のトータル厚さ（面内１７点測定での平
均値）は１８９μｍになった。
【００２０】エピタキシャル層成長後と研磨後の表面状
態を比較評価し、その結果を表１にまとめた。
態を比較評価し、その結果を表１にまとめた。
【００２１】表１から分かるように、研磨後は突起状欠
陥、エッジクラウン共に無くなり、エピタキシャル層の
厚さ分布もエピタキシャル層成長後に比べ、大幅に改善
された。
陥、エッジクラウン共に無くなり、エピタキシャル層の
厚さ分布もエピタキシャル層成長後に比べ、大幅に改善
された。
【００２２】
【表１】
【００２３】本実施例では平面研削盤を用いて突起状欠
陥を除去したが、平面研削盤以外の切削加工や砥粒加工
等により突起状欠陥を除去することも可能である。ま
た、本実施例では、ｎ／ｎ／ｐ+型のエピタキシャル層
を成長する場合について説明したが、ｎ／ｎ+、ｐ／ｐ+
等のように、ｎ型又はｐ型の単結晶基板上にｎ型又はｐ
型の非常に厚いエピタキシャル層を成長させる場合につ
いても適応可能である。
陥を除去したが、平面研削盤以外の切削加工や砥粒加工
等により突起状欠陥を除去することも可能である。ま
た、本実施例では、ｎ／ｎ／ｐ+型のエピタキシャル層
を成長する場合について説明したが、ｎ／ｎ+、ｐ／ｐ+
等のように、ｎ型又はｐ型の単結晶基板上にｎ型又はｐ
型の非常に厚いエピタキシャル層を成長させる場合につ
いても適応可能である。
【００２４】
【発明の効果】以上の説明で明らかなように本発明によ
れば、面取り部とエピタキシャル表面境界部付近及び裏
面境界部付近にエッジクラウンが全く無く且つエピタキ
シャル層表面に突起状欠陥が全く無いエピタキシャル基
板を提供することができる。
れば、面取り部とエピタキシャル表面境界部付近及び裏
面境界部付近にエッジクラウンが全く無く且つエピタキ
シャル層表面に突起状欠陥が全く無いエピタキシャル基
板を提供することができる。
【図１】本発明の一実施例の製造工程を示す工程図であ
る。
る。
１１ ｐ型単結晶シリコン基板 １２ エピタキシャル層 １３ エッジクラウン １４ 突起状欠陥 １５ 歪層
Claims (1)
- 【請求項１】 面取り加工及び鏡面加工済の半導体単結
晶基板上にエピタキシャル層を成長したエピタキシャル
基板の周縁部を再度面取り加工して前記周縁部に生成し
たエッジクラウンを除去する工程と、前記エピタキシャ
ル層面に生成した突起状欠陥を除去する工程と、前記エ
ピタキシャル層面を再度鏡面研磨加工するとともに前記
突起状欠陥除去工程で前記エピタキシャル層面に生じた
歪層を除去する工程とを有することを特徴とするエピタ
キシャル基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034358A JP2759594B2 (ja) | 1993-01-30 | 1993-01-30 | エピタキシャル基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034358A JP2759594B2 (ja) | 1993-01-30 | 1993-01-30 | エピタキシャル基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232057A true JPH06232057A (ja) | 1994-08-19 |
| JP2759594B2 JP2759594B2 (ja) | 1998-05-28 |
Family
ID=12411945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034358A Expired - Fee Related JP2759594B2 (ja) | 1993-01-30 | 1993-01-30 | エピタキシャル基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2759594B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0884771A2 (en) * | 1997-05-22 | 1998-12-16 | Sumitomo Electric Industries, Ltd. | Group III-V compound semiconductor wafer |
| JP2006120991A (ja) * | 2004-10-25 | 2006-05-11 | Komatsu Electronic Metals Co Ltd | エピタキシャル基板の製造方法 |
| WO2006070556A1 (ja) * | 2004-12-28 | 2006-07-06 | Shin-Etsu Handotai Co., Ltd. | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| JP2008501226A (ja) * | 2004-02-27 | 2008-01-17 | エーエスエム アメリカ インコーポレイテッド | ゲルマニウム堆積 |
| JP2009290062A (ja) * | 2008-05-30 | 2009-12-10 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| WO2011021578A1 (ja) * | 2009-08-19 | 2011-02-24 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP2016028009A (ja) * | 2015-09-02 | 2016-02-25 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
| US9691608B2 (en) | 2013-05-29 | 2017-06-27 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| JP2017204504A (ja) * | 2016-05-09 | 2017-11-16 | 信越半導体株式会社 | エピタキシャルウェーハの評価方法 |
-
1993
- 1993-01-30 JP JP5034358A patent/JP2759594B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0884771A3 (en) * | 1997-05-22 | 1999-12-15 | Sumitomo Electric Industries, Ltd. | Group III-V compound semiconductor wafer |
| US6294019B1 (en) | 1997-05-22 | 2001-09-25 | Sumitomo Electric Industries, Ltd. | Method of making group III-V compound semiconductor wafer |
| KR100415868B1 (ko) * | 1997-05-22 | 2004-05-31 | 스미토모덴키고교가부시키가이샤 | Ⅲ-ⅴ족화합물반도체웨이퍼 |
| EP0884771A2 (en) * | 1997-05-22 | 1998-12-16 | Sumitomo Electric Industries, Ltd. | Group III-V compound semiconductor wafer |
| JP2008501226A (ja) * | 2004-02-27 | 2008-01-17 | エーエスエム アメリカ インコーポレイテッド | ゲルマニウム堆積 |
| JP4528599B2 (ja) * | 2004-10-25 | 2010-08-18 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャル基板の製造方法 |
| JP2006120991A (ja) * | 2004-10-25 | 2006-05-11 | Komatsu Electronic Metals Co Ltd | エピタキシャル基板の製造方法 |
| WO2006070556A1 (ja) * | 2004-12-28 | 2006-07-06 | Shin-Etsu Handotai Co., Ltd. | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| JP2006190703A (ja) * | 2004-12-28 | 2006-07-20 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| JP2009290062A (ja) * | 2008-05-30 | 2009-12-10 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| WO2011021578A1 (ja) * | 2009-08-19 | 2011-02-24 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP2011044491A (ja) * | 2009-08-19 | 2011-03-03 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法 |
| DE112010003306B4 (de) | 2009-08-19 | 2019-12-24 | Sumco Corp. | Verfahren zur Herstellung eines epitaktischen Siliziumwafers |
| US9691608B2 (en) | 2013-05-29 | 2017-06-27 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| JP2016028009A (ja) * | 2015-09-02 | 2016-02-25 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
| JP2017204504A (ja) * | 2016-05-09 | 2017-11-16 | 信越半導体株式会社 | エピタキシャルウェーハの評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2759594B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3252702B2 (ja) | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ | |
| JP4723446B2 (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
| JP2827885B2 (ja) | 半導体単結晶基板およびその製造方法 | |
| JPH0786289A (ja) | 半導体シリコンウェハおよびその製造方法 | |
| WO2006070556A1 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| CN103875061A (zh) | 剥离晶片的再生加工方法 | |
| EP0451855A1 (en) | Method of manufacturing an epitaxial wafer | |
| JP2759594B2 (ja) | エピタキシャル基板の製造方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP4675749B2 (ja) | エピタキシャルウエーハの製造方法 | |
| JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| CN110060959B (zh) | 贴合晶片的制造方法 | |
| JPH10106955A (ja) | 半導体基板の製造方法及びその製造装置 | |
| JP3888416B2 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| US6965149B2 (en) | Epitaxial semiconductor wafer and a manufacturing method thereof | |
| JP4492293B2 (ja) | 半導体基板の製造方法 | |
| JP2005082870A (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
| JP2848158B2 (ja) | 半導体シリコンエピタキシャル基板の製造方法 | |
| JP3787485B2 (ja) | 薄板の加工方法 | |
| JP2000077372A (ja) | 気相成長用半導体ウェーハの製造方法 | |
| JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JP2012114138A (ja) | シリコンウェーハのエピタキシャル成長方法 | |
| JP2000211997A (ja) | エピタキシャルウェ―ハの製造方法 | |
| JPH0567546A (ja) | 半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |