JP2006100596A - シリコンエピタキシャルウェーハおよびその製造方法 - Google Patents

シリコンエピタキシャルウェーハおよびその製造方法 Download PDF

Info

Publication number
JP2006100596A
JP2006100596A JP2004285369A JP2004285369A JP2006100596A JP 2006100596 A JP2006100596 A JP 2006100596A JP 2004285369 A JP2004285369 A JP 2004285369A JP 2004285369 A JP2004285369 A JP 2004285369A JP 2006100596 A JP2006100596 A JP 2006100596A
Authority
JP
Japan
Prior art keywords
silicon
epitaxial wafer
main surface
silicon epitaxial
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004285369A
Other languages
English (en)
Other versions
JP3979412B2 (ja
Inventor
Yoshio Yanase
好生 柳瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2004285369A priority Critical patent/JP3979412B2/ja
Priority to US11/235,091 priority patent/US7709357B2/en
Publication of JP2006100596A publication Critical patent/JP2006100596A/ja
Application granted granted Critical
Publication of JP3979412B2 publication Critical patent/JP3979412B2/ja
Priority to US11/907,572 priority patent/US20080048300A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】
主表面の面方位が｛１１０｝であるシリコンエピタキシャルウェーハにおいて、半導体集積回路製造品質に影響する可能性のある表面粗さを低減する。表面粗さの小さなシリコンエピタキシャルウェーハを提供する。
【解決手段】
主表面の面方位が｛１１０｝であるシリコンエピタキシャルウェーハ製造方法において、エピタキシャル成長後の冷却過程の７５０℃〜６５０℃を５００℃／分よりも大きな速度で急冷する。または、冷却過程での７２０℃以上の温度において表面に保護膜を成長させる、または、基板として用いるシリコンウェーハが主表面の｛１１０｝から主表面と直交する〈１１０〉方向あるいは〈１１１〉方向へ４．６°（±１．６°以内）傾いた基板を用い、７０５℃±１５℃でアニールする。
【選択図】図１

Description

この発明は、主表面が｛１１０｝であるシリコンエピタキシャルウェーハおよびその製造方法、より詳細にはウェーハ表面の粗さが小さく高品位のシリコンエピタキシャルウェーハおよびその製造方法に関する。
シリコンエピタキシャルウェーハの基板としては、主表面が｛１００｝あるいは｛１１１｝の単結晶基板が一般的であるが、一部の特殊なＭＰＵや半導体圧力センサ用途向け等に｛１１０｝単結晶基板を用いる場合がある。
主表面が｛１１０｝の単結晶基板を用いて製造したシリコンエピタキシャルウェーハは、その表面に、図６に示すような、周期的な帯状凹凸や面アレが発生する場合がある。
その表面粗さは、例えば原子間力顕微鏡ＡＦＭにて測定した際の粗さ（Ｒｍｓ）が０．２ｎｍ以上、Ｐ−Ｖ値が１．５ｎｍ以上になる場合がある。
このような凹凸や面アレが大きな場合は、高輝度集光燈下において目視観察を行うと、白あるいは茶色あるいは虹色といった色が付いて見えたり、あるいはくもって見えたりする。この面アレの原因は、例えば非特許文献１に記載されているような、Ｓｉ（１１０）表面のファセット構造の形成が原因である可能性が高い。これらのファセット構造の形成による凹凸があまりにも大きくなると、例えば半導体デバイスを作製した際には特性不良を引き起こす可能性がある。
このため、このような表面の凹凸や面アレは低減する必要がある。
Ｙａｍａｍｏｔｏ ｅｔ ａｌ．， Ｊ．Ａｐｐｌ． Ｐｙｈｓ． Ｖｏｌ．７５，Ｎｏ．５，１（１９９４）
上述したように、面方位が（１１０）（±０．５°）の単結晶シリコン基板に、（１００）単結晶シリコン基板と同様にエピタキシャル成長を行う。すると、図６のＡＦＭ測定結果に示すように、数ｎｍ〜数十μｍ程度の周期的な縞状凹凸、または、ファセットが形成された凹凸を有する表面が形成されることがある。
このような凹凸や、面アレが大きな場合、高輝度集光燈下において目視観察を行うと、白色、茶色あるいは虹色といった色が付いて見えたり、くもって見える。
また、これに半導体デバイスを作製した際には特性不良を引き起こす可能性がある。このため、このような表面の凹凸や面アレは低減する必要がある。
この発明は、上記問題点に鑑みてなされたものであって、主表面が｛１１０｝であるシリコンエピタキシャルウェーハを製造するにあたって、表面凹凸を低減した高品位のシリコンエピタキシャルウェーハを製造する方法を提供することを目的としている。
この発明は、表面凹凸を低減した高品位のシリコンエピタキシャルウェーハを提供することを目的としている。
請求項１に記載した発明は、主表面が｛１１０｝であるシリコンエピタキシャルウェーハを製造するにあたり、この主表面へのシリコンのエピタキシャル成長の後、そのシリコンエピタキシャルウェーハについてその冷却過程における７５０℃〜６５０℃の領域を５００℃／分よりも大きい速度で急冷するシリコンエピタキシャルウェーハの製造方法である。
エピタキシャル成長後の冷却過程にて７５０℃〜６５０℃の温度領域を急冷することにより、エピタキシャルウェーハ表面上のシリコン原子のマイグレーションを抑制することができる。よって、Ｓｉ（１１０）に特有のファセット構造の形成が低減され、その結果として表面凹凸の低減が可能となる。
５００℃／分よりも大きな速度とした理由は、５００℃／分よりも小さい冷却速度では、エピタキシャルウェーハ表面上のシリコン原子のマイグレーションを抑制することができないためである。
請求項２に記載した発明は、主表面が｛１１０｝であるシリコンエピタキシャルウェーハを製造するにあたり、この主表面にシリコンのエピタキシャル成長の後、そのシリコンエピタキシャルウェーハの冷却過程における、７２０℃以上の温度において、その主表面にパッシベーション膜を成長させるシリコンエピタキシャルウェーハの製造方法である。
表面ファセット構造が形成される温度領域である７２０℃〜６９０℃において、表面ファセット構造を形成させないためには、７２０℃以上の温度領域において表面のシリコン原子を移動（マイグレーション）できないように固定することが必要である。そのため、表面にシリコン単結晶以外を製膜することが有効である。
この膜としては、ＲＴＮ(Rapid Thermal Nitridation)あるいはＬＰＣＶＤ法で形成される窒化膜、その他にはＲＴＯ(Rapid Thermal Oxidation)酸化膜あるいはオゾンパッシベーション膜等が適用可能である。
特にＲＴＮによる窒化膜は、Ｎａ等のアルカリ金属あるいはＨ２Ｏの透過防止を目的としたパッシベーション膜、酸化やエッチング時のマスク材、さらにはキャパシタ容量膜としても適用可能である。これらの表面パッシベーション膜は、エピタキシャル成長チャンバー内あるいは別チャンバーへ搬送後に製膜実施される。酸化の場合は安全を考慮すると別チャンバー搬送後の実施が望ましい。
表面粗さを低減する目的においては、パッシベーション膜の厚さは１ｎｍ以下で十分である。このパッシベーション膜を後の工程にて使用する場合、その目的に合わせた膜厚に製膜される。
請求項３に記載した発明は、上記パッシベーション膜は、窒化膜または酸化膜である請求項２に記載のシリコンエピタキシャルウェーハの製造方法である。
窒化膜では、他の膜よりも、特にＲＴＮによる窒化膜は、Ｎａ等のアルカリ金属あるいはＨ２Ｏの透過防止を目的としたパッシベーション膜、酸化やエッチング時のマスク材、さらにはキャパシタ容量膜としても適用可能であるという利点がある。酸化膜は、他の膜に比較して製膜が低コストおよび容易であること、さらに膜除去が容易で有ること等のメリットを有する。
請求項４に記載した発明は、主表面が｛１１０｝であるシリコンエピタキシャルウェーハを製造するにあたり、シリコンをエピタキシャル成長させる単結晶基板として、主表面の｛１１０｝面からのミスオリエンテーションアングルが、この主表面と直交する〈１１０〉方向あるいは〈１１１〉方向へ３．０〜６．２°傾いたシリコン単結晶基板を用いたシリコンエピタキシャルウェーハの製造方法である。
高さが１．９ｎｍの単原子ステップ構造が規則正しく並んだ、表面粗さ（Ｐ−Ｖ値）の非常に小さな表面が、広い領域にわたって形成される。
３．０〜６．２°とした理由は、高さが１．９ｎｍの単原子ステップ構造が規則正しく並んだ、表面粗さ（Ｐ−Ｖ値）の非常に小さな表面は、｛１１０｝面から〈１１０〉方向あるいは〈１１１〉方向へ４．６°傾いた面に形成される。従って４．６°±０°が理想ではあるが、若干の許容誤差および加工誤差等を考慮して４．６°±１．６°（→３．０〜６．２°）と定義した。
請求項５に記載した発明は、上記エピタキシャル成長の後の冷却過程において、設定温度において１０秒以上アニールする請求項４に記載のシリコンエピタキシャルウェーハの製造方法である。
このアニールの実施により、単原子ステップ構造がより明確に規則正しく形成される。
この単原子ステップ構造（（１５，１７，１）ファセット構造）の形成は、例えばJ. Appl. Phys. 75 (5), 1 March 1994等により報告されている。
ここで、この表面は、一般的にいう面アレが発生している分類のものであり、目視観察を行うと虹色のような色が見える状態である。しかしながら、表面原子レベルでは、非常に平坦なテラス面が規則正しく形成された領域が広範囲におよぶ粗さの小さな表面が形成可能である。
１０秒未満では規則正しい単原子ステップ構造の形成がウェーハ全面におよび難く、部分的に面アレが改善できていない領域が残存する可能性が有る。好ましくは、１〜２分とする。
請求項６に記載した発明は、上記アニールする設定温度が６９０〜７２０℃である請求項５に記載のシリコンエピタキシャルウェーハの製造方法である。
６９０〜７２０℃とした理由は、７２０℃以上の温度ではファセットが形成されず、非常に平坦な表面であり、従って面アレは存在しない。
降温プロセスにおける７２０℃〜６９０℃の温度領域で単原子ステップ構造が形成されるため、この単原子ステップ構造をより広い面積でより規則正しく形成させるためには７２０℃〜６９０℃温度領域滞在時間を長くする必要が有るためである。
請求項７に記載の発明は、主表面が｛１１０｝で、その主表面へのシリコンのエピタキシャル成長後の冷却過程における７５０℃〜６５０℃の領域を５００℃／分よりも大きい速度で急冷することにより製造されたシリコンエピタキシャルウェーハである。
このエピタキシャルウェーハにあっては、Ｓｉ（１１０）に特有のファセット構造が形成されず、表面凹凸が低減されている。
請求項８に記載の発明は、主表面が｛１１０｝で、その主表面へのシリコンのエピタキシャル成長の後の冷却過程における、７２０℃以上の温度において、この主表面にパッシベーション膜を成長させることにより製造されたシリコンエピタキシャルウェーハである。
パッシベーション膜によりエピタキシャルウェーハ表面にファセット構造が形成されることがない。
請求項９に記載の発明は、シリコンをエピタキシャル成長させるシリコン単結晶基板として、主表面の｛１１０｝面からのミスオリエンテーションアングルが、主表面と直交する〈１１０〉方向あるいは〈１１１〉方向へ３．０〜６．２°傾いた基板を用いたシリコンエピタキシャルウェーハである。
このエピタキシャルウェーハでは、その高さが１．９ｎｍの単原子ステップ構造が規則正しく並んだ、表面粗さの非常に小さな表面が、広い領域にわたって形成される。
請求項１０に記載の発明は、その主表面にシリコンがエピタキシャル成長されたシリコンエピタキシャルウェーハが、その冷却過程において、設定温度で１０秒間以上アニールされたシリコンエピタキシャルウェーハである。
請求項１１に記載の発明は、上記アニールの設定温度は６９０〜７２０℃である請求項１０に記載のシリコンエピタキシャルウェーハである。
請求項１に記載の発明方法によれば、ウェーハ表面上のシリコン原子のマイグレーションを抑制することができ、Ｓｉ（１１０）に特有のファセット構造の形成が低減され、その結果として表面凹凸の低減が可能となる。
請求項２，３に記載の発明方法によれば、７２０℃以上の温度領域において、パッシベーション膜により、表面のシリコン原子は移動することができない。その結果、ウェーハ表面にファセット構造が形成されることがない。
請求項４，５に記載した発明方法によれば、高さが１．９ｎｍの単原子ステップ構造が規則正しく並んだ、表面粗さの非常に小さな表面が、広い領域にわたって形成される。また、アニールにより、単原子ステップ構造がより明確に規則正しく形成される。表面原子レベルでは、非常に平坦なテラス面が規則正しく形成された領域が広範囲におよぶ粗さの小さな表面が形成可能である。
以下、この発明に係るシリコンエピタキシャルウェーハの製造方法の実施の形態を図面に基づいて説明する。
図１、図３、図４は、この発明に係るシリコンエピタキシャルウェーハの製造レシピ（温度条件）を記したものである。いずれの図にあっても縦軸は温度を、横軸は時間を示している。
エピタキシャル成長後の降温過程において、図１の製法では７５０〜６５０℃の温度領域を通常条件より急冷している。図２はこの図１の製造レシピにより作製したシリコンエピタキシャルウェーハの表面をＡＦＭで測定した結果を示す模式図である。
図３は、７２０℃以上の温度においてウェーハ表面にパッシベーション膜を成長するレシピである。
そして、図４は、７０５℃±１５℃でアニールするレシピを示している。
また、比較のため、これまでの一般的なシリコンエピタキシャルウェーハの製造レシピを図５に示す。図６は、図５の通常レシピにおいて反応炉から取り出されたエピタキシャルシリコンウェーハをＡＦＭ（原子間力顕微鏡）にて観察した結果を模式的に示している。
この従来のレシピによれば、上述したように、粗さ（Ｒｍｓ）は０．２ｎｍ以上、Ｐ−Ｖ値が１．５ｎｍ程度であり、図６中左上から右下にかけて約０．１μｍ間隔の周期的縞状凹凸が観察されている。
これに対して、図１のレシピでは、エピタキシャル成長後の降温過程において、ウェーハ温度が７５０℃以下において、ウェーハ表面に不活性ガスあるいは窒素ガスのような不反応ガスあるいはキャリヤガス（水素）を吹き付けてウェーハ表面を５００℃／分よりも大きな速度にて急冷する。
これにより、（１１０）表面に特徴的なファセット構造の形成される温度領域（７２０〜６９０℃）をより短時間で通過させることにより、ランダムなファセット構造の形成が低減され、表面凹凸の比較的小さなシリコンエピタキシャルウェーハが製造可能である。
一方、図３に示すレシピでは、（１１０）表面に特徴的なファセット構造の形成される温度領域（７２０〜６９０℃）において表面シリコンを不活性（ウェーハ表面のシリコン原子が移動できない）な状態にするため、ファセット構造の形成される温度領域（７２０〜６９０℃）より高い温度領域にて、表面パッシベーション膜を形成する。
パッシベーション膜成長により、ファセット構造が形成される温度領域で表面のシリコン原子が移動できないため、ファセットが形成されない。このため、非常に凹凸の小さな表面が形成可能である。
必要により、エピタキシャル成長後、洗浄、エッチング等により、このパッシベーション膜は除去される。
図４のレシピは、図１のレシピおよび図３のレシピとは全くコンセプトが異なった方法である。
目視レベルではくもって見える表面状態ではあるが、原子レベルで見ると非常に平坦なファセット面をより広い面積で形成させるため、それに適したミスオリエンテーションアングルの基板（主表面と直交する｛１１０｝方向あるいは｛１１１｝方向へ４．６°±１．６°）を用い、ファセット構造の形成される温度領域をより長時間滞在させるため、故意にアニールすることを特徴としている。
この結果、表面は原子的に平坦なシリコンエピタキシャルウェーハが製造できる。
次に、この発明に係るシリコンエピタキシャルウェーハの製造方法を用いて、実際にシリコンエピタキシャルウェーハの作製例を示す。
本実施例においては、初期酸素濃度 [Ｏｉ] =１４×１０１７ａｔｏｍｓ／ｃｍ３（換算係数４．８１×１０１７ａｔｏｍｓ／ｃｍ３、以下全て同様の換算係数を使用）のＣＺ法により引き上げられた単結晶から製造された直径２００ｍｍのシリコン(１１０)基板を用いた。
通常のエピタキシャル成長条件（図５）において成長させたウェーハ表面は図６のような周期的な凹凸形状が形成されており、Ｒｍｓが０．２ｎｍ以上、Ｐ−Ｖ値が１．５ｎｍ程度の表面が形成されている。
これに対し、同一仕様のウェーハを用いてエピタキシャル成長後の降温時にウェーハ表面温度が８００℃まで下がった状態で、表面にＡｒガスを吹き付け、８００℃〜６００℃の温度領域を５００℃／分以下の急冷を行う図１の条件にてエピタキシャル成長させたウェーハ表面は、図２の様な表面状態であり、Ｒｍｓは０．１５ｎｍ以下、Ｐ−Ｖ値は１．２ｎｍ以下であり、表面粗さが低減されていた。
なお、エピタキシャル膜厚は２．７μｍである。
本実施例においては、実施例１と同仕様のシリコン(１１０)基板を使用した。
エピタキシャル成長条件は、図３のグラフを用い、エピタキシャル成長後８５０℃を下回らない範囲内で降温する間に隣接した別反応炉へ移送し、その炉内において８５０℃を保持した状態でＮＨ３ガスを１０秒間導入した後、窒素ガス置換を実施しながら降温プロセス条件を継続実施した。
約１ｎｍの薄い窒化膜が形成されたエピタキシャルウェーハ表面は、図６のような周期構造は観察されなかった。
この場合、エピタキシャル膜厚は２．７μｍである。
本実施例においては、初期酸素濃度 [Ｏｉ] =１４×１０１７ａｔｏｍｓ／ｃｍ３（換算係数４．８１×１０17ａｔｏｍｓ／ｃｍ３、以下全て同様の換算係数を使用）のＣＺ法により引き上げられた単結晶から製造された直径２００ｍｍのシリコン(１１０)基板を用いた。
このウェーハはスライス時に主表面の結晶方位を[１１０]から[−１１０]方向へ４．６度の傾斜角度に、[１−１２]方向へは０．０５度未満の傾斜角度になるよう加工を行った。
図４の条件において、エピタキシャル成長後の降温過程にて、６９５℃にて２分間アニールした後、通常降温プロセスを継続実施した。
本条件にて作製したエピタキシャルウェーハ表面は、目視では表面が虹色に着色して見えるが、ＡＦＭにて観察したところ原子的には非常に平坦な規則的な表面が形成されている様子が確認された。
この場合、エピタキシャル膜厚は２．７μｍである。
この発明の実施例１に係る製造条件を示すグラフである。 この発明の実施例１に係る製造条件にて製造されたシリコンエピタキシャルウェーハ表面の一部を示すＡＦＭ図である。 この発明の実施例２に係る製造条件を示すグラフである。 この発明の実施例３に係る製造条件を示すグラフである。 従来のエピタキシャルウェーハの製造条件を示すグラフである。 従来の製造条件にて製造されたシリコンエピタキシャルウェーハ表面の一部を示すＡＦＭ図である。

Claims (11)

  1. 主表面が｛１１０｝であるシリコンエピタキシャルウェーハを製造するにあたり、
    この主表面へのシリコンのエピタキシャル成長の後、そのシリコンエピタキシャルウェーハについてその冷却過程における７５０℃〜６５０℃の領域を５００℃／分よりも大きい速度で急冷するシリコンエピタキシャルウェーハの製造方法。
  2. 主表面が｛１１０｝であるシリコンエピタキシャルウェーハを製造するにあたり、
    この主表面にシリコンのエピタキシャル成長の後、そのシリコンエピタキシャルウェーハの冷却過程における、７２０℃以上の温度において、その主表面にパッシベーション膜を成長させるシリコンエピタキシャルウェーハの製造方法。
  3. 上記パッシベーション膜は、窒化膜または酸化膜である請求項２に記載のシリコンエピタキシャルウェーハの製造方法。
  4. 主表面が｛１１０｝であるシリコンエピタキシャルウェーハを製造するにあたり、
    シリコンをエピタキシャル成長させる単結晶基板として、主表面の｛１１０｝面からのミスオリエンテーションアングルが、この主表面と直交する〈１１０〉方向あるいは〈１１１〉方向へ３．０〜６．２°傾いたシリコン単結晶基板を用いたシリコンエピタキシャルウェーハの製造方法。
  5. 上記エピタキシャル成長の後の冷却過程において、設定温度において１０秒以上アニールする請求項４に記載のシリコンエピタキシャルウェーハの製造方法。
  6. 上記アニールする設定温度が６９０〜７２０℃である請求項５に記載のシリコンエピタキシャルウェーハの製造方法。
  7. 主表面が｛１１０｝で、
    その主表面へのシリコンのエピタキシャル成長後の冷却過程における７５０℃〜６５０℃の領域を５００℃／分よりも大きい速度で急冷することにより製造されたシリコンエピタキシャルウェーハ。
  8. 主表面が｛１１０｝で、
    その主表面へのシリコンのエピタキシャル成長の後の冷却過程における、７２０℃以上の温度において、この主表面にパッシベーション膜を成長させることにより製造されたシリコンエピタキシャルウェーハ。
  9. シリコンをエピタキシャル成長させるシリコン単結晶基板として、主表面の｛１１０｝面からのミスオリエンテーションアングルが、主表面と直交する〈１１０〉方向あるいは〈１１１〉方向へ３．０〜６．２°傾いた基板を用いたシリコンエピタキシャルウェーハ。
  10. その主表面にシリコンがエピタキシャル成長されたシリコンエピタキシャルウェーハが、その冷却過程において、設定温度で１０秒間以上アニールされたシリコンエピタキシャルウェーハ。
  11. 上記アニールの設定温度は６９０〜７２０℃である請求項１０に記載のシリコンエピタキシャルウェーハ。
JP2004285369A 2004-09-29 2004-09-29 シリコンエピタキシャルウェーハの製造方法 Active JP3979412B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004285369A JP3979412B2 (ja) 2004-09-29 2004-09-29 シリコンエピタキシャルウェーハの製造方法
US11/235,091 US7709357B2 (en) 2004-09-29 2005-09-27 Silicon epitaxial wafer and method for manufacturing the same
US11/907,572 US20080048300A1 (en) 2004-09-29 2007-10-15 Silicon epitaxial wafer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004285369A JP3979412B2 (ja) 2004-09-29 2004-09-29 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2006100596A true JP2006100596A (ja) 2006-04-13
JP3979412B2 JP3979412B2 (ja) 2007-09-19

Family

ID=36099768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004285369A Active JP3979412B2 (ja) 2004-09-29 2004-09-29 シリコンエピタキシャルウェーハの製造方法

Country Status (2)

Country Link
US (2) US7709357B2 (ja)
JP (1) JP3979412B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
WO2011145279A1 (ja) * 2010-05-20 2011-11-24 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
EP1973150A1 (en) * 2007-03-20 2008-09-24 S.O.I. Tec Silicon on Insulator Technologies S.A. A (110) oriented silicon substrate and a bonded pair of substrates comprising said (110) oriented silicon substrate and corresponding methods of fabricating same
US8183667B2 (en) * 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US7915067B2 (en) * 2008-07-09 2011-03-29 Eastman Kodak Company Backside illuminated image sensor with reduced dark current
WO2012105055A1 (ja) 2011-02-04 2012-08-09 株式会社日立製作所 光学フィルタリング方法とそのデバイスおよび基板上欠陥検査方法とその装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349394A (en) * 1979-12-06 1982-09-14 Siemens Corporation Method of making a zener diode utilizing gas-phase epitaxial deposition
JPH04324621A (ja) 1991-04-24 1992-11-13 Oki Electric Ind Co Ltd 半導体薄膜の形成方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP3888416B2 (ja) 2000-03-09 2007-03-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
JP3885692B2 (ja) * 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
US7041561B2 (en) * 2004-03-31 2006-05-09 Agere Systems Inc. Enhanced substrate contact for a semiconductor device
US7187059B2 (en) * 2004-06-24 2007-03-06 International Business Machines Corporation Compressive SiGe <110> growth and structure of MOSFET devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法
US9340900B2 (en) 2006-09-06 2016-05-17 Sumco Corporation Epitaxial wafer and method of producing same
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
JP5212472B2 (ja) * 2008-06-10 2013-06-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
US8815710B2 (en) 2008-06-10 2014-08-26 Sumco Corporation Silicon epitaxial wafer and method for production thereof
WO2011145279A1 (ja) * 2010-05-20 2011-11-24 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
DE112011101708T5 (de) 2010-05-20 2013-02-28 Shin-Etsu Handotai Co., Ltd. Epitaktischer Siliziumwafer und Verfahren zur Herstellung desselben
US8729676B2 (en) 2010-05-20 2014-05-20 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and method for manufacturing the same

Also Published As

Publication number Publication date
JP3979412B2 (ja) 2007-09-19
US20080048300A1 (en) 2008-02-28
US20060068568A1 (en) 2006-03-30
US7709357B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
KR100710435B1 (ko) 반도체소자 및 반도체소자의 제조 방법
KR101369577B1 (ko) ＳｉＣ 에피택셜 웨이퍼 및 그 제조 방법
KR101119728B1 (ko) 대면적, 균일한 저전위 밀도 ＧａＮ 기판 및 그 제조방법
US7977219B2 (en) Manufacturing method for silicon wafer
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
WO2011074453A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
KR20100138879A (ko) Ａｌ계 Ⅲ족 질화물 단결정층을 갖는 적층체의 제조 방법, 그 제법으로 제조되는 적층체, 그 적층체를 사용한 Ａｌ계 Ⅲ족 질화물 단결정 기판의 제조 방법, 및, 질화알루미늄 단결정 기판
US7709357B2 (en) Silicon epitaxial wafer and method for manufacturing the same
JP2007182330A (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
KR20120024970A (ko) 실리콘 웨이퍼의 열처리 방법
JP2008222509A (ja) ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
US20080038526A1 (en) Silicon Epitaxial Wafer And Manufacturing Method Thereof
TW200423509A (en) Nitride semiconductor device and method for manufacturing same
JP2010034195A (ja) シリコンウェーハおよびその製造方法
JP4711167B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5350623B2 (ja) シリコンウエハの熱処理方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
US20080166891A1 (en) Heat treatment method for silicon wafer
JP2002020200A (ja) エピタキシャルシリコンウェーハの製造方法
JP2000260711A (ja) 半導体基板製造方法
JP5906006B2 (ja) シリコンウェーハの製造方法
JP2011006304A (ja) 窒化物半導体基板およびその製造方法
JP4943172B2 (ja) シリコンエピタキシャル膜を有するｓｏｓ基板の形成法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070618

R150 Certificate of patent or registration of utility model

Ref document number: 3979412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250