JPWO2015159949A1 - 炭化珪素エピタキシャルウエハおよびその製造方法 - Google Patents

炭化珪素エピタキシャルウエハおよびその製造方法 Download PDF

Info

Publication number
JPWO2015159949A1
JPWO2015159949A1 JP2016513829A JP2016513829A JPWO2015159949A1 JP WO2015159949 A1 JPWO2015159949 A1 JP WO2015159949A1 JP 2016513829 A JP2016513829 A JP 2016513829A JP 2016513829 A JP2016513829 A JP 2016513829A JP WO2015159949 A1 JPWO2015159949 A1 JP WO2015159949A1
Authority
JP
Japan
Prior art keywords
silicon carbide
epitaxial wafer
growth layer
carbide epitaxial
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016513829A
Other languages
English (en)
Other versions
JP6195426B2 (ja
Inventor
恵子 升本
恵子 升本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2015159949A1 publication Critical patent/JPWO2015159949A1/ja
Application granted granted Critical
Publication of JP6195426B2 publication Critical patent/JP6195426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y10T428/24529—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface and conforming component on an opposite nonplanar surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明の課題は低オフ角の炭化珪素エピタキシャルウエハに対し、高Ｃ/Ｓｉ比での成長においても異種ポリタイプの混入を抑制し、信頼性の高い高耐圧炭化珪素半導体素子を形成可能な炭化珪素エピタキシャルウエハを提供することである。本発明のエピタキシャルウエハは、α型の結晶構造を有し、(０００１)Ｓｉ面または(０００−１)Ｃ面を０°よりも大きく４°未満傾斜させた炭化珪素基板上にエピタキシャル成長層が配される炭化珪素エピタキシャルウエハであって、炭化珪素基板表面において、高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングの占める割合が９０％以上であることを特徴とする。

Description

本発明は、炭化珪素基板と炭化珪素エピタキシャル成長層の界面には凹凸構造があり、エピタキシャル成長層の表面は平坦な炭化珪素エピタキシャルウエハに関する。
パワー半導体素子は、電力変換時のエネルギー損失を低減し、省エネルギー化を期待できる。これまで、パワー半導体素子は、シリコン(Ｓｉ)半導体を用いて性能を向上させてきたが、Ｓｉ半導体素子は、Ｓｉの物性限界のため、これ以上の性能向上が見込めない状況となってきている。
一方、炭化珪素(ＳｉＣ)は、Ｓｉに比べて絶縁破壊電界強度が約１０倍、禁制帯幅と熱伝導率が約３倍という優れた物性を持っており、パワー半導体素子の更なる性能向上が期待でき、これを用いたＳｉＣ半導体の早急な普及が求められている。
ＳｉＣには、多くのポリタイプが存在するが、電力変換用次世代半導体素子として期待されているＳｉＣ半導体素子用のＳｉＣ基板には、４Ｈ型のポリタイプを有するものが一般的に使用されている。また、ステップ制御エピタキシー技術を使用する観点から、オフ角を有する４Ｈ-ＳｉＣ基板が主流とされている。オフ角が４°未満、特に１°以下の低オフ角のＳｉＣ基板上に、有効にエピタキシャル成長層を形成させることができれば、ＳｉＣ半導体素子の製造コストの低減やＳｉＣ半導体素子特性の異方性の抑制ができ、これに伴い広く社会に有効利用されることが期待されている。
ＳｉＣ基板には、通常、ＳｉＣインゴットから切り出す際に、(０００１)Ｓｉ面または(０００−１)Ｃ面から所定のオフ角が付けられる。切り出されたＳｉＣ基板は、研磨等で表面加工された後、基板表面上にエピタキシャル成長層が形成されたエピタキシャルウエハの状態で使用される。
ここで、エピタキシャル成長層に異種ポリタイプが混入したり、キャリア捕獲中心が多くなったりすると、その上に作製される半導体素子の性能や信頼性が低下する。また、エピタキシャル成長層に不純物窒素の取り込みが多いと、その不純物窒素濃度以上の範囲での濃度制御しかできないため、窒素濃度の制御範囲が狭くなり、その上に高耐圧の半導体素子を作製することが困難になる。信頼性の高い、高耐圧の半導体素子を作製するためには、エピタキシャル成長層の異種ポリタイプの混入、キャリア捕獲中心の発生および不純物窒素の取り込みを抑制することが不可欠である。
ところで、ＳｉＣ基板のオフ角が小さくなるほどエピタキシャル成長層に異種ポリタイプが混入しやすいことが知られており、異種ポリタイプの混入を抑制できるオフ角として、現在はオフ角が４°の基板が主流とされている。オフ角が４°未満、特に１°以下の基板上にエピタキシャル成長層を形成させるときに、異種ポリタイプの混入を抑制するためには、炭素原子と珪素原子の原子数比(Ｃ/Ｓｉ比)が低い原料ガスを導入することが必要であることが報告されている(特許文献１、非特許文献１参照)。
しかしながら、低いＣ/Ｓｉ比でエピタキシャル成長層を形成させると、炭素空孔起因のキャリア捕獲中心および不純物窒素の取り込みが増加するという課題がある(非特許文献２、非特許文献３参照)。
特開２００８−２６０６５０号公報
ECS Journal of Solid State Science and Technology, Vol.2,pp.N3012-Ｎ3017,6 June 2013 Journal of Applied Physics, Vol.101, pp.053709-1-053709-4,9 March 2007 Materials Science and Engineering: R, Vol.20,pp.125-166,5 November 1996
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、低オフ角の炭化珪素エピタキシャルウエハに対し、高Ｃ/Ｓｉ比での成長においても異種ポリタイプの混入の抑制を可能とし、信頼性の高い高耐圧炭化珪素半導体素子を形成可能な炭化珪素エピタキシャルウエハを提供することを目的とする。
前記課題を解決するため、本発明者が鋭意検討を行った結果、成長前の炭化珪素基板にステップバンチングを発生させることで、高Ｃ/Ｓｉ比での成長においても異種ポリタイプの混入を抑制することができることの知見を得た。通常、前記オフ角を有する４Ｈ-ＳｉＣ基板は、ｃ軸方向の１ユニットセルの長さである１ｎｍの高さを持つステップと平坦なテラスとからなるステップテラス構造を有しており、ステップバンチングとは、この高さ１ｎｍのステップが複数個統合された状態のことを言う。
本発明は、前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。
（１）α型の結晶構造を有し、(０００１)Ｓｉ面を０°よりも大きく１°以下傾斜させた炭化珪素基板上にエピタキシャル成長層が配される炭化珪素エピタキシャルウエハであって、前記炭化珪素基板表面と前記エピタキシャル成長層との界面近傍のステップテラスに直交する断面において、高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングの占める割合が９０％以上であることを特徴とする炭化珪素エピタキシャルウエハ。
（２）α型の結晶構造を有し、(０００１)Ｓｉ面または(０００−１)Ｃ面を０°よりも大きく４°未満傾斜させた炭化珪素基板上にエピタキシャル成長層が配される炭化珪素エピタキシャルウエハであって、前記炭化珪素基板表面と前記エピタキシャル成長層との界面近傍のステップテラスに直交する断面において、高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングの占める割合が９０％以上であることを特徴とする炭化珪素エピタキシャルウエハ。
（３）前記(１)または(２)に記載の炭化珪素エピタキシャルウエハで、エピタキシャル成長層の表面ラフネスが０より大きく、０.１ｎｍ以下であることを特徴とする炭化珪素エピタキシャルウエハ。
（４）前記(１)乃至(３)に記載のエピタキシャルウエハで、異種ポリタイプの密度が０より大きく０.２個/ｃｍ2以下であることを特徴とする炭化珪素エピタキシャルウエハ。
（５）炭化珪素エピタキシャルウエハの製造方法であって、
α型の結晶構造を有し、(０００１)Ｓｉ面または(０００−１)Ｃ面を０°よりも大きく４°未満傾斜させた炭化珪素基板を準備する工程と、
水素雰囲気で所定の温度に加熱された前記炭化珪素基板の表面に略４０分以上水素エッチングを行いステップバンチングを構成する工程と、
前記ステップバンチングが構成された炭化珪素基板表面上に、Ｃ/Ｓｉ比が２以上となる条件下で、炭化珪素エピタキシャル成長層を作製する工程と、
前記作製したエピタキシャル成長層表面に化学機械研磨を施工して該表面を平坦化して炭化珪素エピタキシャルウエハを作製する工程と、
を有することを特徴とする炭化珪素エピタキシャルウエハの製造方法。
（６）前記所定の温度は１,５００℃〜１,８００℃であることを特徴とする(５)に記載する炭化珪素エピタキシャルウエハの製造方法。
（７）前記作製された炭化珪素エピタキシャルウエハにおいて前記炭化珪素基板表面と前記エピタキシャル成長層との界面近傍のステップテラスに直交する断面において、高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングの占める割合が９０％以上であることを特徴とする(５)乃至(６)のいずれか１項に記載する炭化珪素エピタキシャルウエハの製造方法。
本発明によれば、従来技術における前記諸問題を解決することができ、低オフ角の炭化珪素基板に対し、高Ｃ/Ｓｉ比での成長においても異種ポリタイプの混入の抑制を可能とし、信頼性の高い高耐圧炭化珪素半導体素子を形成可能な炭化珪素エピタキシャルウエハを提供することができる。
本発明のプロセスの説明図である。 実施例１で作製したエピタキシャルウエハのＡＦＭ像と断面プロファイルを示す図である。 実施例１の水素エッチング工程の条件に基づいて作製した観察用基板のＡＦＭ像とステップテラスと直交する断面プロファイルを示す図である。 比較例１の水素エッチング工程の条件に基づいて作製した観察用基板のＡＦＭ像とステップテラスと直交する断面プロファイルを示す図である。 前記ステップバンチングが生じている箇所のＡＦＭ測定により得られたステップテラスと直交する断面プロファイルを示す図である。 実施例１、２及び比較例１〜３に係る炭化珪素基板表面の前記ステップバンチングが占める割合と３Ｃ混入による積層欠陥密度の関係のグラフを示す図である。
(炭化珪素エピタキシャルウエハ)
本発明の炭化珪素エピタキシャルウエハは、α型の結晶構造を有し、(０００１)Ｓｉ面または(０００−１)Ｃ面を０°よりも大きく４°未満傾斜させた炭化珪素基板上にエピタキシャル成長層が配される炭化珪素エピタキシャルウエハであって、炭化珪素基板表面において、高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングの占める割合が９０％以上であることを特徴とする。
本発明のプロセスの説明図を図１に示す。前記炭化珪素基板に水素エッチングを行い、ステップバンチングを発生させた後、高Ｃ/Ｓｉ比の条件でエピタキシャル成長層を形成する。エピタキシャル成長層形成後に、エピタキシャル成長層の表面を化学機械研磨やドライエッチングを用いて平坦化する。
前記炭化珪素基板にステップバンチングが発生しているか否かの測定としては、前記炭化珪素エピタキシャルウエハを切断し、ＳＥＭ(Scanning Electron Microscopy)断面測定やＴＥＭ(Transmission Electron microscopy)断面測定で前記炭化珪素基板と前記エピタキシャル成長層の界面を観察することにより行うことができる。前記炭化珪素基板と前記エピタキシャル成長層は、含まれている不純物の種類や濃度の違いから、ＳＥＭ測定やＴＥＭ測定におけるコントラストが異なるため、前記界面を特定することができる。その結果、前記炭化珪素基板表面の形状が観察できる。
α型の結晶構造を有する炭化珪素基板として代表的な４Ｈの結晶構造を有する炭化珪素基板を用意した。この炭化珪素基板は、(０００１)Ｓｉ面を＜１１−２０＞方向へ０.９°傾斜させた基板表面を有している。
この炭化珪素基板を、ホットウォールＣＶＤ装置の反応炉内に設置して、以下のように実施例１に係る炭化珪素エピタキシャルウエハを製造した。
＜水素エッチング工程＞
反応炉内に水素ガスを１００ｓｌｍの流量で導入した状態で、反応炉内の圧力を６ｋＰａに保持し、高周波誘導加熱により、前記炭化珪素基板を１,７２５°まで加熱した。この状態での水素エッチングを４０分間行い、前記炭化珪素基板表面にステップバンチングを発生させた。
前記水素エッチング工程における温度条件としては、特に制限はなく、目的に応じて適宜選択することができるが、１,５００℃〜１,８００℃が好ましい。前記温度条件が１,５００℃未満であると前記水素エッチング工程に要する時間が長くなり製造コストが増加してしまうことがあり、１,８００℃を超えると炭化珪素エピタキシャルウエハ製造装置の耐熱性を確保することが困難になることがある。
＜エピタキシャル成長形成工程＞
次いで、反応炉内にシランを５０ｓｃｃｍ、プロパンを３３ｓｃｃｍの各流量で導入し、Ｃ/Ｓｉ比が２となる条件で、前記炭化珪素基板の基板表面上にエピタキシャル成長層を厚み１０μｍで形成した。
＜エピタキシャルウエハ表面平坦化工程＞
製造したエピタキシャルウエハの表面に化学機械研磨を施行し、表面を平坦化した。
以上により、実施例１に係る炭化珪素エピタキシャルウエハを作製した。
実施例１で作製したエピタキシャルウエハのＡＦＭ(Atomic Force Microscope)測定を行った。
図２に実施例１で作製したエピタキシャルウエハのＡＦＭ像とステップテラスと直交する断面プロファイルを示す。表面ラフネスは０.０８ｎｍであった。
(比較例１)
また、実施例１の水素エッチング工程において、エッチング時間を４０分から０分に変更したこと以外は同様にして、比較例１に係る炭化珪素エピタキシャルウエハを製造した。
＜異種ポリタイプの混入密度の算出＞
ＰＬ(Photoluminescence)測定による発光スペクトルの測定を行い、４Ｈ-ＳｉＣのバンド端起因および前記炭化珪素基板の不純物起因の発光以外の発光を示す欠陥を数えることにより異種ポリタイプの混入密度を算出した。その結果、実施例１で作製したエピタキシャルウエハでは、３Ｃバルクの発光を示す３Ｃ混入による積層欠陥密度が０.２個/ｃｍ2であり、その他の積層欠陥は存在しなかった。それに対し、比較例１で作製したエピタキシャルウエハでは、３Ｃ混入による積層欠陥密度が３.１個/ｃｍ2であり、その他の積層欠陥は存在しなかった。
＜測定＞
実施例１および比較例１の水素エッチング工程と同じ条件で、水素エッチング工程を実施して、観察用基板を作製した。
実施例１および比較例１の水素エッチング工程の条件に基づいて作製した観察用基板のＡＦＭ測定を行った。
図３および図４に、実施例１および比較例１の水素エッチング工程の条件に基づいて作製した観察用基板のＡＦＭ像と断面プロファイルを示す。
図５に、前記ステップバンチングが生じている箇所のＡＦＭ測定により得られた断面プロファイルを示す。ステップの統合数を分かりやすくするため、(０００１)Ｓｉ面を横軸に平行に表している。図５に示すように、前記炭化珪素基板表面には高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングが生じていることが分かる。
＜炭化珪素基板表面における前記ステップバンチングの占める割合の算出＞
基板表面の標高−１０ｎｍ(水素エッチングでできた凹凸の最低標高)から＋１０ｎｍ(水素エッチングでできた凹凸の最高標高)のステップテラスとの直交断面において、エッチング界面に平行な矩形１０μｍ×１０μｍの範囲のＡＦＭ測定像を任意に３箇所選び、前記ステップバンチングの存在する面積を全測定面積で割ることにより、炭化珪素基板表面における前記ステップバンチングの占める割合とした。
図３に示すように、実施例１の水素エッチング工程の条件に基づいて作製した観察用基板表面近傍では、高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングの占める割合が高いことが分かる。前記方法で算出すると、炭化珪素基板表面における前記ステップバンチングの占める割合は９３％であった。それに対し、比較例１の水素エッチング工程の条件に基づいて作製した観察用基板表面の前記割合は４４％であった。また高さ５ｎｍ未満のステップバンチングがあった場合に除外する面積は、ステップテラスとの直交断面プロファイルにおいて、ステップ高さが５ｎｍ未満である幅に、断面プロファイルの奥行である１０μｍを掛けた値とした。
本実施例は(０００１)Ｓｉ面の＜１１−２０＞方向０.９度の傾斜角で行ったが、傾斜角がより小さい場合は、ステップバンチングが発生しやすくなるため、エッチング時間が実施例より短くても同様の結果が得られる。傾斜角がより大きい場合には、ステップバンチングが発生しにくくなるが、エッチング時間を実施例より長く調整することで同様の結果が得られる。
（実施例２、比較例２，３）
実施例１の水素エッチング工程における水素エッチング温度及び水素エッチング時間を下記表１に示すように変更したこと以外は、実施例１と同様にして、実施例２及び比較例２，３に係る炭化珪素エピタキシャルウエハを製造した。
また、実施例１と同様にして測定した、炭化珪素基板表面の前記ステップバンチングが占める割合及び３Ｃ混入による積層欠陥密度を下記表１に併せて示す。
Figure 2015159949
上の表１に示すように、炭化珪素基板表面の前記ステップバンチングが占める割合が９０％以上である条件で、水素エッチング工程を実施した場合、３Ｃ混入による積層欠陥密度を０.２個/ｃｍ2以下とすることができている。
一方、炭化珪素基板表面の前記ステップバンチングが占める割合が９０％未満である条件で、水素エッチング工程を実施した場合、３Ｃ混入による積層欠陥密度は０.２個/ｃｍ2を大きく超える数値を示した。
ここで、炭化珪素基板表面の前記ステップバンチングが占める割合と３Ｃ混入による積層欠陥密度の関係について説明する。図６に、実施例１、２及び比較例１〜３に係る各炭化珪素エピタキシャルウエハにおける、炭化珪素基板表面の前記ステップバンチングが占める割合と３Ｃ混入による積層欠陥密度の関係のグラフを示す。３Ｃ混入による積層欠陥密度を０.２個/ｃｍ2以下に抑えるためには、炭化珪素基板表面の前記ステップバンチングが占める割合を９０％以上とする必要があることが確認される。

Claims (7)

  1. α型の結晶構造を有し、(０００１)Ｓｉ面を０°よりも大きく１°以下傾斜させた炭化珪素基板上にエピタキシャル成長層が配される炭化珪素エピタキシャルウエハであって、前記炭化珪素基板とエピタキシャル成長層との界面近傍のステップテラスに直交する断面において、高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングの占める割合が９０％以上であることを特徴とする炭化珪素エピタキシャルウエハ。
  2. α型の結晶構造を有し、(０００１)Ｓｉ面または(０００−１)Ｃ面を０°よりも大きく４°未満傾斜させた炭化珪素基板上にエピタキシャル成長層が配される炭化珪素エピタキシャルウエハであって、炭化珪素基板表面近傍のステップテラスに直交する断面において、高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングの占める割合が９０％以上であることを特徴とする炭化珪素エピタキシャルウエハ。
  3. 請求項１または２のいずれか１項に記載の炭化珪素エピタキシャルウエハで、エピタキシャル成長層の表面ラフネスが０より大きく、０.１ｎｍ以下であることを特徴とする炭化珪素エピタキシャルウエハ。
  4. 請求項１乃至３のいずれか１項に記載のエピタキシャルウエハで、異種ポリタイプの密度が０より大きく０.２個/ｃｍ2以下であることを特徴とする炭化珪素エピタキシャルウエハ。
  5. 炭化珪素エピタキシャルウエハの製造方法であって、
    α型の結晶構造を有し、(０００１)Ｓｉ面または(０００−１)Ｃ面を０°よりも大きく４°未満傾斜させた炭化珪素基板を準備する工程と、
    水素雰囲気で所定の温度に加熱された前記炭化珪素基板の表面に略４０分以上水素エッチングを行いステップバンチングを構成する工程と、
    前記ステップバンチングが構成された炭化珪素基板表面上に、Ｃ/Ｓｉ比が２以上となる条件下で、炭化珪素エピタキシャル成長層を作製する工程と、
    前記作製したエピタキシャル成長層表面に化学機械研磨を施工して該表面を平坦化して炭化珪素エピタキシャルウエハを作製する工程と、
    を有することを特徴とする炭化珪素エピタキシャルウエハの製造方法。
  6. 前記所定の温度は１,５００℃〜１,８００℃であることを特徴とする請求項５に記載する炭化珪素エピタキシャルウエハの製造方法。
  7. 前記作製された炭化珪素エピタキシャルウエハにおいて前記炭化珪素基板と前記エピタキシャル成長層との界面近傍のステップテラスに直交する断面において、高さ１ｎｍのステップが５個以上１０個以下統合されたステップバンチングの占める割合が９０％以上であることを特徴とする請求項５乃至６のいずれか１項に記載する炭化珪素エピタキシャルウエハの製造方法。


JP2016513829A 2014-04-18 2015-04-16 炭化珪素エピタキシャルウエハおよびその製造方法 Active JP6195426B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014086346 2014-04-18
JP2014086346 2014-04-18
PCT/JP2015/061713 WO2015159949A1 (ja) 2014-04-18 2015-04-16 炭化珪素エピタキシャルウエハおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2015159949A1 true JPWO2015159949A1 (ja) 2017-04-13
JP6195426B2 JP6195426B2 (ja) 2017-09-13

Family

ID=54324151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016513829A Active JP6195426B2 (ja) 2014-04-18 2015-04-16 炭化珪素エピタキシャルウエハおよびその製造方法

Country Status (4)

Country Link
US (1) US10329689B2 (ja)
JP (1) JP6195426B2 (ja)
CN (1) CN106233430B (ja)
WO (1) WO2015159949A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101960209B1 (ko) * 2015-02-18 2019-03-19 쇼와 덴코 가부시키가이샤 탄화규소 단결정 잉곳의 제조 방법 및 탄화규소 단결정 잉곳
US10229836B2 (en) * 2015-05-18 2019-03-12 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
US10934634B2 (en) * 2016-04-05 2021-03-02 Sicoxs Corporation Polycrystalline SiC substrate and method for manufacturing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001517375A (ja) * 1997-03-25 2001-10-02 シーメンス アクチエンゲゼルシヤフト 高チャネル移動度を有するＳｉＣ半導体装置
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2005324994A (ja) * 2004-05-14 2005-11-24 Tsunenobu Kimoto ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶
JP2009182240A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置の製造方法および半導体装置
JP2010265126A (ja) * 2009-05-12 2010-11-25 Kwansei Gakuin 単結晶ＳｉＣ基板、エピタキシャル成長層付き単結晶ＳｉＣ基板、ＳｉＣ基板、炭素供給フィード基板及び炭素ナノ材料付きＳｉＣ基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US6165874A (en) * 1997-07-03 2000-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
US7527869B2 (en) * 2001-06-04 2009-05-05 Kwansei Gakuin Educational Foundation Single crystal silicon carbide and method for producing the same
DE10227494C1 (de) * 2002-06-19 2003-12-04 Schott Glas Blei- und vorzugsweise Arsen-freie Lanthan-Schwerflint-Gläser sowie ihre Verwendung
KR100853991B1 (ko) 2004-03-26 2008-08-25 간사이 덴료쿠 가부시키가이샤 바이폴라형 반도체 장치 및 그의 제조방법
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
JP4769541B2 (ja) * 2005-10-27 2011-09-07 トヨタ自動車株式会社 半導体材料の製造方法
JP4853364B2 (ja) 2007-04-11 2012-01-11 トヨタ自動車株式会社 ＳｉＣ単結晶エピタキシャル薄膜の成長方法
US20090023040A1 (en) * 2007-07-19 2009-01-22 Ford Motor Company Oxygen removal systems during fuel cell shutdown
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001517375A (ja) * 1997-03-25 2001-10-02 シーメンス アクチエンゲゼルシヤフト 高チャネル移動度を有するＳｉＣ半導体装置
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2005324994A (ja) * 2004-05-14 2005-11-24 Tsunenobu Kimoto ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶
JP2009182240A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置の製造方法および半導体装置
JP2010265126A (ja) * 2009-05-12 2010-11-25 Kwansei Gakuin 単結晶ＳｉＣ基板、エピタキシャル成長層付き単結晶ＳｉＣ基板、ＳｉＣ基板、炭素供給フィード基板及び炭素ナノ材料付きＳｉＣ基板

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
WADA, K. ET AL.: "Epitaxial growth of 4H-SiC on 4°off-axis (0001) and (000-1) substrates by hot-wall chemical vapor d", J, CRYST. GROWTH, vol. Vol. 291, JPN6015006493, 1 June 2006 (2006-06-01), NL, pages pp. 370-374 *
升本 恵子 他: "４Ｈ−ＳｉＣ Ｃ面微傾斜エピタキシャル成長における成長条件と積層欠陥密度の関係 Relationship between", ＜第６１回＞応用物理学会春季学術講演会 講演予稿集, JPN6015024206, 3 March 2014 (2014-03-03), JP, pages 15 - 214 *
升本 恵子 他: "４Ｈ−ＳｉＣ Ｓｉ面微傾斜基板のｉｎ−ｓｉｔｕエッチング条件の検討 In-situ etching conditions of 4H", ＜第６０回＞応用物理学関係連合講演会講演予稿集, JPN6015024207, 11 March 2013 (2013-03-11), JP, pages 15 - 230 *
木本 恒暢 他: "多形を有する半導体ＳｉＣ単結晶のステップ制御エピタキシー Step-controlled epitaxy in semiconductor S", 応用物理, vol. 第64巻,第7号, JPN6015024208, 10 July 1995 (1995-07-10), JP, pages 691 - 694 *

Also Published As

Publication number Publication date
CN106233430B (zh) 2019-08-06
CN106233430A (zh) 2016-12-14
JP6195426B2 (ja) 2017-09-13
US20170037538A1 (en) 2017-02-09
US10329689B2 (en) 2019-06-25
WO2015159949A1 (ja) 2015-10-22

Similar Documents

Publication Publication Date Title
JP6090998B2 (ja) 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法
JP4946264B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
JP7278550B2 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
JP5316612B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
WO2018056438A1 (ja) ｎ型ＳｉＣ単結晶基板及びその製造方法、並びにＳｉＣエピタキシャルウェハ
JP6264768B2 (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
WO2011122368A1 (ja) 単結晶３Ｃ－ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ－ＳｉＣ基板
JP5888774B2 (ja) 炭化珪素ウェハの製造方法
JP2009295728A (ja) 炭化珪素半導体基板およびその製造方法
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP2017065959A (ja) ｐ型４Ｈ−ＳｉＣ単結晶及びｐ型４Ｈ−ＳｉＣ単結晶の製造方法
JP2014192163A (ja) ＳｉＣエピタキシャルウエハの製造方法
JP6195426B2 (ja) 炭化珪素エピタキシャルウエハおよびその製造方法
JP2006032655A (ja) 炭化珪素基板の製造方法
JP2015044727A (ja) ＳｉＣエピタキシャルウエハの製造方法
JP6112712B2 (ja) 炭化珪素エピタキシャルウエハの製造方法
CN110663099A (zh) SiC外延晶片及其制造方法
JP7415831B2 (ja) 炭化ケイ素半導体エピタキシャル基板の製造方法
EP4064326A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
Sun et al. Growth and characterization of 4H-SiC by horizontal hot-wall CVD

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170814

R150 Certificate of patent or registration of utility model

Ref document number: 6195426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250