JP2723725B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2723725B2 JP2723725B2 JP3311764A JP31176491A JP2723725B2 JP 2723725 B2 JP2723725 B2 JP 2723725B2 JP 3311764 A JP3311764 A JP 3311764A JP 31176491 A JP31176491 A JP 31176491A JP 2723725 B2 JP2723725 B2 JP 2723725B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- warpage
- reaction
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
イスと云う)製造用のSi単結晶からなるウェーハ(以
下単にウェーハと云う)に関し、半導体素子形成を行う
面とは反対側の面に多結晶Si膜を形成せしめることに
より、エクストリンシックゲッタリング効果を付与した
半導体基板の製造方法に関する。
板は種々の熱処理を受ける。この熱処理過程において、
同基板中に存在している炭素や金属不純物、あるいはデ
バイス製造工程中に同基板表面を汚染した金属不純物
は、その基板以において析出して様々の結晶欠陥を発生
させる。これらの欠陥は半導体基板の表面及びその近傍
にも発生し、リーク電流を増大させたり基板のライフタ
イムを低下させ、これより製造されるデバイスの特性や
歩留に対し悪影響を及ぼす。
微小結晶欠陥や歪みは、デバイス特性に有害な影響を与
える不純物を捕獲、固着したり、または欠陥発生に関与
している点欠陥などを除去する作用がある。この作用は
ゲッタリングと呼ばれ、前者はエクストリンシックゲッ
タリング(EG)、後者はイントリンシックゲッタリン
グ(IG)と呼ばれている。
多結晶Si膜を形成し、この多結晶Si膜の粒界に発生
する歪場や格子不整合による歪場をゲッタリング源とし
て利用する手法が知られている(特開昭52−1207
77号公報、特開昭55−113318号公報、特開昭
57−136331号公報等)。
単結晶棒よりスライスされた円板を、研磨後にエッチン
グした段階のものである。また多結晶Si膜をウェーハ
表面に形成させるには、SiH4 のようなSi含有ガス
の熱分解反応、或いはSiHx Cl4-x (クロルシラ
ン)の水素還元反応を利用したCVD法がある。しか
し、どの方法であっても、ウェーハ表面上にSi多結晶
膜を形成させる際には、片側表面のみ膜付する際に起き
るウェーハの変形を防止するため、その全表面に対して
できるだけ均一な質と厚さを有する膜を形成させ、その
後で片側表面のSi多結晶を除去して鏡面研磨すること
により半導体基板は製造される。しかし、このようにし
て得られる半導体基板は、やはり鏡面側が凹となる反り
を発生し、それがある値以上になるとデバイス製造上の
障害となる。また初期において反りが無い基板でも、以
後のデバイス製造工程中の熱処理等により新たな反りを
発生し、デバイスの品質や製造歩留を低下させることも
ある。
に多結晶シリコン膜を形成するに際し、当該ウェーハが
鏡面研磨処理を受けても反りの発生が少なく、デバイス
特性や歩留の低下が生じないようにし、かつ膜厚制御に
よって均一な膜厚を得ることができるようにした半導体
基板の製造方法を提供することを目的とする。
に、本発明の半導体基板の製造方法においては、Si単
結晶からなるウェーハに関して、半導体素子形成を行う
面は鏡面であり、その裏面側には多結晶Si膜を形成せ
しめた構造を有する半導体基板の製造において、前記多
結晶Si膜の形成は、原料ガスの組成をSiH4 10重
量%以上100重量%未満で残部は不活性ガスとし、そ
の反応温度を600〜700℃、反応時の圧力を0.0
1〜0.3Torrの範囲内としたものである。
たないと、本発明の低い圧力条件による多結晶Si膜形
成の反応速度は著しく低下し、しかも多数の並列ウェー
ハを同時処理する場合の膜厚制御は困難になる。また1
00重量%の場合、本発明の反り防止の効果はいかんな
く発揮されるが、やはり多数のウェーハを同時処理する
場合の膜厚制御は幾分困難となるので、希釈用の不活性
ガスを併用し、ガス圧力やガス流量等を制御して操業す
る方が好ましい。
ンの熱分解速度は低下し、結果として膜形成の生産効率
は悪くなり、反りは増大する傾向がみられる。また70
0℃以上の温度では熱分解速度は上昇し、その結果、多
数の並列ウェーハを同時処理する場合の膜厚を均一化す
るための制御は困難になる。
力を従来に比較して極めて低い0.01〜0.3Tor
rにしたことである。SiH4 の減圧熱分解CVD法に
おける圧力条件は、通常1.0Torr以下より0.5
Torr位の範囲であり、その主なる理由は所定の生産
性を維持するためであると考えられる。しかし、この条
件においては、反りの大きな半導体基板をしばしば発生
する。半導体基板においては、基板の平坦度と同時に、
反りのような変形のないことが要件であり、とりわけ素
子集積度の高密度化はこの要求をますます厳しくし、こ
の要件を満たさない半導体基板は規格外となり、結果的
には半導体基板の製造歩留を低下させる原因となる。
の全表面が原料ガスと接触するように所定の間隔で一様
に配列し、原料ガスはそのウェーハ並びの一方側より導
入し、その他方側より排出するようにした多結晶Si膜
を形成させる方法において、ウェーハ並びの原料ガスの
流れ方向に対して、段階的に反応温度を上昇させること
により、全数のウェーハに関し多結晶Si膜の厚さの均
一化を図ることができる。この場合の中心温度及び温度
勾配は装置全体の構造寸法、処理されるウェーハのサイ
ズと枚数、原料ガスの組成流量等の諸条件により決定さ
れるので特定できないが、反応の中心設定温度に対して
は±20℃以内とするのか好ましい。
応炉について添付図面とともに説明する。
の縦型の反応炉である。該反応炉2は、石英製のアウタ
ーチューブ4及びインナーチューブ6の二重壁構造をな
しており、中央に設置されたサセプター8に複数枚のウ
ェーハWがセットされるようになっている。
10から炉内に導入される反応ガスはガス排出口12か
ら図示しない真空ポンプによって吸引されて排気され
る。なお、Hはヒーターである。
は流れるために、下部のガス導入口10からのみ反応ガ
スを導入した場合には、反応炉2内部の反応ガスの濃度
は導入口10に近接する下部は濃く、上部にいくに従っ
て、反応ガスの濃度は薄くなるものである。この状態で
は、反応炉内の温度が上下ともに等しく設定すると下部
のウェーハには多結晶シリコン膜が厚く生成し、上部の
ウェーハには多結晶シリコン膜が薄く生成してしまう。
上部の温度を下部の温度よりも高く設定して上部の反応
速度を速め、反応ガスが薄い状態では反応速度を速め、
反応ガスが濃い状態では反応速度を速めないようにして
生成する多結晶シリコン膜の膜厚を均一にすることがで
きる。
成が80%SiH4及び20%SiH4 の場合で、かつ
反応圧力を0〜0.6Torrに変化させた場合の反り
変化量の値の変化を図2に示した。この反り変化量は、
多結晶シリコン膜を生成したウェーハについて、鏡面研
磨後の反りと多結晶シリコン膜形成前のウェーハの反り
とを光干渉縞反り測定機によって測定し、その差、即ち
反り変化量(μm)=鏡面研磨処理後のウェーハの反り
(μm)−多結晶シリコン膜形成前のウェーハの反り
(μm)を示すものである。
の手法は、図1に示した縦型の反応炉2について説明し
たが、横型の反応炉についても同様に適用できることは
勿論である。
向に対して、段階的に反応温度を上昇させるように構成
することによって、生成する多結晶シリコン膜の膜厚の
均一化を図ることができる。
るウェーハWは、通常は一枚ずつセットされるため、多
結晶シリコン膜はウェーハWの全面に形成される。この
多結晶シリコン膜付きのウェーハの片面を鏡面研磨する
ことにより、ウェーハの裏面には多結晶シリコン膜が残
存形成され、前記したEG作用を果たすものである。
上記した手段以外に、2枚のウェーハを重ね合わせてセ
ットし、多結晶シリコン膜を形成させることもできる。
この場合、2枚のウェーハのそれぞれの片面のみに多結
晶シリコン膜が形成されるから、それだけ鏡面研磨処理
を容易に行うことができる。しかも、この場合も従来の
条件方法に較べて、半導体基板の反り変形は小さいこと
が確認されている。
より形成されるSi多結晶内、又は同多結晶とウェーハ
のSi単結晶界面部分で生じる応力が原因であると考え
られる。
境界における転位や積層欠陥を発生せしめ、本発明の半
導体基板のEG源として作用する。ところでこのような
Si結晶膜がウェーハの全表面に対して均一な膜厚と結
晶質でカバーされる場合、これらの応力は全表面に対し
て均一に作用するため、外観上のウェーハ変形は起こら
ないが、その片側面のSi多結晶膜を除去して鏡面加工
した半導体基板においては、前記膜に起因の応力のバラ
ンスが崩れ、鏡面側が凹状態の変形を生じる。本発明者
等は、この変形防止について検討した結果、本発明のよ
うに反応圧力を所定の圧力範囲に低下させることによ
り、ウェーハの反りの増大が防止されるとともに膜厚制
御によって均一な膜厚を得ることができることを見出し
本発明を完成したものである。
の低圧条件においては、顕微鏡によるSi多結晶表面の
凹凸状態で観察される結晶粒が大きく成長していること
があり、この結晶粒の大小と反り発生の大小の因果関係
が確認されたことである。即ち、結晶粒の成長が大きい
場合、同結晶粒とウェーハのSi単結晶面との接触面積
は小さくなり、しかも結晶粒相互間の応力は減少する
が、従来の条件のように結晶粒が小さい場合には前記応
力は増大し、ウェーハの反り発生を大きくするものと推
定される。この結晶粒は、反応原料ガスの濃度及び反応
温度を高めると大きくなるが、この場合は形成されるS
i多結晶の膜厚分布が乱れはじめ、結果的に半導体基板
の品質と製造歩留を低下させることになる。
本発明方法は、半導体基板の反り発生を減少せしめ、結
果としてその製造歩留を向上させるので、多少の生産性
を犠牲にしても産業上の利用効果は十分に発揮される。
て説明する。なお、実施例中の%は重量%を意味する。 実施例1 図1と同様の反応炉を用い、直径150mmの80枚の
ウェーハを炉内にセットし、反応温度635℃の全領域
均熱、真空度0.18Torr、反応ガス組成はSiH
4 20%で残部はヘリウムガス、ガス流量0.50l/
minの条件で、多結晶シリコン膜の膜厚を反応炉の底
部で0.8μmねらいとして多結晶シリコン膜の生成反
応を行った。
ソメーターによって測定し、炉内のウェーハのセット位
置との関連を図3に示した。以下の図3〜図7におい
て、横軸のウェーハ位置の左端が底部(BTM)、右端
が頂部(TOP)を示している。図3の結果から、反り
変化量の値は35μm以内であり、ウェーハの反りが改
善されていることが確認できた。
にして多結晶シリコン膜の生成反応を行い、膜厚と反り
変化量とを測定して図4に示した。同図の結果から、反
り変化量の値は60μmを越え、ウェーハの反りは大き
いことがわかる。
%で残部はヘリウムガス、ガス流量0.24l/min
とした以外は、実施例1と同様にして多結晶シリコン膜
の生成反応を行い、膜厚と反り変化量とを測定して図5
に示した。同図の結果から、反り変化量の値は40〜5
5μm程度であり、ウェーハの反りは改善されているこ
とが確認できた。
にして多結晶シリコン膜の生成反応を行い、膜厚と反り
変化量とを測定して図6に示した。同図の結果から、反
り変化量の値は60〜120μmと増大している。
R)及び頂部(TOP)の温度をそれぞれ、640℃、
650℃及び665℃と設定した以外は、実施例1と同
様にして多結晶シリコン膜の生成反応を行い、膜厚と反
り変化量とを測定して図7に示した。同図の結果から、
反り変化量の値は底部、中央部及び頂部の全てにおいて
10〜20μmの範囲で均一であり、かつ膜厚も均一で
あることが確認された。
ェーハ上に多結晶シリコン膜を形成するに際し、当該ウ
ェーハが鏡面研磨処理を受けても反りが増大することが
なく、かつ膜厚制御によって均一な膜厚を得ることがで
き、デバイスの特性や歩留の低下が生じないようにする
ことができる。
す概略説明図である。
応圧力と反り変化量の関係を示すグラフである。
り変化量との関係を示すグラフである。
り変化量との関係を示すグラフである。
り変化量との関係を示すグラフである。
り変化量との関係を示すグラフである。
り変化量との関係を示すグラフである。
Claims (2)
- 【請求項1】 Si(シリコン)単結晶からなるウェー
ハに関して、半導体素子形成を行う面は鏡面であり、そ
の裏面側には多結晶Si膜を形成せしめた構造を有する
半導体基板の製造において、前記多結晶Si膜の形成
は、原料ガスの組成をSiH4 (モノシラン)10重量
%以上100重量%未満で残部は不活性ガスとし、その
反応温度を600〜700℃、反応時の圧力を0.01
〜0.3Torrの範囲内とすることを特徴とする半導
体基板の製造方法。 - 【請求項2】 前記ウェーハの複数枚に関し、その全表
面が原料ガスと接触するように所定の間隔で一様に配列
し、原料ガスはそのウェーハ並びの一方側より導入し、
その他方側より排出するようにした前記多結晶Si膜を
形成させる方法において、ウェーハ並びの前記原料ガス
の流れ進行方向に対して、段階的に前記反応温度を上昇
させることを特徴とする請求項1記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3311764A JP2723725B2 (ja) | 1991-10-29 | 1991-10-29 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3311764A JP2723725B2 (ja) | 1991-10-29 | 1991-10-29 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05121415A JPH05121415A (ja) | 1993-05-18 |
JP2723725B2 true JP2723725B2 (ja) | 1998-03-09 |
Family
ID=18021207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3311764A Expired - Lifetime JP2723725B2 (ja) | 1991-10-29 | 1991-10-29 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2723725B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
JPS57187941A (en) * | 1981-05-14 | 1982-11-18 | Nec Corp | Manufacture of semiconductor substrate |
JPS59186331A (ja) * | 1983-04-04 | 1984-10-23 | モンサント・コンパニ− | 半導体基質及び製法 |
JPS61276329A (ja) * | 1985-05-31 | 1986-12-06 | Mitsubishi Electric Corp | 半導体製造装置 |
JPH02281614A (ja) * | 1989-04-21 | 1990-11-19 | Kyushu Electron Metal Co Ltd | 多結晶シリコン薄膜の製造方法 |
-
1991
- 1991-10-29 JP JP3311764A patent/JP2723725B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05121415A (ja) | 1993-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8268708B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
WO2018120731A1 (zh) | 硅外延片的制造方法 | |
US8372298B2 (en) | Method for producing epitaxially coated silicon wafers | |
US8709156B2 (en) | Methods for producing epitaxially coated silicon wafers | |
US10961638B2 (en) | Method for epitaxially coating semiconductor wafers, and semiconductor wafer | |
US11043392B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus and recording medium | |
US5500388A (en) | Heat treatment process for wafers | |
US20160126337A1 (en) | Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method | |
US6703290B2 (en) | Growth of epitaxial semiconductor material with improved crystallographic properties | |
KR101364995B1 (ko) | 반도체 기판의 제조방법 | |
US10249493B2 (en) | Method for depositing a layer on a semiconductor wafer by vapor deposition in a process chamber | |
JP2723725B2 (ja) | 半導体基板の製造方法 | |
JP5267361B2 (ja) | エピタキシャル成長方法 | |
JP7231120B2 (ja) | エピタキシャルウェーハの製造方法 | |
CN108767053B (zh) | 一种新型红外探测器bib硅外延片的制造方法 | |
JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
US3816166A (en) | Vapor depositing method | |
JP2009158504A (ja) | 半導体製造装置および半導体装置の製造方法 | |
WO2022075369A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2003188107A (ja) | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ | |
JP2000150815A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JPH11260734A (ja) | 半導体装置の製造方法 | |
KR100830997B1 (ko) | 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법 | |
JPS5928329A (ja) | シリコンのエピタキシヤル成長方法 | |
JP2015204325A (ja) | エピタキシャルウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |